JP6331879B2 - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP6331879B2
JP6331879B2 JP2014171763A JP2014171763A JP6331879B2 JP 6331879 B2 JP6331879 B2 JP 6331879B2 JP 2014171763 A JP2014171763 A JP 2014171763A JP 2014171763 A JP2014171763 A JP 2014171763A JP 6331879 B2 JP6331879 B2 JP 6331879B2
Authority
JP
Japan
Prior art keywords
mold member
filler
electronic device
resin
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014171763A
Other languages
English (en)
Other versions
JP2016046476A (ja
Inventor
和明 馬渡
和明 馬渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014171763A priority Critical patent/JP6331879B2/ja
Publication of JP2016046476A publication Critical patent/JP2016046476A/ja
Application granted granted Critical
Publication of JP6331879B2 publication Critical patent/JP6331879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子素子をモールド部材で封止してなる電子装置、および、そのような電子装置の製造方法に関する。
従来のこの種の電子装置としては、半導体チップ等の電子素子と、この電子素子を封止するモールド部材とを備えたものが一般的である。このようなモールド部材は、一般に、エポキシ樹脂等の樹脂と、当該樹脂の内部に分布され当該樹脂よりも熱伝導率の大きい絶縁性のフィラーとよりなる。ここで、フィラーは、放熱性の向上や線膨張係数の調整等の目的で含有される充填剤として機能するものである。
このような電子装置は、トランスファー成形やコンプレッション成形等により電子素子をモールド部材で封止することにより製造される。そして、この電子装置においては、電子素子にて発生する熱は、モールド部材の表面から装置の外部へ放熱されるようになっている。
ここで、従来では、モールド部材の成形工程において、金型の内面を凹凸にすることにより、モールド部材の表面の樹脂を凹凸形状とすることで、表面積を増加させ、放熱性の向上を図ったものが提案されている(特許文献1参照)。
特許第4683059号公報
しかしながら、上記したように金型によりモールド部材表面に凹凸を形成するものでは、凹凸形状とされた樹脂の角部に応力集中が発生し、モールド部材にクラックが発生しやすいという懸念がある。また、金型の内面に凹凸があると、モールド部材の成形時の金型内における樹脂の流動性への影響が懸念される。
本発明は、上記問題に鑑みてなされたものであり、電子素子をモールド部材で封止してなる電子装置において、モールド部材におけるクラック発生の抑制と放熱性向上との両立を図ることを目的とする。
上記目的を達成するため、請求項1に記載の発明は、この種のモールド部材において樹脂に含有されるフィラー自身で凹凸を形成することに着目してなされたものである。
すなわち、請求項1に記載の発明においては、電子素子(10)と、樹脂(30a)と樹脂の内部に分布され樹脂よりも熱伝導率の大きい絶縁性のフィラー(30b)とよりなり、電子素子を封止するモールド部材(30)と、を備える電子装置であって、モールド部材の表面の少なくとも一部の領域は、フィラーが露出することにより、当該露出するフィラーの外形に対応した凹凸形状をなす凹凸面(33)とされており、凹凸面とされるモールド部材の表面の少なくとも一部の領域は、モールド部材内部の電子素子をモールド部材の表面に対して当該表面の法線方向に投影した領域であることを特徴としている。
それによれば、凹凸面とすることでモールド部材の表面積が大きくなるとともに、樹脂よりも熱伝導率の大きいフィラーが露出することで、放熱効率の向上が可能となる。また、凹凸面における凹凸のサイズをフィラーサイズ以下の小さいレベルとすることで、凹凸に発生する応力集中を極力小さいものにできる。よって、本発明によれば、モールド部材におけるクラック発生の抑制と放熱性向上との両立を図ることができる。
請求項に記載の発明では、電子素子(10)と、樹脂(30a)と樹脂の内部に分布され樹脂よりも熱伝導率の大きい絶縁性のフィラー(30b)とよりなり、電子素子を封止するモールド部材(30)と、を備える電子装置の製造方法であって、以下のような工程を備えることを特徴としている。
すなわち、請求項の製造方法においては、無機物よりなるフィラーを含有するモールド部材により電子素子を封止する封止工程と、しかる後、モールド部材の表面の少なくとも一部の領域に、レーザを照射して、フィラーは残しつつ樹脂のみを除去してフィラーを露出させることにより、当該少なくとも一部の領域を、当該露出するフィラーの外形に対応した凹凸形状をなす凹凸面(33)とするレーザ工程と、を備え、レーザ工程においては、モールド部材の表面のうち少なくともモールド部材内部の電子素子をモールド部材の表面に対して当該表面の法線方向に投影した領域を凹凸面とすることを特徴としている。
それによれば、請求項1〜に記載の電子装置を適切に製造し得る電子装置の製造方法を提供することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
(a)は、本発明の実施形態にかかる電子装置を示す概略断面図であり、(b)は、(a)中のA矢視概略平面図である。 図1に示される電子装置におけるモールド部材の表面近傍を拡大して示す概略断面図である。 図1に示される電子装置の製造方法における凹凸面を形成するレーザ工程を示す工程図である。 上記レーザ工程の詳細を示す工程図である。 (a)は、本発明の他の実施形態にかかる電子装置を示す概略平面図であり、(b)は(a)中のB矢視側面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
本発明の実施形態にかかる電子装置S1について、図1、図2を参照して述べる。この電子装置S1は、たとえば自動車などの車両に搭載され、車両用の各種装置の駆動や制御あるいは検出を行うものとして適用されるものである。
本実施形態の電子装置S1は、大きくは、電子素子10と、この電子素子10が搭載されている基板20と、電子素子10を封止するモールド部材30と、を備えたものとされている。
電子素子10は、シリコン半導体等の半導体より構成された半導体素子よりなるものである。ここで、半導体素子としては、特に、駆動時の発熱が大きい発熱素子、たとえばMOSトランジスタやIGBT(絶縁ゲート型バイポーラトランジスタ)等のパワー素子などが挙げられる。
また、電子素子10である半導体素子としては、圧力センサや流量センサ等に用いられる半導体センサチップ等であってもよい。このような半導体素子は、通常の半導体プロセス等により製造されるものである。
また、電子素子10としては、セラミック等よりなるチップコンデンサや抵抗素子等、いわゆる受動素子などであってもよい。なお、図1では、電子素子10は、ワイヤボンド実装される半導体素子として表されている。
基板20は、表裏の板面の関係にある一面(図1(a)中の上面)21と他面(図1(a)中の下面)22とを有する板状部材である。図1の例では、基板20は、電子素子10よりも平面サイズの大きい矩形板状をなしている。この基板20としては、たとえばプリント基板やセラミック基板、あるいはリードフレーム等が挙げられる。
ここで、基板20は、一面21を素子搭載面とするものである。電子素子10は、この基板20の一面21上に搭載され、基板20に固定されている。具体的には、電子素子10は、はんだや銀ペースト、導電性接着剤等よりなる図示しないダイボンド材、あるいは、図示しないリードピン等を介して、基板20に接続されている。
そして、図1(a)に示される例では、電子素子10と基板20とは、ボンディングワイヤ40により電気的に接続されている。このボンディングワイヤ40は、Au(金)、Al(アルミニウム)、Ag(銀)、Cu(銅)等よりなる。ボンディングワイヤ40の形成は、ボールボンディングやウェッジボンディング等の典型的なワイヤボンディング法により行われる。
なお、図示しないが、基板20の一面21のうちボンディングワイヤ40が接続される部位には、AlやCu等よりなる図示しないボンディングパッドが形成されている。これにより、電子素子10と基板20とは、ボンディングワイヤ40を介して電気的に接続されている。
また、基板20の他面22には、装置外部との接続を行う外部端子としての突起電極50が設けられている。この突起電極50は、たとえばAu、Cuあるいは、はんだ等よりなるバンプなどにより構成されている。
そして、基板20の他面22側には、装置の外部の部材としてプリント基板等の図示しないマザー基板が設けられるようになっており、電子装置S1は突起電極50を介して当該マザー基板に電気的および機械的に接続されるようになっている。これにより、電子素子10と装置外部の上記マザー基板とは、電気的な信号のやり取りが可能となる。
モールド部材30は、この種の電子装置における通常用いられる材料、あるいは、用いることが可能な材料よりなるものである。すなわち、図2に示されるように、モールド部材30は、樹脂30aと、樹脂30aの内部に分布され樹脂30aよりも熱伝導率の大きい絶縁性のフィラー30bとよりなるものである。ここで、樹脂30aとしては、典型的には、エポキシ樹脂やシリコーン樹脂等が挙げられる。
このようなモールド部材30は、通常の樹脂成形手法により形成される。たとえば、モールド部材30は、トランスファー成形、コンプレッション成形等の金型成形や、ポッティング等の樹脂成形手法により形成されている。
このモールド部材30は、基板20の一面21上に形成されており、電子素子10、ボンディングワイヤ40、および、基板20の一面21を封止している。一方、基板20の他面22および突起電極50は、モールド部材30で封止されずにモールド部材30より露出している。
ここでは、図1(a)、(b)に示されるように、モールド部材30は、平面矩形の矩形板状をなしており、その平面サイズは、矩形板状の基板20よりも一回り小さく、且つ、矩形板状の電子素子10よりも一回り大きいものとされている。そして、モールド部材30における基板20側とは反対側の板面である上面31、および、上面31の外縁に位置する4個の側面32が、モールド部材30の表面とされている。
また、図2に示されるように、モールド部材30は、電気絶縁性のフィラー30bを含有するものであるが、このフィラー30bは、モールド部材30において放熱性の向上や線膨張係数の調整等の目的で、樹脂30aの内部に分布するように含有されたものである。言い換えれば、多数のフィラー30bが樹脂30aの内部に分散して配置された形となっている。
フィラー30bは、典型的には、シリカやアルミナ等の無機物などよりなるものであり、樹脂30aよりも熱伝導率の大きいものである。たとえば、樹脂30aは、熱伝導率が0.2W/m.K程度であるエポキシ樹脂とされ、フィラー30bは、熱伝導率が8W/m.K程度のシリカとされる。
フィラー30bは、粒状のものとして樹脂30aに含有されている。具体的なフィラー30bの粒形状としては、破砕形状、球状、柱状等の各種形状が挙げられる。また、フィラー30bは前記の各種形状が混在したものであってもよい。
ここで、フィラーの粒子径は、通常のモールド部材30に使用されるものと同様である。限定するものではないが、典型的には、フィラー30bの平均粒子径は10μm以上30μm程度であり、フィラー30bの最大粒子径は200μm以下である。
また、図1(a)に示されるモールド部材30の厚さ(板厚)t1は、フィラー30bの最大粒子径の10倍以上の大きさとされている。限定するものではないが、たとえばモールド部材30の厚さt1は、数mm程度のものである。
また、樹脂30aに含有されるフィラー30bの組成は、これも典型的なものであり、モールド部材30全体を100重量%として、たとえば20重量%以上90重量%以下程度のものである。
このように、本実施形態の電子装置S1は、いわゆるBGA(ボール・グリッド・アレイ)タイプの構成を有するものとされている。そして、上述したように、電子装置S1は、突起電極50を介して、基板20の他面22側にて図示しないマザー基板に搭載されるが、この搭載状態においては、基板20の一面21上では、モールド部材30の表面が、装置の外部環境、たとえば大気等の外気にさらされる。そのため、電子素子10に発生する熱は、モールド部材30の表面から外気に放熱されるようになっている。
ここにおいて、モールド部材30の表面の少なくとも一部の領域は、図2に示されるように、樹脂30aからフィラー30bが露出することにより、当該露出するフィラー30bの外形に対応した凹凸形状をなす凹凸面33とされている。
本実施形態では、モールド部材30のうち外気に面する表面(つまり外表面)の全領域が凹凸面33とされている。つまり、矩形板状をなすモールド部材30の上面31および4個の側面32の全領域が、凹凸面33とされている。
具体的には、図2に示されるように、凹凸面33は、モールド部材30の表層の樹脂30aのみが除去され、当該除去された樹脂30aに埋まっていたフィラー30bが露出した形とされている。そして、フィラー30bの露出部分の形状が、そのまま凹凸面33の凹凸形状とされている。
ここでは、凹凸面33の全体でフィラー30bが露出しているが、これに限定するものではない。たとえば、凹凸面33の凹凸形状を構成するフィラー30bの一部は露出するが、残部のフィラー30b上には薄い樹脂30aの被膜が存在し、この被膜が下地のフィラー形状を承継した形とされていてもよい。この場合も、凹凸面33は、露出するフィラー30bの外形に対応した凹凸形状をなすものといえる。
さらに言えば、フィラー30bの粒子径および形状は、一粒毎のフィラー30bで相違するため、このフィラー30bの外形に対応する凹凸面33の凹凸サイズすなわち凸部の突出高さh1も、図2に示されるように部分的に相違している。なお、この図2に示される凹凸形状については、本発明者が行った電子顕微鏡観察等により確認されている。
上述のように、凹凸面33の凹凸形状は、フィラー30bの外形に対応する形状、つまり、モールド部材30の表面に位置するフィラー30bにて構成される凹凸に倣った形状とされる。そのため、凹凸面33にて、上記凸部の突出高さh1は、フィラー30bの粒子径分布の範囲内で相違する、つまり最小粒子径と最大粒子径の間の大きさで相違するものとなる。
つまり、本実施形態では実質的に、凸部の突出高さh1は、フィラー30bの最大粒子径以下のレベルとされる。モールド部材30に用いられるフィラー30bにおける最大粒子径は、典型的には、上述のように200μm以下であることから、上記の突出高さh1も、最大で200μm以下とされる。
次に、本実施形態の電子装置S1の製造方法について、図3〜図4を参照して述べる。本製造方法は、大きくは、電子素子10をモールド部材30で封止する封止工程と、モールド部材30にレーザLを照射することにより凹凸面33を形成するレーザ工程と、を行うものである。
本実施形態の製造方法では、まず、基板20に電子素子10を搭載する搭載工程を行う。この工程は、具体的には、基板20の一面21上に、ダイマウント材等を介して電子素子10を搭載し、電子素子10と基板20との間でワイヤボンディングを行うことによりなされる。
この搭載工程の後、電子素子10および基板20をモールド部材30で封止する封止工程を行う。具体的に、この工程では、フィラー30bとして上記したシリカやアルミナ等の無機物よりなるものを含有するモールド部材30を用いる。そして、トランスファー成形やコンプレッション成形等により、基板20の一面21、ボンディングワイヤ40とともに、電子素子10の全体を、モールド部材30で封止する。
この封止工程の後、図3、図4に示されるレーザ工程を行う。レーザ工程では、モールド部材30の表面に、レーザLを照射する。レーザLは、図示しない光源(発振器)から発振され図示しない集光レンズを通過して、モールド部材30の表面に照射される。
そして、レーザ工程では、このレーザLの照射により、モールド部材30の表面にてフィラー30bは残しつつ樹脂30aのみを除去してフィラー30bを露出させる。これにより、レーザLが照射されたモールド部材30の表面は、露出するフィラー30bの外形に対応した凹凸形状をなす凹凸面33とされる。
つまり、図4(a)に示されるように、レーザ照射前のモールド部材30において、表面に最も近い位置にあるフィラー30bは、これよりも表面側に位置する樹脂30aにより被覆されている。そして、図4(b)に示されるように、レーザLの照射後は、当該照射領域において、表面に最も近い位置にあるフィラー30bを被覆している樹脂30aが、レーザLにより除去されて、その下地のフィラー30bが露出する。
このように樹脂30aのみを除去してフィラー30bを露出させることは、樹脂30aとフィラー30bとの材質の相違を考慮して、レーザLの波長やパワーを調整することにより行える。このレーザLの波長の詳細については、後述する。
また、本実施形態では、上述したように、モールド部材30の表面の全領域が凹凸面33とされているため、レーザ工程では、モールド部材30の上面31および4個の側面32の全領域にレーザLを照射する。
図3(b)では、レーザLのスポット領域を一点鎖線の円形にて示してあるが、たとえば、モールド部材30の上面31については、矢印Y1に示されるように、レーザLを走査させれば、上面31の全領域に照射がなされる。
また、モールド部材30の側面32については、たとえば図3(a)の紙面左右方向からレーザLの照射を行えばよい。これにより、モールド部材30の表面の全領域にレーザLの照射がなされ、当該表面の全領域にて凹凸面33を形成することができる。
ここで、レーザ工程に用いられるレーザLについて、より詳細に述べる。このレーザLとしては、フィラー30bは焼失せずに樹脂30aのみ焼失可能な波長およびパワーを有するものとする。さらに言うならば、レーザLとしては、無機物であるフィラー30bを反射もしくは透過し、樹脂30aに吸収しやすい波長域であるものを使用することが望ましい。
限定するものではないが、そのような波長域のものとしては、1.5μm以上5μm以下の波長、いわゆる中赤外波長を有するレーザLが望ましい。このような中赤外波長レーザの光源(発振器)としては、たとえばErYAG(エルビウムYAG、波長:約3μm)、HoYAG(ホルミウムYAG、波長:約1.5μm)等が挙げられる。
また、レーザLの走査方法は、パルス照射でもよいし、レーザ光を連続波発振するCWレーザ(Continuous wave laser)でもよい。こうしてレーザ工程が完了すると、本実施形態の電子装置S1ができあがる。
ところで、本実施形態によれば、モールド部材30の表面を凹凸面33とすることにより、モールド部材30の表面積が大きくなるから、放熱性の向上が図れる。また、この凹凸面33では、樹脂30aよりも熱伝導率の大きいフィラー30bが露出するため、放熱効率の向上が可能となる。通常、フィラー30bの熱伝導率は、上記したように樹脂30aよりも一桁以上大きいため、効果的である。
また、本実施形態では、凹凸面33における凹凸形状は、もともとモールド部材30内に分布しているフィラー30bの外形に対応したものである。そのため当該凹凸のサイズは実質的にフィラーサイズ以下の小さいレベルとされるから、凹凸面33に発生する応力集中を極力小さいものにできる。
よって、本実施形態によれば、モールド部材30におけるクラック発生の抑制と放熱性向上との両立を図ることができる。なお、本発明者の検討によれば、本実施形態のモールド部材30においては、クラックの発生が抑制され、モールド部材30における吸水性の増加等の不具合もみられなかった。
そして、本実施形態に示した上記製造方法によれば、フィラーサイズ以下の微小な凹凸を有する凹凸面33を、金型等を用いることなく、レーザLを用いて適切に形成することができる。
(他の実施形態)
なお、上記実施形態では、モールド部材30の表面の全領域が凹凸面33とされていたが、モールド部材30の表面の一部の領域のみが凹凸面33とされていてもよい。このような構成は、当該一部の領域のみに対して、上記したレーザLの照射を選択的に行うようにすればよい。
たとえば、上記のモールド部材30において、上面31のみを凹凸面33とし、4個の側面32は凹凸面33としない構成でもよい。つまり、モールド部材30における上面31および側面32の5個の表面のうち、いずれか1個以上を凹凸面33としない構成であってもよい。
さらには、モールド部材30における上面31および側面32の各面において一部の領域のみを凹凸面とする構成であってもよい。この場合、電子素子10の放熱性の観点から言えば、モールド部材30の表面のうち電子素子10からの伝熱量が比較的大きくなる部位を、優先的に凹凸面33とすることが望ましい。
具体的には、図5に示されるように、モールド部材30の表面の一部の領域のみを凹凸面33とする場合において、望ましい一部の領域R1とは、モールド部材30内部の電子素子10をモールド部材30の表面に対して当該表面の法線方向に投影した領域のことである。
つまり、モールド部材30の表面のうちの凹凸面33とされる望ましい一部の領域R1は、当該表面の法線方向にて、電子素子10と重なっている領域のことである。ここで、図5中において、この一部の領域R1については識別のために、便宜上、点ハッチングを施してある。
図5(a)では、モールド部材30の上面31における一部の領域R1は、電子素子10の上視平面形状(ここでは矩形)に一致する領域とされている。また、図5(b)では、モールド部材30の側面32における一部の領域R1は、電子素子10の側面形状(ここでは矩形)に一致する領域とされている。
なお、図5(b)では、モールド部材30の1個の側面32について一部の領域R1を示しているが、図1に示される電子素子10およびモールド部材30の形状を鑑みれば、他の3個の側面32における一部の領域R1も、図5(b)と同様であることはもちろんである。そして、レーザLをこの一部の領域R1に選択的に照射することで、一部の領域R1のみを凹凸面33とすることができる。
また、モールド部材30の形状は、上記したような矩形板状に限定されるものではないことはもちろんである。また、モールド部材30の表面とは、装置の外部に面して放熱を行う放熱面であればよく、外気以外にも、たとえば流体や放熱グリス等に接触するものであってもかまわない。そして、このようなモールド部材30の表面に凹凸面33が形成されていればよい。
また、上記実施形態に示した電子装置S1は、BGAタイプのものであったが、電子装置としては、電子素子10がモールド部材30で封止された構成を有するものであれば、特に限定されるものではない。たとえば、リードフレームを外部端子とするQFP(クワッド・フラット・パッケージ)、QFN(クワッド・フラット・ノンリード・パッケージ)等などのモールドパッケージであってもよい。
さらには、電子装置としては、電子素子10の全体がモールド部材30で封止されたものでなくてもよく、電子素子10の一部がモールド部材30で封止され、電子素子10の残部はモールド部材30より露出する封止形態であってもよい。このような一部封止タイプの電子装置としては、たとえば、圧力センサや流量センサ等の場合に、電子素子10としてのセンサチップの一部をモールド部材30で封止してセンサチップをモールド部材30で片持ち支持する構成のものが挙げられる。
また、モールド部材30の表面を凹凸面33とする方法については、上記したような樹脂30aと無機物よりなるフィラー30bとのレーザに対する選択性を利用したレーザ工程に限定されるものではない。たとえば樹脂30aのみ選択的に除去可能な化学的手法あるいは物理的手法を用いてもよい。また、この場合、樹脂30aのみ選択的に除去できるならば、フィラー30bの材質については無機物に限定しなくてもよい。
また、モールド部材30に封止される電子素子10は、複数個でもよい。なお、複数個の電子素子10としては、半導体素子のみで複数個とされたものでもよいし、混在する半導体素子と受動素子とを合わせて複数個としたものでもよいし、受動素子のみで複数個とされたものでもよい。
また、基板20への電子素子10の実装形態としては、上記したワイヤボンド実装に限定されるものではなく、たとえばフリップチップ実装や、スルーホール実装等などであってもかまわない。また、電子装置としては、電子素子10がモールド部材30で封止された構成を有していればよく、可能ならば基板20が省略された構成であってもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
10 電子素子
30 モールド部材
30a 樹脂
30b フィラー
33 凹凸面

Claims (9)

  1. 電子素子(10)と、
    樹脂(30a)と前記樹脂の内部に分布され前記樹脂よりも熱伝導率の大きい絶縁性のフィラー(30b)とよりなり、前記電子素子を封止するモールド部材(30)と、を備える電子装置であって、
    前記モールド部材の表面の少なくとも一部の領域は、前記フィラーが露出することにより、当該露出するフィラーの外形に対応した凹凸形状をなす凹凸面(33)とされており、
    前記凹凸面とされる前記モールド部材の表面の少なくとも一部の領域は、前記モールド部材内部の前記電子素子を前記モールド部材の表面に対して当該表面の法線方向に投影した領域であることを特徴とする電子装置。
  2. 前記モールド部材の表面のうち前記電子素子とは反対側の板面である上面(31)の全域が前記凹凸面とされている請求項1に記載の電子装置。
  3. 前記モールド部材の表面のうち前記上面の外縁に位置する側面(32)の全域が前記凹凸面とされている請求項1または2に記載の電子装置。
  4. 前記凹凸面における凸部の突出高さは、前記フィラーの最大粒子径以下のレベルとされていることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
  5. 前記フィラーの最大粒子径は200μm以下であることを特徴とする請求項1ないし4のいずれか1つに記載の電子装置。
  6. 電子素子(10)と、
    樹脂(30a)と前記樹脂の内部に分布され前記樹脂よりも熱伝導率の大きい絶縁性のフィラー(30b)とよりなり、前記電子素子を封止するモールド部材(30)と、を備える電子装置の製造方法であって、
    無機物よりなる前記フィラーを含有する前記モールド部材により前記電子素子を封止する封止工程と、
    しかる後、前記モールド部材の表面の少なくとも一部の領域に、レーザを照射して、前記フィラーは残しつつ前記樹脂のみを除去して前記フィラーを露出させることにより、当該少なくとも一部の領域を、当該露出するフィラーの外形に対応した凹凸形状をなす凹凸面(33)とするレーザ工程と、を備え
    前記レーザ工程においては、前記モールド部材の表面のうち少なくとも前記モールド部材内部の前記電子素子を前記モールド部材の表面に対して当該表面の法線方向に投影した領域を前記凹凸面とすることを特徴とする電子装置の製造方法。
  7. 前記レーザ工程においては、前記モールド部材の表面のうち前記電子素子とは反対側の板面である上面(31)の全域を前記凹凸面とすることを特徴とする請求項6に記載の電子装置の製造方法。
  8. 前記レーザ工程においては、前記モールド部材の表面のうち前記上面の外縁に位置する側面(32)の全域を前記凹凸面とすることを特徴とする請求項6または7に記載の電子装置の製造方法。
  9. 前記レーザは、1.5μm以上5μm以下の波長を有するものであることを特徴とする請求項6ないし8のいずれか1つに記載の電子装置の製造方法。
JP2014171763A 2014-08-26 2014-08-26 電子装置およびその製造方法 Active JP6331879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014171763A JP6331879B2 (ja) 2014-08-26 2014-08-26 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014171763A JP6331879B2 (ja) 2014-08-26 2014-08-26 電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016046476A JP2016046476A (ja) 2016-04-04
JP6331879B2 true JP6331879B2 (ja) 2018-05-30

Family

ID=55636732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014171763A Active JP6331879B2 (ja) 2014-08-26 2014-08-26 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6331879B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342280B2 (en) 2018-09-27 2022-05-24 Murata Manufacturing Co., Ltd. Module and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3850666B1 (en) 2019-01-22 2023-05-24 Yangtze Memory Technologies Co., Ltd. Integrated circuit packaging structure and manufacturing method thereof
WO2023095228A1 (ja) * 2021-11-25 2023-06-01 三菱電機株式会社 放熱部材、電子機器、及び、放熱部材の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009275110A (ja) * 2008-05-14 2009-11-26 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP5435016B2 (ja) * 2011-12-01 2014-03-05 株式会社デンソー 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342280B2 (en) 2018-09-27 2022-05-24 Murata Manufacturing Co., Ltd. Module and method for manufacturing the same

Also Published As

Publication number Publication date
JP2016046476A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
JP2009295959A (ja) 半導体装置及びその製造方法
JP2016503240A (ja) 集積回路モジュール
JP6266168B2 (ja) 半導体装置
JP6194426B2 (ja) オプトエレクトロニクス部品およびその製造方法
JP6331879B2 (ja) 電子装置およびその製造方法
JP2017139290A (ja) 樹脂封止型半導体装置
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
JP2008085002A (ja) 半導体装置およびその製造方法
JP2006140208A (ja) 樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法
JP5273265B2 (ja) 電力用半導体装置
JP6472568B2 (ja) 半導体装置の製造方法
KR101115714B1 (ko) 열방출형 반도체 패키지 제조방법
TWM593656U (zh) 晶片封裝結構及晶片封裝模組
JP6375809B2 (ja) 半導体装置、および、その製造方法
JP6593630B2 (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両
JP2015056540A (ja) 半導体装置及びその製造方法
JP4695672B2 (ja) 半導体装置
JP2019040956A (ja) 半導体発光装置
JP2008288493A (ja) 半導体装置
KR20120093672A (ko) 발광소자 패키지 및 이의 제조방법
JP2023013148A (ja) 半導体装置及び半導体装置の製造方法
JP2008205337A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180416

R151 Written notification of patent or utility model registration

Ref document number: 6331879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250