KR101115714B1 - 열방출형 반도체 패키지 제조방법 - Google Patents

열방출형 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR101115714B1
KR101115714B1 KR1020090133809A KR20090133809A KR101115714B1 KR 101115714 B1 KR101115714 B1 KR 101115714B1 KR 1020090133809 A KR1020090133809 A KR 1020090133809A KR 20090133809 A KR20090133809 A KR 20090133809A KR 101115714 B1 KR101115714 B1 KR 101115714B1
Authority
KR
South Korea
Prior art keywords
protective layer
heat sink
heat
semiconductor chip
molding part
Prior art date
Application number
KR1020090133809A
Other languages
English (en)
Other versions
KR20110077286A (ko
Inventor
정용하
이현우
이정원
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020090133809A priority Critical patent/KR101115714B1/ko
Publication of KR20110077286A publication Critical patent/KR20110077286A/ko
Application granted granted Critical
Publication of KR101115714B1 publication Critical patent/KR101115714B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

열방출형 반도체 패키지 제조방법을 제공한다.
본 발명은 기판상에 와이어부재를 매개로 적어도 하나의 반도체 칩을 탑재하는 단계 ; 상기 반도체 칩의 일단이 접하여 배치되고, 상부면에 보호층을 갖는 방열판을 구비하는 단계 ;상기 반도체 칩을 감싸 보호하면서 상기 보호층을 외부노출시키는 일정크기의 보호층 노출공을 형성하도록 수지재로 몰딩부를 성형하는 단계 ; 상기 방열판과 중첩되는 몰딩부의 상면으로부터 상기 보호층까지 절단하여 요홈을 형성하는 단계 ; 상기 보호층 노출공을 통해 외부노출되는 보호층의 접착력을 약화시키도록 UV광을 조사하는 단계 ; 및 상기 보호층과 더불어 상기 보호층 노출공의 외측테두리를 제거하여 상기 방열판을 외부노출시키는 단계를 포함한다.
열방출, 방열판, 반도체 패키지, 기판, 몰딩부, 보호층, 보호층 노출공,

Description

열방출형 반도체 패키지 제조방법{Method For Fabricating a Heat Radiating Type Semiconductor Package}
본 발명은 열방출형 반도체 패키지를 제조하는 방법에 관한 것으로, 더욱 상세히는 몰딩부의 성형시 플래싱되는 수지재에 의하여 방열판이 오염되는 것을 방지하면서 방열판을 외부로 노출시키는 몰딩부의 노출공형상이 일정하여 외관불량없는 양호한 상태의 반도체 패키지 제품을 제조할 수 있는 열방출형 반도체 패키지 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 각종 전자 회로 및 배선이 형성된 단일 소자, 집적 회로, 또는 하이브리드 회로 등과 같은 반도체 칩을 패키지의 캐비티내에 적어도 하나이상 패키징함으로써, 주변의 가스, 온도 및 습도 등을 포함하는 외부환경에 민감하게 반응하는 반도체 칩이 보다 안정적으로 작동되도록 외부환경과 반도체칩을 서로 격리시킴과 동시에 제품의 소형화에 맞추어 패키지를 칩사이즈로 구성하는 것이다.
이러한 반도체 패키지(1)는 도 1에 도시한 바와 같이, 기판(10)상에 탑재되 는 적어도 하나의 반도체 칩(20)과, 상기 기판(10)에 형성된 패턴회로와 반도체 칩(20)의 입출력 패드사이를 전기적으로 연결하는 와이어부재(24)와, 상기 반도체 칩(20)과 더불어 와이어부재(24)를 외부환경으로부터 보호하도록 격리시키도록 기판상에 수지재로 성형되는 몰딩부(30)를 포함한다.
상기한 구성을 갖는 반도체 패키지(1)는 기판상에 탑재된 반도체 칩의 작동시 열을 발생하고, 이때 발생되는 열은 반도체 칩의 고기능, 고집적화 및 고출력화에 의하여 증가하게 되는데, 이러한 열에 의해서 반도체 패키지의 사용수명을 단축시키는 요인으로 작용하였다.
이에 따라 반도체 칩에서 발생하는 열을 외부로 방출하기 위한 방열수단으로서, 상기 반도체칩이 탑재되는 기판에 열전도성이 우수한 금속이 충진되는 열방출용 비아홀을 구비함으로써 이를 통하여 발생된 열을 외부로 방출하기도 하지만 도 1에 도시한 바와 같이, 발열원인 반도체 칩(20)의 상면에 일단이 접하고 상기 몰딩부(30)의 외부면에 노출되도록 방열판(40)을 구비함으로써 이를 통해 발생된 열을 외부로 방출하였다.
그러나, 종래의 반도체 패키지에 적용되는 히트 스프레더인 방열판(40)은 상기 몰딩부의 상부영역에 형성되는 노출공(35)을 통해 외부로 노출되는데, 상기 몰딩부(30)를 성형하는 과정에서 금형의 캐비티 내로 주입되는 수지재의 플래싱 현상에 의해서 수지재가 방열판의 상부면에 수지오염물로 묻어 잔류하게 되고, 이러한 수지오염물로 인하여 열방출시 방열특성을 저하시키게 되고, 외관상 깨끗한 반도체 패키지를 제조하기 위하셔 플래싱된 수지 오염물을 제거하는 별도의 후공정을 수반하는 문제점이 있었다.
또한, 상기 몰딩부(30)의 상부면에 상기 방열판(40)을 외부로 노출시키도록 형성되는 노출공의 내주면 형상이 불규칙하여 수지오염물과 더불어 반도체 패키지의 외관불량을 발생시키는 요인으로 작용하였다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 그 목적은 몰딩부의 성형시 플래싱되는 수지재에 의하여 방열판이 오염되는 것을 방지하면서 방열판을 외부로 노출시키는 몰딩부의 노출공형상이 일정하여 외관불량없는 양호한 상태의 반도체 패키지를 제조할 수 있는 열방출형 반도체 패키지 제조방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위한 구체적인 수단으로서, 본 발명은 기판상에 와이어부재를 매개로 적어도 하나의 반도체 칩을 탑재하는 단계 ; 상기 반도체 칩의 일단이 접하여 배치되고, 상부면에 보호층을 갖는 방열판을 구비하는 단계 ;상기 반도체 칩을 감싸 보호하면서 상기 보호층을 외부노출시키는 일정크기의 보호층 노출공을 형성하도록 수지재로 몰딩부를 성형하는 단계 ; 상기 방열판과 중첩되는 몰딩부의 상면으로부터 상기 보호층까지 절단하여 요홈을 형성하는 단계 ; 상기 보호층 노출공을 통해 외부노출되는 보호층의 접착력을 약화시키도록 UV광을 조사하는 단계 ; 및 상기 보호층과 더불어 상기 보호층 노출공의 외측테두리를 제거하여 상기 방열판을 외부노출시키는 단계를 포함하는 열방출형 반도체 패키지 제조방법을 제공한다.
바람직하게, 상기 방열판과 반도체 칩사이에는 열전달경로를 형성하면서 상기 와이어부재와의 간섭을 방지할 수 있도록 상기 방열판의 수평높이를 높이는 일 정두께의 열전달부재를 구비한다.
바람직하게, 상기 보호층은 상기 방열판의 상부면 전체를 덮도록 구비되거나 상기 요홈과 보호층 노출공사이의 중첩영역보다 큰 영역을 갖추어 상기 방열판의 상부면을 부분적으로 덮도록 구비된다.
바람직하게, 상기 요홈을 형성하는 단계는 상기 몰딩부의 직상부에 배치된 레이저조사기 또는 워터제트노즐로부터 조사되는 레이저빔 또는 고압수에 의해서 몰딩부와 방열판간의 중첩영역중 일부를 제거하여 상기 방열판의 상부면이 노출되도록 제거하여 상기 방열판의 외측테두리를 따라 연속되는 요홈을 형성한다.
바람직하게, 상기 방열판을 외부로 노출시키는 단계는 상기 보호층의 근방에 배치되는 흡입구를 통하여 외기와 더불어 강제 흡입되는 흡입력에 의해서 상기 보호층과 더불어 요홈과 보호층 노출공사이의 중첩영역을 동시에 제거한다.
본 발명에 의하면, 방열판의 상부면에 보호층을 구비한 상태에서 보호층을 외부노출시키도록 수지재로 몰딩부를 성형한 다음 보호층을 제거함으로써, 몰딩부의 성형시 방열판으로 플래싱되는 수지재에 의하여 방열판이 오염되는 것을 방지할 수 있기 때문에 플래싱디는 수지오염물에 의하여 방열판의 열방출 효율을 저하시키는 것을 방지할 수 있으며, 방열판을 외부로 노출시키키도록 몰딩부의 상부면에 형성되는 노출공의 형상을 일정하여 외관불량없는 양호한 상태의 반도체 패키지를 제조할 수 있는 효과가 얻어진다.
이하 본 발명의 바람직한 실시 예에 대해 첨부된 도면에 따라 더욱 상세히 설명한다.
도 2(a) 내지 도 2(h)는 은 본 발명 실시 예에 따른 열방출형 반도체 패키지 제조방법을 도시한 공정도이며, 도 3은 본 발명의 실시 예에 따른 열방출형 반도체 패키지 제조방법에 의해서 제조된 반도체 패키지의 종단면도이다.
본 발명의 실시 예에 따른 반도체 패키지 제조방법은 도 2(a) 내지 도 3에 도시한 바와 같이, 반도체 칩을 탑재하는 단계, 방열판을 구비하는 단계, 몰딩부를 성형하는 단계, 요홈을 형성하는 단계, UV광을 조사하는 단계 및 방열판을 노출시키는 단계를 포함하여 몰드 성형시 플래슁되는 수지재에 의한 수지 오염물이 없는 열방출 반도체 패키지(100)를 제조완성하는 것이다.
상기 반도체 칩(120)을 탑재하는 단계는 도 1(a)에 도시한 바와 같이, 패턴회로가 인쇄된 기판(110)의 상부면에 적어도 하나의 반도체 칩(120)을 전기적으로 연결하도록 탑재하는 것이다.
이러한 기판(110)의 상부면에는 패턴인쇄되는 회로패턴와 더불어 와이어부재의 일단이 연결되는 연결패드(112)를 구비하고, 상기 기판(110)의 하부면에는 메인기판(미도시)에 전기적으로 탑재되도록 비아홀(114)과 연결되는 외부단자(116)를 구비한다.
이러한 기판(110)은 다수의 세라믹 기판이 다층으로 적층되는 세라믹 기판으 로 구비될 수도 있다.
여기서, 상기 기판(110)에 구비되는 비아홀(114)중 어느 하나는 열방출용 비아홀로 구비될 수 있다.
또한, 상기 반도체 칩(120)은 상기 기판상에 접착제(122)를 매개로 고정되고 골드 와이어와 같은 와이어부재(124)를 매개로 하여 상기 기판(110)과 전기적으로 연결되도록 와이어본딩되는 반도체 소자이다.
이러한 반도체 칩(120)은 도 2(a)에 도시한 바와 같이 두 개의 반도체 칩이 상하적층되는 2층 구조로 구비되는 것으로 도시하였지만 이에 한정되는 것은 아니며 상기 기판(110)상에 단일 반도체 칩으로 구비되거나 2개 이상의 다층으로 적층될 수도 있다.
상기 방열판(140)을 구비하는 단계는 도 1(b)에 도시한 바와 같이, 상기 반도체 칩(120)의 상부면에 몸체 일부가 열전도성 접착제(142a)를 매개로 접하여 고정되는 방열판(140)을 반도체 칩(120)의 직상부에 구비한다.
이러한 방열판(140)의 상부면에는 적어도 한층의 보호층(145)을 구비하며, 상기 방열판은 상기 반도체 칩(120)의 작동시 발생된 열을 외부로 방출할 수 있도록 알루미늄, 구리와 같은 열전도성이 우수한 금속소재로 이루어진다.
상기 보호층(145)에 의해서 방열판의 상부면 전체를 덮어 상기 몰딩부(130)의 성형시 플래싱되는 수지재가 방열판의 상부면에 묻어 잔류하는 것을 근본적으로 방지할 수 있는 것이다.
상기 방열판(140)과 반도체 칩(120)사이에는 열전달경로를 형성하면서 상기 와이어부재(124)와의 간섭을 방지할 수 있도록 상기 방열판(140)의 수평높이를 높일 수 있는 일정두께의 열전달부재(142)를 구비할 수 있다.
이러한 열전달부재(142)는 상기 방열판(140)의 하부면으로부터 직하부로 일정높이 돌출되는 돌출부로 구비되거나 상기 방열판(140)의 하부면에 열전도성 접착제(142b)를 매개로 접착되는 일정두께의 금속판재로 구비될 수 있다.
상기 몰딩부(130)를 성형하는 단계는 도 2(c)에 도시한 바와 같이, 상기 기판(110)상에 탑재된 반도체 칩(120)을 와이어부재(124)와 더불어 감싸 보호하도록 에폭시 몰드 콤파운드와 같은 수지재로서 몰딩부(130)를 성형하는 것이다.
이러한 몰딩부(130)를 이루는 수지재는 상,하부 금형사이에 형성된 캐비티내에 반도체 칩이 탑재된 기판을 고정배치한 다음 주입구를 통하여 주입된다.
이에 따라, 외부의 가스, 온도 및 습도 등의 외적환경에 민감하게 반응하는 반도체 칩(120)은 상기 몰딩부(130)에 의해서 외부환경으로부터 완전히 차단되어 칩의 안정적인 동작을 보장하게 된다.
상기 몰딩부(130)의 성형시 몰딩부(130)의 상부면에는 상기 보호층(145)을 외부노출시키는 일정크기의 보호층 노출공(135)을 형성하며, 이러한 보호층 노출공(135)은 상기 방열판(140)과 몰딩부(130)사이에 중첩영역(A)을 형성할 수 있도록 상기 방열판(140)의 외경보다 작은 크기로 구비되는 것이 바람직하다.
상기 요홈(139)을 형성하는 단계는 도 2(d)(e)에 도시한 바와 같이, 상기 방열판(140)과 중첩되는 몰딩부(130)의 상면으로부터 상기 보호층(145)까지 절단하여 일정깊이를 갖는 요홈(139)을 형성하는 것이다.
이러한 요홈(139)을 형성하는 방법으로는 상기 몰딩부(130)의 직상부에 배치된 레이저조사기(150)로부터 조사되는 레이저빔(L)에 의해서 몰딩부(130)와 방열판(140)간의 중첩영역(A) 중 일부를 제거하여 상기 방열판(140)의 상부면이 노출되도록 제거하여 상기 방열판의 외측테두리를 따라 연속되는 요홈(139)을 형성하는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 상기 몰딩부(130)의 직상부에 배치된 워터제트노즐로부터 고압으로 분사되는 고압수에 의해서 몰딩부(130)와 방열판(140)간의 중첩영역(A) 중 일부를 제거하여 상기 방열판(140)의 상부면이 노출되도록 제거하여 상기 방열판의 외측테두리를 따라 연속되는 요홈(139)을 형성할 수도 있다.
여기서 상기 요홈(139)은 상기 보호층(145)의 제거시 방열판(140)의 상부면을 최대한 넓은 면적으로 외부로 노출시켜 방열면적을 극대화시킬 수 있도록 상기 방열판(140)의 외측테두리와 대응하는 영역에 형성되는 것이 바람직하다.
상기 UV광을 조사하는 단계는 도 2(f)에 도시한 바와 같이, 상기 요홈(139)을 형성한 다음 상기 몰딩부(130)의 직상부에 UV광 조사기(160)를 배치하고, 이를 통하여 직하부로 조사되는 일정세기의 UV광에 의해서 보호층 노출공(135)을 통해 외부노출되는 보호층(145)의 접착력을 약화시키는 것이다.
여기서, 상기 보호층(145)에 조사되는 UV광의 광세기 및 조사시간은 상기 보호층을 방열판에 접착하는 접착제의 종류에 따라 달라질 수 있다.
상기 방열판(140)을 외부노출시키는 단계는 도 2(g)(h)에 도시한 바와 같이, UV광의 조사에 의해서 방열판상에 접착된 보호층(145)의 결합력이 약화된 상태에서 상기 보호층(145)과 더불어 상기 보호층 노출공(135)의 외측테두리에 해당하는 상기 보호층 노출공(135)과 요홈(139)사이에 잔류하는 몰딩부(130)의 중첩영역(A)을 제거하여 상기 방열판(140)의 상부면을 외부로 노출시키는 방열판 노출공(137)을 형성하게 된다.
여기서, 상기 보호층과 더불어 상기 보호층 노출공(135)과 요홈(139)사이에 잔류하는 몰딩부(130)의 중첩영역(A)을 제거하는 공정은 상기 보호층의 근방에 배치되는 흡입구를 통하여 외기와 더불어 강제 흡입되는 흡입력에 의해서 상기 보호층(145)과 더불어 요홈(139)과 보호층 노출공(135)사이의 중첩영역(A)을 제거할 수 있다.
이러한 경우 상기 몰딩부(130)의 성형시 상기 보호층(145)의 상부면으로 플래싱되어 수지 오염물이 보호층상에 잔류하더라도 상기 수지오염물은 상기 보호층(145)과 더불어 완전히 제거됨으로써 상기 방열판(140)의 상부면에 묻어 잔류하는 수지오염물에 의하여 반도체 칩에서 발생한 열을 외부로 방출하는 방열판의 방열특성을 저하시키는 것을 방지함과 동시에 상기 요홈(139)에 의해서 상기 몰딩부와 방열판과 외부공기가 서로 접하는 경계영역에 수직한 절단면을 갖는 방열판 노 출공(137)을 형성함으로써 외관상 깨끗한 몰딩부를 갖는 반도체 패키지(100)를 제조할 수 있는 것이다.
한편, 상기 방열판(140)의 상부면으로부터 제거되는 보호층(145)은 상기 방열판(140)의 상부면 전체를 덮도록 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 상기 요홈(139)과 보호층 노출공(135)사이의 중첩영역(A)보다 큰 영역을 갖추어 상기 방열판(140)의 상부면을 부분적으로 덮도록 구비될 수 있다.
본 발명은 특정한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.
도 1은 일반적인 열방출형 반도체 패키지를 도시한 종단면도이다.
도 2(a) 내지 도 2(h)는 본 발명 실시 예에 따른 열방출형 반도체 패키지 제조방법을 도시한 공정도이다.
도 3은 본 발명의 실시 예에 따른 열방출형 반도체 패키지 제조방법에 의해서 제조된 반도체 패키지의 종단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 기판 112 : 연결패드
114 : 비아홀 120 : 반도체 칩
124 : 와이어부재 130 : 몰딩부
135 : 보호층 노출공 139 : 요홈
140 : 방열판 145 : 보호층
150 : 레이저조사기 160 : UV조사기

Claims (5)

  1. 기판상에 와이어부재를 매개로 적어도 하나의 반도체 칩을 탑재하는 단계 ;
    상기 반도체 칩의 일단이 접하여 배치되고, 상부면에 보호층을 갖는 방열판을 구비하는 단계 ;
    상기 반도체 칩을 감싸 보호하면서 상기 보호층을 외부노출시키는 일정크기의 보호층 노출공을 형성하도록 수지재로 몰딩부를 성형하는 단계 ;
    상기 방열판과 중첩되는 몰딩부의 상면으로부터 상기 보호층까지 절단하여 요홈을 형성하는 단계 ;
    상기 보호층 노출공을 통해 외부노출되는 보호층의 접착력을 약화시키도록 UV광을 조사하는 단계 ; 및
    상기 보호층과 더불어 상기 보호층 노출공의 외측테두리를 제거하여 상기 방열판을 외부노출시키는 단계를 포함하는 열방출형 반도체 패키지 제조방법.
  2. 제1항에 있어서,
    상기 방열판과 반도체 칩사이에는 열전달경로를 형성하면서 상기 와이어부재와의 간섭을 방지할 수 있도록 상기 방열판의 수평높이를 높이는 일정두께의 열전달부재를 구비함을 특징으로 하는 열방출형 반도체 패키지 제조방법.
  3. 제1항에 있어서,
    상기 보호층은 상기 방열판의 상부면 전체를 덮도록 구비되거나 상기 요홈과 보호층 노출공사이의 중첩영역보다 큰 영역을 갖추어 상기 방열판의 상부면을 부분적으로 덮도록 구비됨을 특징으로 하는 열방출형 반도체 패키지 제조방법.
  4. 제1항에 있어서,
    상기 요홈을 형성하는 단계는 상기 몰딩부의 직상부에 배치된 레이저조사기 또는 워터제트노즐로부터 조사되는 레이저빔 또는 고압수에 의해서 몰딩부와 방열판간의 중첩영역중 일부를 제거하여 상기 방열판의 상부면이 노출되도록 제거하여 상기 방열판의 외측테두리를 따라 연속되는 요홈을 형성함을 특징으로 하는 열방출형 반도체 패키지 제조방법.
  5. 제1항에 있어서,
    상기 방열판을 외부로 노출시키는 단계는 상기 보호층의 근방에 배치되는 흡입구를 통하여 외기와 더불어 강제 흡입되는 흡입력에 의해서 상기 보호층과 더불어 요홈과 보호층 노출공사이의 중첩영역을 동시에 제거함을 특징으로 하는 열방출형 반도체 패키지 제조방법.
KR1020090133809A 2009-12-30 2009-12-30 열방출형 반도체 패키지 제조방법 KR101115714B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090133809A KR101115714B1 (ko) 2009-12-30 2009-12-30 열방출형 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133809A KR101115714B1 (ko) 2009-12-30 2009-12-30 열방출형 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20110077286A KR20110077286A (ko) 2011-07-07
KR101115714B1 true KR101115714B1 (ko) 2012-03-06

Family

ID=44916885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133809A KR101115714B1 (ko) 2009-12-30 2009-12-30 열방출형 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR101115714B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543275B2 (en) 2014-09-11 2017-01-10 Samsung Electronics Co., Ltd. Semiconductor package with a lead, package-on-package device including the same, and mobile device including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140141281A (ko) 2013-05-31 2014-12-10 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217405A (ja) 2004-01-28 2005-08-11 Samsung Electronics Co Ltd 熱放出形半導体パッケージ及びその製造方法
JP2009212495A (ja) 2008-02-04 2009-09-17 Shinko Electric Ind Co Ltd 半導体パッケージ放熱用部品及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217405A (ja) 2004-01-28 2005-08-11 Samsung Electronics Co Ltd 熱放出形半導体パッケージ及びその製造方法
JP2009212495A (ja) 2008-02-04 2009-09-17 Shinko Electric Ind Co Ltd 半導体パッケージ放熱用部品及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543275B2 (en) 2014-09-11 2017-01-10 Samsung Electronics Co., Ltd. Semiconductor package with a lead, package-on-package device including the same, and mobile device including the same

Also Published As

Publication number Publication date
KR20110077286A (ko) 2011-07-07

Similar Documents

Publication Publication Date Title
TWI487041B (zh) 封裝載板及其製作方法
KR101210090B1 (ko) 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
US7335982B2 (en) Chip package structure and chip packaging process
TWI435393B (zh) 封裝載板及其製作方法
US20080054443A1 (en) Carrier board structure with semiconductor chip embedded therein
JP6194426B2 (ja) オプトエレクトロニクス部品およびその製造方法
JP2011166076A (ja) 半導体装置の製造方法
US11189990B2 (en) Semiconductor laser component and method of producing a semiconductor laser component
EP2624320B1 (en) Led module
KR101115714B1 (ko) 열방출형 반도체 패키지 제조방법
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
US7829388B2 (en) Integrated circuit package and fabricating method thereof
TWI501377B (zh) 半導體結構、半導體單元及其製造方法
KR20150125988A (ko) 반도체 장치
JP6331879B2 (ja) 電子装置およびその製造方法
TWI659510B (zh) 電子裝置及其製造方法
JP2007266418A (ja) 半導体装置およびその製造方法
JP6078846B2 (ja) Ｌｅｄ実装品の製造方法、ｌｅｄ実装品の樹脂モールド方法、およびｌｅｄ製造装置
KR101129073B1 (ko) 열방출형 반도체 패키지
JP2008187144A (ja) 回路装置およびその製造方法
JP2006049694A (ja) 二重ゲージ・リードフレーム
JP2010086994A (ja) 回路装置およびその製造方法
CN111180403B (zh) 一种带石墨烯层散热的封装结构及其制造方法
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
KR20080111618A (ko) 방열 구조의 반도체 패키지 및 이를 패키징하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee