KR20080111618A - 방열 구조의 반도체 패키지 및 이를 패키징하는 방법 - Google Patents

방열 구조의 반도체 패키지 및 이를 패키징하는 방법 Download PDF

Info

Publication number
KR20080111618A
KR20080111618A KR1020070059790A KR20070059790A KR20080111618A KR 20080111618 A KR20080111618 A KR 20080111618A KR 1020070059790 A KR1020070059790 A KR 1020070059790A KR 20070059790 A KR20070059790 A KR 20070059790A KR 20080111618 A KR20080111618 A KR 20080111618A
Authority
KR
South Korea
Prior art keywords
semiconductor package
heat dissipation
molding
heat
molding part
Prior art date
Application number
KR1020070059790A
Other languages
English (en)
Inventor
임형진
김창익
심형보
이대유
박헌기
문영홍
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070059790A priority Critical patent/KR20080111618A/ko
Publication of KR20080111618A publication Critical patent/KR20080111618A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 소자에서 발생하는 열을 효과적으로 방열시키기 위해 방열 면적이 넓은 구조의 반도체 패키지 및 이를 패키징하는 방법을 제공한다.
본 발명의 반도체 패키지를 패키징하는 방법은 기판의 상부면에 실장된 적어도 하나의 발열 소자를 몰딩 재질로 덮는 몰딩부를 형성하는 단계; 상기 몰딩부의 상부면에 금속막을 형성하는 단계; 및 상기 금속막을 포함한 몰딩부의 상부면에 대해 다수의 요철면과 평탄한 흡착면으로 이루어진 방열부를 형성하는 단계를 포함한다.
본 발명의 반도체 패키지를 패키징하는 방법에 따라 제조된 반도체 패키지는 상기 발열 소자에서 발생하는 열을 다수의 요철면과 흡착면으로 이루어져 표면적이 넓어진 방열부를 통해 외부로 방출하므로 방열 효율을 향상시킬 수 있다.
방열막, 반도체 패키지, 요철면, 몰딩부

Description

방열 구조의 반도체 패키지 및 이를 패키징하는 방법{semiconductor package with heat emission structure and method of packaging the same}
도 1은 종래의 반도체 패키지를 설명하기 위한 예시도.
도 2a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 사시도.
도 2b는 도 2a의 A-A 선을 따라 절단한 반도체 패키지의 단면을 도시한 단면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따라 방열 구조의 반도체 패키지를 패키징하는 과정에 따른 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
100: 기판 110: 반도체 IC 칩
111: 와이어 120: 패드
130: 능동 소자 140: 수동 소자
150: 몰딩부 151: 요철면
160: 금속막 161: 방열부
162: 흡착면
본 발명은 방열 구조의 반도체 패키지 및 이를 패키징하는 방법에 관한 것으로, 특히 반도체 소자에서 발생하는 열을 효과적으로 방열시키기 위해 방열 면적이 넓은 구조의 반도체 패키지 및 이를 패키징하는 방법에 관한 것이다.
일반적으로 반도체 패키지는 기판, 기판상에 탑재되는 반도체 칩, 반도체 칩에 전기적으로 연결되어 인쇄회로기판에 실장하기 위한 외부 리드 및 기판과 반도체 칩을 보호하기 위한 밀봉부재를 포함하여 구성된다.
도 1에 도시한 바와 같은 볼 그리드 어레이 반도체 패키지(Ball Grid Array Semiconductor Package)를 예로 들어 설명하면, 기판(11)과, 상기 기판(11) 상에 탑재되는 반도체 칩(12)과, 상기 기판(11)의 배선패턴(미도시)과 상기 반도체 칩(12) 상의 패드(미도시)를 전기적으로 연결하는 금속 와이어(13)와, 상기 기판(11)에 관통 형성되어 그 상단이 상기 기판(11)의 배선패턴에 전기적으로 연결되는 비아홀(14)과, 상기 비아홀(14)의 하단에 전기적으로 연결되어 인쇄회로기판(17)에 실장하기 위한 외부리드로서의 솔더볼(15) 및, 상기 반도체 칩(12)과 금속와이어(13)를 포함하여 기판(11)의 상면을 보호하기 위한 밀봉부재(16)를 포함하여 구성된다.
이러한 종래의 반도체 패키지에서는 작동시 발생하는 열에 의한 오동작 등을 방지하기 위하여 방열수단을 필요로 하고, 종래의 반도체 패키지에 사용되는 방열수단으로서는 공랭식 방열수단과 수랭식 방열수단이 사용되고 있다.
공랭식 방열수단으로서는 히트싱크(heat sink)를 사용하는 것과, 히트싱크와 냉각팬(cooling fan)을 함께 사용하는 것이 있으며, 수랭식 방열수단으로서는 히트싱크와 이 히트싱크에 냉각수(cooling water)를 접촉시키는 것이 있다.
그러나, 이러한 종래의 공랭식 방열수단 중 히트싱크만을 사용하는 방열수단의 경우에는 열전도성이 낮은 통상적인 에폭시 수지로 된 밀봉 부재에 히트싱크를 접촉시키고 있는 것이고 밀봉 부재가 외부공기와 접촉하지 않는 것이기 때문에 방열효과가 저하되는 문제점이 있다.
또한, 공랭식 방열수단 중 히트싱크와 냉각팬을 사용하는 방열수단의 경우에는 냉각팬을 사용하는 만큼 히트싱크만을 사용한 것에 비하여 방열효과는 향상되나, 이 역시 열전도성이 낮은 에폭시 수지로 된 밀봉부재에 히트싱크가 접촉되어 있는 것이고 밀봉부재가 외부공기와 접촉하지 않는 것이기 때문에 방열효과가 저하되는 문제점이 있다.
또한, 수랭식 방열수단으로서 히트싱크와 냉각수를 사용하는 방열수단의 경우에는 히트싱크에 냉각수를 접촉시키는 만큼 히트싱크만을 사용한 것에 비하여 방열교화는 향상되나, 이 역시 열전도성이 낮은 에폭시 수지로 된 밀봉부재에 히트싱크가 접촉되어 있는 것이고 밀봉부재가 외부공기와 접촉하지 않는 것이기 때문에 방열효과가 저하되는 문제점이 있다.
더욱이, 이러한 종래의 방열수단은 반도체 패키지를 구성하는 구성요소 외에 별도의 부품을 추가하여야 하므로 구조가 복잡해지고 반도체 패키지 전체의 크기가 커지게 되며 생산성이 저하되고 원가상승을 초래하게 되는 문제점이 있다.
또한, 기판과 반도체 칩 및 금속와이어 등의 보호를 무시할 수 없기 때문에 필연적으로 밀봉부재를 이용하지만, 밀봉부재 자체가 열전도성이 낮은 재료로 되어 있기 때문에 방열 효과가 저하되는 문제점이 있다.
본 발명은 반도체 소자에서 발생하는 열을 효과적으로 방열시키기 위해 방열 면적이 최대로 형성된 구조의 반도체 패키지를 제공하는데 목적이 있다.
본 발명의 다른 목적은 반도체 소자에서 발생하는 열을 효과적으로 방열시키기 위해 방열 면적이 최대로 형성된 구조의 반도체 패키지를 패키징하는 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 적어도 하나의 발열 소자를 상부면에 실장한 기판; 상기 발열 소자를 포함하여 상기 기판을 덮는 몰딩부; 및 상기 몰딩부의 상부면에 다수의 요철면과 평탄한 흡착면으로 이루어진 금속 재질의 방열부를 포함하여, 상기 발열 소자에서 발생하는 열을 상기 방열부를 통해 외부로 방열하는 반도체 패키지에 관한 것이다.
또한, 본 발명은 기판의 상부면에 실장된 적어도 하나의 발열 소자를 덮는 몰딩부를 형성하는 단계; 상기 몰딩부의 상부면에 금속막을 형성하는 단계; 및 상기 금속막을 포함한 몰딩부의 상부면에 대해 다수의 요철면과 평탄한 흡착면으로 이루어진 방열부를 형성하는 단계를 포함하여, 상기 발열 소자에서 발생하는 열을 상기 방열부를 통해 외부로 방열하는 반도체 패키지를 패키징하는 방법에 관한 것이다.
본 발명에서 상기 방열부를 형성하는 단계는 상기 금속막이 형성된 몰딩부를 연성 상태의 온도에서 다수의 돌출부 및 상기 흡착면에 대응하는 평탄면을 구비한 지그를 이용하여 압착하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 금속막을 형성하는 단계는 상기 몰딩부 상에 알루미늄 재질의 얇은 막(foil)을 열전도성 페이스트(paste)를 매개로 하여 접착하여 형성하는 것을 특징으로 한다.
본 발명에서 상기 지그를 이용하여 압착하는 단계에서 상기 지그의 압착면에 실리콘 오일을 포함하는 이형제(Release agent)를 발라 상기 몰딩부를 압착하는 것을 특징으로 한다.
본 발명에서 상기 몰딩부의 몰딩 재질이 에폭시인 경우, 상기 연성 상태의 온도는 200 ~ 300℃ 인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 2a는 본 발명의 실시예에 따른 반도체 패키지를 도시한 사시도이고, 도 2b는 도 2a의 A-A 선을 따라 절단한 반도체 패키지의 단면을 도시한 단면도이며, 도 3a 내지 도 3e는 본 발명의 실시예에 따라 방열 구조의 반도체 패키지를 제조하는 과정에 따른 공정 단면도이다.
도 2a와 도 2b에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지는 패드(120)에 와이어(111)를 통해 연결된 반도체 IC 칩(110)과 다수의 능동 소자(130)와 수동 소자(140)를 실장하는 기판(100), 기판(100) 상에서 다수의 요철 형상의 요철면(151)을 가지는 몰딩부(150), 및 요철면(151) 상에 금속 재질로 형성 된 방열부(161)를 포함하여 구성된다.
기판(100)은 일반적인 반도체 기판, 인쇄회로기판(PCB) 또는 연성인쇄회로기판(FPCB)을 이용하여 구비될 수 있고, 실장된 반도체 IC 칩(110)에 전기적으로 와이어(111)를 통해 연결된 패드(120) 및 반도체 IC 칩(110)과 연결될 수 있는 다수의 능동 소자(130)와 수동 소자(140)를 실장할 수 있다.
몰딩부(150)는 기판(100)상에 실장된 반도체 IC 칩(110), 다수의 능동 소자(130)와 수동 소자(140)를 외부의 충격으로부터 보호하기 위해 에폭시와 같은 몰딩 재질로 몰딩한 부분으로, 상부면으로 다수의 요철 형상의 요철면(151)을 가지고 요철면(151)에 대해 금속 재질의 방열부(161)를 구비한다.
여기서, 방열부(161)는 일측면에 요철 형상이 없는 요철면(151) 상에 평탄한 면을 가지는 흡착면(162)을 구비하여, 흡착면(162)의 평탄한 면에 칩 마운트 머신(chip mount machine)을 접합하고, 칩 마운트 머신의 진공 흡착으로 반도체 패키지를 집어 올리고 운반할 수 있다. 또한, 접착면(162)은 도 2a에 도시된 바와 같이 원형의 평면 이외에 사각형의 평면을 가지도록 구비될 수 있다.
이와 같이 요철면(151)에 대해 금속 재질의 방열부(161)를 구비하여, 반도체 IC 칩(110), 다수의 능동 소자(130)와 수동 소자(140)에서 발생하여 몰딩부(150)를 거쳐서 전달되는 열을 외부로 방출하며, 이때 방열부(161)가 다수의 요철 형상의 요철면(151)을 따라 구비되어 표면적이 넓어지므로 열을 방출하는 효율이 향상될 수 있다.
이러한 방열부(161)를 구비한 본 발명의 실시예에 따른 반도체 패키지를 패 키징하는 과정을 도 3a 내지 도 3e를 참조하여 설명하면, 도 3a에 도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지는 기판(100) 상에 반도체 IC 칩(110)과 다수의 능동 소자(130)와 수동 소자(140)를 실장하고, 와이어 본딩을 통해 와이어(111)를 패드(120)와 반도체 IC 칩(110)에 연결한다. 물론, 와이어(111)를 구비하기 위한 와이어 본딩 이외에 반도체 IC 칩(110)과 패드(120)에 대해 리드 프레임(도시하지 않음)을 구비할 수도 있다.
기판(100) 상에 반도체 IC 칩(110)과 다수의 능동 소자(130)와 수동 소자(140)를 실장한 후, 도 3b에 도시된 바와 같이 기판(100) 상에 반도체 IC 칩(110)과 다수의 능동 소자(130)와 수동 소자(140)를 에폭시와 같은 수지를 포함한 몰딩 재질을 디스펜싱(dispensing) 방법으로 도포하여 반도체 IC 칩(110)과 다수의 능동 소자(130)와 수동 소자(140)를 덮는 몰딩부(150)를 형성한다.
이와 같은 몰딩부(150)를 형성한 후, 도 3c에 도시된 바와 같이 몰딩부(150) 상에 금속막(160)을 형성한다. 여기서, 금속막(160)은 방열 특성이 높은 금속 재질, 예를 들어 알루미늄 재질의 얇은 막(foil)의 형태로서 몰딩부(150) 상에 열전도성 페이스트(paste)와 같은 접착제를 매개로 하여 몰딩부(150) 상에 접착되어 형성될 수 있다.
몰딩부(150) 상에 금속막(160)을 형성한 후, 도 3d에 도시된 바와 같이 금속막(160)이 형성된 몰딩부(150)가 연성 상태인 온도에서 몰딩부(150)에 대해 다수의 돌출부(210)를 구비한 열압착 지그(200)를 이용하여 압착한다. 여기서, 열압착 지그(200)는 평탄한 면을 가지는 접착면(162)을 금속막(160)에 형성하기 위해 평탄 면(220)을 구비할 수 있으며, 열압착 지그(200)가 다수의 돌출부(210)를 구비하지 않고 다수의 홈(도시하지 않음)을 구비하여 금속막(160)이 형성된 몰딩부(150)를 압착할 수 있다.
열압착 지그(200)를 이용하여 금속막(160)이 형성된 몰딩부(150)를 압착하는 경우, 몰딩부(150)가 경화되기 전의 연성 상태가 되도록 소정의 챔버(chamber) 내에 몰딩부(150)를 포함한 기판(100)을 구비하고, 몰딩부(150)의 에폭시 연성 온도인 약 200 ~ 300℃의 온도, 바람직하게는 270℃의 온도로 가열한 상태에서 지그(200)를 이용하여 압착할 수 있다.
여기서, 지그(200)를 이용하여 금속막(160)이 형성된 몰딩부(150)를 압착하고 분리하는 과정에서 지그(200)가 금속막(160)으로부터 잘 분리되도록, 지그(200)의 돌출부(210)를 포함한 압착면에 실리콘 오일과 같은 이형제(Release agent)를 발라 지그(200)가 금속막(160)으로부터 잘 분리될 수 있다.
지그(200)를 이용하여 금속막(160)이 형성된 몰딩부(150)를 압착하고 분리하면, 도 3e에 도시된 바와 같이 다수의 요철면(151) 상에 평탄한 원형 또는 사각형의 면을 가지는 흡착면(162)을 구비한 방열부(161)가 형성된다.
본 발명에 따라 요철면(151)에 대해 금속 재질의 방열부(161)를 구비하여, 반도체 IC 칩(110), 다수의 능동 소자(130)와 수동 소자(140)에서 발생하여 몰딩부(150)를 거쳐서 전달되는 열을 다수의 요철 형상의 요철면(151)을 따라 구비되어 표면적이 넓어진 방열부(161)을 통해 외부로 방출하므로 열을 방출하는 효율이 향상될 수 있다.
또한, 방열부(161)의 흡착면(162)에 칩 마운트 머신(chip mount machine)을 접합하고, 칩 마운트 머신의 진공 흡착으로 반도체 패키지를 집어 올리고 운반하므로 운반 과정의 효율을 향상시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명에 따른 반도체 패키지는 몰딩부의 상부면에 다수의 요철 형상의 요철면을 따라 구비되어 표면적이 넓어진 금속 재질의 방열부를 구비하여, 반도체 IC 칩, 다수의 능동 소자와 수동 소자에서 발생하는 열을 외부로 방출하므로 방열 효율을 향상시킬 수 있다.
또한, 본 발명에 따라 방열부의 일측면에 칩 마운트 머신(chip mount machine)을 접합할 수 있는 흡착면을 구비하여, 칩 마운트 머신의 진공 접합으로 반도체 패키지를 집어 올리고 운반하므로 운반 과정의 효율을 향상시킬 수 있다.

Claims (10)

  1. 적어도 하나의 발열 소자를 상부면에 실장한 기판;
    상기 발열 소자를 포함하여 상기 기판을 덮는 몰딩부; 및
    상기 몰딩부의 상부면에 다수의 요철면과 평탄한 흡착면으로 이루어진 금속 재질의 방열부;
    를 포함하여,
    상기 발열 소자에서 발생하는 열을 상기 방열부를 통해 외부로 방열하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 몰딩부의 상부면은 상기 방열부에 대응하여 다수의 요철면과 평탄한 면으로 이루지는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 흡착면은 상기 방열부에 적어도 하나 구비되어, 원형의 평면 또는 사각형의 평면으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 방열부와 상기 몰딩부의 상부면 사이에는 열전도성 페이스트(paste)가 구비되는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 몰딩부는 에폭시계의 수지로 이루어지고, 상기 방열부는 알루미늄 재질로 이루어지는 것을 특징으로 하는 반도체 패키지.
  6. 기판의 상부면에 실장된 적어도 하나의 발열 소자를 덮는 몰딩부를 형성하는 단계;
    상기 몰딩부의 상부면에 금속막을 형성하는 단계; 및
    상기 금속막을 포함한 몰딩부의 상부면에 대해 다수의 요철면과 평탄한 흡착면으로 이루어진 방열부를 형성하는 단계
    를 포함하여,
    상기 발열 소자에서 발생하는 열을 상기 방열부를 통해 외부로 방열하는 반도체 패키지를 패키징하는 방법.
  7. 제 1 항에 있어서,
    상기 방열부를 형성하는 단계는
    상기 금속막이 형성된 몰딩부를 연성 상태의 온도에서 다수의 돌출부 및 상기 흡착면에 대응하는 평탄면을 구비한 지그를 이용하여 압착하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지를 패키징하는 방법.
  8. 제 1 항에 있어서,
    상기 금속막을 형성하는 단계는
    상기 몰딩부 상에 알루미늄 재질의 얇은 막(foil)을 열전도성 페이스트(paste)를 매개로 하여 접착하여 형성하는 것을 특징으로 하는 반도체 패키지를 패키징하는 방법.
  9. 제 2 항에 있어서,
    상기 지그를 이용하여 압착하는 단계에서
    상기 지그의 압착면에 실리콘 오일을 포함하는 이형제(Release agent)를 발라 상기 몰딩부를 압착하는 것을 특징으로 하는 반도체 패키지를 패키징하는 방법.
  10. 제 2 항에 있어서,
    상기 몰딩부의 몰딩 재질이 에폭시인 경우, 상기 연성 상태의 온도는 200 ~ 300℃ 인 것을 특징으로 하는 반도체 패키지를 패키징하는 방법.
KR1020070059790A 2007-06-19 2007-06-19 방열 구조의 반도체 패키지 및 이를 패키징하는 방법 KR20080111618A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070059790A KR20080111618A (ko) 2007-06-19 2007-06-19 방열 구조의 반도체 패키지 및 이를 패키징하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059790A KR20080111618A (ko) 2007-06-19 2007-06-19 방열 구조의 반도체 패키지 및 이를 패키징하는 방법

Publications (1)

Publication Number Publication Date
KR20080111618A true KR20080111618A (ko) 2008-12-24

Family

ID=40369719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059790A KR20080111618A (ko) 2007-06-19 2007-06-19 방열 구조의 반도체 패키지 및 이를 패키징하는 방법

Country Status (1)

Country Link
KR (1) KR20080111618A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123956A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11444013B2 (en) * 2016-06-03 2022-09-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123956A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11444013B2 (en) * 2016-06-03 2022-09-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US20080122067A1 (en) Heat spreader for an electrical device
TWI551198B (zh) 具散熱功能之印刷電路板結構
US8779603B2 (en) Stacked semiconductor device with heat dissipation
KR100781100B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2019071412A (ja) チップパッケージ
US20080122068A1 (en) Thermally enhanced semiconductor package
US7310224B2 (en) Electronic apparatus with thermal module
KR20150125988A (ko) 반도체 장치
KR20080111618A (ko) 방열 구조의 반도체 패키지 및 이를 패키징하는 방법
KR20210033261A (ko) 반도체 패키지
KR20150076816A (ko) 전자 부품 모듈
KR101166066B1 (ko) 발광다이오드 패키지
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JP2007036035A (ja) 半導体装置
TW201814853A (zh) 電子裝置及其製造方法
JP2004260051A (ja) 半導体装置の製造方法および半導体装置
JP4657262B2 (ja) 半導体装置
CN218957731U (zh) 用于集成电路的封装
KR101216936B1 (ko) 발광 다이오드
KR20120031817A (ko) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
KR20060092692A (ko) 반도체 패키지 및 그 제조방법
JP2007043011A (ja) 電子機器の放熱構造
JPH11330315A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application