KR20150076816A - 전자 부품 모듈 - Google Patents

전자 부품 모듈 Download PDF

Info

Publication number
KR20150076816A
KR20150076816A KR1020130165429A KR20130165429A KR20150076816A KR 20150076816 A KR20150076816 A KR 20150076816A KR 1020130165429 A KR1020130165429 A KR 1020130165429A KR 20130165429 A KR20130165429 A KR 20130165429A KR 20150076816 A KR20150076816 A KR 20150076816A
Authority
KR
South Korea
Prior art keywords
substrate
cavity
electronic component
heat sink
present
Prior art date
Application number
KR1020130165429A
Other languages
English (en)
Inventor
원준구
박성환
한명우
배효근
김윤석
김기중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130165429A priority Critical patent/KR20150076816A/ko
Priority to US14/259,090 priority patent/US20150187676A1/en
Publication of KR20150076816A publication Critical patent/KR20150076816A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 전자 부품 모듈에 관한 것으로, 본 발명의 일 구현예에 따른 상기 전자 부품 모듈은 내부에 캐비티가 형성된 기판, 상기 캐비티의 입구에 배치되는 방열판 및 상기 방열판의 일면에 부착되는 형태로 상기 캐비티에 내장되는 전자 부품을 포함한다.

Description

전자 부품 모듈{ELECTRONIC DEVICE MODULE}
본 발명은 전자 부품 모듈에 관한 것이다.
최근 전자제품 시장은 휴대용 단말기의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
특히, 송신용 증폭기와 같은 발열 소자들은 그 성능은 향상되면서도 점점 소형화되고 있으며, 지속적으로 축소되어 가고 있는 표면 영역 상에 더 많은 열이 방출되고 있음을 의미하는바, 발열 현상에 의한 온도편차에 따른 특성 변화를 최소화하기 위해 보다 효율적으로 방열을 할 수 있는 전자 부품 모듈이 절실하게 필요한 실정이다.
종래의 전자 부품 모듈의 경우, 기판의 캐비티에 전자 부품을 실장하고 그 위를 메탈 커버로 접합하여 밀봉하여, 전자 부품으로부터 발생하는 열을 상기 메탈 커버를 통해 방출하고 있다. 그러나, 이러한 종래의 전자 부품 모듈은, 발열 소자로부터 방출되는 열이 공기를 통해 메탈로 전해지게 되므로, 열이 단시간 내에 쉽게 빠져나가지 않는 문제점이 있다.
하기의 특허문헌 1은 고주파 모듈 및 송수신 장치에 관한 것이나, 상술한 문제에 대한 해결책을 제시하지 못하고 있다.
일본 공개특허공보 제10-2010-0093146호
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 반도체 칩을 직접 방열판에 접촉 부착함으로써, 반도체 칩으로부터 발생하는 열을 보다 효율적으로 방출할 수 있는 전자 부품 모듈을 제공한다.
또한, 캐비티 상단면에 배선 패턴을 형성함으로써, 전자 부품 사이의 소자 간섭 및 전자파 간섭의 효과를 최소화할 수 있는 전자 부품 모듈을 제공한다.
본 발명의 제1 기술적인 측면은 전자 부품 모듈을 제안한다. 상기 전자 부품 모듈은 내부에 캐비티가 형성된 기판, 상기 캐비티의 입구에 배치되는 방열판 및 상기 방열판의 일면에 부착되는 형태로 상기 캐비티에 내장되는 전자 부품을 포함한다.
여기서, 상기 전자 부품은, 상기 캐비티의 상단면과 플립칩 본딩을 통해 연결될 수 있다.
여기서, 상기 기판은, 상기 캐비티의 상단면에 형성되는 배선 패턴을 포함할 수 있다.
또한, 상기 기판은, 일단이 상기 방열판과 전기적으로 연결되고, 타단이 상기 기판의 외부로 노출되는 적어도 하나의 방열용 비아가 형성될 수 있다.
또한, 상기 기판은, 세라믹 기판일 수 있으며, 상기 캐비티에 내장되는 상기 전자 부품은 고주파 단일 집적회로 칩일 수 있다.
또한, 상기 기판은, 상부면에 적어도 하나의 수동 소자가 실장 될 수 있다.
여기서, 상기 기판은, 상부면에 실장된 상기 수동 소자를 매립하며, 상기 기판 상에 형성되는 봉지부를 더 포함할 수 있다.
본 발명의 제2 기술적인 측면은 전자 부품 모듈을 제안한다. 상기 전자 부품 모듈은 내부에 제1 캐비티가 형성된 기판, 내부에 제2 캐비티가 형성되며, 상기 제1 캐비티와 상기 제2 캐비티가 대향되는 방향으로 삽입되는 방열판, 상기 방열판의 어느 일면에 부착되는 형태로 상기 제2 캐비티에 내장되는 전자 부품을 포함한다.
여기서, 상기 전자 부품은, 상기 기판의 일면과 플립칩 본딩을 통해 연결될 수 있다.
여기서, 상기 기판은, 상기 전자 부품의 일면과 평행한 방향으로 형성되는 배선 패턴을 포함할 수 있다.
또한, 상기 기판은, 일단이 상기 방열판과 전기적으로 연결되고, 타단이 상기 기판의 외부로 노출되는 적어도 하나의 방열용 비아가 형성될 수 있다.
또한, 상기 기판은, 세라믹 기판일 수 있으며, 상기 캐비티에 내장되는 상기 전자 부품은 고주파 단일 집적회로 칩일 수 있다.
또한, 상기 기판은, 상부면에 적어도 하나의 수동 소자가 실장 될 수 있다.
여기서, 상기 기판은, 상부면에 실장된 상기 수동 소자를 매립하며, 상기 기판 상에 형성되는 봉지부를 더 포함할 수 있다.
본 발명의 일 실시형태에 의하면, 반도체 칩을 직접 방열판에 접촉 부착함으로써, 반도체 칩으로부터 발생하는 열을 보다 효율적으로 방출할 수 있는 효과가 있다.
또한, 캐비티 상단면에 배선 패턴을 형성함으로써, 전자 부품 사이의 소자 간섭 및 전자파 간섭의 효과를 최소화할 수 있는 효과가 있다.
도 1은 본 발명에 따른 전자 부품 모듈의 일 실시예를 설명하기 위한 사시도이다.
도 2는 도 1에 도시된 전자 부품 모듈의 저면을 설명하기 위한 저면 사시도이다.
도 3은 도 1에 도시된 전자 부품 모듈의 A-A'에 따른 단면도이다.
도 4 내지 도 8은 본 실시예에 따른 전자 부품 모듈의 제조 방법을 설명하기 위한 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 전자 부품 모듈의 단면을 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명에 따른 전자 부품 모듈의 일 실시예를 설명하기 위한 사시도이며, 도 2는 도 1에 도시된 전자 부품 모듈의 저면을 설명하기 위한 저면 사시도이고, 도 3은 도 1에 도시된 전자 부품 모듈의 A-A'에 따른 단면도이다.
도 1 내지 도 3를 참조하면, 본 실시예에 따른 전자 부품 모듈(100)는, 전자 부품(20), 기판(10), 접속 단자(30), 및 봉지부(40)를 포함하여 구성된다. .
전자 부품(20)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함할 수 있으며, 기판(10) 상에 실장되거나 기판(10) 내부에 내장될 수 있는 전자 소자들이라면 모두 전자 부품(20)으로 이용될 수 있다.
특히 본 실시예에 따른 전자 부품(20)은 기판(10)의 내부에 내장되는 능동 소자, 즉 반도체 칩(22)과 기판(10)의 외부에 실장되는 수동 소자(26)를 포함할 수 있다.
여기서 본 실시예의 경우, 반도체 칩(22)은 모두 기판(10)의 내부에 내장되고 수동 소자(26)는 모두 기판(10)의 외부에 실장되는 경우를 예로 들고 있다. 그러나 본 발명은 이에 한정되지 않는다.
즉, 필요에 따라 기판(10)의 내부에도 수동 소자(26)가 내장될 수 있으며, 기판(10)의 외부에도 반도체 칩(22)이 실장될 수 있다.
본 실시예에 따른 반도체 칩(22)은 다수개가 구비될 수 있으며, 구체적으로 고주파 단일 집적회로(Monolithic Microwave Integrated Circuit, MMIC) 칩일 수 있다.
반도체 칩(22)은 방열판(13)의 일면에 부착되며, 플립칩 본딩(24)을 통해 기판(10)과 전기적으로 연결될 수 있다. 이때, 반도체 칩(22)과 방열판(130)의 일면 사이에는 접착층(미도시)이 개재될 수 있다.
한편, 본 실시예에서는 도 3에 도시된 바와 같이 반도체 칩(22)이 플립칩 본딩(24)을 통해 기판(10)과 전기적으로 연결된다. 그러나, 본 발명은 이에 한정되지 않으며, 반도체 칩(22)은 본딩 와이어를 통해 기판(10)과 전기적으로 연결하는 등 다양한 응용이 가능하다.
기판(10)은 세라믹 기판일 수 있다. 그러나, 이에 한정되는 것은 아니며, 당 기술분야에서 잘 알려진 다양한 종류의 기판(에를 들면, 인쇄 회로 기판(PCB), 유리 기판, 실리콘 기판, 유연성 기판 등)이 이용될 수 있다.
기판(10)의 상부면에는, 전자 부품(20)을 실장하기 위한 실장용 전극(도시되지 않음)이나 실장용 전극들을 전기적으로 연결하는 회로 패턴(미도시)이 형성될 수 있다.
또한, 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 배선 패턴(16)이나, 도전성 비아(14, 15)가 형성될 수 있다.
여기서, 배선 패턴(16)이나, 회로 패턴(미도시)은 캐비티(12)의 상단면에 형성될 수 있다.
이와 같이 기판(10)의 캐비티(12) 상단면에 회로 패턴(미도시)이나, 배선 패턴(16)을 집중하여 형성되는 경우, 이러한 배선 패턴(16)이나 회로 패턴(미도시)에 의해 전자 부품(20) 간의 소자 간섭 및 전자파 간섭(EMI)을 억제할 수 있다.
특히, 본 실시예에 따른 기판(10)은 내부에 캐비티(12)를 구비한다. 캐비티(12)의 내부에는 전술한 반도체 칩(22)이 안착될 수 있다. 그리고, 캐비티(12)의 입구 부분에는 반도체 칩(22)에 의해 발생하는 열을 방출하기 위한 방열판(13)이 배치될 수 있다.
기판(10)의 하부면에는 다수의 접속 단자(30)가 형성될 수 있다.
접속 단자(30)는 기판(10)과, 기판(10)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다. 접속 단자(30)는 전극 패드 형태나 범프 형태, 또는 솔더 볼 형태 등 필요에 따라 다양한 형태로 형성될 수 있다.
방열판(13)은 전술한 바와 같이 기판(10)에 형성된 캐비티(13)의 입구에 안착되어 기판(10)에 체결된다.
방열판(13)은 반도체 칩(22)으로부터 발생하는 열을 외부로 방출할 수 있다. 또한, 방열판(130)은 캐비티(12) 내에 배치된 반도체 칩(22)을 외부로부터 보호할 수 있으며, 전자파를 차폐할 수 있다.
방열판(13)은 열 전도도와 내구성이 우수하거나 높은 재질로 형성될 수 있다. 또한, 방열판(13)은 편평한 형상을 유지할 수 있는 강성을 갖는 재질로 형성될 수 있다. 예를 들어, 방열판(13)은 금속판을 이용할 수 있다.
그러나, 본 발명은 이에 한정되지 않으며 다양한 응용이 가능하다. 예를 들어, 수지 등에 금속 도금층을 형성하여 형성하거나, 도전성 분말이 포함된 수지판을 이용할 수도 있다.
방열용 비아(15)는 일단이 방열판(13)과 전기적으로 연결되고, 타단이 기판(10)의 외부로 노출되도록 구성될 수 있다.
그러나 본 발명에 따른 기판(10)은 상기한 방열용 비아(15)의 구성으로 한정되지 않으며, 방열판(13)의 열을 용이하게 방출할 수 있다면 보다 다양한 형태로 구성될 수 있다.
이에 따라, 본 실시예에 따른 반도체 칩(22)은 발열량이 많은 소자(예를 들면, 전력 증폭 소자)가 이용되더라도 상기 반도체 칩(22)에 의해 발생되는 열을 용이하게 방출할 수 있다.
또한, 방열판(13)은 접착제를 이용하거나, 용접 등의 방식을 이용하여 기판(10)에 접합할 수 있다.
봉지부(40)는 외부의 충격으로부터 기판(10) 상에 실장된 전자 부품(20)들을 안전하게 보호하기 위해 구비된다.
이를 위해, 봉지부(40)는 기판(10) 상부에 실장된 전자 부품(20)들이 수용되도록 기판(10)의 상부면 전체를 감싸는 형태로 형성되어 기판(10) 상의 전자 부품(20)들을 밀봉한다.
봉지부(40)를 형성하는 방법은 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)가 봉지부(40)의 재질로 사용될 수 있다.
그러나 본 발명은 이에 한정되지 않으며, 봉지부(40)를 형성하기 위해 필요에 따라 프린팅(printing), 스핀 코팅(spin coating), 제팅(jetting) 등 다양한 방법이 이용될 수 있다
이하에서 본 실시예에 따른 전자 부품 모듈의 제조 방법을 설명한다.
도 4 내지 도 8은 본 실시예에 따른 전자 부품 모듈의 제조 방법을 설명하기 위한 단면도이다.
도 4 내지 도 8을 참조하면, 본 실시예에 따른 전자 부품 모듈 제조 방법은 먼저, 도 4에 도시된 바와 같이 기판(10)에 캐비티(12)를 형성하는 단계가 수행된다.
본 실시예에 따른 기판(10)은 세라믹 기판일 수 있다. 그러나 이에 한정되지 않는다. 또한, 기판(10)은 복수의 층으로 형성된 다층 회로 기판일 수 있으며, 각 층 사이에는 전지적으로 연결되는 배선 패턴(16)이 형성될 수 있다.
이어서, 도 5에 도시된 바와 같이, 기판(10)에 실장용 전극(미도시), 도전성 비아(14, 15) 등을 형성하는 단계가 수행된다.
여기서, 본 실시에에 따른 기판(10)이 세라믹 기판인 경우, 세라믹 그린 시트에 배선 패턴과 비아들을 형성한 후, 이를 소성하여 도전성 비아(14, 15) 등이 형성된 기판(10)을 일괄적으로 제조할 수 있다.
다음으로, 전자 부품(20)을 기판(10)에 실장하는 단계가 수행된다. 도 6에 도시된 바와 같이, 본 실시예의 경우, 기판(10)의 상부면에 전자 부품(20)이 먼저 실장되는 경우를 예로 들고 있다.
이 경우, 기판(10)의 상부면에는 다양한 수동 소자들(26)과, 능동 소자들(미도시)이 실장될 수 있다.
이어서, 기판(10)의 하부면을 통해 개방된 캐비티(12) 내부에 반도체 칩(22)을 실장하는 단계가 수행된다.
이 단계는 도 7에 도시된 바와 같이, 먼저 방열판(13)에 반도체 칩(22)을 접착하고, 방열판(13)이 접착된 반도체 칩(22)을 캐비티(12) 내에 안착시킨 다음 플립칩 본딩(24)을 통해 반도체 칩(22)과 기판(10)을 전기적으로 연결할 수 있다.
이때, 방열판(13)은 캐비티(12)의 입구에 배치한다. 또한, 방열판(13)은 방열용 비아(15)와 전기적, 물리적으로 연결될 수 있다. 이를 위해 방열판(13)은 도전성 접착제 등을 통해 기판(10)에 접합될 수 있다.
이상의 과정을 통해 기판(10) 상에 모든 전자 부품(20)들이 실장되면, 이어서 도 7에 도시된 바와 같이 봉지부(40)를 형성하는 단계가 수행된다.
봉지부(40)는 기판(10)의 상부면을 덮으며 기판(10)의 상부면에 실장된 수동 소자(26)들을 내부에 매립하는 형태로 형성된다.
한편, 본 실시예에 따른 전자 부품 모듈(100)의 접속 단자(도 1의 30)가 패드 형태로 형성되는 경우, 접속 단자(30)는 기판(10)을 형성하는 도 5의 과정에서 이미 형성될 수 있다.
반면에 접속 단자(30)가 솔더 볼이나 범프 형태로 형성되는 경우, 상기한 반도체 칩을 실장하는 단계나 봉지부 형성 단계 이후에 기판(10)의 하부면에 솔더 볼이나 범프를 형성하는 단계가 더 수행될 수 있다.
이상과 같은 과정을 통해 도 3에 도시된 본 실시예에 따른 전자 부품 모듈이 완성된다.
이러한 본 실시예에 따른 전자 부품 모듈 제조 방법은 그 공정 순서가 한정되지 않는다.
즉, 기판 상부면에 전자 부품을 실장한 후, 그 위에 바로 봉지부를 형성하는 것도 가능하며, 기판 하부에 형성되는 캐비티에 반도체 칩을 실장하는 과정에서 접속 단자(솔더 볼 등)을 함께 형성하는 등 다양한 응용이 가능하다.
한편 본 발명에 따른 전자 부품 모듈은 전술한 실시예에 한정되지 않으며 다양한 응용이 가능하다.
도 9는 본 발명의 다른 실시예에 따른 전자 부품 모듈의 단면을 설명하기 위한 단면도이다.
본 실시예에 따른 전자 부품 모듈은 전술된 실시예의 전자 부품 모듈(도 1의 100)과 유사한 구조로 구성되며, 방열판의 구조에 있어서 차이를 갖는다.
따라서 동일한 구성요소들에 대한 상세한 설명은 생략하며 방열판의 구조를 중심으로 하여 보다 상세하게 설명하기로 한다. 또한, 전술한 실시예와 동일한 구성 요소들에 대해서는 동일한 부호를 이용하여 설명하기로 한다.
도 9를 참조하면, 본 실시예에 따른 전자 부품 모듈은 내부에 제1 캐비티(12a)가 형성되는 기판(10), 내부에 제2 캐비티(12b)가 형성되는 방열판(13) 및 전자부품(20)을 포함하여 구성된다.
방열판(13)은 내부에 제2 캐비티(12b)가 형성되며, 방열판(13)은 기판(10)의 제1 캐비티(12a)와 상기 제2 캐비티(12b)가 대향되는 방향으로 삽입된다.
여기서, 전술한 반도체 칩(22)은 방열판(13)의 제2 캐비티(12b)에 안착되어 기판(10)의 제1 캐비티(12a)로 삽입될 수 있다.
또는, 방열판(13)은 반도체 칩(22)이 먼저 플립칩 본딩(24)을 통해 기판(10)에 연결된 이후에 제1 캐비티(12a)에 삽입될 수 있다.
이처럼 제2 캐비티(12b)가 형성된 방열판(13)을 사용함으로써, 반도체 칩(22)에서 발생하는 열을 보다 효과적으로 방출할 수 있으며, 반도체 칩(22)을 둘러싸므로, 전자 부품(20) 사이의 소자 간섭 및 전자파 간섭을 보다 확실하게 차단할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
10 : 기판
12 : 캐비티
12a : 제1 캐비티
12b : 제2 캐비티
13 : 방열판
14, 15 : 비아
16 : 배선 패턴
20 : 전자 부품
22 : 반도체 칩
26 : 수동 소자
30 : 접속 단자
40 : 봉지부

Claims (14)

  1. 내부에 캐비티가 형성된 기판;
    상기 캐비티의 입구에 배치되는 방열판; 및
    상기 방열판의 일면에 부착되는 형태로 상기 캐비티에 내장되는 전자 부품;
    을 포함하는 전자 부품 모듈.
  2. 제1항에 있어서, 상기 전자 부품은,
    상기 캐비티의 상단면과 플립칩 본딩을 통해 연결되는 전자 부품 모듈.
  3. 제1항에 있어서, 상기 기판은,
    상기 캐비티의 상단면에 형성되는 배선 패턴을 포함하는 전자 부품 모듈.
  4. 제1항에 있어서, 상기 기판은,
    일단이 상기 방열판과 전기적으로 연결되고, 타단이 상기 기판의 외부로 노출되는 적어도 하나의 방열용 비아가 형성되는 전자 부품 모듈.
  5. 제1항에 있어서, 상기 기판은,
    세라믹 기판이고, 상기 캐비티에 내장되는 상기 전자 부품은 고주파 단일 집적회로 칩인 전자 부품 모듈.
  6. 제1항에 있어서, 상기 기판은,
    상부면에 적어도 하나의 수동 소자가 실장되는 전자 부품 모듈.
  7. 제6항에 있어서, 상기 기판은,
    상부면에 실장된 상기 수동 소자를 매립하며, 상기 기판 상에 형성되는 봉지부를 더 포함하는 전자 부품 모듈.
  8. 내부에 제1 캐비티가 형성된 기판;
    내부에 제2 캐비티가 형성되며, 상기 제1 캐비티와 상기 제2 캐비티가 대향되는 방향으로 삽입되는 방열판;
    상기 방열판의 어느 일면에 부착되는 형태로 상기 제2 캐비티에 내장되는 전자 부품;
    을 포함하는 전자 부품 모듈.
  9. 제8항에 있어서, 상기 전자 부품은,
    상기 기판의 일면과 플립칩 본딩을 통해 연결되는 전자 부품 모듈.
  10. 제8항에 있어서, 상기 기판은,
    상기 전자 부품의 일면과 평행한 방향으로 형성되는 배선 패턴을 포함하는 전자 부품 모듈.
  11. 제8항에 있어서, 상기 기판은,
    일단이 상기 방열판과 전기적으로 연결되고, 타단이 상기 기판의 외부로 노출되는 적어도 하나의 방열용 비아가 형성되는 전자 부품 모듈.
  12. 제8항에 있어서, 상기 기판은,
    세라믹 기판이고, 상기 캐비티에 내장되는 상기 전자 부품은 고주파 단일 집적회로 칩인 전자 부품 모듈.
  13. 제8항에 있어서, 상기 기판은,
    상부면에 적어도 하나의 수동 소자가 실장되는 전자 부품 모듈.
  14. 제13항에 있어서, 상기 기판은,
    상부면에 실장된 상기 수동 소자를 매립하며, 상기 기판 상에 형성되는 봉지부를 더 포함하는 전자 부품 모듈.

KR1020130165429A 2013-12-27 2013-12-27 전자 부품 모듈 KR20150076816A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130165429A KR20150076816A (ko) 2013-12-27 2013-12-27 전자 부품 모듈
US14/259,090 US20150187676A1 (en) 2013-12-27 2014-04-22 Electronic component module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165429A KR20150076816A (ko) 2013-12-27 2013-12-27 전자 부품 모듈

Publications (1)

Publication Number Publication Date
KR20150076816A true KR20150076816A (ko) 2015-07-07

Family

ID=53482676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165429A KR20150076816A (ko) 2013-12-27 2013-12-27 전자 부품 모듈

Country Status (2)

Country Link
US (1) US20150187676A1 (ko)
KR (1) KR20150076816A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626340B2 (en) * 2019-12-12 2023-04-11 Qorvo Us, Inc. Integrated circuit (IC) package with embedded heat spreader in a redistribution layer (RDL)
US11791232B2 (en) 2019-12-27 2023-10-17 The 13Th Research Institute Of China Electronics Technology Group Corporation Packaging structure and packaging method of digital circuit
CN111128925B (zh) * 2019-12-27 2021-12-24 中国电子科技集团公司第十三研究所 一种数字电路的封装结构及封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
US6549105B2 (en) * 1998-06-02 2003-04-15 Matsushita Electric Industrial Co., Ltd. Millimeter wave module and radio apparatus
JP2001168226A (ja) * 1999-12-14 2001-06-22 Shinko Electric Ind Co Ltd 半導体パッケージ及び半導体装置

Also Published As

Publication number Publication date
US20150187676A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US9706661B2 (en) Electronic device module and manufacturing method thereof
US8946886B1 (en) Shielded electronic component package and method
KR20190018812A (ko) 반도체 패키지와 이를 구비하는 전자 기기
US20140029201A1 (en) Power package module and manufacturing method thereof
US20090267221A1 (en) Semiconductor device
WO2020228704A1 (zh) 一种埋入式封装结构及其制备方法、终端
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US11984380B2 (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
US11195800B2 (en) Electronic device module and method of manufacturing the same
JP5577694B2 (ja) 部品内蔵モジュール
WO2012116157A2 (en) Chip module embedded in pcb substrate
JP2005026263A (ja) 混成集積回路
KR20150076816A (ko) 전자 부품 모듈
US20150115443A1 (en) Semiconductor package
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
KR20110029541A (ko) 전자파 차폐수단을 갖는 반도체 패키지
US20180240738A1 (en) Electronic package and fabrication method thereof
KR20040063784A (ko) 반도체장치
KR101228731B1 (ko) 전자 부품 모듈 및 그의 제조 방법
JP4696621B2 (ja) 半導体装置
JP2004119882A (ja) 半導体装置
KR102377811B1 (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application