JP5577694B2 - 部品内蔵モジュール - Google Patents

部品内蔵モジュール Download PDF

Info

Publication number
JP5577694B2
JP5577694B2 JP2009291630A JP2009291630A JP5577694B2 JP 5577694 B2 JP5577694 B2 JP 5577694B2 JP 2009291630 A JP2009291630 A JP 2009291630A JP 2009291630 A JP2009291630 A JP 2009291630A JP 5577694 B2 JP5577694 B2 JP 5577694B2
Authority
JP
Japan
Prior art keywords
via hole
metal block
substrate
resin layer
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009291630A
Other languages
English (en)
Other versions
JP2011134817A (ja
Inventor
貴博 馬場
秀章 山田
勉 家木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009291630A priority Critical patent/JP5577694B2/ja
Publication of JP2011134817A publication Critical patent/JP2011134817A/ja
Application granted granted Critical
Publication of JP5577694B2 publication Critical patent/JP5577694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、部品内蔵モジュールに関し、特に、放熱手段として金属ブロックを用いた部品内蔵モジュールに関する。
従来の部品内蔵モジュールとしては、例えば、特許文献１に記載の電力増幅モジュールが知られている。以下に、図４を参照しながら、特許文献１に記載の電力増幅モジュールについて説明する。図４は電力増幅モジュールの内部構造を示す断面図である。
基板１０１は、第１の誘電体基板１１１、第２の誘電体基板１１２及び第３の誘電体基板１１３が積層され構成されている。第１〜第３の誘電体基板１１１〜１１３のそれぞれには、切り抜き部１０７が形成されており、各切り抜き部１０７が同一位置で重なった状態で積層されている。この切り抜き部１０７の内部には放熱用の金属ブロック１０５が配置されており、この金属ブロック１０５の表面には、半導体チップ１０３がダイボンド実装されている。この半導体チップ１０３はボンディングワイヤー１１８により、基板１の表面上に形成された配線ランド１１９上に接続されている。また、半導体チップ１０３は封止用樹脂１２０により、封止されている。
特開２００１−６８６１５号公報
このような構成の部品内蔵モジュールは、放熱用の金属ブロックが導電体であるため、その金属ブロック内に配線形成ができないと考えられていた。また、このような金属ブロックの表面には他の回路部品の配置もできない。したがって、配線形成や他の回路部品の配置は、金属ブロックの周囲にせざるを得ない。そのため、基板サイズが大きくなるという問題があった。
また、金属ブロック配置用の基板の切り抜き部を形成するためには、複雑な工程が必要となる。またこの切り抜き部には他の部品は搭載不可能なため、この搭載不可能エリアを小さくするために、切り抜き部と金属ブロックの間の空間を狭くする必要があり、高精度な加工・実装技術が求められる。
本発明は、これらの状況を鑑み、放熱用の金属ブロック内に、貫通孔を設け、この貫通孔内に充填された樹脂の中にビアホールを形成することで、金属ブロックからの放熱効果を損なうことなく、高密度配線が可能な部品内蔵モジュールを提供しようとするものである。
本発明に係る部品内蔵モジュールは、複数の第１のビアホールおよび前記複数の第１のビアホールの間に配置された第２のビアホールを備えた基板と、前記基板と接する面の反対の面から前記基板と接する面まで貫通し、かつ前記第１のビアホールと接合している貫通孔と、その貫通孔に充填された樹脂と、さらにその樹脂の中に形成された第３のビアホールとを備え、前記第２のビアホールに接続されるように前記基板の上に配置された金属ブロックと、前記基板上に配置され、前記金属ブロックが埋設された第１の樹脂層と、前記第１の樹脂層の上に配置された発熱部品と、前記第１の樹脂層の上に配置され、前記発熱部品が埋設された第２の樹脂層と、を備え、前記第１のビアホールと、前記第３のビアホールとは、直線状となるように直接接続されており、前記発熱部品は、第１の金属バンプを通じて前記第３のビアホールと接続されており、かつ第２の金属バンプを通じて前記金属ブロックと接続されていることを特徴としている。また、前記第１の金属バンプは、前記第３のビアホールと同一直線上に配置されていることが好ましい。

なお、発熱部品とは、たとえばパワーアンプなどのように、発熱するため、放熱が必要になる部品をいう。
したがって、発熱部品から発生した熱を金属ブロックから放熱させることができると同時に、金属ブロック内部を回路として利用することができる。そのため、金属ブロックからの放熱効果を維持しつつ、モジュールの高密度配線が可能となり、モジュールの小型化が実現できる。さらに、金属ブロック内部を回路として利用することで、ノイズに影響の大きい端子を他の信号線と干渉させることなく外部に引き出すことが可能である。この場合にはノイズの低減が実現できる。
また、発熱部品や金属ブロックは樹脂で覆われているため、金属ブロックからの放熱のみならず、樹脂層からの放熱も可能である。
さらには、金属ブロックは基板の平面に配置した後、樹脂で覆うため、製造が容易である。
また本発明に係る部品内蔵モジュールにおいては、前記金属ブロックは、前記発熱部品と対向している面の面積が、前記発熱部品の前記金属ブロックに対向している面の面積より大きいことが好ましい。この場合には、基板の水平方向に熱を拡散させることができ、モジュールを実装するマザーボードとの接触面積も大きくできるため、放熱効果を増すことが可能となる。
また本発明に係る部品内蔵モジュールは、前記第１の樹脂層と前記第２の樹脂層の間に配置されている配線層をさらに備え、前記配線層は、第４および第５のビアホールを備えており、前記第４のビアホールと、前記第３のビアホールとは、直線状となるように直接接続されており、前記第５のビアホールは、前記金属ブロックと接続されており、前記発熱部品は、第１の金属バンプと前記第４のビアホールとを通じて前記第３のビアホールと接続されており、かつ第２の金属バンプと前記第５のビアホールとを通じて前記金属ブロックと接続されていることが好ましい。この場合には、金属ブロック直上の領域に他の部品を搭載することが可能となる。その結果、モジュールの小型化が可能となる。
本発明によれば、発熱部品から発生した熱を金属ブロックから放熱させることができると同時に、金属ブロック内部を回路として利用することができる。そのため、金属ブロックからの放熱効果を維持しつつ、モジュールの高密度配線が可能となり、モジュールの小型化が実現できる。
本発明の部品内蔵モジュールの製造工程を示す断面図である。 図１に続く製造工程を示す断面図である。 図２に続く製造工程を示す断面図である。 従来の部品内蔵モジュールを示す断面図である。
以下に、本発明の一実施形態に係る部品内蔵モジュールについて、携帯電話等の送受信モジュールを例示して、図１〜図３を参照しながら説明する。
図１〜図３は、本発明に係る部品内蔵モジュールの製造工程を示す断面図である。本発明の部品内蔵モジュールは次の様にして形成する。まず、樹脂またはセラミックスからなる基板１を用意する。この基板１にビアホール用の穴を形成し、導電ペーストを充填して、ビアホール２ａ、２ｂ、２ｃを形成する。その後、基板１の上に印刷等で所定の配線パターン（図では省略）を形成する。（図１（ａ））。
次に、Ｃｕなどの熱伝導率が高く、比較的加工が容易な材質からなる金属ブロック３を用意する。この金属ブロック３は、後述の発熱部品１７と対向している面の面積が、発熱部品１７の金属ブロックと対向している面の面積よりも大きいものである。この金属ブロック３に、ドリルや打ち抜きなどの加工で、貫通孔４ａ及び４ｂを形成する。（図１（ｂ））。
次に、前記基板１の上に前記金属ブロック３を配置する。この金属ブロック３を配置する際、基板１に形成された前記ビアホール２ａの上に金属ブロック３に形成された前記貫通孔４ａ、基板１に形成された前記ビアホール２ｂの上に金属ブロック３に形成された前記貫通孔４ｂがそれぞれ配置されるように位置を合わせる。なお、基板１に金属ブロック３を配置するにあたり、熱伝導性の高い接着剤またはシリコン樹脂で、基板１に金属ブロック３を接着する。その後、基板１の上に携帯電話等の送受信モジュールに用いるベースバンドＩＣ５を配置する。このベースバンドＩＣ５は、基板１に金属バンプ６ではんだ接合する。（図１（Ｃ））。
次に、前記基板１の上に、前記金属ブロック３及び前記ベースバンドＩＣ５を覆うように、ポリイミドやエポキシ系樹脂からなる未硬化（例えばＢステージ）の樹脂層を載置する。この樹脂層を加熱・圧着し、硬化することにより、第１の樹脂層８を形成する。この際、金属ブロック３の前記貫通孔４ａ及び貫通孔４ｂにも樹脂が充填される。（図１（ｄ））。
次に、前記金属ブロック３に形成された前記貫通孔４ａ及び前記貫通孔４ｂに充填された樹脂の中に、レーザー等でビアホール用の穴９ａ及び９ｂを形成する。さらに、前記第１の樹脂層８には、前記ベースバンドＩＣ５と金属ブロック３以外の所定の領域に、レーザー等でビアホール用の穴１０を形成する。（図２（ｅ））。
次に、ビアホール用の穴１２ａ、１２ｂ、１２ｃ及び１２ｄが形成されたポリイミドやエポキシ系樹脂からなる未硬化（例えばＢステージ）の樹脂層１１を用意する。この樹脂層１１を、前記第１の樹脂層８の上に配置する。樹脂層１１を配置する際、前記金属ブロック３に形成された前記ビアホール用の穴９ａの上に樹脂層１１に形成されたビアホール用の穴１２ａ、金属ブロック３に形成された前記ビアホール用の穴９ｂの上に樹脂層１１に形成されたビアホール用の穴１２ｂがそれぞれ配置されるように位置を合わせる。（図２（ｆ））。
次に、前記金属ブロック３に形成された前記ビアホール用の穴９ａ及び９ｂ、前記第１の樹脂層８に形成されたビアホール用の穴１０、前記樹脂層１１に形成された前記ビアホール用の穴１２ａ、１２ｂ、１２ｃ及び１２ｄに印刷等で導電ペーストを充填し、ビアホール１３ａ、１３ｂ、１５、１４ａ、１４ｂ、１４ｃ及び１４ｄを形成する。なお、ビアホール用の穴９ａ及び９ｂ、１０への導電ペーストの充填は、樹脂層１１を第１の樹脂層８の上に配置する前に行っても良い。次に、樹脂層１１を加熱・圧着し、硬化することにより、配線層１６を形成する。その後、配線層１６の上に、印刷等で配線パターン（図では省略）を形成する。なお、配線パターンの形成は、配線層１６に銅箔シートを被せてエッチングする方法で形成しても良い。（図２（ｇ））。
次に、前記配線層１６の上に発熱部品１７と通信用ＲＦ−ＩＣ１８を配置する。発熱部品１７は、この携帯電話等の送受信モジュールにおいては送信段パワーアンプである。この発熱部品１７は、入出力端子である金属バンプ１９ａ、１９ｂ及びグランド電位である金属バンプ１９ｃを有している。発熱部品１７を金属バンプ１９ａ、１９ｂ及び１９ｃで配線層１６にはんだ接合する。また、通信用ＲＦ−ＩＣ１８は金属バンプ１９ｄで配線層１６にはんだ接合する。
発熱部品１７から発生した熱は、金属バンプ１９ｃから配線層１６に形成されたビアホール１４ｃを通じて前記金属ブロック３に伝えられる。金属ブロック３に伝えられた熱は、前記基板１に形成されたビアホール２ｃを通じてマザーボードに放熱されたり、また基板の面方向にも放熱される。また、発熱部品１７の１つの入出力端子である金属バンプ１９ａは、配線層１６に形成されたビアホール１４ａ、金属ブロック３に形成されたビアホール１３ａ、基板１に形成されたビアホール２ａを通じて外部の入出力端子と接続することが可能である。また、発熱部品１７のもう１つの入出力端子である金属バンプ１９ｂは、ビアホール１４ｂ、ビアホール１３ｂ、ビアホール２ｂを通じて外部の入出力端子と接続することが可能である。（図３（ｈ））。
次に、前記配線層１６の上に、前記発熱部品１７及び前記通信用ＲＦ−ＩＣ１８を覆うように、ポリイミドやエポキシ系樹脂からなる未硬化（例えばＢステージ）の樹脂層を載置する。この樹脂層を加熱・圧着し、硬化することにより、第２の樹脂層２０を形成する。（図３（ｉ））。
このようにして、本実施形態の部品内蔵モジュールが構成される。
なお、金属ブロック３の発熱部品１７と対向している面の面積は、発熱部品１７の金属ブロックと対向している面の面積より小さくても構わない。また、配線層１６を省いて実施しても良い。
１：基板
２ａ、２ｂ、２ｃ：ビアホール
３：金属ブロック
４ａ、４ｂ：貫通孔
５：ベースバンドＩＣ
６：金属バンプ
８：第１の樹脂層
９ａ、９ｂ：ビアホール用の穴
１０：ビアホール用の穴
１１：樹脂層
１２ａ、１２ｂ、１２ｃ、１２ｄ：ビアホール用の穴
１３ａ、１３ｂ、１３ｃ：ビアホール
１４ａ、１４ｂ、１４ｃ、１４ｄ：ビアホール
１５：ビアホール
１６：配線層
１７：発熱部品
１８：ＲＦ小〜中電力ＩＣ
１９ａ、１９ｂ、１９ｃ、１９ｄ：金属バンプ
２０：第２の樹脂層
１０１：基板
１０３：半導体チップ
１０７：切り抜き部
１１１：第１の誘電体基板
１１２：第２の誘電体基板
１１３：第３の誘電体基板
１１５：金属ブロック
１１８：ボンディングワイヤー
１１９：配線ランド
１２０：封使用樹脂

Claims (4)

  1. 複数の第１のビアホールおよび前記複数の第１のビアホールの間に配置された第２のビアホールを備えた基板と、
    前記基板と接する面の反対の面から前記基板と接する面まで貫通し、かつ前記第１のビアホールと接合している貫通孔と、その貫通孔に充填された樹脂と、さらにその樹脂の中に形成された第３のビアホールとを備え、前記第２のビアホールに接続されるように前記基板の上に配置された金属ブロックと、
    前記基板上に配置され、前記金属ブロックが埋設された第１の樹脂層と、
    前記第１の樹脂層の上に配置された発熱部品と、
    前記第１の樹脂層の上に配置され、前記発熱部品が埋設された第２の樹脂層と、
    を備え、
    前記第１のビアホールと、前記第３のビアホールとは、直線状となるように直接接続されており、
    前記発熱部品は、第１の金属バンプを通じて前記第３のビアホールと接続されており、かつ第２の金属バンプを通じて前記金属ブロックと接続されている、部品内蔵モジュール。
  2. 前記第１の金属バンプは、前記第３のビアホールと同一直線上に配置されていることを特徴とする、請求項１に記載の部品内蔵モジュール。
  3. 前記金属ブロックは、前記発熱部品と対向している面の面積が、前記発熱部品の前記金属ブロックに対向している面の面積より大きいことを特徴とする、請求項１または２に記載の部品内蔵モジュール。
  4. 前記第１の樹脂層と前記第２の樹脂層の間に配置されている配線層をさらに備え、
    前記配線層は、第４および第５のビアホールを備えており、
    前記第４のビアホールと、前記第３のビアホールとは、直線状となるように直接接続されており、
    前記第５のビアホールは、前記金属ブロックと接続されており、
    前記発熱部品は、第１の金属バンプと前記第４のビアホールとを通じて前記第３のビアホールと接続されており、かつ第２の金属バンプと前記第５のビアホールとを通じて前記金属ブロックと接続されていることを特徴とする、請求項１ないし３のいずれか１項に記載の部品内蔵モジュール。
JP2009291630A 2009-12-24 2009-12-24 部品内蔵モジュール Active JP5577694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009291630A JP5577694B2 (ja) 2009-12-24 2009-12-24 部品内蔵モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009291630A JP5577694B2 (ja) 2009-12-24 2009-12-24 部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JP2011134817A JP2011134817A (ja) 2011-07-07
JP5577694B2 true JP5577694B2 (ja) 2014-08-27

Family

ID=44347258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009291630A Active JP5577694B2 (ja) 2009-12-24 2009-12-24 部品内蔵モジュール

Country Status (1)

Country Link
JP (1) JP5577694B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505755B (zh) * 2012-04-13 2015-10-21 Subtron Technology Co Ltd 封裝載板及其製作方法
CN104603932A (zh) 2012-12-21 2015-05-06 松下知识产权经营株式会社 电子部件封装件及其制造方法
CN104584207A (zh) 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
JP5624699B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
JP2016025144A (ja) * 2014-07-17 2016-02-08 イビデン株式会社 回路基板及びその製造方法
KR102365103B1 (ko) * 2014-12-12 2022-02-21 삼성전자주식회사 반도체 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031319A (ja) * 1998-07-16 2000-01-28 Dainippon Printing Co Ltd 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置
JP4249328B2 (ja) * 1999-05-25 2009-04-02 大日本印刷株式会社 配線部材の製造方法
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
JP2011134817A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP5577694B2 (ja) 部品内蔵モジュール
JP3890947B2 (ja) 高周波半導体装置
US20080205008A1 (en) Low Profile Flip Chip Power Module and Method of Making
WO2016117196A1 (ja) 電力増幅モジュール
JP6129177B2 (ja) 電子部品モジュールとその実装体
JP2009266979A (ja) 半導体装置
WO2013047520A1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
TWI725426B (zh) 半導體裝置
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
JP2005026263A (ja) 混成集積回路
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
JP2006120996A (ja) 回路モジュール
JP6587795B2 (ja) 回路モジュール
JP6686467B2 (ja) 電子部品放熱構造
KR20150076816A (ko) 전자 부품 모듈
JP2004071597A (ja) 半導体モジュール
JP6633151B2 (ja) 回路モジュール
JP2005340713A (ja) マルチチップモジュール
JP2016178163A (ja) 半導体パッケージ
JP2005228811A (ja) 半導体装置
JP2004214286A (ja) 部品内蔵モジュール
JP2006049602A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5577694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150