JP2016178163A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2016178163A JP2016178163A JP2015055994A JP2015055994A JP2016178163A JP 2016178163 A JP2016178163 A JP 2016178163A JP 2015055994 A JP2015055994 A JP 2015055994A JP 2015055994 A JP2015055994 A JP 2015055994A JP 2016178163 A JP2016178163 A JP 2016178163A
- Authority
- JP
- Japan
- Prior art keywords
- heat spreader
- multilayer ceramic
- ceramic substrate
- heat
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 セラミックパッケージにBGAが形成されると共に、気密性を保持する半導体パッケージにおいて、半導体素子の放熱性を向上することを目的とする。【解決手段】 半導体素子17を実装するヒートスプレッダ12が多層セラミック基板11に気密性を持って接合されると共に、ヒートスプレッダ12が多層セラミック基板11を貫通して、樹脂基板18に直接的にはんだ19で接合するように半導体パッケージ1を構成しているので、ヒートスプレッダ12が多層セラミック基板11を介せずに、樹脂基板18に直接接合されているため、半導体素子17から冷却装置21までの熱抵抗を低減することができる。【選択図】 図1
Description
この発明は、セラミックパッケージにBGA(Ball Grid Array)が形成された半導体パッケージに関する。
半導体を使用した電子回路の高機能化、高密度化に伴い、半導体パッケージは小型化の傾向にある。半導体パッケージを印刷配線基板(以下、回路基板)上に高密度に実装するための実装方法の一つとして、BGA(Ball Grid Array)実装方式が用いられる。BGAは、半導体パッケージと回路基板との接点にはんだボールを用いることにより、接点の狭ピッチ化、多ピン化が容易であって、電子回路の小型化に有利である。
近年、高周波回路において、高周波信号の増幅に用いられるFET(電界効果トランジスタ)チップ、FETを実装したMMIC(モノリシックマイクロ波集積回路)等は、GaAs(ガリウムヒ素)、GaN(ガリウムナイトライド)等の化合物半導体が用いられている。また、化合物半導体の半導体素子を実装するパッケージは、一般に気密性が要求され、HTCC(High Temperature Co−fired Ceramic)、LTCC(Low Temperature Co−fired Ceramic)等の多層セラミック基板からなるセラミックパッケージが使用されることが多い。セラミックパッケージは、高密度実装の必要性から回路基板にBGA実装することが多くなってきている。
一方で、半導体素子の高集積化、高出力化に伴い、半導体素子は発熱量、発熱密度が増大しており、これらは温度上昇による半導体素子の破壊、増幅量の低下、寿命の低下を招くことに繋がる。このため半導体パッケージの放熱性を向上させる必要がある。
従来、セラミックパッケージを用いた半導体パッケージの放熱性を向上させる方法として、半導体素子をヒートスプレッダに搭載して伝熱面積を拡大させると共に、多層セラミック基板の半導体素子搭載部分に狭ピッチでビアを設け、ビアを伝熱経路として放熱する構造が提案されている(例えば特許文献1参照)。
しかしながら、特許文献1に示す従来の半導体パッケージは、BGA実装が用いられていない。BGA実装方式は、回路基板とセラミックパッケージの間をはんだボールにより接続する。このため回路基板とセラミックパッケージの間に間隙が介在し、放熱性には限界があって、発熱量の大きい高出力増幅用の半導体素子にこの構造を採用することは困難であった。また、特許文献1に示す従来の半導体パッケージは、伝熱経路に熱伝導率が低いセラミックが介在し、半導体素子の放熱性の向上を妨げていた。
この発明は、係る課題を解決するためになされたものであって、セラミックパッケージにBGAが形成された半導体パッケージにおいて、半導体素子の放熱性を向上することを目的とする。
この発明による半導体パッケージは、半導体素子を実装するヒートスプレッダと、裏面に複数のはんだボールが接合されてBGA(Ball Grid Array)を形成し、上面に上記ヒートスプレッダが気密性を有して接合されると共に、上記ヒートスプレッダの一部が貫通して裏面から突出する貫通穴が形成された多層セラミック基板と、上記ヒートスプレッダの一部と上記多層セラミック基板における複数のはんだボールが上面にはんだにより接合される樹脂基板を備えたものである。
この発明によれば、セラミックパッケージにBGAが形成された半導体パッケージにおいて、半導体素子の放熱性を向上することができる。
実施の形態1.
以下、この発明に係る半導体パッケージの実施の形態を図面に基づいて説明する。
図1は、この発明に係る実施の形態1による半導体パッケージ1の構造を示す断面図である。実施の形態1による半導体パッケージ1は、多層セラミック基板11、ヒートスプレッダ12、金属フレーム13、金属カバー14、はんだボール15から構成される。
以下、この発明に係る半導体パッケージの実施の形態を図面に基づいて説明する。
図1は、この発明に係る実施の形態1による半導体パッケージ1の構造を示す断面図である。実施の形態1による半導体パッケージ1は、多層セラミック基板11、ヒートスプレッダ12、金属フレーム13、金属カバー14、はんだボール15から構成される。
多層セラミック基板11は、複数のセラミック層が積層され、セラミック層の表層および層間に導体層、および内層にビア導体が形成されて、回路パターンを設けている。多層セラミック基板11は、HTCC、LTCC等により形成される。LTCCの場合、グリーンシートに貫通穴を形成し、グリーンシートの表面に導体ペーストを印刷塗布し、グリーンシートの貫通穴に導体ペーストを充填した後、グリーンシートを積層する。積層したグリーンシートを焼結することにより、導体層および導体ビアの形成された多層セラミック基板11を構成する。多層セラミック基板11は、その下面に所定の間隔で複数の導体ランド34が形成されており、それぞれの導体ランド34はそれぞれはんだボール15がはんだ接合されている。はんだボール15は、多層セラミック基板11におけるヒートスプレッダ12を除く下面にBGAを形成する。
金属フレーム13は、接合部16aを介在して多層セラミック基板11の上面に、Agロウ付けにより気密を確保して接合される。また、ヒートスプレッダ12は、角柱、円柱等のブロック形状をなし、鍔部(フランジ部)12bと鍔部12bの下に配置された挿入部12dから構成される。ヒートスプレッダ12の鍔部12bと挿入部12dの境界部の近辺で、図1の上下方向に見た断面における水平方向の幅が上部から下部にかけて変化し、その断面形状に段差を有する。ヒートスプレッダ12の上面は平坦な面になっている。ヒートスプレッダ12は、鍔部12bの下面の接合部12cが、多層セラミック基板11の上面における接合部16cに接し、気密を確保して接合される。金属カバー14は、その外周縁部が、金属フレーム13との接合部16bに、抵抗溶接、はんだ付け等により、気密を確保して接合される。これによって、多層セラミック基板11と金属フレーム13の接合部16a、金属フレーム13と金属カバー14の接合部16b、多層セラミック基板11とヒートスプレッダ12の接合部16cは、気密性が保持されている。
半導体素子17は、ヒートスプレッダ12における鍔部12b上に実装され、はんだまたは熱良導性の接着剤により、ヒートスプレッダ12における鍔部12b上に接着される。ヒートスプレッダ12の挿入部12dは多層セラミック基板11の貫通穴30に挿入され、ヒートスプレッダ12の接合部12cは多層セラミック基板11の接合部16cに接合される。また、ヒートスプレッダ12の挿入部12dは、多層セラミック基板11の貫通穴30を貫通して、図1における挿入部12dの下面が多層セラミック基板11の裏面となる下面から、はんだボール15の直径よりも短い長さ分だけ、樹脂基板18側に向かって突出する。また、半導体素子17は、ボンディングワイヤ20により多層セラミック基板11の上面の導体パッド(端子)31に接続される。
樹脂基板18は、所定間隔で配列された複数のサーマルビア33が形成された印刷配線基板であって、上面に図示しない電子回路が実装されている。サーマルビア33の上端は、樹脂基板18の上面のグランド導体36に接合される。樹脂基板18のグランド導体36およびサーマルビア33の周辺は放熱性が高い。樹脂基板18は、下面が冷却装置21の上面に接着され、冷却装置21と熱的に接続される。冷却装置21は、金属板、または内部に冷媒の流れる流路が形成された冷却板から構成されて、多層セラミック基板11および樹脂基板18よりも熱伝導性が良く、外外部の雰囲気または空間に放熱する。
多層セラミック基板11の下面の複数の導体ランド34のそれぞれは、複数のはんだボール15のそれぞれを介して、樹脂基板18の上面の複数の導体ランド35にそれぞれはんだ接合される。即ち、導体ランド34と導体ランド35は上下に対向し、はんだボール15を挟んではんだボール15の上下にはんだ接合される。また、ヒートスプレッダ12の挿入部12dの下面は、はんだ19を介して、樹脂基板18のサーマルビア33の上端に、グランド導体36を介してはんだ接合される。
実施の形態1による半導体パッケージ1は、半導体素子17が動作する際に発生した熱が、半導体素子17の下のヒートスプレッダ12に伝熱し、そこで伝熱面積が拡大する。ヒートスプレッダ12に伝導した熱は、樹脂基板18を介して冷却装置21に伝熱し、これにより半導体素子17の熱が冷却装置21に放熱される。
比較例として、セラミックパッケージにBGA(Ball Grid Array)を形成した従来の半導体パッケージ100の放熱構造について説明する。図3は、従来のBGA実装方式の半導体パッケージの構造を示す断面図である。図3において、多層セラミック基板11は、下面にはんだボール15が接合されてBGAを形成する。多層セラミック基板11は上面に窪みを有し、窪みの底面にヒートスプレッダ12が収容されている。ヒートスプレッダ12は上面に半導体素子17が接合され、半導体素子17はボンディングワイヤ20により多層セラミック基板11に接続される。多層セラミック基板11は、ヒートスプレッダ12の下部に熱的に接続された導体ビア50が形成され、導体ビア50は一部のはんだボール15に接続される。多層セラミック基板11と金属フレーム13の接合部16a、金属フレーム13と金属カバー14の接合部16b、多層セラミック基板11とヒートスプレッダ12の接合部16cは、気密性が保持されている。また、多層セラミック基板11のはんだボール15は、樹脂基板18に接続される。導体ビア50に接続された一部のはんだボール15は、樹脂基板18のサーマルビア33に熱的に接続される。樹脂基板18は冷却装置21に熱的に接続される。
図3に示す従来の半導体パッケージ100は、多層セラミック基板11がはんだボール15を介して樹脂基板18に接合される、通常のBGA実装構造となっている。このため、はんだボール15部分で多層セラミック基板11と樹脂基板18の間に間隙が介在するため、放熱性には限界があり、発熱量の大きい高出力増幅用の半導体素子17にこの構造を採用する場合、放熱性能が制限されていた。
これに対し実施の形態1に係る半導体パッケージ1は、熱伝導の悪い多層セラミック基板11およびはんだボール15を伝熱経路としない。また、ヒートスプレッダ12における挿入部12dの下面は、樹脂基板18に広い面積で接続されているため、半導体素子17から冷却装置21までの熱抵抗を低減し、放熱性の高い半導体パッケージ1を得ることができる。
以上説明した通り、実施の形態1による半導体パッケージ1は、半導体素子17を実装するヒートスプレッダ12と、裏面に複数のはんだボール15が接合されてBGA(Ball Grid Array)を形成し、上面に上記ヒートスプレッダ12が気密性を有して接合されると共に、上記ヒートスプレッダ12の一部が貫通して裏面から突出する貫通穴が形成された多層セラミック基板11と、上記ヒートスプレッダ12の一部と上記多層セラミック基板11における複数のはんだボール15が上面にはんだにより接合される樹脂基板18を備えたことを特徴とする。
これによって、セラミックパッケージにBGAが形成された半導体パッケージ1は、半導体素子から冷却装置21までの伝熱経路の熱抵抗を低減することができるので、半導体素子17の放熱性をより向上することができる。
実施の形態2.
図2は、この発明に係る実施の形態2による半導体パッケージ2の構造を示す断面図である。実施の形態1に係る半導体パッケージ2は、多層セラミック基板11、ヒートスプレッダ12、金属フレーム13、金属カバー14、はんだボール15から構成される。
図2は、この発明に係る実施の形態2による半導体パッケージ2の構造を示す断面図である。実施の形態1に係る半導体パッケージ2は、多層セラミック基板11、ヒートスプレッダ12、金属フレーム13、金属カバー14、はんだボール15から構成される。
多層セラミック基板11は、複数のセラミック層が積層され、セラミック層の表層および層間に導体層、および内層にビア導体が形成されて、回路パターンを設けている。多層セラミック基板11は、HTCC、LTCC等により形成される。LTCCの場合、グリーンシートに貫通穴を形成し、グリーンシートの表面に導体ペーストを印刷塗布し、グリーンシートの貫通穴に導体ペーストを充填した後、グリーンシートを積層する。積層したグリーンシートを焼結することにより、導体層および導体ビアの形成された多層セラミック基板11を構成する。多層セラミック基板11は、その下面に所定の間隔で複数の導体ランド34が形成されており、それぞれの導体ランド34はそれぞれはんだボール15がはんだ接合されている。はんだボール15は、多層セラミック基板11におけるヒートスプレッダ12を除く下面にBGAを形成する。
金属フレーム13は、接合部16aを介在して多層セラミック基板11の上面に、Agロウ付けにより気密を確保して接合される。また、ヒートスプレッダ12は、角柱、円柱等のブロック形状をなし、鍔部(フランジ部)12bと鍔部12bの下に配置された挿入部12dから構成される。ヒートスプレッダ12の鍔部12bと挿入部12dの境界部の近辺で、図1の上下方向に見た断面における水平方向の幅が上部から下部にかけて変化し、その断面形状に段差を有する。ヒートスプレッダ12の上面は平坦な面になっている。ヒートスプレッダ12は、鍔部12bの下面の接合部12cが、多層セラミック基板11の上面における接合部16cに接し、気密を確保して接合される。金属カバー14は、その外周縁部が、金属フレーム13との接合部16bに、抵抗溶接、はんだ付け等により、気密を確保して接合される。これによって、多層セラミック基板11と金属フレーム13の接合部16a、金属フレーム13と金属カバー14の接合部16b、多層セラミック基板11とヒートスプレッダ12の接合部16cは、気密性が保持されている。
半導体素子17は、ヒートスプレッダ12における鍔部12b上に実装され、はんだまたは熱良導性の接着剤により、ヒートスプレッダ12における鍔部12b上に接着される。ヒートスプレッダ12の挿入部12dは多層セラミック基板11の貫通穴30に挿入され、ヒートスプレッダ12の接合部12cは多層セラミック基板11の接合部16cに接合される。また、ヒートスプレッダ12の挿入部12dは、多層セラミック基板11の貫通穴30を貫通して、図1における挿入部12dの下面が多層セラミック基板11の裏面となる下面から、冷却装置21側に向かって突出する。また、半導体素子17は、ボンディングワイヤ20により多層セラミック基板11の上面の導体パッド(端子)31に接続される。
樹脂基板18は、貫通穴40が形成された印刷配線基板である。貫通穴40は、多層セラミック基板11の貫通穴30と同軸である。樹脂基板18は、下面が冷却装置21の上面に接触し、ねじ結合または接着剤により固定される。多層セラミック基板11の下面の複数の導体ランド34のそれぞれは、複数のはんだボール15のそれぞれを介して、樹脂基板18の上面の複数の導体ランド35にそれぞれはんだ接合される。即ち、導体ランド34と導体ランド35は上下に対向し、はんだボール15を挟んではんだボール15の上下にはんだ接合される。また、ヒートスプレッダ12の挿入部12dの下面は、樹脂基板18の裏面となる下面の位置まで、貫通穴40内を貫通する。また、ヒートスプレッダ12の挿入部12dの下面は、はんだ19を介して、冷却装置21の上面にはんだ接合される。かくして、ヒートスプレッダ12は、多層セラミック基板11に接合されると共に、多層セラミック基板11および樹脂基板18を貫通して、はんだ19または熱良導性の接着剤を介して冷却装置21に熱的に接続される。冷却装置21は、金属板、または内部に冷媒の流れる流路が形成された冷却板から構成されて、樹脂基板18よりも熱伝導性が良く、外部の雰囲気または空間に放熱する。
実施の形態2による半導体パッケージ2は、半導体素子17が動作する際に発生した熱が、半導体素子17の下のヒートスプレッダ12に伝熱し、そこで伝熱面積が拡大する。ヒートスプレッダ12に伝導した熱は、冷却装置21に伝熱し、これにより半導体素子17の熱が冷却装置21に放熱される。
比較として、上記の実施の形態1に係る半導体パッケージ1は、ヒートスプレッダ12に伝導した熱が、樹脂基板18を介して冷却装置21に伝熱される。これに対し実施の形態2においては、ヒートスプレッダ12が樹脂基板18を貫通し、冷却装置21に接触する。このためヒートスプレッダ12に伝導した熱は、冷却装置21よりも熱伝導性の悪い樹脂基板18を介することなく、直接的に冷却装置21に伝導されるため、半導体素子17から冷却装置21までの熱抵抗を低減でき、より放熱性の高い半導体パッケージを得ることができる。
以上説明した通り、実施の形態1による半導体パッケージ1は、半導体素子17を実装するヒートスプレッダ12と、裏面に複数のはんだボール15が接合されてBGA(Ball Grid Array)を形成し、上面に上記ヒートスプレッダ12が気密性を有して接合されると共に、上記ヒートスプレッダ12の一部が貫通して裏面から突出する貫通穴30が形成された多層セラミック基板11と、上記多層セラミック基板11における複数のはんだボール15が上面に接合されると共に、上記ヒートスプレッダ12の一部が裏面位置まで貫通する貫通穴40が形成された樹脂基板18を備えたことを特徴とする。
これによって、樹脂基板18を介することなく、直接的に冷却装置21に伝導されるため、半導体素子17から冷却装置21までの熱抵抗を低減でき、より放熱性の高い半導体パッケージを得ることができる。
1 半導体パッケージ、2 半導体パッケージ、11 多層セラミック基板、12 ヒートスプレッダ、13 金属フレーム、14 金属カバー、15 はんだボール、16a 接合部、16b 接合部、16c 接合部、17 半導体素子、18 樹脂基板、19 はんだ、20 ボンディングワイヤ、21 冷却装置、30 貫通穴、40 貫通穴。
Claims (2)
- 半導体素子を実装するヒートスプレッダと、
裏面に複数のはんだボールが接合されてBGA(Ball Grid Array)を形成し、上面に上記ヒートスプレッダが気密性を有して接合されると共に、上記ヒートスプレッダの一部が貫通して裏面から突出する貫通穴が形成された多層セラミック基板と、
上記ヒートスプレッダの一部と上記多層セラミック基板における複数のはんだボールが上面にはんだにより接合される樹脂基板と、
を備えた半導体パッケージ。 - 半導体素子を実装するヒートスプレッダと、
裏面に複数のはんだボールが接合されてBGA(Ball Grid Array)を形成し、上面に上記ヒートスプレッダが気密性を有して接合されると共に、上記ヒートスプレッダの一部が貫通して裏面から突出する貫通穴が形成された多層セラミック基板と、
上記多層セラミック基板における複数のはんだボールが上面に接合されると共に、上記ヒートスプレッダの一部が裏面位置まで貫通する貫通穴が形成された樹脂基板と、
を備えた半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015055994A JP2016178163A (ja) | 2015-03-19 | 2015-03-19 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015055994A JP2016178163A (ja) | 2015-03-19 | 2015-03-19 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016178163A true JP2016178163A (ja) | 2016-10-06 |
Family
ID=57070274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015055994A Pending JP2016178163A (ja) | 2015-03-19 | 2015-03-19 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016178163A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020137600A1 (ja) * | 2018-12-28 | 2020-07-02 | 長瀬産業株式会社 | 半導体装置及びその製造方法 |
CN112151477A (zh) * | 2020-08-20 | 2020-12-29 | 山东航天电子技术研究所 | 系统级封装外壳及应用 |
-
2015
- 2015-03-19 JP JP2015055994A patent/JP2016178163A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020137600A1 (ja) * | 2018-12-28 | 2020-07-02 | 長瀬産業株式会社 | 半導体装置及びその製造方法 |
JP2020109818A (ja) * | 2018-12-28 | 2020-07-16 | 長瀬産業株式会社 | 半導体装置の製造方法 |
CN112151477A (zh) * | 2020-08-20 | 2020-12-29 | 山东航天电子技术研究所 | 系统级封装外壳及应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9899292B2 (en) | Top-side cooling of RF products in air cavity composite packages | |
US9496245B2 (en) | Semiconductor package with integrated semiconductor devices and passive component | |
KR102429675B1 (ko) | 모놀리식 마이크로파 통합 회로(mmic) 냉각 구조 | |
KR19980024956A (ko) | 반도체 패키지 및 반도체 실장 부품 | |
US9536803B2 (en) | Integrated power module with improved isolation and thermal conductivity | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
TWI725426B (zh) | 半導體裝置 | |
JP5577694B2 (ja) | 部品内蔵モジュール | |
US20200075455A1 (en) | Circuit Cooled on Two Sides | |
JP5858637B2 (ja) | 半導体パッケージ | |
JP6719400B2 (ja) | 半導体パッケージ | |
JP2009176839A (ja) | 半導体素子の放熱構造 | |
JP2016178163A (ja) | 半導体パッケージ | |
JP6079000B2 (ja) | 半導体パッケージ | |
JP2015170684A (ja) | 半導体パッケージ | |
JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
JP2017069253A (ja) | 半導体パワーモジュール | |
JP2007053148A (ja) | 半導体モジュール | |
JP2019212809A (ja) | 半導体装置 | |
US20180315679A1 (en) | Circuit cooled on two-sides | |
JP6707722B2 (ja) | 半導体装置 | |
JP5987222B2 (ja) | 半導体装置 | |
US20200168529A1 (en) | Packaging structure for gallium nitride devices | |
JP2009117489A (ja) | 半導体素子パッケージ及び実装基板 | |
JP2005340713A (ja) | マルチチップモジュール |