JP6719400B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP6719400B2 JP6719400B2 JP2017024669A JP2017024669A JP6719400B2 JP 6719400 B2 JP6719400 B2 JP 6719400B2 JP 2017024669 A JP2017024669 A JP 2017024669A JP 2017024669 A JP2017024669 A JP 2017024669A JP 6719400 B2 JP6719400 B2 JP 6719400B2
- Authority
- JP
- Japan
- Prior art keywords
- ball
- solder
- board
- semiconductor package
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Description
図1は、本発明の実施の形態1にかかる半導体パッケージ100の構成を示す断面図である。半導体パッケージ100は、半導体素子1a,1bを搭載した状態で送受信増幅器として機能し、送受信増幅器の筐体となるケース9の上に設けられている。
図2は、本発明の実施の形態2にかかる半導体パッケージ200の構成を示す断面図である。半導体パッケージ200の構成は、メイン基板8およびポスト8aとケース9との間に接地用のパターン8cが設けられている点を除けば、図1の半導体パッケージ100の構成と同様である。
図3は、本発明の実施の形態3にかかる半導体パッケージ300の構成を示す断面図である。半導体パッケージ300の構成は、半導体素子1aに高発熱回路部10および低発熱回路部20が設けられていることと、第一のはんだボールがサーマルボール7aからサーマルボール7a1およびサーマルボール7a2に代わっていること以外は、図1の半導体パッケージ100の構成と同様である。以下では、図1の半導体パッケージ100と異なる点を説明する。
Claims (3)
- メイン基板と、
前記メイン基板を上下に貫通して設けられた金属のポストと、
前記ポストの上面に接して設けられた複数の第一のはんだボールと、
前記メイン基板の上面に接して設けられた複数の第二のはんだボールと、
前記第一のはんだボールおよび前記第二のはんだボールの上に接して設けられ、半導体素子を搭載する素子用サブ基板と、
を備え、
前記第一のはんだボールのボールピッチが前記第二のはんだボールのボールピッチより小さく、
前記半導体素子の高発熱回路部の直下に設けられた前記第一のはんだボールのボールピッチと、前記半導体素子の前記高発熱回路部より発熱量が少ない低発熱回路部の直下に設けられた前記第一のはんだボールのボールピッチとが異なる
ことを特徴とする半導体パッケージ。 - 前記低発熱回路部の直下に設けられた前記第一のはんだボールのボールピッチより前記高発熱回路部の直下に設けられた前記第一のはんだボールのボールピッチが小さい
ことを特徴とする請求項1に記載の半導体パッケージ。 - 前記メイン基板および前記ポストの下面に接するように接地用のパターンをさらに備えることを特徴とする請求項1または請求項2に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017024669A JP6719400B2 (ja) | 2017-02-14 | 2017-02-14 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017024669A JP6719400B2 (ja) | 2017-02-14 | 2017-02-14 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133382A JP2018133382A (ja) | 2018-08-23 |
JP6719400B2 true JP6719400B2 (ja) | 2020-07-08 |
Family
ID=63248570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017024669A Active JP6719400B2 (ja) | 2017-02-14 | 2017-02-14 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6719400B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024004592A1 (ja) * | 2022-06-29 | 2024-01-04 | 株式会社オートネットワーク技術研究所 | コネクタ装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2591887B (en) * | 2018-09-12 | 2022-05-25 | Mitsubishi Electric Corp | Microwave device and antenna |
JP2021174906A (ja) * | 2020-04-27 | 2021-11-01 | Necプラットフォームズ株式会社 | 電子機器 |
JP2023006236A (ja) * | 2021-06-30 | 2023-01-18 | 株式会社オートネットワーク技術研究所 | 回路構成体及び電気接続箱 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3004578B2 (ja) * | 1995-05-12 | 2000-01-31 | 財団法人工業技術研究院 | 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ |
JP3602968B2 (ja) * | 1998-08-18 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置およびその基板接続構造 |
JP2001028410A (ja) * | 1999-07-14 | 2001-01-30 | Toshiba Microelectronics Corp | 半導体パッケージ及び半導体装置 |
JP4480818B2 (ja) * | 1999-09-30 | 2010-06-16 | 株式会社ルネサステクノロジ | 半導体装置 |
US20110001230A1 (en) * | 2009-07-02 | 2011-01-06 | Conexant Systems, Inc. | Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging |
US8519537B2 (en) * | 2010-02-26 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
JP2016162988A (ja) * | 2015-03-05 | 2016-09-05 | 三菱電機株式会社 | 半導体装置 |
-
2017
- 2017-02-14 JP JP2017024669A patent/JP6719400B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024004592A1 (ja) * | 2022-06-29 | 2024-01-04 | 株式会社オートネットワーク技術研究所 | コネクタ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2018133382A (ja) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI613774B (zh) | 功率覆蓋結構及其製造方法 | |
TWI628750B (zh) | 功率覆蓋結構及其製造方法 | |
US9648722B2 (en) | PCB embedded power module | |
KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
KR100310398B1 (ko) | 열전도체를구비한패드어레이반도체소자및그제조방법 | |
KR100563122B1 (ko) | 하이브리드 모듈 및 그 제조방법 및 그 설치방법 | |
US8520388B2 (en) | Heat-radiating component and electronic component device | |
EP1796163B1 (en) | Semiconductor device and electronic control unit using the same | |
JP6719400B2 (ja) | 半導体パッケージ | |
US20130058067A1 (en) | System with a high power chip and a low power chip having low interconnect parasitics | |
JP2004140286A (ja) | 半導体装置及びその製造方法 | |
US20170243803A1 (en) | Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same | |
US10068817B2 (en) | Semiconductor package | |
US20030209808A1 (en) | Semiconductor device having semiconductor chips mounted on package substrate | |
JP2009176839A (ja) | 半導体素子の放熱構造 | |
US8031484B2 (en) | IC packages with internal heat dissipation structures | |
US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
US11245177B1 (en) | Wireless communication module | |
JP2016178163A (ja) | 半導体パッケージ | |
JP2011192762A (ja) | パワーモジュール | |
JP2009117489A (ja) | 半導体素子パッケージ及び実装基板 | |
JP3207248B2 (ja) | 半導体装置 | |
JP2005340713A (ja) | マルチチップモジュール | |
US20240113037A1 (en) | Package having component carrier with cavity and electronic component as well as functional filling medium therein | |
CN114902401B (zh) | 热管理封装件和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6719400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |