JP2011192762A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2011192762A
JP2011192762A JP2010056874A JP2010056874A JP2011192762A JP 2011192762 A JP2011192762 A JP 2011192762A JP 2010056874 A JP2010056874 A JP 2010056874A JP 2010056874 A JP2010056874 A JP 2010056874A JP 2011192762 A JP2011192762 A JP 2011192762A
Authority
JP
Japan
Prior art keywords
substrate
power semiconductor
heat
power module
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010056874A
Other languages
English (en)
Inventor
Akio Yoshimoto
昭雄 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2010056874A priority Critical patent/JP2011192762A/ja
Publication of JP2011192762A publication Critical patent/JP2011192762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

【課題】本発明は、パワー半導体のベアチップを基板に実装したパワーモジュールの放熱性能を向上させることを目的とする。
【解決手段】パワーモジュール１０ａは、基板１２、基板１２の一面に設けられた導電性のパッド１４、基板１２の一面に実装されたパワー半導体１６、パッド１４とパワー半導体１６とを電気接続するワイヤ１８ａ、基板１２の一面から他面を貫くサーマルビア２０、基板１２よりも熱伝導率の高い部材よりなる熱伝導部２２ａ、および基板１２の他面側に設けられた放熱器２４を備える。
【選択図】図１

Description

本発明は、基板にパワー半導体などの電子部品を実装したパワーモジュールに関するものである。
従来、パワー半導体のベアチップを安価な樹脂基板に実装することによってパワーモジュールのコスト低減が図られている。また、熱伝導率の低い樹脂基板の熱抵抗を低減するために種々の技術が開発・開示されている（下記の特許文献１など）。
図７に示す従来のパワーモジュール５０は、基板１２の一面側にパワー半導体１６が実装されており、他面側に放熱器２４が取り付けられている。基板１２において、パワー半導体１６が実装される箇所にサーマルビア２０が設けられる。なお、パワー半導体１６はヒートスプレッダを介して基板１２に実装される場合がある。基板１２の一面側に導体のパッド１４があり、パワー半導体１６の上面の端子からパッド１４にワイヤ１８ａが接続されている。パッド１４は、導体パターンやビアホールなどを介して他の電子部品に接続される。
放熱器２４は絶縁層３０を介して基板１２に取り付けられる。パワー半導体１６で発生した熱は、サーマルビア２０を介して放熱器２４に伝導される。サーマルビア２０によって基板１２の厚み方向の熱抵抗が下げられている。例えば基板１２のサーマルビア２０を有する部分の平均の熱伝導率は数十Ｗ／ｍ・Ｋまで向上される。
しかし、パワー半導体１６を実装するために用いられる高価なＡｌ基板と比べると、上記の熱伝導率は一桁小さい。放熱器２４の大型化・高性能化やパワー半導体１６の耐熱性能向上が必要になる。
近年、パワーモジュール５０の小型化が要求されており、その要求に応えるとパワーモジュール５０の単位面積（または体積）あたりの発熱量が高くなる。ＳｉＣやＧａＮなどの高発熱密度の材料を用いたパワー半導体１６を使いこなす必要がある。そのため、パワーモジュール１６のさらなる放熱性向上が必要となる。
特開２００６−１９６８５３号公報
本発明は、パワー半導体のベアチップを基板に実装したパワーモジュールの放熱性能を向上させることを目的とする。
本発明のパワーモジュールは、一面と他面とを有し、絶縁性の板体で構成される基板と、前記基板の一面に設けられた導電性のパッドと、前記基板の一面に実装されたパワー半導体と、前記パワー半導体とパッドとを電気的に接続する電気接続部材と、前記基板において、パワー半導体が実装される位置に設けられ、基板の一面から他面へ貫く導体と、前記基板において、パッドを有する位置に設けられ、前記絶縁性の板体よりも熱伝導率の高い部材よりなる熱伝導部と、前記基板の他面側に設けられた放熱器とを備える。
パワー半導体で発生した熱は、基板に設けられた導体を介して放熱器に伝わる。さらにパワー半導体の熱は、電気接続部材、パッド、および熱伝導部を介して放熱器に伝えられる。パワーモジュールは複数の放熱経路を有する。
前記熱伝導部は、前記絶縁性の板体よりも熱伝導率の高い導体または樹脂を含む。また前記熱伝導部は、基板の一面から他面へ貫く導体を含む。基板の中で熱伝導部の熱伝導率を高めることによって、パワー半導体の放熱経路を形成する。
前記電気接続部材は、導電性のワイヤ、導電性のテープ、または導電性の板である。電気接続部材は、導電性の物質であり、熱伝導率が高く、パワー半導体の熱がパッドに伝えられる。
前記パワー半導体が、ヒートスプレッダを介して基板に実装されている。パワー半導体の熱は、ヒートスプレッダによって拡散される。
本発明は、パワー半導体で発生した熱を放熱器に伝導させるための放熱経路が増えたため、パワー半導体に対する冷却能力が向上している。放熱器の大型化はされていないため、パワーモジュールの小型化に対応することが可能である。冷却能力が向上した分、パワー半導体の発熱量が増加しても、パワー半導体を動作させることが可能となる。
導電性のワイヤを使用したパワーモジュールを示す図であり、（ａ）は上面図であり、（ｂ）は（ａ）のＡ−Ａ線断面図である。 パワーモジュールにヒートスプレッダを設けた図である。 導電性のテープを使用したパワーモジュールを示す図であり、（ａ）は上面図であり、（ｂ）は（ａ）のＢ−Ｂ線断面図である。 導電性の板を使用したパワーモジュールを示す図であり、（ａ）は上面図であり、（ｂ）は（ａ）のＡ−Ａ線断面図である。 シミュレーションに使用したパワーモジュールの上面図である。 熱伝導部の他の構成を示す図であり、（ａ）は導体を埋め込んだ図であり、（ｂ）は導体の粒子を埋め込んだ図である。 従来のパワーモジュールを示す図である。
本発明のパワーモジュールについて図面を用いて説明する。図面は模式的に示しており、実際の大きさとは異なる場合がある。
図１に示すパワーモジュール１０ａは、基板１２、基板１２の一面に設けられた導電性のパッド１４、基板１２の一面に実装されたパワー半導体１６、パッド１４とパワー半導体１６とを電気接続するワイヤ１８ａ、基板１２の一面から他面を貫くサーマルビア２０、基板１２よりも熱伝導率の高い部材よりなる熱伝導部２２ａ、および基板１２の他面側に設けられた放熱器２４を備える。
基板１２は、絶縁性の板体であり、樹脂基板またはセラミック（アルミナ）基板である。樹脂基板であれば、例えばガラスクロス含浸エポキシ樹脂基板などが挙げられる。説明では、パワー半導体１６が実装される側の面を一面、放熱器２４が設けられる側の面を他面として説明する。
パッド１４は、銅や銅合金などの導体箔である。基板１２には導体箔によって配線パターンが形成されており、その一部がパッド１４となる。説明の便宜上、図では配線パターンを省略している。基板１２にはパワー半導体１６以外の電子部品が実装されており、それらの電子部品は配線パターンに接続される。
パワー半導体１６はベアチップであり、ＩＧＢＴ（insulated gate bipolar transistor）やＦＷＤ（free wheeling diode）などが挙げられる。ＩＧＢＴのベアチップの場合、基板１２側にコレクタ、基板１２の反対側にエミッタとゲートが配置される。コレクタが基板１２の導体箔２６の上にハンダ２８によって実装され、エミッタはワイヤ１８ａによってパッド１４に接続する。また、ＩＧＢＴのゲートも他のパッド１９にワイヤ１５で接続される。パワー半導体１６を樹脂封止して、保護する。
ワイヤ１８ａは導体であり、アルミニウムワイヤなどが挙げられる。ＩＧＢＴのエミッタに接続されるワイヤ１８ａであれば、大電流に耐えるために例えば直径３５０μｍのワイヤ１８ａを３本使用する。ワイヤ１８ａはボンディング装置を使用して接続する。信号伝達に使用するワイヤ（直径約２０〜７５μｍ）に比べて太く、複数本あるため、パワー半導体１６の熱がパッド１４まで伝導される。
基板１２において、パワー半導体１６を実装する位置には、サーマルビア２０が設けられる。サーマルビア２０は、基板１２の一面から他面まで貫かれた複数の導体で構成される。基板１２の表面において、複数の導体は導体箔２６で接続されている。サーマルビア２０の形成は、基板１２に複数のビアホールを空け、ビアホールの内壁にメッキを施す。ビアホールには導体または樹脂を埋め込む。サーマルビア２０は導体で形成されるため、基板１２よりも熱伝導率が高い。そのため、パワー半導体１６の熱は、サーマルビア２０を介して放熱器２４に伝導される。
サーマルビア２０の代わりに大きな１つの穴を設けて、内壁にメッキを施し、導体を埋め込んでも良い。サーマルビア２０の部分を全て導体にして、熱伝導率を大きくする。
基板１２の他面には放熱器２４が設けられ、放熱をおこなう。放熱器２４は、熱伝導性の高い金属板が挙げられる。基板１２と放熱器２４との間には絶縁層３０を設けて、放熱器２４によって短絡を起こさないようにする。基板１２と放熱器２４は、ねじによって固定される。
パワーモジュール１０ａを空気調和機のインバータ装置に適用した場合、基板１２の他面側には冷却装置が取り付けられる。冷却装置は、冷媒が通過する配管、配管を覆う冷媒ジャケット、および冷媒ジャケットに取り付けられる伝熱板で構成される。上記の放熱器２４は伝熱板に対応する。また、上記の冷媒ジャケット以外に空冷のヒートシンクも挙げられる。冷媒ジャケットやヒートシンクは、伝熱板を介する場合と介さない場合がある。伝熱板を介さない場合、ヒートシンクのベース板や上記配管を覆う冷媒ジャケットが伝熱板２４の機能を有する。
熱伝導部２２ａは、基板１２におけるパッド１４を有する位置に設けられる。ワイヤ１８ａを経由してパッド１４に伝導されたパワー半導体１６の熱は、熱伝導部２２ａを介して放熱器２４に伝導される。サーマルビア２０以外に、パワー半導体１６に対する放熱経路が増え、冷却能力が上がる。
熱伝導部２２ａとしてサーマルビアが挙げられる。基板１２よりも熱伝導率の高い導体を複数本備えることによってパッド１４に伝えられた熱を放熱器２４へ伝導しやすくしている。サーマルビアはパッドを有する位置全体に形成するようにする。
以上のように、本発明は従来と比べて放熱経路が増加されており、パワー半導体１６から放熱器２４までの熱抵抗が減少する。パワー半導体１６に対する冷却能力が高められている。パワーモジュール１０ａの小型化によって求められる冷却性能の向上が可能になる。
パワー半導体１６は、ヒートスプレッダ３２を介して基板１２に実装されても良い（図２）。ヒートスプレッダ３２は、例えば約１ｍｍ厚の導体板である。実装する際、導体箔２６とヒートスプレッダ３２とがハンダ３４で接続され、ヒートスプレッダ３２とパワー半導体１６とがハンダ２８で接続される。パワーモジュール１０ｄは、パワー半導体１６の熱をヒートスプレッダ３２で拡散させて、放熱性能を上げることができる。パワー半導体１６から放熱器２４までの熱抵抗が下げられる。
上記実施例では電気接続部材としてワイヤ１８ａを挙げたが、ワイヤ１８ａに限定されない。図３のパワーモジュール１０ｂのように、導電性のテープ（フィルム）１８ｂを使用してもよい。また、図４のパワーモジュール１０ｃのように、導電性の板１８ｃを使用しても良い。パワー半導体１６の上面の電極とパッド１４とが接続されるのであれば、導電性の板１８ｃの形状は図４の形状に限定されない。これらのテープ１８ｂや板１８ｃは、金属球からなるバンプやハンダを使用して接続する。ワイヤ１８ａに比べて断面積が大きくなるため、熱伝導が良くなる。パワー半導体１６に対する冷却能力が向上する。
各電気接続部材における従来と本発明との熱抵抗のシミュレーション結果を説明する。基板１２は１．６ｍｍ厚のガラスクロス含浸エポキシ樹脂基板である。基板１２の上に１００μｍ厚のハンダを介して１ｍｍ厚のヒートスプレッダ３２を取り付け、ヒートスプレッダ３２の上に１００μｍ厚のハンダを介して２つのパワー半導体１６を実装した（図５）。パワー半導体１６はＩＧＢＴとＦＷＤである。ＩＧＢＴのエミッタとＦＷＤのアノードを電気接続部材で接続し、いずれかのパワー半導体１６とパッド１４とを電気接続部材で接続した。
各電気接続部材は、導電性のワイヤ１８ａ、導電性のテープ１８ｂ、および導電性の板１８ｃである。図５はワイヤ１８ａを使用した図である。ワイヤ１８ａは直径３５０μｍのアルミニウムワイヤであり、３本使用した。テープ１８ｂは、幅１．５ｍｍ、厚み０．２７５ｍｍのアルミニウムテープを１本使用した。板１８ｃは、幅１．５ｍｍ、厚み０．５ｍｍの銅板を１枚使用した。
本発明のパワーモジュール１０ａ，１０ｂ，１０ｃは、基板１２におけるパッド１４を有する位置に熱伝導部２２ａとしてサーマルビアを設けた。サーマルビアの各ビアホールは、直径０．４５ｍｍ、ビアホール内の銅箔厚み０．０２ｍｍ、ビアホール同士のピッチは０．７ｍｍである。一方、従来のパワーモジュール５０は、基板１２のパッド１４を有する位置にサーマルビアを設けていない。表１に従来と比べた本発明の熱抵抗の低下率を示す。
Figure 2011192762
表１に示すように、放熱経路が増えたため、従来と比べてパワー半導体１６から放熱器２４までの熱抵抗が低下されている。言い換えると、従来と比べて放熱性能が向上している。断面積が大きくなるほど熱抵抗が下がるため、導電性の板１８ｃを使用するのが好ましいことが分かる。
熱伝導部２２ａはサーマルビアに限定されない。例えば、図６（ａ）に示すパワーモジュール１０ｅは、熱伝導部２２ｂとして、基板１２におけるパッド１４の有する位置が全て導体である。サーマルビアよりも導体の割合が高くなるため、熱伝導率が高められる。
また、図６（ｂ）のパワーモジュール１０ｆは、熱伝導部２２ｃとして、基板１２におけるパッド１４を有する位置に、導体の粉２２ｃを複数埋め込んでいる。粉２２ｃの大きさは、基板１２からはみ出さない大きさであれば任意である。導体の粉２２ｃが含まれる分、熱伝導率が高くなる。埋め込むための方法は、基板１２におけるパッド１４を有する位置に穴を空け、樹脂と共に粉２２ｃを埋め込む方法が挙げられる。
さらに、熱伝導部として、基板１２よりも熱伝導率の高い樹脂を使用してもよい。例えば、アルミナや窒化アルミナなどの微粒子をエポキシ系樹脂に混合させたものが挙げられる。熱伝導率を高くするためには、アルミナよりも窒化アルミナを混合した樹脂を使用するのが好ましい。
パワー半導体１６がＩＧＢＴの場合、さらにゲートに接続されるパッド１５の位置に上述した熱伝導部２２ａ，２２ｂ，２２ｃを設けても良い。
その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ：パワーモジュール
１２：基板
１４：パッド
１６：パワー半導体
１８ａ，１８ｂ，１８ｃ：電気接続部材
２０：サーマルビア
２２ａ，２２ｂ，２２ｃ：熱伝導部
２４：放熱器
２６：導体箔
２８，３４：ハンダ
３０：絶縁層
３２：ヒートスプレッダ

Claims (5)

  1. 一面と他面とを有し、絶縁性の板体で構成される基板と、
    前記基板の一面に設けられた導電性のパッドと、
    前記基板の一面に実装されたパワー半導体と、
    前記パワー半導体とパッドとを電気的に接続する電気接続部材と、
    前記基板において、パワー半導体が実装される位置に設けられ、基板の一面から他面へ貫く導体と、
    前記基板において、パッドを有する位置に設けられ、前記絶縁性の板体よりも熱伝導率の高い部材よりなる熱伝導部と、
    前記基板の他面側に設けられた放熱器と、
    を備えたパワーモジュール。
  2. 前記熱伝導部が、前記絶縁性の板体よりも熱伝導率の高い導体または樹脂を含む請求項１のパワーモジュール。
  3. 前記熱伝導部が、基板の一面から他面へ貫く導体を含む請求項１または２のパワーモジュール。
  4. 前記電気接続部材が、導電性のワイヤ、導電性のテープ、または導電性の板よりなる請求項１から３のいずれかのパワーモジュール。
  5. 前記パワー半導体が、ヒートスプレッダを介して基板に実装されている請求項１から４のいずれかのパワーモジュール。
JP2010056874A 2010-03-15 2010-03-15 パワーモジュール Pending JP2011192762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010056874A JP2011192762A (ja) 2010-03-15 2010-03-15 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010056874A JP2011192762A (ja) 2010-03-15 2010-03-15 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2011192762A true JP2011192762A (ja) 2011-09-29

Family

ID=44797392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010056874A Pending JP2011192762A (ja) 2010-03-15 2010-03-15 パワーモジュール

Country Status (1)

Country Link
JP (1) JP2011192762A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037131A (ja) * 2013-08-14 2015-02-23 日本特殊陶業株式会社 配線基板および半導体モジュール
WO2018216646A1 (ja) * 2017-05-26 2018-11-29 三菱電機株式会社 半導体装置
WO2022004178A1 (ja) * 2020-07-02 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009087712A (ja) * 2007-09-28 2009-04-23 Noritake Co Ltd 導体ペーストおよび厚膜回路用基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009087712A (ja) * 2007-09-28 2009-04-23 Noritake Co Ltd 導体ペーストおよび厚膜回路用基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037131A (ja) * 2013-08-14 2015-02-23 日本特殊陶業株式会社 配線基板および半導体モジュール
WO2018216646A1 (ja) * 2017-05-26 2018-11-29 三菱電機株式会社 半導体装置
JPWO2018216646A1 (ja) * 2017-05-26 2020-01-23 三菱電機株式会社 半導体装置
WO2022004178A1 (ja) * 2020-07-02 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法

Similar Documents

Publication Publication Date Title
JP3815239B2 (ja) 半導体素子の実装構造及びプリント配線基板
TWI413221B (zh) 電子封裝結構
WO2012026418A1 (ja) 半導体装置
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
JP2015005681A (ja) 半導体装置及びその製造方法
CN111261598A (zh) 封装结构及其适用的电源模块
US6778398B2 (en) Thermal-conductive substrate package
JP2010186907A (ja) 放熱板とモジュールとモジュールの製造方法
US9287201B2 (en) Semiconductor device
JP5963732B2 (ja) チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
US8031484B2 (en) IC packages with internal heat dissipation structures
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP2016004977A (ja) 半導体パッケージ及びその製造方法
WO2018216627A1 (ja) 電子機器
JP2011192762A (ja) パワーモジュール
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
JP2006120996A (ja) 回路モジュール
US20140001611A1 (en) Semiconductor package
CN210379025U (zh) 功率器件封装结构
JP2008218616A (ja) 回路モジュール
WO2022118510A1 (ja) 絶縁基板および電力変換装置
JP6079480B2 (ja) モジュールおよびこれを備える携帯機器
JP2006013439A (ja) 半導体素子実装構造体
US20240114614A1 (en) Thermal Conduction - Electrical Conduction Isolated Circuit Board with Ceramic Substrate and Power Transistor Embedded
JP2011192689A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140205