WO2022118510A1 - 絶縁基板および電力変換装置 - Google Patents
絶縁基板および電力変換装置 Download PDFInfo
- Publication number
- WO2022118510A1 WO2022118510A1 PCT/JP2021/032188 JP2021032188W WO2022118510A1 WO 2022118510 A1 WO2022118510 A1 WO 2022118510A1 JP 2021032188 W JP2021032188 W JP 2021032188W WO 2022118510 A1 WO2022118510 A1 WO 2022118510A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- conductor
- conductors
- insulating
- insulating plate
- insulating substrate
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims abstract description 288
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 239000004065 semiconductor Substances 0.000 claims description 64
- 238000006243 chemical reaction Methods 0.000 claims description 56
- 150000001875 compounds Chemical class 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 abstract description 21
- 230000003071 parasitic effect Effects 0.000 abstract description 17
- 241000711969 Chandipura virus Species 0.000 description 30
- 208000015951 Cytophagic histiocytic panniculitis Diseases 0.000 description 30
- 238000009413 insulation Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
Abstract
寄生インダクタンスを低く保つと共に、放熱性を高めることができる絶縁基板を提供する。また、そのような絶縁基板を用いることで、電力変換装置の信頼性を向上させる。絶縁基板1は、絶縁板2aと、絶縁板2bと、絶縁板2aの表面TS1に形成された複数の導電体3aと、絶縁板2aの裏面BS1と絶縁板2bの表面TS2との間に形成された導電体3bと、絶縁板2bの裏面BS2に形成された放熱導電体5と、絶縁板2aの内部に形成された複数の接続導電体4aとを備える。複数の導電体3aは、複数の接続導電体4aを介して導電体3bに電気的に接続されていない未接続導電体30を含む。絶縁板2aには、絶縁板2aの裏面BS1から突出するように、突出導電体40が形成されている。突出導電体40は、未接続導電体30に電気的に接続され、且つ、導電体3bおよび放熱導電体5と電気的に絶縁されている。
Description
本発明は、絶縁基板および電力変換装置に関し、特に、半導体チップを搭載するための絶縁基板、および、その絶縁基板を用いた電力変換装置に関する。
近年、SiCまたはGaNなどのようなワイドバンドギャップを有する化合物半導体基板を用いたパワー半導体チップが開発され、上記パワー半導体チップを搭載する電力変換装置が、市場に投入され始めた。SiCまたはGaNなどのパワー半導体チップは従来のSiパワー半導体チップよりも導通損失が小さいので、電力変換装置の冷却系の簡素化が図れる。
また、SiCまたはGaNなどのパワー半導体チップは高周波駆動が可能であるので、電力変換装置に含まれるインダクタまたはキャパシタのような受動部品の小型化が図れる。これらの効果によって、電力変換装置の全体のサイズを小さくすることが可能である。
高周波駆動を行う際、電力変換装置の寄生インダクタンスLsが課題となる。図1に示されるように、サージ電圧ΔVは、寄生インダクタンスLsと、単位時間当たりの電流量(di/dt)との積で表される。大きな寄生インダクタンスLsは、半導体チップのオフ時に大きなサージ電圧ΔVが印加される要因となり、ノイズの発生源にもなる。また、高周波駆動のためには、半導体チップのオフスピードも速くする必要があるが、サージ電圧ΔVおよびノイズは、上記オフスピードにも大きな影響を与える。
例えば、特許文献1には、絶縁板と、絶縁板の表面に形成された表面配線導体と、絶縁板の裏面に形成された裏面配線導体とを備えた絶縁基板が開示されている。表面配線導体上には、半導体チップが設置される。ここで、特許文献1には、表面配線導体に設けられたブリッジ端子を利用することで、近接逆方向通流の効果によって、寄生インダクタンスの低減を図る技術が開示されている。
本願発明者らは、化合物半導体基板向けの電力変換装置100として、図2に示される検討例1および図3に示される検討例2の構造を検討した。
図2に示されるように、検討例1の電力変換装置100では、絶縁板2a、絶縁板2aの表面に形成された複数の導電体3a、および、絶縁板2aの裏面に形成された放熱導電体5を備えた絶縁基板1が用いられる。
複数の導電体3a上には、複数の半導体チップCHPが設置され、複数の導電体3aおよび複数の半導体チップCHPは、ボンディングワイヤBWによって適宜電気的に接続されている。また、放熱導電体5は、ベースプレート200を介してヒートシンク300に接続されている。
一方で、図3に示されるように、検討例2の電力変換装置100は、絶縁板2aと放熱導電体5との間に、導電体3bおよび絶縁板2bを更に備え、多層絶縁基板構造を成している。このため、検討例2では、絶縁板と、電流が流れる導電体とが数層に渡って積層されているので、検討例1と比較して、相互インダクタンスによって寄生インダクタンスLsを低減することができる。
しかしながら、検討例2では、多層絶縁基板構造を成すことで、熱源である半導体チップCHPから冷却系(ヒートシンク300)までの距離が遠くなってしまうので、検討例1と比較して、熱抵抗が大きくなることで半導体チップCHPの温度が上昇し易くなってしまう。その結果、最大温度と最低温度との温度差が大きくなることで、半導体チップCHPから導電体3aが剥離し易くなる。また、放熱導電体5とベースプレート200との間、および、ベースプレート200とヒートシンク300との間でも同様に、剥離が起き易くなる。そして、半導体チップCHPだけでなく、電力変換装置100の全体としての温度も上昇し易くなるので、電力変換装置100の信頼性が低下し、製品寿命が短くなってしまうという問題がある。
従って、寄生インダクタンスLsを低く保つと共に、放熱性を高めることができる絶縁基板1の開発が望まれ、それによって電力変換装置100の信頼性を向上させることが望まれる。その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになる。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である絶縁基板は、表面および裏面を有する第1絶縁板と、前記第1絶縁板の裏面側に形成され、且つ、表面および裏面を有する第2絶縁板と、前記第1絶縁板の表面に形成された複数の第1導電体と、前記第1絶縁板の裏面と前記第2絶縁板の表面との間に形成された第2導電体と、前記第2絶縁板の裏面に形成され、且つ、前記第2導電体と電気的に絶縁された放熱導電体と、前記複数の第1導電体の一部および前記第2導電体を電気的に接続させるように、前記第1絶縁板の内部に形成された複数の第1接続導電体と、を備える。ここで、前記複数の第1導電体は、前記複数の第1接続導電体を介して前記第2導電体に電気的に接続されていない第1未接続導電体を含み、前記第1絶縁板には、前記第1絶縁板の内部に埋め込まれ、且つ、前記第1絶縁板の裏面から突出するように、突出導電体が形成され、前記突出導電体は、前記第1未接続導電体に電気的に接続され、且つ、前記第2導電体および前記放熱導電体と電気的に絶縁されている。
また、一実施の形態である絶縁基板は、表面および裏面を有する第1絶縁板と、前記第1絶縁板の表面に形成された複数の第1導電体と、前記第1絶縁板の裏面に形成された複数の第2導電体と、前記複数の第1導電体の一部および前記複数の第2導電体の一部を電気的に接続させるように、前記第1絶縁板の内部に形成された複数の第1接続導電体と、を備える。ここで、前記複数の第2導電体は、他の前記第2導電体と電気的に絶縁された第2未接続導電体を含み、前記第2未接続導電体には、前記第1絶縁板の裏面側において前記他の前記第2導電体よりも突出するように、放熱導電体が接続されている。
一実施の形態によれば、寄生インダクタンスを低く保つと共に、放熱性を高めることができる絶縁基板を提供できる。また、そのような絶縁基板を用いることで、電力変換装置の信頼性を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
また、本願で説明されるX方向、Y方向およびZ方向は、互いに交差し、互いに直交している。本願では、Z方向をある構造体の縦方向、上下方向、高さ方向または厚さ方向として説明する。また、本願で用いられる「平面視」という表現は、X方向およびY方向によって構成される面を、Z方向から見ることを意味する。
(実施の形態1)
<絶縁基板1の構成>
以下に図4~図7を用いて、実施の形態1における絶縁基板1について説明する。図4は、絶縁基板1を示す斜視図であり、図5は、図4に示されるA1-A1線に沿った断面図である。図6および図7は、絶縁基板1のうち導電体3bの層を示す平面図である。
<絶縁基板1の構成>
以下に図4~図7を用いて、実施の形態1における絶縁基板1について説明する。図4は、絶縁基板1を示す斜視図であり、図5は、図4に示されるA1-A1線に沿った断面図である。図6および図7は、絶縁基板1のうち導電体3bの層を示す平面図である。
絶縁基板1は、絶縁板と、電流が流れる導電体とが数層に渡って積層された多層絶縁基板構造を成している。絶縁基板1は、絶縁板2aと、絶縁板2bと、複数の導電体3aと、導電体3bと、複数の接続導電体4aと、放熱導電体5とを備えている。
絶縁板2aは、表面TS1および裏面BS1を有する。図4に示されるように、絶縁板2aの表面TS1には、複数の導電体3aが形成されている。また、複数の導電体3aは、未接続導電体30を含んでいる。
図5に示されるように、絶縁板2bは、絶縁板2aの裏面BS1側に形成され、表面TS2および裏面BS2を有する。絶縁板2aの裏面BS1と絶縁板2bの表面TS2との間には、導電体3bが形成されている。絶縁板2aの内部には、複数の導電体3aの一部および導電体3bを電気的に接続させるように、複数の接続導電体4aが形成されている。また、絶縁板2bの裏面BS2には、導電体3bと電気的に絶縁された放熱導電体5が形成されている。
後述するように、複数の導電体3aには、複数の半導体チップ、コンデンサおよびインダクタなどの様々な電子デバイスが設置されるが、複数の導電体3a、複数の接続導電体4aおよび導電体3bが電気的に接続されていることで、上記電子デバイス間の電気的な導通が成され、電流経路が構築される。なお、ここでは、導電体3bが1つである場合を例示しているが、複数の導電体3bが設けられていてもよい。その場合、複数の導電体3bによって、より複雑な回路を構築することができる。
このような実施の形態1における絶縁基板1では、電流経路が多層化しているので、相互インダクタンスによって寄生インダクタンスLsを低減することができる。
上述のように、複数の導電体3a上に複数の半導体チップが設置された場合、絶縁基板1が多層絶縁基板構造を成しているので、複数の半導体チップと放熱導電体5との間の距離が長くなり、放熱性が低下し易くなるという問題がある。
ここで、複数の導電体3aには、複数の接続導電体4aを介して導電体3bに電気的に接続されていない未接続導電体30が含まれている。未接続導電体30の下方に、電流経路とは電気的に絶縁された放熱経路を設けることで、放熱性を向上させることができる。
図5に示されるように、絶縁板2aには、絶縁板2aの内部に埋め込まれ、且つ、絶縁板2aの裏面BS1から突出するように、突出導電体40が形成されている。突出導電体40は、未接続導電体30に電気的に接続され、絶縁板2bによって放熱導電体5と電気的に絶縁されている。
また、図5および図6に示されるように、突出導電体40は、平面視において突出導電体40を囲む絶縁層41によって、導電体3bと電気的に絶縁されている。このような突出導電体40を、導電体3bなどで構成される電気経路とは独立した放熱経路として利用することで、寄生インダクタンスLsを低く保つと共に、放熱性を高めることができる。
また、突出導電体40は、図6のように1つだけでなく、図7のように複数個設けられていてもよい。図7では、絶縁板2aには、複数の突出導電体40が形成されている。複数の突出導電体40は、それぞれ、未接続導電体30に電気的に接続され、絶縁層41によって導電体3bと電気的に絶縁され、絶縁板2bによって放熱導電体5と電気的に絶縁されている。
図7の場合、1つ当たりの突出導電体40の平面積が図6よりも小さくなるが、複数の突出導電体40の合計平面積が図6と同程度になるように設計すれば、図7でも図6と同程度の放熱性を確保できる。
なお、未接続導電体30を含む複数の導電体3aと、導電体3bと、放熱導電体5と、複数の接続導電体4aと、突出導電体40とは、例えば、銅(Cu)またはアルミニウム(Al)を含む金属材料からなる。また、絶縁板2aと、絶縁板2bとは、例えば、セラミックまたは樹脂材料からなる。
<電力変換装置100の構成>
以下に図8~図10を用いて、実施の形態1における電力変換装置100について説明する。図8は、電力変換装置100を示す斜視図であり、図9および図10は、図8に示されるA2-A2線に沿った断面図である。なお、A2-A2線は、図4および図6に示されるA1-A1線と同一直線上に位置する。
以下に図8~図10を用いて、実施の形態1における電力変換装置100について説明する。図8は、電力変換装置100を示す斜視図であり、図9および図10は、図8に示されるA2-A2線に沿った断面図である。なお、A2-A2線は、図4および図6に示されるA1-A1線と同一直線上に位置する。
電力変換装置100は、絶縁基板1と、複数の半導体チップCHPと、ボンディングワイヤBWと、ベースプレート200と、ヒートシンク300とを備える。
図8および図9に示されるように、ヒートシンク300は、ベースプレート200を介して放熱導電体5に接続されている。ここで、放熱導電体5およびベースプレート200は、TIM(Thermal interface material)を介して接続されている。また、ベースプレート200およびヒートシンク300も、TIMを介して接続されている。TIMは、例えば、はんだまたは焼結材といった材料である。複数の半導体チップCHPは、それぞれ表面および裏面を有し、複数の半導体チップCHPの各々の裏面は、TIMによって複数の導電体3a上に設置されている。また、複数の半導体チップCHPのうち少なくとも1つは、未接続導電体30上に設けられている。複数の半導体チップCHPおよび複数の導電体3aは、ボンディングワイヤBWによって適宜電気的に接続されている。
なお、特に図示はしないが、複数の導電体3a上には、複数の半導体チップCHPの他に、コンデンサおよびインダクタなどの他の電子デバイスが設置されている場合もある。
また、図10に示されるように、電力変換装置100のうち、絶縁基板1、複数の半導体チップCHPおよびボンディングワイヤBWは、保護部材400によって覆われていてもよい。これにより、絶縁基板1、半導体チップCHPおよびボンディングワイヤBWが、外部環境との間で放電することを防止できる。保護部材400は、絶縁材料からなり、例えば絶縁ゲルまたはモールド樹脂からなる。
なお、半導体チップCHPは、例えば、炭化珪素(SiC)、窒化ガリウム(GaN)または酸化ガリウム(Ga2O3)のような化合物半導体基板と、上記化合物半導体基板に形成されたMOSFETのようなトランジスタとを含む。
ボンディングワイヤBWは、例えば、金(Au)、銅(Cu)またはアルミニウム(Al)を含む金属材料からなる。また、ボンディングワイヤBWに代えて、リボンまたはバスバーなどによって複数の半導体チップCHPおよび複数の導電体3aを電気的に接続させてもよい。
ベースプレート200は、例えば、銅(Cu)、アルミニウム合金の中にSiCセラミックス粒子を含有させた複合材料(AlSiC)またはマグネシウムの中にSiCセラミックス粒子を含有させた複合材料(MgSiC)からなる。ヒートシンク300は、例えば、銅(Cu)、鉄(Fe)またはアルミニウムを含む金属材料からなる。
図11および図12は、実施の形態1の効果を示すグラフであり、本願発明者らが計測したシミュレーション結果である。なお、図11および図12には、後述の実施の形態3の効果も示されている。また、図11および図12の横軸の「Heat area」は、実施の形態1では、平面視における突出導電体40の面積を示している。
図11および図12に示されるように、実施の形態1の電力変換装置100では、検討例2(図3)と比較して温度の上昇を抑制できており、寄生インダクタンスLsを検討例2(図3)と同程度に保つことができる。すなわち、実施の形態1によれば、寄生インダクタンスLsを低く保つと共に、放熱性を高めることができる絶縁基板1を提供でき、そのような絶縁基板1を用いることで、電力変換装置100の信頼性を向上させることができる。
(実施の形態2)
以下に図13および図14を用いて、実施の形態2における絶縁基板1および電力変換装置100について説明する。なお、以下の説明では、実施の形態1との相違点について主に説明し、実施の形態1と重複する点についての説明を省略する。
以下に図13および図14を用いて、実施の形態2における絶縁基板1および電力変換装置100について説明する。なお、以下の説明では、実施の形態1との相違点について主に説明し、実施の形態1と重複する点についての説明を省略する。
実施の形態2における絶縁基板1は、実施の形態1と比較して、絶縁板2bと放熱導電体5との間に更に多くの絶縁板および導電体が積層された多層絶縁基板構造を成している。
図13に示されるように、絶縁板2bと放熱導電体5との間には、表面TS3および裏面BS3を有する絶縁板2cが形成されている。導電体3cは、絶縁板2bの裏面BS2と絶縁板2cの表面TS3との間に形成されている。絶縁板2bの内部には、導電体3bと導電体3cとを電気的に接続させるように、複数の接続導電体4bが形成されている。そして、突出導電体40は、絶縁板2bを貫通し、絶縁板2bの裏面から突出し、且つ、導電体3cおよび接続導電体4bと電気的に絶縁されている。
このように、実施の形態2では、絶縁板2bから放熱導電体5に渡って、絶縁板2c、導電体3c、複数の接続導電体4bおよび突出導電体40を含む構造体が、1回以上繰り返し形成されている。例えば、上記構造体を2回繰り返した場合、図13に示される導電体3dおよび接続導電体4cなどが形成される。
図14は、実施の形態2における絶縁基板1を用いた電力変換装置100を示している。実施の形態2でも、更に多層化された絶縁基板1、複数の半導体チップCHPおよびボンディングワイヤBWは、保護部材400によって覆われていてもよい。
複数の導電体3a上には、複数の半導体チップCHP、コンデンサおよびインダクタなどの様々な電子デバイスが設置されるが、絶縁基板1が更に多層化されていることで、これらの電子デバイスの結線経路を自由に設計し易くなり、回路設計の自由度を高めることができる。また、寄生インダクタLsを低減させるための電流経路についても、自由に設計し易くなる。
なお、このように絶縁基板1を更に多層化した場合でも、突出導電体40が各絶縁板を貫通しているので、放熱経路を確保できる。そのため、放熱性の低下を抑制することができる。従って、絶縁基板1を用いた電力変換装置100の信頼性を向上させることができる。
(実施の形態3)
以下に図15~図18を用いて、実施の形態3における絶縁基板1および電力変換装置100について説明する。なお、以下の説明では、実施の形態1との相違点について主に説明し、実施の形態1と重複する点についての説明を省略する。
以下に図15~図18を用いて、実施の形態3における絶縁基板1および電力変換装置100について説明する。なお、以下の説明では、実施の形態1との相違点について主に説明し、実施の形態1と重複する点についての説明を省略する。
実施の形態1では、絶縁基板1を多層絶縁基板構造とした場合に、未接続導電体30に突出導電体40を接続させることで、放熱性の向上を図っていた。実施の形態3では、絶縁基板1を単層絶縁基板構造とした場合に、他の手段によって放熱性の向上を図っている。
図15は、実施の形態3における絶縁基板1のうち導電体3bの層を示す平面図である。図16は、図15に示されるA1-A1線に沿った断面図であり、図17は、図15に示されるB-B線に沿った断面図である。
図16に示されるように、実施の形態3における複数の導電体3a、未接続導電体30、絶縁板2aおよび接続導電体4aについては、実施の形態1と同様である。しかし、実施の形態3では、絶縁板2bが形成されておらず、未接続導電体30に接続させるための突出導電体40も形成されていない。
また、図15および図17に示されるように、実施の形態3では、複数の導電体3bが形成され、複数の導電体3bには、他の導電体3bと電気的に絶縁された未接続導電体31が含まれる。未接続導電体31は、他の導電体3bおよび接続導電体4aと電気的に絶縁されている。なお、ここでは、絶縁基板1の4隅に、それぞれ未接続導電体31が設けられているが、未接続導電体31の数および位置は、適宜変更可能である。
複数の未接続導電体31には、絶縁板2aの裏面BS1側において他の導電体3bよりも突出するように、それぞれ放熱導電体5が接続されている。すなわち、未接続導電体31以外の導電体3bには、放熱導電体5が接続されていない。言い換えれば、未接続導電体31および放熱導電体5の合計厚さは、未接続導電体31以外の導電体3bの厚さよりも厚い。
このように、実施の形態3では、未接続導電体31以外の導電体3bが電流経路となり、未接続導電体31および放熱導電体5が、電流経路から絶縁された放熱経路を構成している。
なお、未接続導電体31は複数の導電体3aと電気的に絶縁されているので、未接続導電体31の上方に、複数の導電体3aを自由に配置させることができる。複数の導電体3aの配置面積を多くすることで、絶縁板2aの表面TS1側からの放熱性を高めることができる。また、複数の導電体3aのうち一部が電流経路に含まれていない場合、一部の導電体3aの下部に接続導電体4aを設け、その接続導電体4aを介して、一部の導電体3aと未接続導電体31とを接続させてもよい。このような方法によっても放熱性を高めることができる。
図18は、実施の形態3における絶縁基板1を用いた電力変換装置100を示している。放熱導電体5は、ベースプレート200を介してヒートシンク300に接続される。また、実施の形態3でも、絶縁基板1、複数の半導体チップCHPおよびボンディングワイヤBWは、保護部材400によって覆われている。
ここで、電流経路となる導電体3bと未接続導電体31との間、および、電流経路となる導電体3bとベースプレート200との間には、保護部材400が存在しているので、これらは電気的に絶縁されている。
図11および図12には、実施の形態3の効果が示されている。なお、図11および図12の横軸の「Heat area」は、実施の形態3では、平面視における放熱導電体5の面積(ここでは4つの放熱導電体5の合計面積)を示している。
図11および図12に示されるように、実施の形態3の電力変換装置100では、検討例2(図3)と比較して温度の上昇を抑制できている。一方で、実施の形態3の絶縁基板1は基本的に単層絶縁基板構造であるので、実施の形態3では、検討例2(図3)と比較して、寄生インダクタンスLsが高くなっているが、実施の形態3は、単層絶縁基板構造である検討例1(図1)と比較すると、同程度の寄生インダクタンスLsとなる。
すなわち、実施の形態3においても、寄生インダクタンスLsを低く保つと共に、放熱性を高めることができる絶縁基板1を提供でき、そのような絶縁基板1を用いることで、電力変換装置100の信頼性を向上させることができる。
(実施の形態4)
以下に図19~図22を用いて、実施の形態4における絶縁基板1および電力変換装置100について説明する。なお、以下の説明では、実施の形態3との相違点について主に説明し、実施の形態3と重複する点についての説明を省略する。
以下に図19~図22を用いて、実施の形態4における絶縁基板1および電力変換装置100について説明する。なお、以下の説明では、実施の形態3との相違点について主に説明し、実施の形態3と重複する点についての説明を省略する。
実施の形態4では、実施の形態3の絶縁基板1を基にして、実施の形態1で説明した突出導電体40が適用されている。
図19は、実施の形態4における絶縁基板1のうち導電体3bの層を示す平面図である。図20は、図19に示されるA1-A1線に沿った断面図であり、図21は、図19に示されるB-B線に沿った断面図である。
図19~図21に示されるように、絶縁板2aには、絶縁板2aの内部に埋め込まれ、且つ、絶縁板2aの裏面BS1から突出するように、突出導電体40が形成されている。突出導電体40は、未接続導電体30に電気的に接続され、導電体3b、未接続導電体31および放熱導電体5と電気的に絶縁されている。なお、実施の形態4においても、図7のような複数の突出導電体40を適用できる。
図22は、実施の形態4における絶縁基板1を用いた電力変換装置100を示している。放熱導電体5は、ベースプレート200を介してヒートシンク300に接続される。また、実施の形態4でも、絶縁基板1、複数の半導体チップCHPおよびボンディングワイヤBWは、保護部材400によって覆われている。
ここで、突出導電体40と電流経路となる導電体3bとの間、および、突出導電体40とベースプレート200との間には、保護部材400が存在しているので、これらは電気的に絶縁されている。なお、実施の形態4における突出導電体40は、導電体3bと同程度にベースプレート200側へ突出しているが、突出導電体40は、ベースプレート200に接触しない程度に突出していればよい。
このように、実施の形態4によれば、実施の形態3とほぼ同様の効果を得られると共に、突出導電体40の存在によって放熱性を更に向上させることができる。従って、電力変換装置100の信頼性を更に向上させることができる。
(変形例)
以下に図23および図24を用いて、実施の形態1~4の変形例における電力変換装置100について説明する。
以下に図23および図24を用いて、実施の形態1~4の変形例における電力変換装置100について説明する。
実施の形態1~4における電力変換装置100は、半導体チップCHPの裏面のみに絶縁基板1が実装されていたが、半導体チップCHPの表面にも絶縁基板1が実装されていてもよい。
図23に示されるように、一方の絶縁基板1と他方の絶縁基板1とは、互いの複数の導電体3aが向き合うように配置されている。複数の半導体チップCHPの各々の裏面は、一方の絶縁基板1の複数の導電体3a上に設置され、複数の半導体チップCHPの各々の表面は、他方の絶縁基板1の複数の導電体3a上に設置されている。ここで、複数の半導体チップCHPのうち少なくとも1つは、一方の絶縁基板1の未接続導電体30上、および、他方の絶縁基板1の未接続導電体30上に設けられる。
一方の絶縁基板1の放熱導電体5、および、他方の絶縁基板1の放熱導電体5は、それぞれ、ベースプレート200を介してヒートシンク300に接続されている。2組の絶縁基板1および複数の半導体チップCHPは、保護部材400によって覆われている。
このように、2組の絶縁基板1によって半導体チップCHPの両面を挟み込む構造においても、寄生インダクタンスLsの低減を図れる。また、半導体チップCHPの両面からの放熱が可能となるので、放熱性を更に向上させることができる。従って、電力変換装置100の信頼性を向上させることができる。
また、2組の絶縁基板1は、互いに同じ構造でなくてもよい。例えば、図24に示されるように、一方の絶縁基板1に実施の形態1の構造を適用し、他方の絶縁基板1に実施の形態4の構造を適用してもよい。このように、2組の絶縁基板1の組み合わせは、実施の形態1~4の構造から適宜選択できる。
また、2組の絶縁基板1を用いた電力変換装置100では、半導体チップCHPの両面からの放熱が可能となるので、その放熱量が十分である場合には、ベースプレート200およびヒートシンク300は、必ずしも設けられていなくてもよい。
以上、本発明を上記実施の形態に基づいて具体的に説明したが、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
1 絶縁基板
2a~2c 絶縁板
3a~3d 導電体
4a~4c 接続導電体
5 放熱導電体
30、31 未接続導電体
40 突出導電体
41 絶縁層
100 電力変換装置
200 ベースプレート
300 ヒートシンク
400 保護部材
BS1~BS3 裏面
BW ボンディングワイヤ
CHP 半導体チップ
TS1~TS3 表面
2a~2c 絶縁板
3a~3d 導電体
4a~4c 接続導電体
5 放熱導電体
30、31 未接続導電体
40 突出導電体
41 絶縁層
100 電力変換装置
200 ベースプレート
300 ヒートシンク
400 保護部材
BS1~BS3 裏面
BW ボンディングワイヤ
CHP 半導体チップ
TS1~TS3 表面
Claims (15)
- 表面および裏面を有する第1絶縁板と、
前記第1絶縁板の裏面側に形成され、且つ、表面および裏面を有する第2絶縁板と、
前記第1絶縁板の表面に形成された複数の第1導電体と、
前記第1絶縁板の裏面と前記第2絶縁板の表面との間に形成された第2導電体と、
前記第2絶縁板の裏面に形成され、且つ、前記第2導電体と電気的に絶縁された放熱導電体と、
前記複数の第1導電体の一部および前記第2導電体を電気的に接続させるように、前記第1絶縁板の内部に形成された複数の第1接続導電体と、
を備え、
前記複数の第1導電体は、前記複数の第1接続導電体を介して前記第2導電体に電気的に接続されていない第1未接続導電体を含み、
前記第1絶縁板には、前記第1絶縁板の内部に埋め込まれ、且つ、前記第1絶縁板の裏面から突出するように、突出導電体が形成され、
前記突出導電体は、前記第1未接続導電体に電気的に接続され、且つ、前記第2導電体および前記放熱導電体と電気的に絶縁されている、絶縁基板。 - 請求項1に記載の絶縁基板において、
前記第1絶縁板には、複数の前記突出導電体が形成され、
前記複数の前記突出導電体は、それぞれ、前記第1未接続導電体に電気的に接続され、且つ、前記第2導電体および前記放熱導電体と電気的に絶縁されている、絶縁基板。 - 請求項1に記載の絶縁基板において、
前記第2絶縁板と前記放熱導電体との間に形成され、且つ、表面および裏面を有する第3絶縁板と、
前記第2絶縁板の裏面と前記第3絶縁板の表面との間に形成された第3導電体と、
前記第2導電体と前記第3導電体とを電気的に接続させるように、前記第2絶縁板の内部に形成された複数の第2接続導電体と、
を更に備え、
前記突出導電体は、前記第2絶縁板を貫通し、前記第2絶縁板の裏面から突出し、且つ、前記第3導電体および前記第2接続導電体と電気的に絶縁され、
前記第2絶縁板から前記放熱導電体に渡って、前記第3絶縁板、前記第3導電体、前記複数の第2接続導電体および前記突出導電体を含む構造体が、1回以上繰り返し形成されている、絶縁基板。 - 請求項1に記載の絶縁基板を用いた電力変換装置であって、
表面および裏面を有する複数の半導体チップと、
前記放熱導電体にベースプレートを介して接続されたヒートシンクと、
を備え、
前記複数の半導体チップの各々の裏面は、前記複数の第1導電体上に設置され、
前記複数の半導体チップのうち少なくとも1つは、前記第1未接続導電体上に設けられている、電力変換装置。 - 請求項1に記載の絶縁基板を用いた電力変換装置であって、
表面および裏面を有する複数の半導体チップと、
2組の前記絶縁基板と、
を備え、
一方の前記絶縁基板と他方の前記絶縁基板とは、互いの前記複数の第1導電体が向き合うように配置され、
前記複数の半導体チップの各々の裏面は、前記一方の前記絶縁基板の前記複数の第1導電体上に設置され、
前記複数の半導体チップの各々の表面は、前記他方の前記絶縁基板の前記複数の第1導電体上に設置され、
前記複数の半導体チップのうち少なくとも1つは、前記一方の前記絶縁基板の前記第1未接続導電体上、および、前記他方の前記絶縁基板の前記第1未接続導電体上に設けられている、電力変換装置。 - 請求項5に記載の電力変換装置において、
前記一方の前記絶縁基板の前記放熱導電体、および、前記他方の前記絶縁基板の前記放熱導電体には、それぞれ、ベースプレートを介してヒートシンクが接続されている、電力変換装置。 - 請求項4に記載の電力変換装置において、
前記複数の半導体チップは、化合物半導体基板と、前記化合物半導体基板に形成されたトランジスタとを含む、電力変換装置。 - 表面および裏面を有する第1絶縁板と、
前記第1絶縁板の表面に形成された複数の第1導電体と、
前記第1絶縁板の裏面に形成された複数の第2導電体と、
前記複数の第1導電体の一部および前記複数の第2導電体の一部を電気的に接続させるように、前記第1絶縁板の内部に形成された複数の第1接続導電体と、
を備え、
前記複数の第2導電体は、他の前記第2導電体と電気的に絶縁された第2未接続導電体を含み、
前記第2未接続導電体には、前記第1絶縁板の裏面側において前記他の前記第2導電体よりも突出するように、放熱導電体が接続されている、絶縁基板。 - 請求項8に記載の絶縁基板において、
前記複数の第2導電体は、複数の前記第2未接続導電体を含み、
前記複数の前記第2未接続導電体の各々には、前記放熱導電体が接続されている、絶縁基板。 - 請求項8に記載の絶縁基板において、
前記複数の第1導電体は、前記複数の第1接続導電体を介して前記複数の第2導電体に電気的に接続されていない第1未接続導電体を含み、
前記第1絶縁板には、前記第1絶縁板の内部に埋め込まれ、且つ、前記第1絶縁板の裏面から突出するように、突出導電体が形成され、
前記突出導電体は、前記第1未接続導電体に電気的に接続され、且つ、前記複数の第2導電体、前記第2未接続導電体および前記放熱導電体と電気的に絶縁されている、絶縁基板。 - 請求項10に記載の絶縁基板において、
前記第1絶縁板には、複数の前記突出導電体が形成され、
前記複数の前記突出導電体は、それぞれ、前記第1未接続導電体に電気的に接続され、且つ、前記複数の第2導電体および前記放熱導電体と電気的に絶縁されている、絶縁基板。 - 請求項8に記載の絶縁基板を用いた電力変換装置であって、
表面および裏面を有する複数の半導体チップと、
前記放熱導電体にベースプレートを介して接続されたヒートシンクと、
を備え、
前記複数の半導体チップの各々の裏面は、前記複数の第1導電体上に設置されている、電力変換装置。 - 請求項8に記載の絶縁基板を用いた電力変換装置であって、
表面および裏面を有する複数の半導体チップと、
2組の前記絶縁基板と、
を備え、
一方の前記絶縁基板と他方の前記絶縁基板とは、互いの前記複数の第1導電体が向き合うように配置され、
前記複数の半導体チップの各々の裏面は、前記一方の前記絶縁基板の前記複数の第1導電体上に設置され、
前記複数の半導体チップの各々の表面は、前記他方の前記絶縁基板の前記複数の第1導電体上に設置されている、電力変換装置。 - 請求項13に記載の電力変換装置において、
前記一方の前記絶縁基板の前記放熱導電体、および、前記他方の前記絶縁基板の前記放熱導電体には、それぞれ、ベースプレートを介してヒートシンクが接続されている、電力変換装置。 - 請求項12に記載の電力変換装置において、
前記複数の半導体チップは、化合物半導体基板と、前記化合物半導体基板に形成されたトランジスタとを含む、電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP21900266.4A EP4258337A1 (en) | 2020-12-03 | 2021-09-01 | Insulated board and power converter |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-200810 | 2020-12-03 | ||
JP2020200810A JP2022088783A (ja) | 2020-12-03 | 2020-12-03 | 絶縁基板および電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022118510A1 true WO2022118510A1 (ja) | 2022-06-09 |
Family
ID=81852691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2021/032188 WO2022118510A1 (ja) | 2020-12-03 | 2021-09-01 | 絶縁基板および電力変換装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4258337A1 (ja) |
JP (1) | JP2022088783A (ja) |
WO (1) | WO2022118510A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013008940A (ja) * | 2011-05-26 | 2013-01-10 | Napura:Kk | 電子機器用基板及び電子機器 |
WO2014175062A1 (ja) * | 2013-04-24 | 2014-10-30 | 富士電機株式会社 | パワー半導体モジュールおよびその製造方法、電力変換器 |
WO2015049944A1 (ja) * | 2013-10-03 | 2015-04-09 | 富士電機株式会社 | 半導体モジュール |
JP2015185630A (ja) * | 2014-03-24 | 2015-10-22 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
JP2019046899A (ja) * | 2017-08-31 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 電子装置 |
-
2020
- 2020-12-03 JP JP2020200810A patent/JP2022088783A/ja active Pending
-
2021
- 2021-09-01 EP EP21900266.4A patent/EP4258337A1/en active Pending
- 2021-09-01 WO PCT/JP2021/032188 patent/WO2022118510A1/ja unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013008940A (ja) * | 2011-05-26 | 2013-01-10 | Napura:Kk | 電子機器用基板及び電子機器 |
WO2014175062A1 (ja) * | 2013-04-24 | 2014-10-30 | 富士電機株式会社 | パワー半導体モジュールおよびその製造方法、電力変換器 |
WO2015049944A1 (ja) * | 2013-10-03 | 2015-04-09 | 富士電機株式会社 | 半導体モジュール |
JP2015185630A (ja) * | 2014-03-24 | 2015-10-22 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
JP2019046899A (ja) * | 2017-08-31 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
EP4258337A1 (en) | 2023-10-11 |
JP2022088783A (ja) | 2022-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10638633B2 (en) | Power module, power converter and manufacturing method of power module | |
US7786486B2 (en) | Double-sided package for power module | |
JP2007234690A (ja) | パワー半導体モジュール | |
JP2019067949A (ja) | 半導体装置 | |
US10325895B2 (en) | Semiconductor module | |
US20130328200A1 (en) | Direct bonded copper substrate and power semiconductor module | |
CN109417062B (zh) | 带有堆叠功率电子组件的冷却电子封装 | |
US10892205B2 (en) | Package structure and power module using same | |
JP2007012831A (ja) | パワー半導体装置 | |
JPWO2012026418A1 (ja) | 半導体装置 | |
JP5182274B2 (ja) | パワー半導体装置 | |
JP4146888B2 (ja) | 半導体モジュールと半導体モジュールの製造方法 | |
KR101946467B1 (ko) | 반도체 장치의 방열구조 | |
WO2012081434A1 (ja) | 半導体装置 | |
US11081412B2 (en) | Semiconductor device | |
JP2019134018A (ja) | 半導体装置 | |
WO2022118510A1 (ja) | 絶縁基板および電力変換装置 | |
US20140001611A1 (en) | Semiconductor package | |
JP2011192762A (ja) | パワーモジュール | |
JP7156155B2 (ja) | 半導体モジュール | |
JP2009064904A (ja) | 銅回路基板およびこれを用いた半導体モジュール装置 | |
JP2020141023A (ja) | 半導体装置 | |
JP7306294B2 (ja) | 半導体モジュール | |
JP7294403B2 (ja) | 半導体装置 | |
US11343943B1 (en) | Heat dissipation for power switches |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21900266 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2021900266 Country of ref document: EP Effective date: 20230703 |