JP2015185630A - ハーフブリッジパワー半導体モジュール及びその製造方法 - Google Patents
ハーフブリッジパワー半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2015185630A JP2015185630A JP2014059550A JP2014059550A JP2015185630A JP 2015185630 A JP2015185630 A JP 2015185630A JP 2014059550 A JP2014059550 A JP 2014059550A JP 2014059550 A JP2014059550 A JP 2014059550A JP 2015185630 A JP2015185630 A JP 2015185630A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- bridge
- semiconductor device
- wiring conductor
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
【解決手段】モジュール1は、絶縁基板15と、パワー半導体装置13HTと、パワー半導体装置13LTと、ブリッジ端子14Bと、ハイサイド端子14Hと、ローサイド端子14Lとを備える。ブリッジ端子は、パワー半導体装置13HT、13LTとの間で裏面ブリッジ配線導体17Bに接続している。ハイサイド端子は、パワー半導体装置とブリッジ端子との間の位置で第1表面配線導体12Hにオーミック接続され、ローサイド端子は、ローサイドパワー半導体装置とブリッジ端子との間に位置でパワー半導体装置13LTの表面電極にオーミック接続されている。パワー半導体装置13HTの表面電極及び第2表面配線導体12B2は、裏面ブリッジ配線導体17Bに接続されている。
【選択図】図1
Description
[ハーフブリッジパワー半導体モジュール1の構造]
図1(a)及び図1(b)を参照して、第1実施形態に係わるハーフブリッジパワー半導体モジュール1の構造を説明する。図1(a)は正面図であり、図1(b)は正面図のA−A’切断面に沿った断面図である。図1(b)には、ハイサイドのパワー半導体装置(パワースイッチング素子)13HTがターンオンしているときの主電流(負荷電流)ILHの流れと、ローサイドのパワー半導体装置(パワースイッチング素子)13LTがターンオンしているときの主電流ILLの流れを破線(ILH、ILL)と矢印で示している。
次に、図2A及び図2Bを用いて、図1のハーフブリッジパワー半導体モジュール1の製造方法の一例を説明する。
図3を参照して、図1のハーフブリッジパワー半導体モジュール1に放熱部材25を追加した変形例を説明する。放熱部材25は、絶縁基板15の裏面に熱的に接触して、各パワー半導体装置(13HT、13LT)で発生したジュール熱を放熱する。放熱部材25は、裏面ブリッジ配線導体17Bの裏面に熱伝導性接着剤で接着された絶縁シート27と、絶縁シート27に熱伝導性接着剤で接着されたヒートシンク26或いは放熱板と、を備える。ヒートシンク26或いは放熱板が金属などの導電性材料で構成される場合には、ヒートシンク26或いは放熱板の伝熱面(上面)に、絶縁体からなる絶縁シート27が付設される。
次に、図13に示す比較例を参照して、図1のハーフブリッジパワー半導体モジュール1より得られる作用及び効果を説明する。
実施形態では、主電流の「近接逆平行通流」の効果を向上させることができる。つまり、モジュール内部の寄生インダクタンスLsを理想的なレベルまで低減し、以って、サージ電圧の発生を一層抑制することができる。
図1のハーフブリッジパワー半導体モジュール1は、スイッチング動作しているとき、裏面ブリッジ配線導体17Bが活線になっている。つまり、裏面ブリッジ配線導体17Bに、高電圧が印加されたり、大電流が流れたりする。このため、何かのシステムにハーフブリッジパワー半導体モジュール1を組み込む際に、ハーフブリッジパワー半導体モジュール1の裏面を不活線化することが望ましい。第2実施形態に係るハーフブリッジパワー半導体モジュール2は、この要求に応じた例である。
次に、図5を用いて、図4のハーフブリッジパワー半導体モジュール2の製造方法の一例を説明する。
図6を参照して、図4のハーフブリッジパワー半導体モジュール2に放熱部材としてヒートシンク26或いは放熱板を追加した変形例を説明する。ヒートシンク26は、ハーフブリッジパワー半導体モジュール2の裏面に熱的に接触して、各パワー半導体装置(13HT、13LT)で発生したジュール熱を放熱する。ヒートシンク26は、AlやCuからなり、金属板22の裏面に熱伝導性接着剤で接着されている。或いは、はんだで接合してもよい。はんだで接合する場合はその固相線温度が各端子(ブリッジ端子14B、ハイサイド端子14H、ローサイド端子14L、ゲート信号端子19HGと19LG、ソース信号端子19HSと19LS)の接合で使用するはんだの固相線温度より少なくとも20℃低いはんだを使用する。放熱系の取付工程を短縮するために、図2B(b)の第4工程4において、同じはんだを使って各種端子(14B、14H、14L、19HS、19HG、19LG、19LS)とヒートシンク26を同時に接合してもよい。
図4に示すように、ハーフブリッジパワー半導体モジュール2の活線領域2Aは、ハーフブリッジパワー半導体モジュール1と同じ構成である。よって、前記した第1実施形態による作用効果は全て奏することができる。
第1及び第2の実施形態では、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTがともにスイッチング素子、すなわち、MOSFETやJFETなどのトランジスタである場合を示した。しかし、ハイサイドパワー半導体装置またはローサイドパワー半導体装置の一方がダイオードであり、他方がトランジスタであっても、寄生インダクタンスLsの低減と、その結果として、トランジスタのターンオンで発生するサージ電圧の低減に極めて有効である。第3実施形態では、降圧チョッパーや昇圧チョッパーと呼ばれるDC−DC変換器に広く用いられている、一方がダイオードであり、他方がトランジスタであるブリッジパワー回路について説明する。
ハーフブリッジパワー半導体モジュールの属性または用途によっては、ハイサイドまたは/及びローサイドのパワー半導体装置(スイッチ)に対して、高速還流パワーダイオードFWD(ショットキーダイオードまたは高速pnダイオード)を逆並列に接続させる場合がある。これに該当するのは、たとえば、IGBTのようにパワー半導体装置(スイッチ)を逆導通させることが原理的に困難な場合、パワー半導体装置(スイッチ)に逆導通型ダイオードが内蔵されていない場合、パワー半導体装置(スイッチ)に内蔵されている逆導通型ダイオードでは電流が取れない(または逆導通させたくない)場合、などである。第4実施形態において、ハイサイドパワー半導体装置とローサイドパワー半導体装置の両方が、互いに並列に接続されたパワースイッチング素子(13HT、13LT)と高速還流パワーダイオード(13HD、13LD)との対からなる。
第5実施形態では、複数の基板前駆体を組み合わせて絶縁基板を形成する実施例について説明する。なお、第5実施形態の絶縁基板33は、前記した他の絶縁基板(15、30、31)に対して代替可能である。ここでは、第2実施形態に適用した場合を例にとり、第5実施形態の概念を説明する。
図1、図4、図7,図8、図10で描いたように、ハイサイド端子14Hとブリッジ端子14Bとの間、及び、ブリッジ端子14Bとローサイド端子14Lとの間で、逆平行通流状態を実現していている。しかしながら、表面配線導体や裏面ブリッジ配線導体などの他の電流流路区間に比べると、少なからぬ間隙が開いていて「近接」とは言い難い。これが寄生インダクタンスを低減する効果を減じる作用をしている。言い換えると、この端子間の間隙が縮小することができれば、寄生インダクタンスLsをさらに低減することができる。第6実施形態は、この目的を達成するためになされた改良技術に関する。第6実施形態は、第1〜第5の実施形態のすべてに共通して適用可能である。ここでは、第4の実施の形態に適用した場合を例にとり、第6実施形態を説明する。
13HT ハイサイドパワー半導体装置(スイッチ)
13HD ハイサイドパワー半導体装置(ダイオードFWD)
13LT ローサイドパワー半導体装置(スイッチ)
13LD ハイサイドパワー半導体装置(ダイオードFWD)
12H、12L、12B1、12B2、12B3、12HG、12HS、12LG、12LS 表面配線導体
14H、14H’ ハイサイド端子
14L、14L’ ローサイド端子
14B ブリッジ端子
15、30、31、33 絶縁基板
16、16H、16L、21 絶縁板
17B 裏面ブリッジ配線導体
18BT ボンディングワイヤー(第1接続部)
20B2 接続導体(第2接続部)
22 金属板
ILH、ILH’、ILL、ILL’ 主電流の流路
Claims (12)
- 絶縁板と、前記絶縁板の表面に配置された複数の表面配線導体と、前記絶縁板の裏面に配置された裏面ブリッジ配線導体と、を備えた絶縁基板と、
前記複数の表面配線導体の中から選ばれた第1表面配線導体の上にその裏面電極がオーミック接続されたハイサイドパワー半導体装置と、
前記複数の表面配線導体の中から選ばれた第2表面配線導体の上にその裏面電極がオーミック接続されたローサイドパワー半導体装置と、
前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記裏面ブリッジ配線導体に接続され、前記絶縁基板の表面上方に向かって延びるブリッジ端子と、
前記ハイサイドパワー半導体装置と前記ブリッジ端子との間の位置において、前記第1表面配線導体にオーミック接続され、前記絶縁基板の表面上方に向かって延びるハイサイド端子と、
前記ローサイドパワー半導体装置と前記ブリッジ端子との間に位置において、前記ローサイドパワー半導体装置の表面電極にオーミック接続され、前記絶縁基板の表面上方に向かって延びるローサイド端子と、
前記ハイサイドパワー半導体装置から見て前記ハイサイド端子への方位とは反対の方位に向かって設けられ、前記ハイサイドパワー半導体装置の表面電極と前記裏面ブリッジ配線導体との間をオーミック接続する第1接続部と、
前記ローサイドパワー半導体装置から見て前記ローサイド端子への方位とは反対の方位に設けられた、前記第2表面配線導体と前記裏面ブリッジ配線導体とをオーミック接続する第2接続部と、
を備えることを特徴とするハーフブリッジパワー半導体モジュール。 - 前記ハイサイドパワー半導体装置を介して前記ハイサイド端子と前記ブリッジ端子との間に流れる主電流の向き、及び前記ローサイドパワー半導体装置を介して前記ローサイド端子と前記ブリッジ端子との間に流れる主電流の向きは、前記絶縁板を挟んで逆向きであることを特徴とする請求項1に記載のハーフブリッジパワー半導体モジュール。
- 前記ハイサイドパワー半導体装置及び前記ローサイドパワー半導体装置は、排他的にターンオンするように制御されることを特徴とする請求項1に記載のハーフブリッジパワー半導体モジュール。
- 排他的にターンオンしたパワー半導体装置が接続されたハイサイド端子またはローサイド端子とブリッジ端子との間に流れる主電流の向きは、前記絶縁基板の絶縁板を挟んで逆向きであることを特徴とする請求項3に記載のハーフブリッジパワー半導体モジュール。
- 前記ハイサイドパワー半導体装置とローサイドパワー半導体装置のいずれか一方がパワースイッチング素子であり、他方がパワーダイオードであることを特徴とする請求項1または2に記載のハーフブリッジパワー半導体モジュール。
- 前記ハイサイドパワー半導体装置とローサイドパワー半導体装置のいずれか一方あるいは両方が、互いに並列に接続されたパワースイッチング素子と高速還流パワーダイオードとの対からなることを特徴とする請求項1または2に記載のハーフブリッジパワー半導体モジュール。
- 前記ハイサイドパワー半導体装置とローサイドパワー半導体装置の一方がターンオフしたときに、他方の高速還流パワーダイオードまたはパワースイッチング素子に内蔵されたダイオードを介して流れる帰還電流の向きは、前記絶縁板を挟んで逆向きであること特徴とする請求項5または6に記載のハーフブリッジパワー半導体モジュール。
- 前記絶縁基板は、
前記裏面ブリッジ配線導体の裏面に配置された第2絶縁板と、
前記第2絶縁板の裏面に配置された金属板と、
を更に備えることを特徴とする請求項1〜7のいずれか一項に記載のハーフブリッジパワー半導体モジュール。 - 前記絶縁基板は、
ベース絶縁板と、前記ベース絶縁板の表面に貼付された前記裏面ブリッジ配線導体とを備えるベース基板前駆体と、
前記ベース絶縁板の1/2以下の面積を有するハイサイド絶縁板と、前記ハイサイド絶縁板の表面に貼付された前記第1表面配線導体と、前記ハイサイド絶縁板の裏面に貼付された第1裏面配線導体と、を備えるハイサイド基板前駆体と、
前記ベース絶縁板の1/2以下の面積を有するローサイド絶縁板と、前記ローサイド絶縁板の表面に貼付された前記第2表面配線導体と、前記ローサイド絶縁板の裏面に貼付された第2裏面配線導体と、を備えるローサイド基板前駆体とにより構成され、
前記第1裏面配線導体及び前記第2裏面配線導体は、前記裏面ブリッジ配線導体に接合され、
前記ブリッジ端子は、前記ハイサイド絶縁板と前記ローサイド絶縁板との間から表出する前記裏面ブリッジ配線導体にオーミック接続している
ことを特徴とする請求項1〜7のいずれか一項に記載のハーフブリッジパワー半導体モジュール。 - 前記ハイサイド端子と前記ブリッジ端子及び前記ローサイド端子と前記ブリッジ端子は、絶縁シートをそれぞれ挟持していることを特徴とする請求項1〜9のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
- 絶縁板と、前記絶縁板の表面に配置された複数の表面配線導体と、前記絶縁板の裏面に配置された板状の裏面ブリッジ配線導体と、を備えた絶縁基板と、
前記複数の表面配線導体の中から選ばれた第1表面配線導体の上にその裏面電極がオーミック接続されたハイサイドパワー半導体装置と、
前記複数の表面配線導体の中から選ばれた第2表面配線導体の上にその裏面電極がオーミック接続されたローサイドパワー半導体装置と、
前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記裏面ブリッジ配線導体に接続され、前記絶縁基板の表面上方に向かって延びるブリッジ端子と、
前記ハイサイドパワー半導体装置と前記ブリッジ端子との間の位置において、前記第1表面配線導体にオーミック接続され、前記絶縁基板の表面上方に向かって延びるハイサイド端子と、
前記ローサイドパワー半導体装置と前記ブリッジ端子との間に位置において、前記ローサイドパワー半導体装置の表面電極にオーミック接続され、前記絶縁基板の表面上方に向かって延びるローサイド端子と、
前記ハイサイドパワー半導体装置から見て前記ハイサイド端子への方位とは反対の方位に向かって設けられ、前記ハイサイドパワー半導体装置の表面電極と前記裏面ブリッジ配線導体との間をオーミック接続する第1接続部と、
前記ローサイドパワー半導体装置から見て前記ローサイド端子への方位とは反対の方位に設けられた、前記第2表面配線導体と前記裏面ブリッジ配線導体とをオーミック接続する第2接続部と、
を備えるハーフブリッジパワー半導体モジュールの製造方法であって、
前記絶縁基板を用意し、
前記第1表面配線導体及び第2表面配線導体の上に、ハイサイドパワー半導体装置及びローサイドパワー半導体装置をそれぞれ接着し、
パワー半導体装置の表面電極と前記絶縁基板の他の表面配線導体もしくは前記裏面ブリッジ配線導体との間をボンディングワイヤーで結線し、
前記ハイサイドパワー半導体装置の表面電極と前記裏面ブリッジ配線導体との間を第1接続部で結線し、
前記第2表面配線導体と前記裏面ブリッジ配線導体とを第2接続部で結線し、
前記第1接続部及び第2接続部で結線した後に、前記ブリッジ端子、前記ハイサイド端子、及び前記ローサイド端子を接合する
ことを特徴とするハーフブリッジパワー半導体モジュールの製造方法。 - 前記絶縁基板を用意することには、
ベース絶縁板と、前記ベース絶縁板の表面に貼付された前記裏面ブリッジ配線導体とを備えるベース基板前駆体と、
前記ベース絶縁板の1/2以下の面積を有するハイサイド絶縁板と、ハイサイド絶縁板の表面に貼付された前記第1表面配線導体と、ハイサイド絶縁板の裏面に貼付された第1裏面配線導体と、を備えるハイサイド基板前駆体と、
前記ベース絶縁板の1/2以下の面積を有するローサイド絶縁板と、ローサイド絶縁板の表面に貼付された前記第2表面配線導体と、ローサイド絶縁板の裏面に貼付された第2裏面配線導体と、を備えるローサイド基板前駆体と、を用意し、
前記第1裏面配線導体及び前記第2裏面配線導体を、前記裏面ブリッジ配線導体に接合することが含まれ、
前記ブリッジ端子を接合することは、前記ブリッジ端子を、ハイサイド絶縁板とローサイド絶縁板との間から表出する前記裏面ブリッジ配線導体に接合することである、
ことを特徴とする請求項11に記載のハーフブリッジパワー半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014059550A JP6331543B2 (ja) | 2014-03-24 | 2014-03-24 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014059550A JP6331543B2 (ja) | 2014-03-24 | 2014-03-24 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015185630A true JP2015185630A (ja) | 2015-10-22 |
JP6331543B2 JP6331543B2 (ja) | 2018-05-30 |
Family
ID=54351864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014059550A Active JP6331543B2 (ja) | 2014-03-24 | 2014-03-24 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6331543B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036653A (ja) * | 2017-08-17 | 2019-03-07 | 富士電機株式会社 | 半導体装置の製造方法及びはんだ付け補助治具 |
WO2019221242A1 (ja) * | 2018-05-17 | 2019-11-21 | 京セラ株式会社 | パワー半導体モジュール |
JP6827595B1 (ja) * | 2020-01-07 | 2021-02-10 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
WO2022118510A1 (ja) * | 2020-12-03 | 2022-06-09 | 株式会社日立製作所 | 絶縁基板および電力変換装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194344A (ja) * | 1988-01-28 | 1989-08-04 | Fuji Electric Co Ltd | パワートランジスタの並列接続方法 |
JPH0397257A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 大電力半導体装置 |
JP2011097053A (ja) * | 2009-10-30 | 2011-05-12 | General Electric Co <Ge> | インダクタンスを低減した電力モジュール組立体 |
JP2013033812A (ja) * | 2011-08-01 | 2013-02-14 | Fuji Electric Co Ltd | パワー半導体モジュール |
JP2013219290A (ja) * | 2012-04-12 | 2013-10-24 | Panasonic Corp | 半導体装置 |
-
2014
- 2014-03-24 JP JP2014059550A patent/JP6331543B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194344A (ja) * | 1988-01-28 | 1989-08-04 | Fuji Electric Co Ltd | パワートランジスタの並列接続方法 |
JPH0397257A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 大電力半導体装置 |
JP2011097053A (ja) * | 2009-10-30 | 2011-05-12 | General Electric Co <Ge> | インダクタンスを低減した電力モジュール組立体 |
JP2013033812A (ja) * | 2011-08-01 | 2013-02-14 | Fuji Electric Co Ltd | パワー半導体モジュール |
JP2013219290A (ja) * | 2012-04-12 | 2013-10-24 | Panasonic Corp | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036653A (ja) * | 2017-08-17 | 2019-03-07 | 富士電機株式会社 | 半導体装置の製造方法及びはんだ付け補助治具 |
JP7013717B2 (ja) | 2017-08-17 | 2022-02-01 | 富士電機株式会社 | 半導体装置の製造方法及びはんだ付け補助治具 |
WO2019221242A1 (ja) * | 2018-05-17 | 2019-11-21 | 京セラ株式会社 | パワー半導体モジュール |
JPWO2019221242A1 (ja) * | 2018-05-17 | 2021-05-27 | 京セラ株式会社 | パワー半導体モジュール |
JP6827595B1 (ja) * | 2020-01-07 | 2021-02-10 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
WO2021140572A1 (ja) * | 2020-01-07 | 2021-07-15 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
WO2022118510A1 (ja) * | 2020-12-03 | 2022-06-09 | 株式会社日立製作所 | 絶縁基板および電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6331543B2 (ja) | 2018-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6245365B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
JP6288301B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
US11063025B2 (en) | Semiconductor module and power conversion device | |
JP5841500B2 (ja) | スタック型ハーフブリッジ電力モジュール | |
JP6520437B2 (ja) | 半導体装置 | |
JP6603676B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
JP2015126342A (ja) | パワー回路およびパワーモジュール | |
JP6096614B2 (ja) | パワー半導体モジュールおよびそれを用いた電力変換装置 | |
JPWO2011145219A1 (ja) | パワー半導体モジュール | |
JP2007234690A (ja) | パワー半導体モジュール | |
JP6604926B2 (ja) | 半導体モジュール | |
US10535577B2 (en) | Semiconductor device | |
JP2015135895A (ja) | 半導体モジュール | |
JP2022062235A (ja) | パワー・デバイス用のパッケージ構造 | |
WO2015005181A1 (ja) | 電力変換部品 | |
JP6331543B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
CN113875006A (zh) | 三电平功率模块 | |
JP5566354B2 (ja) | 電力用半導体スイッチおよび電力変換装置 | |
JP2021093531A (ja) | 半導体デバイスモジュール及び組立方法 | |
EP3376538B1 (en) | Semiconductor arrangement with controllable semiconductor elements | |
US20230378145A1 (en) | Flip-Chip Packaged Power Transistor Module Having Built-in Gate Driver | |
CN112447614A (zh) | 功率器件封装结构 | |
JP2010251556A (ja) | 半導体装置及び放熱体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180416 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6331543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |