JP2015185630A - ハーフブリッジパワー半導体モジュール及びその製造方法 - Google Patents

ハーフブリッジパワー半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2015185630A
JP2015185630A JP2014059550A JP2014059550A JP2015185630A JP 2015185630 A JP2015185630 A JP 2015185630A JP 2014059550 A JP2014059550 A JP 2014059550A JP 2014059550 A JP2014059550 A JP 2014059550A JP 2015185630 A JP2015185630 A JP 2015185630A
Authority
JP
Japan
Prior art keywords
power semiconductor
bridge
semiconductor device
wiring conductor
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014059550A
Other languages
English (en)
Other versions
JP6331543B2 (ja
Inventor
智 谷本
Satoshi Tanimoto
谷本  智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2014059550A priority Critical patent/JP6331543B2/ja
Publication of JP2015185630A publication Critical patent/JP2015185630A/ja
Application granted granted Critical
Publication of JP6331543B2 publication Critical patent/JP6331543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

【課題】モジュール内部の寄生インダクタンスを低減する。
【解決手段】モジュール1は、絶縁基板15と、パワー半導体装置13HTと、パワー半導体装置13LTと、ブリッジ端子14Bと、ハイサイド端子14Hと、ローサイド端子14Lとを備える。ブリッジ端子は、パワー半導体装置13HT、13LTとの間で裏面ブリッジ配線導体17Bに接続している。ハイサイド端子は、パワー半導体装置とブリッジ端子との間の位置で第1表面配線導体12Hにオーミック接続され、ローサイド端子は、ローサイドパワー半導体装置とブリッジ端子との間に位置でパワー半導体装置13LTの表面電極にオーミック接続されている。パワー半導体装置13HTの表面電極及び第2表面配線導体12B2は、裏面ブリッジ配線導体17Bに接続されている。
【選択図】図1

Description

本発明は、内部の主電流経路に生じる寄生インダクタンスを顕著に低減できるハーフブリッジパワー半導体モジュール及びその製造方法に関する。
2つのパワー半導体装置チップを直列に接続して、その接続中点を出力端子にしたハーフブリッジ回路を、1パッケージ内に収納したパワーモジュールが広く知られている(特許文献1及び2参照)。特許文献1及び2では、近接させた往復配線に逆方向の電流を流すこと(「近接逆平行通流」という)により、配線の寄生インダクタンスを軽減する電磁気学的方法を、パワーモジュール内部の寄生インダクタンスLs低減に適用している。
特開2002−112559号 特開2002−373971号
しかしながら、特許文献1及び2のパワーモジュールの構造においては、主電流の近接逆平行通流が不完全になる区間が必然的に生じるため、寄生インダクタンスの低減が思うようにできない問題があった。
本発明は、上記課題に鑑みてなされたものであり、主電流の近接逆平行通流を改善することにより、モジュール内部の寄生インダクタンスを低減するハーフブリッジパワー半導体モジュール及びその製造方法を提供することを目的としている。
本発明の一態様に係わるハーフブリッジパワー半導体モジュールは、絶縁基板と、ハイサイドパワー半導体装置と、ローサイドパワー半導体装置と、ブリッジ端子と、ハイサイド端子と、ローサイド端子とを備える。絶縁基板は、絶縁板と、絶縁板の表裏面に配置された表面配線導体及び裏面ブリッジ配線導体とを備える。ハイサイドパワー半導体装置の裏面電極は、第1表面配線導体に接続され、ローサイドパワー半導体装置の裏面電極は、第2表面配線導体に接続されている。ブリッジ端子は、パワー半導体装置との間で裏面ブリッジ配線導体に接続している。ハイサイド端子は、ハイサイドパワー半導体装置とブリッジ端子との間の位置で第1表面配線導体にオーミック接続され、ローサイド端子は、ローサイドパワー半導体装置とブリッジ端子との間に位置でローサイドパワー半導体装置の表面電極にオーミック接続されている。ハイサイドパワー半導体装置の表面電極及び第2表面配線導体は裏面ブリッジ配線導体に接続されている。
本発明のハーフブリッジパワー半導体モジュール及びその製造方法によれば、主電流の近接逆平行通流を改善することにより、モジュール内部の寄生インダクタンスを低減することができる。
図1(a)は、第1実施形態に係わるハーフブリッジパワー半導体モジュール1の構造を示す平面図であり、図1(b)は、図1(a)のA−A’切断面に沿った断面図である。 図2A(a)は、図1のハーフブリッジパワー半導体モジュール1の製造方法に係わる第1工程を示す平面図であり、図2A(b)は、図1のハーフブリッジパワー半導体モジュール1の製造方法に係わる第2工程を示す平面図である。 図2B(a)は、図1のハーフブリッジパワー半導体モジュール1の製造方法に係わる第3工程を示す平面図であり、図2B(b)は、図1のハーフブリッジパワー半導体モジュール1の製造方法に係わる第4工程を示す平面図である。 図3は、図1のハーフブリッジパワー半導体モジュール1に放熱部材25を追加した変形例を示す断面図である。 図4(a)は、第2実施形態に係わるハーフブリッジパワー半導体モジュール2の構造を示す平面図であり、図4(b)は、図4(a)のA−A’切断面に沿った断面図である。 図5(a)は、図4のハーフブリッジパワー半導体モジュール2の製造方法に係わる第1工程を示す平面図であり、図5(b)は、図5(a)のA−A’切断面に沿った断面図である。 図6は、図4のハーフブリッジパワー半導体モジュール2に放熱部材26を追加した変形例を示す断面図である。 図7(a)は、第3実施形態に係わるハーフブリッジパワー半導体モジュール3の構造を示す平面図であり、図7(b)は、図7(a)のA−A’切断面に沿った断面図である。 図8(a)は、第4実施形態に係わるハーフブリッジパワー半導体モジュール4の構造を示す平面図であり、図8(b)は、図8(a)のB−B’切断面に沿った断面図である。 図9は、図8のハーフブリッジパワー半導体モジュール4における環流電流の流れを示す、図8(a)のB−B’切断面に沿った断面図である。 図10(a)は、第5実施形態に係わるハーフブリッジパワー半導体モジュール5の構造を示す平面図であり、図10(b)は、図10(a)のA−A’切断面に沿った断面図である。 図11Aは、図10のハーフブリッジパワー半導体モジュール5の製造方法に係わる第1工程を示す平面図であり、(a)及び(b)はハイサイド基板前駆体33Hを示し、(c)及び(d)はローサイド基板前駆体33Lを示し、(e)及び(f)はベース基板前駆体33Bを示す。 図11B(a)は、図10のハーフブリッジパワー半導体モジュール5の製造方法に係わる第2工程を示す平面図であり、図11B(b)は、図10のハーフブリッジパワー半導体モジュール5の製造方法に係わる第3工程を示す平面図である。 図11C(a)は、図10のハーフブリッジパワー半導体モジュール5の製造方法に係わる第4工程を示す平面図であり、図11C(b)は、図10のハーフブリッジパワー半導体モジュール5の製造方法に係わる第5工程を示す平面図である。 図12(a)は、第6実施形態に係わるハーフブリッジパワー半導体モジュール6の構造を示す平面図であり、図12(b)は、図12(a)のA−A’切断面に沿った断面図である。 図13は、比較例に係わるハーフブリッジパワーモジュール1000の構造を示す断面図である。
以下、本発明の実施形態を複数の図面に基づいて説明する。ただし、以下では、パワー半導体モジュールの構成を模式図(断面図、平面図等)で説明するが、これらの模式図では理解を容易にするために、厚さと平面寸法との関係や各層の厚さの比率等は誇張して描いていることを断っておく。同一部材には同一符号を付して再度の説明を省略する。
(第1実施形態)
[ハーフブリッジパワー半導体モジュール1の構造]
図1(a)及び図1(b)を参照して、第1実施形態に係わるハーフブリッジパワー半導体モジュール1の構造を説明する。図1(a)は正面図であり、図1(b)は正面図のA−A’切断面に沿った断面図である。図1(b)には、ハイサイドのパワー半導体装置(パワースイッチング素子)13HTがターンオンしているときの主電流(負荷電流)ILHの流れと、ローサイドのパワー半導体装置(パワースイッチング素子)13LTがターンオンしているときの主電流ILLの流れを破線(ILH、ILL)と矢印で示している。
ハーフブリッジパワー半導体モジュール1は、積層構造を有する絶縁基板15と、絶縁基板15の表面に、平面方向に互いに離間して配置されたハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTと、絶縁基板15の表面に接続され、表面上方に向かって延びるブリッジ端子14B、ハイサイド端子14H及びローサイド端子14Lと、ハイサイドパワー半導体装置13HTの表面電極と絶縁基板15との間をオーミック接続する複数のボンディングワイヤ18BT(第1接続部)と、ローサイドパワー半導体装置13LTの表面電極と絶縁基板15との間をオーミック接続する複数のボンディングワイヤ18LTと、を備える。
絶縁基板15は、絶縁板16と、絶縁板16の表面に配置された複数の表面配線導体(12H、12L、12B1、12B2、12B3、12HG、12HS、12LG、12LS)と、絶縁板16の裏面に配置された板状の裏面ブリッジ配線導体17Bとを備える。絶縁板16は、例えば、SiN、AlN、アルミナ等のセラミック板からなる。複数の表面配線導体(12H、12L、12B1、12B2、12B3、12HG、12HS、12LG、12LS)は、平板状の形状を有し、絶縁板16の表面に直接添付された、例えば、CuやAlなどの金属板片からなる。裏面ブリッジ配線導体17Bは、絶縁板16の裏面に直接添付された、例えば、CuやAlなどの金属板片からなる。裏面ブリッジ配線導体17Bは、絶縁基板15の略裏面全面を覆い、ブリッジ配線としての役割を担う。
絶縁基板15は、絶縁板16の開口窓に埋設されている接続導体(20B1、20B2、20B3)を更に備える。接続導体20B1は、絶縁板16の長手方向の一方側(図面の左側)に位置し、表面配線導体12B1と裏面ブリッジ配線導体17Bを電気的低抵抗で接続、つまり、オーミック接続(以後、単に「接続」と略する)している。接続導体20B2は、絶縁板16の長手方向の他方側(図面の「右側」)に位置し、表面配線導体12B2と裏面ブリッジ配線導体17Bを接続している。接続導体20B3は、絶縁板16の長手方向のほぼ中央に位置し、表面配線導体12B3と裏面ブリッジ配線導体17Bを接続している。
ブリッジ端子14Bは、ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTとの間の位置において、裏面ブリッジ配線導体17Bに接続され、絶縁基板15の表面上方に向かって延びている。具体的に、ブリッジ端子14Bは、絶縁基板15の長手方向のほぼ中央において、表面配線導体12B3に接続されている。ブリッジ端子14Bは、表面配線導体12B3及び接続導体23B3を介して、絶縁板16の長手方向のほぼ中央位置において、裏面ブリッジ配線導体17Bに接続されている。
ハイサイド端子14Hは、ハイサイドパワー半導体装置13HTとブリッジ端子14Bとの間の位置において、表面配線導体12H(第1表面配線導体)に接続され、絶縁基板15の表面上方に向かって延びている。具体的に、ハイサイド端子14Hは、ブリッジ端子14Bの一方側(左側)に隣接して配置され、表面配線導体12B3に隣接する表面配線導体12Hの右側端部に接続されている。
ローサイド端子14Lは、ローサイドパワー半導体装置13LTとブリッジ端子14Bとの間の位置において、ローサイドパワー半導体装置13LTの表面電極に接続され、絶縁基板15の表面上方に向かって延びている。具体的に、ローサイド端子14Lは、ブリッジ端子14Bの他方側(右側)に隣接して配置され、表面配線導体12B3に隣接する表面配線導体12Lの左側端部に接続されている。ボンディングワイヤ18LTの一端は、表面配線導体12Lの右側に接続され、その他端は、ローサイドパワー半導体装置13LTの表面電極に接続されている。よって、ローサイド端子14Lは、表面配線導体12L及びボンディングワイヤ18LTを介して、ローサイドパワー半導体装置13LTの表面電極に接続されている。
ブリッジ端子14Bとハイサイド端子14Hとの絶縁板16の長手方向の距離、ブリッジ端子14Bとローサイド端子14Lとの絶縁板16の長手方向の距離、及びハイサイド端子14Hとローサイド端子14Lとの絶縁板16の長手方向の距離は、設計規則で許される最小値であることが望ましい。
ハイサイドパワー半導体装置13HTは、複数の表面配線導体の中から選ばれた表面配線導体12H(第1表面配線導体)の上にその裏面電極が接続されている。具体的に、ハイサイドパワー半導体装置13HTは、ハイサイド端子14Hの一端側(左側)に隣接して配置され、その表面に表面電極(ソースまたはエミッタ電極)が形成され、その裏面に裏面電極(ドレインまたはコレクタ電極)が形成されている。ハイサイドパワー半導体装置13HTの裏面電極は、はんだなどで表面配線導体12Hにダイボンドされている。
ハイサイドパワー半導体装置13HTの表面電極は、複数のボンディングワイヤー18BTを介して表面配線導体12B1に接続されている。複数のボンディングワイヤー18BTは、表面配線導体12B1及び接続導体20B1を介して、ハイサイドパワー半導体装置13HTの表面電極と裏面ブリッジ配線導体17Bとの間を接続している。
ローサイドパワー半導体装置13LTは、複数の表面配線導体の中から選ばれた表面配線導体12B2(第2表面配線導体)の上にその裏面電極が接続されている。具体的に、ローサイドパワー半導体装置13LTの表面に、表面電極(ソースまたはエミッタ電極)が形成され、その裏面に裏面電極(ドレインまたはコレクタ電極)が形成されている。ローサイドパワー半導体装置13LTは、ローサイド端子14Lよりも他方側(右側)に配置されている。ローサイドパワー半導体装置13LTの裏面電極は、はんだなどで表面配線導体12Lの他方側(右側)に隣接する表面配線導体12B2にダイボンドされている。
ローサイドパワー半導体装置13LTの表面電極は、複数のボンディングワイヤー18LT及び表面配線導体12Lを介して表面配線導体12Lに接続されている。複数のボンディングワイヤー18LTの一端は、表面配線導体12Lの他方側(右側)に接続され、その他端は、ローサイドパワー半導体装置13LTの表面電極に接続されている。
複数のボンディングワイヤー18BT及び接続導体20B1は、「第1接続部」に相当する。複数のボンディングワイヤー18BT及び接続導体20B1は、ハイサイドパワー半導体装置13HTから見てハイサイド端子14Hへの方位とは反対の方位に向かって設けられ、ハイサイドパワー半導体装置13HTの表面電極と裏面ブリッジ配線導体17Bとの間を接続している。
接続導体20B2は、「第2接続部」に相当する。接続導体20B2は、ローサイドパワー半導体装置13LTから見てローサイド端子14Lへの方位とは反対の方位に設けられ、表面配線導体12B2(第2表面配線導体)と裏面ブリッジ配線導体17Bとを接続している。
ハイサイドパワー半導体装置13HTの表面電極は、表面配線導体12B1、接続導体20B1、裏面ブリッジ配線導体17B、接続導体20B2を介して、最終的には、ローサイドパワー半導体装置13LTの裏面電極にブリッジ接続されている。ボンディングワイヤー18BT、裏面導体17B、接続導体(20B1、20B2、20B3)及び表面配線導体12B2は、ハーフブリッジパワー半導体モジュール1のブリッジ配線を形成している。なお、ボンディングワイヤー18BT及び18LTの替りに、ボンディングリボンあるいはクリップリードを用いて結線してもよい。他の実施形態でも同様である。
第1実施形態において、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTの各々は、パワースイッチング素子である。即ち、表面電極と裏面電極との間が導通可能な状態(オン状態)と、導通が遮断された状態(オフ状態)とを切り替えるための制御信号が入力されるゲート電極をそれぞれ有する。ハイサイドパワー半導体装置13HTのゲート電極及び表面電極は、それぞれボンディングワイヤー18HGまたは18HSを介して表面配線導体12HGまたは12HSに接続されている。ローサイドパワー半導体装置13LTのゲート電極及び表面電極は、それぞれボンディングワイヤー18LGまたは18LSを介して表面配線導体12LGまたは12LSに接続されている。表面配線導体12HG及び12HSの各表面には、ゲート信号端子19HGまたはソース信号端子19HSが接続されている。表面配線導体12LG及び12LSの各表面には、ゲート信号端子19LGまたはソース信号端子19LSが接続されている。
なお、実施形態において、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTは、排他的にターンオンするように制御されることを想定している。ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTを同時にターンオンさせる(地絡させる)動作モードは想定していない。
ブリッジ端子14B、ハイサイド端子14H、ローサイド端子14L、ゲート信号端子(19HG、19LG)及びソース信号端子(19HS、19LS)の材料は、たとえば、CuやNi、あるいはそれら合金などである。ボンディングワイヤー(18BT、18LT、18HG、18HS、18LG、18LS)の材料は、AlやCu、あるいはその合金などである。
[ハーフブリッジパワー半導体モジュール1の製造方法]
次に、図2A及び図2Bを用いて、図1のハーフブリッジパワー半導体モジュール1の製造方法の一例を説明する。
第1工程において、図2A(a)に示すように、複数の表面配線導体(12H、12L、12B1、12B2、12B3、12HG、12HS、12LG、12LS)、裏面ブリッジ配線導体17B、及び接続導体(20B1、20B2、20B3)が形成された図1の絶縁基板15を用意する。絶縁基板15を、アセトン、エタノールなどの有機溶剤で、少なくともその表面を十分に洗浄する。なお、図1の絶縁基板15の作製法は既知であるため、記載を省略する。
第2工程において、図2A(b)に示すように、個別の半導体チップからなるハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTの表裏面をアセトン、エタノールなどの有機溶剤で十分に洗浄する。その後、はんだ及びリフロー装置を用いて、各パワー半導体装置(13HT、13LT)の裏面電極を、表面配線導体(12H、12B2)の所定の位置にダイボンドする。この時、各パワー半導体装置(13HT、13LT)の位置決めを正確に行うために、カーボン位置決め治具を使用するのが望ましい。
第3工程において、図2B(a)に示すように、ダイボンドが終了した後に、ウェッジボンド装置を用いて、各パワー半導体装置(13HT、13LT)の表面電極及びゲート電極と各表面配線導体(12B1、12HS、12HG、12L、12LS、12LG)とを、ボンディングワイヤー(18BT、18HS、18HG、18LT、18LS、18LG)で接続する。
第4工程において、図2B(b)に示すように、最後に、再び、はんだ及びリフロー装置を用いて、各表面配線導体(12H、12HS、12HG、12B2、12L、12LS、12LG)の所定の位置に、ブリッジ端子14B、ハイサイド端子14H、ローサイド端子14L、ゲート信号端子(19HG、19LG)、及びソース信号端子(19HS、19LS)をはんだ付けする。第4工程で使用するはんだは、第2工程で使用したはんだより、固相線温度が20℃以上低いはんだを使用する。また、各端子の正確な位置決めのため、及び各端子と他の部品(ボンディングワイヤー18HS、18HG、18LS、18LGなど))との接触を防ぐために、カーボン位置決め治具を使用してリフローすることが望ましい。上記端子のはんだ付けが終了すれば、図1のハーフブリッジパワー半導体モジュール1が完成する。
[変形例(放熱部材25)]
図3を参照して、図1のハーフブリッジパワー半導体モジュール1に放熱部材25を追加した変形例を説明する。放熱部材25は、絶縁基板15の裏面に熱的に接触して、各パワー半導体装置(13HT、13LT)で発生したジュール熱を放熱する。放熱部材25は、裏面ブリッジ配線導体17Bの裏面に熱伝導性接着剤で接着された絶縁シート27と、絶縁シート27に熱伝導性接着剤で接着されたヒートシンク26或いは放熱板と、を備える。ヒートシンク26或いは放熱板が金属などの導電性材料で構成される場合には、ヒートシンク26或いは放熱板の伝熱面(上面)に、絶縁体からなる絶縁シート27が付設される。
[比較例]
次に、図13に示す比較例を参照して、図1のハーフブリッジパワー半導体モジュール1より得られる作用及び効果を説明する。
炭化珪素(SiC)や窒化ガリウム(GaN)のワイドバンドギャップ半導体を用いたパワー半導体装置(MOSFET、JFET、SBDなど)や、スーパージャンクション構造のパワーSi−MOSFETの出現によって、昨今、600V〜1.8kVの高電圧領域において、高速スイッチングさせて駆動する次世代電力変換器(インバータやコンバータ)の開発が盛んになってきている。なぜなら、高速スイッチング駆動が可能であることは、勿論、これらパワー半導体装置が高電圧でユニポーラ動作するデバイスだからである。高速スイッチング駆動の第1の恩恵は、パワー半導体装置のスイッチング損失を低減して、変換効率を高めることである。しかし、スイッチング損失を低減した分、変換効率を落とさず、スイッチング周波数(またはキャリア周波数)を上げられるという第2の恩恵の方が実用上より重要である。なぜなら、スイッチング周波数が上げられれば、結合キャパシタやリアクトルなどの大型受動部品の体積が小さくなり、それは電力変換器の寸法や価格の縮減に繋がるからである。
2つのパワー半導体装置チップを直列接続にして、その接続中点を出力端子にした構成の回路をハーフブリッジ(パワー)回路という。大きな誘導性の負荷を制御する電力変換器の主回路には、このハーフブリッジ回路を1パッケージ内に1つ以上収納したパワーモジュールが広く用いられている。このパワーモジュールのパワー半導体装置を上述のワイドバンドギャップ半導体を用いたパワー半導体装置に置換えて、高速スイッチングさせようとすると、以下の(1)〜(3)の問題が生じる場合がある。
(1)ターンオンしていたパワー半導体装置をターンオフする瞬間に大きなサージ電圧(または跳ね上がり電圧)が発生してスイッチング損失が増大する。
(2)最悪の場合、このサージ電圧でパワー半導体装置を破壊する。
(3)この脅威から逃れるために、より高耐圧仕様のパワー半導体装置を採用すると導通損失が増大する、そして、製造コストも増大する。
上記問題の原因は、主電流(負荷電流)の流れるモジュール配線経路に生じる寄生インダクタンス(自己インダクタンス)Lsと急速な電流変化(di/dt)が引き起こす逆起電圧(=−Ls×di/dt)である。なお、パワーモジュール外部回路の寄生インダクタンスも、上記問題の原因ではあるが、実用的な対策技術がすでに存在していることから、ここでは、パワーモジュール外部回路の寄生インダクタンスへの対策は当然取られていると仮定している。さらに、バイポーラ動作でありながら比較的スイッチング速度が速いSi−IGBTを使用したモジュールでも、最近では、より大電流の制御に向かって進化が進んでいる。このため、電流変化率(di/dt)の分子(di)が大きくなり、結果として、Si−IGBTモジュールでも上記問題が再燃しようとしている。
配線の寄生インダクタンスを軽減する方法として、近接させた往復配線に逆方向の電流を流すことによる相互コンダクタンス効果を用いて、寄生インダクタンスを減殺する電磁気学的方法がある(特許文献1及び2参照)。即ち、表面にブリッジ回路を形成した絶縁基板の裏面に、ハイサイド電位またはローサイド電位のいずれかと同電位にした平行配線板を設ける。平行配線板に表面の主電流と逆向きの主電流を流して、「近接逆平行通流」を形成する。
図13は、この電磁気学的方法を、ハーフブリッジパワーモジュール1000内部の寄生インダクタンス低減に適用した比較例を示す。ハーフブリッジパワーモジュール1000において、絶縁基板115は絶縁板116を備え、絶縁板116の表裏面に、表面導体(112H、112B、112L1、112L2)及び裏面導体117Lが形成され、絶縁板116を貫通する開口に接続導体(120L1、120L2)が埋め込まれている。接続導体120L1は表面導体112L1と裏面導体117Lを接続し、接続導体120L2は表面導体112L2と裏面導体117Lを接続している。
ハイサイド端子114Hは表面導体112Hに設けられ、ローサイド端子114Lは表面導体112L2に設けられ、ブリッジ端子114Bは表面導体112Bに設けられている。
ハイサイドパワー半導体装置(スイッチング素子)113HTは表面導体112H上に配置され、ローサイドパワー半導体装置(スイッチング素子)113LTは表面導体112B上に配置されている。各パワー半導体装置(113HT、113LT)の裏面電極は、それぞれ表面導体112H或いは表面導体112Bにダイボンドされている。ハイサイドパワー半導体装置113HTの表面電極はボンディングワイヤー118Bを介して表面導体112Bに接続されている。ローサイドパワー半導体装置113LTの表面電極はボンディングワイヤー118Lを介して表面導体112L2に接続されている。
しかし、図13のパワーモジュールの構造においては、主電流の「近接逆平行通流」が不完全になる区間が必然的に生じる。このため、寄生インダクタンスLsの低減が思うようにできないという問題がある。詳細を次に示す。
図13の破線ILL及び矢印は、ローサイドパワー半導体装置113LTがターンオンしているときの主電流(負荷電流)の流れを示す。主電流(ILL)は、ブリッジ端子114Bからパワーモジュールに入力され、表面導体112B、ローサイドパワー半導体装置113LT、ボンディングワイヤー118L、表面導体112L2、接続導体120L2、裏面導体117L、接続導体120L1、及び表面導体112L1を経由してローサイド端子114Lから出力される。ここで、図13の第1区間G1では、絶縁基板115の表面側に流れる主電流(ILL)と裏面側に流れる主電流(ILL)とが逆向きとなる。よって、主電流の「近接逆平行通流」の効果があるため、低い寄生インダクタンスLsを実現できる。しかし、第1区間G1に隣接する第2区間G2で、主電流(ILL)は、裏面導体117Lだけに流れる。よって、主電流の「近接逆平行通流」の効果が無いため、第2区間G2に大きな寄生インダクタンスLsが生じることになり、ローサイド半導体装置113LTをターンオフしたときに大きなサージを発生する。
図13の破線ILH及び矢印は、ハイサイドパワー半導体装置113HTがターンオンしているときの主電流(負荷電流)の流れを示す。主電流(ILH)は、ハイサイド端子114Hからパワーモジュールに入力され、表面導体112H、ハイサイドパワー半導体装置113HT、ボンディングワイヤー118B、表面導体112Bを経由して、ブリッジ端子114Bから出力される。ここで注目すべきは、裏面導体117Lに主電流(ILH)が一切流れず、「近接逆平行通流」の効果が無い点である。すなわち、ハーサイド半導体装置113Hがターンオンしているとき、主電流(ILH)の電流経路(114H、112H、113HT、118B、112B、114B)は寄生インダクタンスLsが高い状態になっている。このため、ハイサイド半導体装置113HTが急速にターンオフした瞬間、大きなサージ電圧が発生してハイサイド半導体装置113HTに印加される。
[第1実施形態による作用効果]
実施形態では、主電流の「近接逆平行通流」の効果を向上させることができる。つまり、モジュール内部の寄生インダクタンスLsを理想的なレベルまで低減し、以って、サージ電圧の発生を一層抑制することができる。
図1を参照しながら、本発明実施の第1の形態に係るハーフブリッジパワー半導体モジュール1の効果を詳細に説明する。
ローサイドパワー半導体装置13LTを流れる主電流(ILL)は、ブリッジ端子14Bからモジュールに入力され、表面配線導体12B3、接続導体20B3、裏面ブリッジ配線導体17L、接続導体20B2、ローサイドパワー半導体装置13LT、ボンディングワイヤー18Lを経由して、ローサイド端子14Lからモジュール外に出力される。このように、ローサイドパワー半導体装置13Lがターンオンしているとき、主電流(負荷電流)ILLが流れるほぼ全ての地点において、絶縁基板15の表面側及び裏面側に、大きさが同じ且つ向きが逆となる主電流(ILL)を流すことができる。これにより、主電流(ILL)の「近接逆平行通流」の効果が向上するので、ローサイドパワー半導体装置13LTがターンオンしているとき、寄生インダクタンスLsの理想的な低減を図ることができる。
一方、ハイサイドパワー半導体装置13HTを流れる主電流(ILH)は、ハイサイド端子14Hからモジュールに入力され、表面配線導体12H、ハイサイドパワー半導体装置13HT、ボンディングワイヤー18B、表面配線導体12B1、接続導体20B1、裏面ブリッジ配線導体17L、及び接続導体20B3を経由して、ブリッジ端子14Bからモジュールの外に出力される。このように、ハイサイドパワー半導体装置13HTがターンオンしているとき、主電流(負荷電流)ILHが流れるほぼ全ての地点において、絶縁基板15の表面側及び裏面側に、大きさが同じ且つ向きが逆となる主電流(ILH)を流すことができる。これにより、主電流(ILH)の「近接逆平行通流」の効果が向上するので、ハイサイドパワー半導体装置13HTがターンオンしているとき、寄生インダクタンスLsの理想的な低減を図ることができる。
また、図13に示した比較例における、主電流(ILL、ILH)が片方向にだけ流れる「区間2」が存在しない。このため、ハーフブリッジパワー半導体モジュール1は、少なくとも、図13の「区間2」で生じる寄生インダクタンスLs全体を削減することができる。これにより、ローサイドパワー半導体装置13LT及びハイサイドパワー半導体装置13HTをターンオフさせるときに生じるサージ電圧を低減することができる。
このように、ハーフブリッジパワー半導体モジュール1では、ハイサイドパワー半導体装置13HTまたはローサイドパワー半導体装置13LTのいずれかがターンオンしたとき、主電流(ILL、ILH)が流れる流路の任意の地点において、絶縁板16を挟んで対向して配置した導体に逆向きの主電流が流れる状態を形成することができる。すなわち、ハーフブリッジパワー半導体モジュールは、パワー半導体装置(13HT、13LT)がターンオンしたとき主電流の近接逆平行通流が不完全になる区間が必然的に生じにくいため、寄生インダクタンスLsを低減することができる。
ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTは、排他的にターンオンするように制御される。排他的なターンオン動作時に、「近接逆平行通流」の効果が向上して、寄生インダクタンスLsの理想的な低減を図ることができる。
排他的にターンオンしたパワー半導体装置が接続されたハイサイド端子またはローサイド端子とブリッジ端子との間に流れる主電流の向きは、絶縁基板15の絶縁板16を挟んで逆向きである。これにより、「近接逆平行通流」の効果が向上して、寄生インダクタンスLsの理想的な低減を図ることができる。
(第2実施形態)
図1のハーフブリッジパワー半導体モジュール1は、スイッチング動作しているとき、裏面ブリッジ配線導体17Bが活線になっている。つまり、裏面ブリッジ配線導体17Bに、高電圧が印加されたり、大電流が流れたりする。このため、何かのシステムにハーフブリッジパワー半導体モジュール1を組み込む際に、ハーフブリッジパワー半導体モジュール1の裏面を不活線化することが望ましい。第2実施形態に係るハーフブリッジパワー半導体モジュール2は、この要求に応じた例である。
図4を参照して、本発明第2実施形態に係るハーフブリッジパワー半導体モジュール2の構成を説明する。(a)が平面図であり、(b)はA−A’切断面に沿った断面図である。絶縁基板30は、裏面ブリッジ配線導体17Bの裏面に配置された第2絶縁板21と、第2絶縁板21の裏面に配置された金属板22とを更に備える。第2絶縁板21は、裏面ブリッジ配線導体17Bの裏面に直接添付された、たとえばSiNやAlN、アルミナ等のセラミック板からなる。金属板22は、第2絶縁板21の裏面に直接添付され、第2絶縁板21より僅かに小さい面積を有する。金属板22は、表面配線導体(12H、12Lなど)と同質の金属材料であることが望ましい。このように、ハーフブリッジパワー半導体モジュール2は、活線領域2Aと不活線領域2Iとに分けられ、活線領域2Aは、図1のパワー半導体モジュール1と同一の構成である。
[ハーフブリッジパワー半導体モジュール2の製造方法]
次に、図5を用いて、図4のハーフブリッジパワー半導体モジュール2の製造方法の一例を説明する。
第1工程において、図5(a)に示すように、複数の表面配線導体(12H、12L、12B1、12B2、12B3、12HG、12HS、12LG、12LS)、裏面ブリッジ配線導体17B、接続導体(20B1、20B2、20B3)、第2絶縁板21、及び金属板22が形成された図4の絶縁基板30を用意する。絶縁基板30を、アセトン、エタノールなどの有機溶剤で、少なくともその表面を十分に洗浄する。なお、図5(a)の絶縁基板30の作製法は既知であるため、説明を省略する。
続いて、図2A及び図2Bを参照して説明した第2〜第4工程と同じ工程を実施する。これにより、図4のハーフブリッジパワー半導体モジュール2が完成する。
[変形例(ヒートシンク26)]
図6を参照して、図4のハーフブリッジパワー半導体モジュール2に放熱部材としてヒートシンク26或いは放熱板を追加した変形例を説明する。ヒートシンク26は、ハーフブリッジパワー半導体モジュール2の裏面に熱的に接触して、各パワー半導体装置(13HT、13LT)で発生したジュール熱を放熱する。ヒートシンク26は、AlやCuからなり、金属板22の裏面に熱伝導性接着剤で接着されている。或いは、はんだで接合してもよい。はんだで接合する場合はその固相線温度が各端子(ブリッジ端子14B、ハイサイド端子14H、ローサイド端子14L、ゲート信号端子19HGと19LG、ソース信号端子19HSと19LS)の接合で使用するはんだの固相線温度より少なくとも20℃低いはんだを使用する。放熱系の取付工程を短縮するために、図2B(b)の第4工程4において、同じはんだを使って各種端子(14B、14H、14L、19HS、19HG、19LG、19LS)とヒートシンク26を同時に接合してもよい。
[第2実施形態による作用効果]
図4に示すように、ハーフブリッジパワー半導体モジュール2の活線領域2Aは、ハーフブリッジパワー半導体モジュール1と同じ構成である。よって、前記した第1実施形態による作用効果は全て奏することができる。
ハーフブリッジパワー半導体モジュール2の裏面が絶縁板21によって不活線化(絶縁)されているので、システムに組み込むときの設計の自由度が大きくなる。
金属板22を設けることにより、絶縁基板30全体の熱膨張率の対称性を維持し、冷熱サイクルを受けたときに絶縁基板30に発生する反りを抑制することができる。また、ヒートシンク26または放熱板を、ハーフブリッジパワー半導体モジュール2に、直接、はんだ付けなどで金属接合することができる。よって、ハーフブリッジパワー半導体モジュール2とヒートシンク26との間の熱伝導が高まり、より高い放熱性を発揮することができる。
(第3実施形態)
第1及び第2の実施形態では、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTがともにスイッチング素子、すなわち、MOSFETやJFETなどのトランジスタである場合を示した。しかし、ハイサイドパワー半導体装置またはローサイドパワー半導体装置の一方がダイオードであり、他方がトランジスタであっても、寄生インダクタンスLsの低減と、その結果として、トランジスタのターンオンで発生するサージ電圧の低減に極めて有効である。第3実施形態では、降圧チョッパーや昇圧チョッパーと呼ばれるDC−DC変換器に広く用いられている、一方がダイオードであり、他方がトランジスタであるブリッジパワー回路について説明する。
図7を参照して、降圧チョッパーに用いられるハーフブリッジパワー半導体モジュール3の構成を説明する。(a)が平面図であり、(b)はA−A’切断面に沿った断面図である。
ハーフブリッジパワー半導体モジュール3は、絶縁基板31を備える。絶縁基板31は、図4(a)の表面配線導体(12LG、12LS)が存在しない点を除けば絶縁基板30と同じ構成である。
ハーフブリッジパワー半導体モジュール3は、表面配線導体12B2の表面に配置された高速還流パワーダイオード13LDを備える。高速還流パワーダイオード13LDは、ローサイドパワー半導体装置の他の一例であって、ショットキーダイオードまたは高速pnダイオードからなる。高速還流パワーダイオード13LDの裏面電極(カソード電極)は、表面配線導体12B2の表面に、はんだによってダイボンドされている。一方、高速還流パワーダイオード13LDの表面電極(アノード電極)は、複数のボンディングワイヤー18LDによって表面配線導体12Lに接続されている。複数のボンディングワイヤー18LDの替りに、ボンディングリボンあるいはクリップリードを用いてもよい。
なお、降圧チョッパーでは、通常、ハイサイド端子14Hに直流電源の正極が、ローサイド端子14Lに直流電源の負極が接続され、ブリッジ端子14Bとローサイド端子14Lの間には直列接続にしたエネルギー蓄積用コイルと平滑コンデンサが接続される。降圧された直流電圧はこの平滑コンデンサの両端から出力される。
図2A及び図2Bにおいて、絶縁基板15を絶縁基板31に置き換え、ローサイドパワー半導体装置13LTを高速還流パワーダイオード13LDに置き換え、ボンディングワイヤー18LTをボンディングワイヤー18LDに置き換え、そして、表面配線導体(12LG、12LS)、ボンディングワイヤー(18LG、18LS)、及び信号端子(19LG、19LS)を削除する。これにより、ハーフブリッジパワー半導体モジュール3は、第1実施形態の製造工程(図2A、図2B)と同じ工程によって製造することができる。
なお、図6に示したヒートシンク26或いは放熱板を、図7のハーフブリッジパワー半導体モジュール3に適用してもよい。
第3実施形態による作用効果を説明する。ハイサイドパワー半導体装置13Hがターンオンしているときに流れる主電流(負荷電流)ILHは、図1と同じであり、同様な効果が得られる。
第3実施形態によれば、第1及び第2の実施形態と共通する上記効果に加えて、高速還流パワーダイオード13LDに環流電流が流れる還流動作期間において、リンギング現象を抑制するという効果も得られる。
詳しく説明すると、ハイサイドとローサイドのパワー半導体装置の一方がダイオードで、他方がトランジスタであるようなハーフブリッジパワー半導体モジュールを用意する。そして、トランジスタを高速で繰り返しターンオン、ターンオフさせるチョッピング動作をさせる。ターンオフの直後にダイオードにステップ状の還流電流が流れ、還流電流が振動する現象「リンギング」がよく観察される。このリンギングは高周波振動であって、電源回路や空間を伝搬して様々な電子障害を引き起こす原因となるため、リンギングの抑制が電力変換器開発の重要な課題になっている。リンギングの主要因のひとつが還流電流の流れる流路に沿った寄生インダクタンスLsである。
図7を参照して、還流電流(ILL’)の流れる流路に沿った寄生インダクタンスLsについて検討する。還流電流(ILL’)は、ハイサイドパワー半導体装置(スイッチ)13HTがターンオフした時に高速還流パワーダイオード13LDに流れる。還流電流ILL’は、ローサイド端子14Lから入力され、表面配線導体12L、ボンディングワイヤー18LD、高速還流パワーダイオード13LD、表面配線導体12B2、接続導体20B2、裏面ブリッジ配線導体17B、及び接続導体20B3を経由して、ブリッジ端子14Bから出力される。還流電流ILL’が流れているとき、ほぼ全ての電流流路地点において、絶縁板16を挟んで対抗する面に大きさが同じで向きが逆の還流電流ILL’が流れる。つまり、還流電流の「近接逆平行通流」を実現している。よって、還流電流ILL’の流路における寄生インダクタンスLsの理想的な低減を図り、よって、還流電流のリンギングの発生を抑制することができる。
(第4実施形態)
ハーフブリッジパワー半導体モジュールの属性または用途によっては、ハイサイドまたは/及びローサイドのパワー半導体装置(スイッチ)に対して、高速還流パワーダイオードFWD(ショットキーダイオードまたは高速pnダイオード)を逆並列に接続させる場合がある。これに該当するのは、たとえば、IGBTのようにパワー半導体装置(スイッチ)を逆導通させることが原理的に困難な場合、パワー半導体装置(スイッチ)に逆導通型ダイオードが内蔵されていない場合、パワー半導体装置(スイッチ)に内蔵されている逆導通型ダイオードでは電流が取れない(または逆導通させたくない)場合、などである。第4実施形態において、ハイサイドパワー半導体装置とローサイドパワー半導体装置の両方が、互いに並列に接続されたパワースイッチング素子(13HT、13LT)と高速還流パワーダイオード(13HD、13LD)との対からなる。
図8を参照して、ハーフブリッジパワー半導体モジュール4の構成を説明する。図8(a)が平面図であり、図8(b)はB−B’切断面に沿った断面図である。図8(a)のA−A’ 切断面に沿った断面図は、図4(b)と同じであるため、図示を省略する。
図8(a)の領域32Tは、ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTが配設された領域であって、領域32Tの構造は第2実施形態(図4)と同じである。図8(a)の領域32Dは、ブリッジ端子14B両翼に、ショットキーダイオードまたは高速pnダイオードからなる高速還流パワーダイオード(13HD、13LD)が配置された領域である。
高速還流パワーダイオード(13HD、13LD)の裏面には、裏面電極としてカソード電極が形成され、表面には表面電極としてアノード電極を形成されている。高速還流パワーダイオード(13HD、13LD)の裏面電極は、それぞれ表面配線導体12H、12B2に、はんだによってダイボンドされている。高速還流パワーダイオード(13HD、13LD)の表面電極は、それぞれ、ウェッジボンディングワイヤー(18BD、18LD)によって、表面配線導体(12B1、12B2)に接続されている。なお、ボンディングワイヤー(18BT、18LT、18BD、18LD)の替りに、ボンディングリボンあるいはクリップリードを用いてもよい。
ハーフブリッジパワー半導体モジュール4の製造方法は、第2実施形態の製造工程と概ね同じであるため説明を省略する。ただし、高速還流パワーダイオード(13HD、13LD)のダイボンド処理とウェッジボンド処理は、パワー半導体装置(スイッチ)13HT、13LTと同じ工程で行うことが望ましい。
ハーフブリッジパワー半導体モジュール4についても、図6と同様にヒートシンク26を付設しても構わない。
第4実施形態によれば、以下の作用効果が得られる。図8(a)の領域32Tの構造は第2実施形態(図4)と同じであるため、第2実施形態と同様な作用効果が得られる。
更に、図8(a)の領域32Dに還流電流に対する近接逆平行通流構造を設けたため、ステップ状還流電流が流れたとき起こるリンギング現象を抑制するという効果も得られる。
詳しく説明すると、ローサイドパワー半導体装置(スイッチ)13LTがターンオフしたとき、図9に示す還流電流(ILH’)が流れる。還流電流ILH’は、ブリッジ端子14Bから入力され、表面配線導体12B3、接続導体20B3、裏面ブリッジ配線導体17B、接続導体20B1、表面配線導体12B1、ボンディングワイヤー18BD、及び高速還流パワーダイオード13HDを経由して、ハイサイド端子14Hから出力される。
一方、ハイサイドパワー半導体装置(スイッチ)13HTがターンオフしたとき、図9に示す還流電流(ILL’)が流れる。還流電流ILL’は、ローサイド端子14Lから入力され、表面配線導体12L、ボンディングワイヤー18LD、高速還流パワーダイオード13LD、表面配線導体12B2、接続導体20B2、裏面ブリッジ配線導体17B、接続導体20B3、及び表面配線導体12B3を経由して、ブリッジ端子14Bから出力される。このように、ハーフブリッジパワー半導体モジュール4によれば、還流電流ILH’が流れるときも、還流電流ILL’が流れるときも、ほぼすべての還流電流流路において、絶縁板16を挟んで対抗する面に大きさが同じで向きが逆の還流電流が流れる。つまり、近接逆平行通流が改善されるので、各パワー半導体装置(13HT、13LT)がターンオフするときに流れる還流電流(ILH’、 ILL’)の流路の寄生インダクタンスLsを理想的レベルに低減することができる。この寄生インダクタンスLsの低減によって、還流電流(ILH’、ILL’)に重畳するリンギングの発生を抑制することができる。このリンギングの抑制によって、リンギングが誘発する電磁障害も抑制することができる。
(第5実施形態)
第5実施形態では、複数の基板前駆体を組み合わせて絶縁基板を形成する実施例について説明する。なお、第5実施形態の絶縁基板33は、前記した他の絶縁基板(15、30、31)に対して代替可能である。ここでは、第2実施形態に適用した場合を例にとり、第5実施形態の概念を説明する。
図10を参照して、第5実施形態に係るハーフブリッジパワー半導体モジュール5の構成を説明する。ハーフブリッジパワー半導体モジュール5は、絶縁基板33を備える。絶縁基板33は、ベース基板前駆体と、ベース基板前駆体の表面に配置されたハイサイド基板前駆体と、ハイサイド基板前駆体から離間してベース基板前駆体の表面に配置されたローサイド基板前駆体とにより構成されている。
ベース基板前駆体は、ベース絶縁板21と、ベース絶縁板21の表面に貼付された裏面ブリッジ配線導体17Bとを備える。ハイサイド基板前駆体は、ベース絶縁板21の1/2以下の面積を有するハイサイド絶縁板16Hと、ハイサイド絶縁板16Hの表面に貼付された表面配線導体12H(第1表面配線導体)と、ハイサイド絶縁板16Hの裏面に貼付された裏面配線導体17BH(第1裏面配線導体)とを備える。ローサイド基板前駆体は、ベース絶縁板21の1/2以下の面積を有するローサイド絶縁板16Lと、ローサイド絶縁板16Lの表面に貼付された表面配線導体12B2(第2表面配線導体)及び表面配線導体12Lと、ローサイド絶縁板16Lの裏面に貼付された裏面配線導体17BL(第2裏面配線導体)と、を備える。
裏面配線導体17BH及び裏面配線導体17BLは、裏面ブリッジ配線導体17Bに接合されている。ブリッジ端子14Bは、ハイサイド絶縁板16Hとローサイド絶縁板16Lとの間から表出する裏面ブリッジ配線導体17Bにオーミック接続している。
図10において、各絶縁板(16H、16L、21)は、たとえばSiNやAlN、アルミナ等のセラミック板などからなる。表面配線導体(12H、12L、12B1、12B2、12B3、12HG、12HS、12LG、12LS)、裏面配線導体(17BH、17BL)、裏面ブリッジ配線導体17Bは、たとえば、CuやAlなどの金属板片からなる。裏面ブリッジ配線導体17Bと裏面配線導体17BHとの間、及び裏面ブリッジ配線導体17Bと裏面配線導体17BLとの間は、導電性の蝋材で接合されている。
絶縁基板33の長手方向の略中央において、ブリッジ端子14Bは、裏面ブリッジ配線導体17Bに接合されている。各絶縁板(16H、16L、21)に開口窓は形成されておらず、開口窓に埋設される接続導体も存在しない。ウェッジボンディングワイヤー18BT1は、ハイサイドパワー半導体装置(スイッチ)13Hの表面電極と裏面ブリッジ配線導体17Bを直接、結線している。ウェッジボンディングワイヤー18B2は、表面配線導体12B2と裏面ブリッジ配線導体17Bとを直接、結線している。ボンディングワイヤー18BT1、裏面ブリッジ配線導体17B、裏面配線導体(17BH、17BL)、ボンディングワイヤー18B2、表面配線導体12B2は、ハーフブリッジパワー半導体モジュール5のブリッジ配線を形成している。
次に、図11A、図11B、図11Cを用いて、ハーフブリッジパワー半導体モジュール5の製造方法の一例を説明する。
第1工程において、図11A(a)、(b)に示すように、絶縁板16Hの表面に表面配線導体12H、12HG、12HSを貼付し、絶縁板16Hの裏面に裏面配線導体17BHを貼付したハイサイド基板前駆体33Hを用意する。図11A(c)、(d)に示すように、絶縁板16Lの表面に表面配線導体12L、12LG、12LSを貼付し、絶縁板16Lの裏面に裏面配線導体17BLを貼付したローサイド基板前駆体33Lを用意する。図11A(e)、(f)に示すように、絶縁板21の表面に裏面ブリッジ配線導体17Bを貼付し、絶縁板21の裏面に金属板22を貼付したベース基板前駆体33Bを用意する。
第2工程において、基板前駆体(33H、33L、33B)をアセトン、エタノールなどの有機溶剤で十分に洗浄する。その後、図11B(a)に示すように、蝋付け法を使って、ベース基板前駆体33Bの所定の位置にハイサイド基板前駆体33H及びローサイド基板前駆体33Lを同時に接合する。これにより、絶縁基板33を完成する。なお、基板前駆体(33H、33L、33B)の作製法(活性金属法やダイレクトボンド法を含む)は既知であり、説明を省略する。蝋付けに使用する蝋材はたとえばAg−24%、Cu−15%In合金を挙げることができる。
第3工程において、絶縁基板33及びパワー半導体装置(13HT、13LT)をアセトン、エタノールなどの有機溶剤で十分に洗浄する。その後、図11B(b)に示すように、はんだとリフロー装置を用いて表面配線導体(12H、12B2)の所定の位置に、パワー半導体装置(13HT、13LT)の裏面電極をダイボンドする。この時、パワー半導体装置(13HT、13LT)の位置決めを正確に行うために、カーボン位置決め治具を使用することが望ましい。
第4工程において、図11C(a)に示すように、ダイボンドが終了したところで、ウェッジボンド装置を用いて、ボンディングワイヤー(18BT1、18HS、18HG、18LT、18LS、18LG)を張る。
第5工程において、図11C(b)に示すように、再び、はんだとリフロー装置を用いて、ブリッジ端子14B、ハイサイド端子14H、ローサイド端子14L、ゲート信号端子(19HG、19LG)、ソース信号端子(19HS、19LS)をはんだ付けする。第5工程で使用するはんだは、第3工程で使用したダイボンドはんだより、固相線温度が20℃以上低いはんだを使用する。また、各端子の正確な位置決めのためと、各端子と他の部品(ボンディングワイヤー18HS、18HG、18LS、18LGなど)との接触を防ぐために、カーボン位置決め治具を使用してリフローするのが望ましい。上記端子のはんだ付けが終了したら、ハーフブリッジパワー半導体モジュール5が完成する。
なお、第5実施形態のハーフブリッジパワー半導体モジュール5にも、図4と同様にして放熱系(ヒートシンク26)を付設することができる。
次に、図10を参照して、第5実施形態による作用効果を説明する。ハイサイドパワー半導体装置13HTがターンオンしているとき、主電流(負荷電流)ILHが流れる。主電流ILHは、ハイサイド端子14Hから入力され、表面配線導体12H、ハイサイドパワー半導体装置13HT、ボンディングワイヤー18BT1、裏面ブリッジ配線導体17B左翼(及び裏面導体17BH)を経由して、ブリッジ端子14Bから出力される。主電流(負荷電流)ILHが流れるほぼ全ての地点において、絶縁基板33の表面側及び裏面側に、大きさが同じ且つ向きが逆となる主電流(ILH)を流すことができる。これにより、主電流(ILH)の「近接逆平行通流」の効果が向上するので、ハイサイドパワー半導体装置13HTがターンオンしているとき、寄生インダクタンスLsの理想的な低減を図ることができる。これによって、ローサイドパワー半導体装置13LTがターンオフする瞬間に発生するサージを極めて低く抑えることができる。
ローサイドパワー半導体装置13LTがターンオンしているとき、主電流(負荷電流)ILLが流れる。主電流ILLは、ブリッジ端子14Bから入力されて、裏面導体17B右翼(及び裏面導体17BL)、ボンディングワイヤー18B2、表面配線導体12B2、ローサイドパワー半導体装置13LT、ボンディングワイヤー18LT、表面配線導体12を経由して、ローサイド端子14Lから出力される。主電流(負荷電流)ILLが流れるほぼ全ての地点において、絶縁基板33の表面側及び裏面側に、大きさが同じ且つ向きが逆となる主電流(ILL)を流すことができる。これにより、主電流(ILL)の「近接逆平行通流」の効果が向上するので、ローサイドパワー半導体装置13LTがターンオンしているとき、寄生インダクタンスLsの理想的な低減を図ることができる。これによって、ハイサイドパワー半導体装置13HTがターンオフする瞬間に発生するサージを極めて低く抑えることができる。
また、図13の比較例において主電流が1方向だけ流れる「区間2」が存在しないから、他の実施形態と同様に、図13の「区間2」で生じる寄生インダクタンスLsをまるまる削減することができる。
以上、ハーフブリッジパワー半導体モジュールの第1〜第5の実施形態を説明した。パワー半導体装置(スイッチ)に逆平行に高速還流パワーダイオードFWDを並列接続した第4の実施形態の固有の効果として、リンギング及び電磁障害が抑制できることを述べた。MOSFETや一部のJFETのように、逆平行接続の内蔵ダイオードを内蔵したパワー半導体装置(スイッチ)が採用された場合には、第1、第2、第5の実施の形態においても、リンギング(と電磁障害)が抑制できるという効果が得られる。
(第6実施形態)
図1、図4、図7,図8、図10で描いたように、ハイサイド端子14Hとブリッジ端子14Bとの間、及び、ブリッジ端子14Bとローサイド端子14Lとの間で、逆平行通流状態を実現していている。しかしながら、表面配線導体や裏面ブリッジ配線導体などの他の電流流路区間に比べると、少なからぬ間隙が開いていて「近接」とは言い難い。これが寄生インダクタンスを低減する効果を減じる作用をしている。言い換えると、この端子間の間隙が縮小することができれば、寄生インダクタンスLsをさらに低減することができる。第6実施形態は、この目的を達成するためになされた改良技術に関する。第6実施形態は、第1〜第5の実施形態のすべてに共通して適用可能である。ここでは、第4の実施の形態に適用した場合を例にとり、第6実施形態を説明する。
図12を参照して、第6実施形態に係るハーフブリッジパワー半導体モジュール6の構成を説明する。(a)は平面図であり、(b)はA−A’切断面における断面図である。
ブリッジ端子14Bは、絶縁基板30の長手方向の略中央において、表面配線導体12B3及び接続導体20B3を介して裏面導体17Bに接合されている。
ハイサイド端子14H’は、表面配線導体12Hに接続され、表面配線導体12Hの近傍上方でいったんブリッジ端子14Bに向かって屈曲した後、ブリッジ端子14B近傍でブリッジ端子と平行方向に屈曲している。同様に、ローサイド端子14L’は、表面配線導体12Lに接続され、表面配線導体12Lの近傍上方でいったんブリッジ端子14Bに向かって屈曲した後、ブリッジ端子14B近傍でブリッジ端子と平行方向に屈曲している。
ブリッジ端子14Bとハイサイド端子14H’との間には、端子間の高電圧放電を防止するための絶縁シート28BHが挟持されている。同様に、ブリッジ端子14Bとローサイド端子14L’との間には、端子間の高電圧放電を防止するための絶縁シート28BLが挟持されている。
ハーフブリッジパワー半導体モジュール6の製造方法は、次の事項を除き、既に説明した第1或いは第2実施形態とほぼ同じである。各端子(14B、14H’、14L’)を所定の表面配線導体に接合した後に、ブリッジ端子14Bとハイサイド端子14H’の間、及び、ブリッジ端子14Bとローサイド端子14L’の間に、絶縁シート28BHと28BLを挿入する。これにより、図12のハーフブリッジパワー半導体モジュール6が完成する。
第6実施形態のハーフブリッジパワー半導体モジュール6にも図6と同様に放熱系(ヒートシンク26)を付設することができるのは言うまでもない。
次に、第6実施形態による作用効果を説明する。ハーフブリッジパワー半導体モジュール6はブリッジ端子14B付近を除けば、図4のハーフブリッジパワー半導体モジュール2と同じ構成である。よって、第2実施形態による作用効果とまったく同じ作用効果を奏することができる。よってこの部分の効果の説明は省略する。
第6実施形態に特有の効果について説明する。図12のハーフブリッジパワー半導体モジュール6においては、ハイサイド端子14H’とブリッジ端子14B、及び、ブリッジ端子14Bとローサイド端子14L’とはそれぞれ絶縁シート28BH、28BLを挟持している。端子間の距離は、表面配線導体(12H、12L)と裏面ブリッジ配線導体17Btの距離と同等である。つまり、ハイサイド端子14H’とブリッジ端子14Bの間、及びブリッジ端子14Bとローサイド端子14L’の間であっても、主電流の「近接逆方向通流」状態を達成するができる。よって、さらに寄生インダクタンスを低減することができる。これによって、パワー半導体装置がターンオフする瞬間に発生するサージを一層低く抑えることができる。
前述したように、第6実施形態は、第1、第3〜第5の実施形態のハーフブリッジパワー半導体モジュールにも容易に適用できる。これにより、第1、第3〜第5の実施形態においても、寄生インダクタンス並びにサージをさらに低減することもできる。
1〜6 ハーフブリッジパワー半導体モジュール
13HT ハイサイドパワー半導体装置(スイッチ)
13HD ハイサイドパワー半導体装置(ダイオードFWD)
13LT ローサイドパワー半導体装置(スイッチ)
13LD ハイサイドパワー半導体装置(ダイオードFWD)
12H、12L、12B1、12B2、12B3、12HG、12HS、12LG、12LS 表面配線導体
14H、14H’ ハイサイド端子
14L、14L’ ローサイド端子
14B ブリッジ端子
15、30、31、33 絶縁基板
16、16H、16L、21 絶縁板
17B 裏面ブリッジ配線導体
18BT ボンディングワイヤー(第1接続部)
20B2 接続導体(第2接続部)
22 金属板
ILH、ILH’、ILL、ILL’ 主電流の流路

Claims (12)

  1. 絶縁板と、前記絶縁板の表面に配置された複数の表面配線導体と、前記絶縁板の裏面に配置された裏面ブリッジ配線導体と、を備えた絶縁基板と、
    前記複数の表面配線導体の中から選ばれた第1表面配線導体の上にその裏面電極がオーミック接続されたハイサイドパワー半導体装置と、
    前記複数の表面配線導体の中から選ばれた第2表面配線導体の上にその裏面電極がオーミック接続されたローサイドパワー半導体装置と、
    前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記裏面ブリッジ配線導体に接続され、前記絶縁基板の表面上方に向かって延びるブリッジ端子と、
    前記ハイサイドパワー半導体装置と前記ブリッジ端子との間の位置において、前記第1表面配線導体にオーミック接続され、前記絶縁基板の表面上方に向かって延びるハイサイド端子と、
    前記ローサイドパワー半導体装置と前記ブリッジ端子との間に位置において、前記ローサイドパワー半導体装置の表面電極にオーミック接続され、前記絶縁基板の表面上方に向かって延びるローサイド端子と、
    前記ハイサイドパワー半導体装置から見て前記ハイサイド端子への方位とは反対の方位に向かって設けられ、前記ハイサイドパワー半導体装置の表面電極と前記裏面ブリッジ配線導体との間をオーミック接続する第1接続部と、
    前記ローサイドパワー半導体装置から見て前記ローサイド端子への方位とは反対の方位に設けられた、前記第2表面配線導体と前記裏面ブリッジ配線導体とをオーミック接続する第2接続部と、
    を備えることを特徴とするハーフブリッジパワー半導体モジュール。
  2. 前記ハイサイドパワー半導体装置を介して前記ハイサイド端子と前記ブリッジ端子との間に流れる主電流の向き、及び前記ローサイドパワー半導体装置を介して前記ローサイド端子と前記ブリッジ端子との間に流れる主電流の向きは、前記絶縁板を挟んで逆向きであることを特徴とする請求項1に記載のハーフブリッジパワー半導体モジュール。
  3. 前記ハイサイドパワー半導体装置及び前記ローサイドパワー半導体装置は、排他的にターンオンするように制御されることを特徴とする請求項1に記載のハーフブリッジパワー半導体モジュール。
  4. 排他的にターンオンしたパワー半導体装置が接続されたハイサイド端子またはローサイド端子とブリッジ端子との間に流れる主電流の向きは、前記絶縁基板の絶縁板を挟んで逆向きであることを特徴とする請求項3に記載のハーフブリッジパワー半導体モジュール。
  5. 前記ハイサイドパワー半導体装置とローサイドパワー半導体装置のいずれか一方がパワースイッチング素子であり、他方がパワーダイオードであることを特徴とする請求項1または2に記載のハーフブリッジパワー半導体モジュール。
  6. 前記ハイサイドパワー半導体装置とローサイドパワー半導体装置のいずれか一方あるいは両方が、互いに並列に接続されたパワースイッチング素子と高速還流パワーダイオードとの対からなることを特徴とする請求項1または2に記載のハーフブリッジパワー半導体モジュール。
  7. 前記ハイサイドパワー半導体装置とローサイドパワー半導体装置の一方がターンオフしたときに、他方の高速還流パワーダイオードまたはパワースイッチング素子に内蔵されたダイオードを介して流れる帰還電流の向きは、前記絶縁板を挟んで逆向きであること特徴とする請求項5または6に記載のハーフブリッジパワー半導体モジュール。
  8. 前記絶縁基板は、
    前記裏面ブリッジ配線導体の裏面に配置された第2絶縁板と、
    前記第2絶縁板の裏面に配置された金属板と、
    を更に備えることを特徴とする請求項1〜7のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  9. 前記絶縁基板は、
    ベース絶縁板と、前記ベース絶縁板の表面に貼付された前記裏面ブリッジ配線導体とを備えるベース基板前駆体と、
    前記ベース絶縁板の1/2以下の面積を有するハイサイド絶縁板と、前記ハイサイド絶縁板の表面に貼付された前記第1表面配線導体と、前記ハイサイド絶縁板の裏面に貼付された第1裏面配線導体と、を備えるハイサイド基板前駆体と、
    前記ベース絶縁板の1/2以下の面積を有するローサイド絶縁板と、前記ローサイド絶縁板の表面に貼付された前記第2表面配線導体と、前記ローサイド絶縁板の裏面に貼付された第2裏面配線導体と、を備えるローサイド基板前駆体とにより構成され、
    前記第1裏面配線導体及び前記第2裏面配線導体は、前記裏面ブリッジ配線導体に接合され、
    前記ブリッジ端子は、前記ハイサイド絶縁板と前記ローサイド絶縁板との間から表出する前記裏面ブリッジ配線導体にオーミック接続している
    ことを特徴とする請求項1〜7のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  10. 前記ハイサイド端子と前記ブリッジ端子及び前記ローサイド端子と前記ブリッジ端子は、絶縁シートをそれぞれ挟持していることを特徴とする請求項1〜9のいずれか一項に記載のハーフブリッジパワー半導体モジュール。
  11. 絶縁板と、前記絶縁板の表面に配置された複数の表面配線導体と、前記絶縁板の裏面に配置された板状の裏面ブリッジ配線導体と、を備えた絶縁基板と、
    前記複数の表面配線導体の中から選ばれた第1表面配線導体の上にその裏面電極がオーミック接続されたハイサイドパワー半導体装置と、
    前記複数の表面配線導体の中から選ばれた第2表面配線導体の上にその裏面電極がオーミック接続されたローサイドパワー半導体装置と、
    前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記裏面ブリッジ配線導体に接続され、前記絶縁基板の表面上方に向かって延びるブリッジ端子と、
    前記ハイサイドパワー半導体装置と前記ブリッジ端子との間の位置において、前記第1表面配線導体にオーミック接続され、前記絶縁基板の表面上方に向かって延びるハイサイド端子と、
    前記ローサイドパワー半導体装置と前記ブリッジ端子との間に位置において、前記ローサイドパワー半導体装置の表面電極にオーミック接続され、前記絶縁基板の表面上方に向かって延びるローサイド端子と、
    前記ハイサイドパワー半導体装置から見て前記ハイサイド端子への方位とは反対の方位に向かって設けられ、前記ハイサイドパワー半導体装置の表面電極と前記裏面ブリッジ配線導体との間をオーミック接続する第1接続部と、
    前記ローサイドパワー半導体装置から見て前記ローサイド端子への方位とは反対の方位に設けられた、前記第2表面配線導体と前記裏面ブリッジ配線導体とをオーミック接続する第2接続部と、
    を備えるハーフブリッジパワー半導体モジュールの製造方法であって、
    前記絶縁基板を用意し、
    前記第1表面配線導体及び第2表面配線導体の上に、ハイサイドパワー半導体装置及びローサイドパワー半導体装置をそれぞれ接着し、
    パワー半導体装置の表面電極と前記絶縁基板の他の表面配線導体もしくは前記裏面ブリッジ配線導体との間をボンディングワイヤーで結線し、
    前記ハイサイドパワー半導体装置の表面電極と前記裏面ブリッジ配線導体との間を第1接続部で結線し、
    前記第2表面配線導体と前記裏面ブリッジ配線導体とを第2接続部で結線し、
    前記第1接続部及び第2接続部で結線した後に、前記ブリッジ端子、前記ハイサイド端子、及び前記ローサイド端子を接合する
    ことを特徴とするハーフブリッジパワー半導体モジュールの製造方法。
  12. 前記絶縁基板を用意することには、
    ベース絶縁板と、前記ベース絶縁板の表面に貼付された前記裏面ブリッジ配線導体とを備えるベース基板前駆体と、
    前記ベース絶縁板の1/2以下の面積を有するハイサイド絶縁板と、ハイサイド絶縁板の表面に貼付された前記第1表面配線導体と、ハイサイド絶縁板の裏面に貼付された第1裏面配線導体と、を備えるハイサイド基板前駆体と、
    前記ベース絶縁板の1/2以下の面積を有するローサイド絶縁板と、ローサイド絶縁板の表面に貼付された前記第2表面配線導体と、ローサイド絶縁板の裏面に貼付された第2裏面配線導体と、を備えるローサイド基板前駆体と、を用意し、
    前記第1裏面配線導体及び前記第2裏面配線導体を、前記裏面ブリッジ配線導体に接合することが含まれ、
    前記ブリッジ端子を接合することは、前記ブリッジ端子を、ハイサイド絶縁板とローサイド絶縁板との間から表出する前記裏面ブリッジ配線導体に接合することである、
    ことを特徴とする請求項11に記載のハーフブリッジパワー半導体モジュールの製造方法。
JP2014059550A 2014-03-24 2014-03-24 ハーフブリッジパワー半導体モジュール及びその製造方法 Active JP6331543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014059550A JP6331543B2 (ja) 2014-03-24 2014-03-24 ハーフブリッジパワー半導体モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014059550A JP6331543B2 (ja) 2014-03-24 2014-03-24 ハーフブリッジパワー半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015185630A true JP2015185630A (ja) 2015-10-22
JP6331543B2 JP6331543B2 (ja) 2018-05-30

Family

ID=54351864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014059550A Active JP6331543B2 (ja) 2014-03-24 2014-03-24 ハーフブリッジパワー半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP6331543B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036653A (ja) * 2017-08-17 2019-03-07 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
WO2019221242A1 (ja) * 2018-05-17 2019-11-21 京セラ株式会社 パワー半導体モジュール
JP6827595B1 (ja) * 2020-01-07 2021-02-10 三菱電機株式会社 半導体装置および電力変換装置
WO2022118510A1 (ja) * 2020-12-03 2022-06-09 株式会社日立製作所 絶縁基板および電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194344A (ja) * 1988-01-28 1989-08-04 Fuji Electric Co Ltd パワートランジスタの並列接続方法
JPH0397257A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 大電力半導体装置
JP2011097053A (ja) * 2009-10-30 2011-05-12 General Electric Co <Ge> インダクタンスを低減した電力モジュール組立体
JP2013033812A (ja) * 2011-08-01 2013-02-14 Fuji Electric Co Ltd パワー半導体モジュール
JP2013219290A (ja) * 2012-04-12 2013-10-24 Panasonic Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194344A (ja) * 1988-01-28 1989-08-04 Fuji Electric Co Ltd パワートランジスタの並列接続方法
JPH0397257A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 大電力半導体装置
JP2011097053A (ja) * 2009-10-30 2011-05-12 General Electric Co <Ge> インダクタンスを低減した電力モジュール組立体
JP2013033812A (ja) * 2011-08-01 2013-02-14 Fuji Electric Co Ltd パワー半導体モジュール
JP2013219290A (ja) * 2012-04-12 2013-10-24 Panasonic Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036653A (ja) * 2017-08-17 2019-03-07 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
JP7013717B2 (ja) 2017-08-17 2022-02-01 富士電機株式会社 半導体装置の製造方法及びはんだ付け補助治具
WO2019221242A1 (ja) * 2018-05-17 2019-11-21 京セラ株式会社 パワー半導体モジュール
JPWO2019221242A1 (ja) * 2018-05-17 2021-05-27 京セラ株式会社 パワー半導体モジュール
JP6827595B1 (ja) * 2020-01-07 2021-02-10 三菱電機株式会社 半導体装置および電力変換装置
WO2021140572A1 (ja) * 2020-01-07 2021-07-15 三菱電機株式会社 半導体装置および電力変換装置
WO2022118510A1 (ja) * 2020-12-03 2022-06-09 株式会社日立製作所 絶縁基板および電力変換装置

Also Published As

Publication number Publication date
JP6331543B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP6288301B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US11063025B2 (en) Semiconductor module and power conversion device
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP6520437B2 (ja) 半導体装置
JP6603676B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP2015126342A (ja) パワー回路およびパワーモジュール
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JPWO2011145219A1 (ja) パワー半導体モジュール
JP2007234690A (ja) パワー半導体モジュール
JP6604926B2 (ja) 半導体モジュール
US10535577B2 (en) Semiconductor device
JP2015135895A (ja) 半導体モジュール
JP2022062235A (ja) パワー・デバイス用のパッケージ構造
WO2015005181A1 (ja) 電力変換部品
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
CN113875006A (zh) 三电平功率模块
JP5566354B2 (ja) 電力用半導体スイッチおよび電力変換装置
JP2021093531A (ja) 半導体デバイスモジュール及び組立方法
EP3376538B1 (en) Semiconductor arrangement with controllable semiconductor elements
US20230378145A1 (en) Flip-Chip Packaged Power Transistor Module Having Built-in Gate Driver
CN112447614A (zh) 功率器件封装结构
JP2010251556A (ja) 半導体装置及び放熱体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180416

R151 Written notification of patent or utility model registration

Ref document number: 6331543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151