JP6604926B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6604926B2
JP6604926B2 JP2016187706A JP2016187706A JP6604926B2 JP 6604926 B2 JP6604926 B2 JP 6604926B2 JP 2016187706 A JP2016187706 A JP 2016187706A JP 2016187706 A JP2016187706 A JP 2016187706A JP 6604926 B2 JP6604926 B2 JP 6604926B2
Authority
JP
Japan
Prior art keywords
metal plates
circuit
semiconductor module
circuit element
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016187706A
Other languages
English (en)
Other versions
JP2018056221A (ja
Inventor
賢太 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016187706A priority Critical patent/JP6604926B2/ja
Priority to US15/459,982 priority patent/US10325895B2/en
Priority to DE102017216981.8A priority patent/DE102017216981B4/de
Priority to CN201710891485.1A priority patent/CN107871733B/zh
Publication of JP2018056221A publication Critical patent/JP2018056221A/ja
Application granted granted Critical
Publication of JP6604926B2 publication Critical patent/JP6604926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40237—Connecting the strap to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は半導体モジュールに関する。
従来の半導体モジュールにおいて、スイッチング素子と、コンデンサ、抵抗素子等の回路素子を搭載した多層配線基板が用いられている。従来は、コンデンサ、抵抗素子等の回路素子は基板上に形成された回路パターンに水平方向に接合されていた。又は、回路パターンに一方の電極が接合され、他方の電極は金属ワイヤで回路パターンに接続されていた。
特開平９−１１６０９１号公報
従来は、基板上に水平方向に回路素子を搭載していたため、回路素子の搭載に要する面積が増大する問題があった。また、回路素子と基板との接続に金属ワイヤを用いた場合、搭載に要する面積の増大とともにワイヤ接合に関する信頼性が問題となる。
本発明は以上のような課題を解決するためになされたものであり、配線の接合部分の信頼性を高めるとともに、回路素子の搭載に要する面積を縮小した半導体モジュールの提供を目的とする。
本発明の一の態様に係る半導体モジュールは、水平方向に延在し、垂直方向に積み重ねられた複数の金属板と、少なくとも１つのスイッチング素子と、少なくとも１つの回路素子と、を備え、少なくとも１つのスイッチング素子は、垂直方向に対向する２つの金属板の間に接合され、少なくとも１つの回路素子は、垂直方向に対向する２つの金属板の間に接合され、複数の金属板の間には絶縁性材料が配置され、少なくとも１つの金属板が、スイッチング素子と回路素子の両方に接合されている。対向する２つの金属板の間には絶縁性材料として絶縁基板が配置されている。少なくとも１つの回路素子は、垂直方向に対向する２つの金属板の間に絶縁基板を貫通して接合されている。


本発明に係る半導体モジュールによれば、垂直方向に対向する２つの金属板の間に回路素子を接合するため、回路素子の実装に要する面積が縮小され、半導体モジュールを小型化することが可能である。また、垂直方向に対向する２つの金属板の間に回路素子を接合するため、回路素子を金属板上に水平方向に配置する場合と比較して、金属板と回路素子の熱膨張率の差による反りを低減することが可能である。よって、配線の接合部分の信頼性を向上させることが可能である。
実施の形態１に係る半導体モジュールの断面図である。 実施の形態１に係る半導体モジュールの回路構成を示す図である。 実施の形態１の第１の変形例に係る半導体モジュールの断面図である。 実施の形態１の第１の変形例に係る半導体モジュールの回路構成を示す図である。 実施の形態１の第２の変形例に係る半導体モジュールの断面図である。 実施の形態１の第２の変形例に係る半導体モジュールの回路構成を示す図である。 実施の形態２に係る半導体モジュールの断面図である。 実施の形態３に係る半導体モジュールの断面図である。 実施の形態４に係る半導体モジュールの断面図である。 外部にスナバ回路が接続された半導体モジュールの回路構成を示す図である。 スナバ回路を内蔵した半導体モジュールの回路構成を示す図である。
＜実施の形態１＞
図１は本実施の形態１における半導体モジュール１００の断面図である。図１に示すように、半導体モジュール１００は、水平方向に延在し、垂直方向に積み重ねられた第１、第２、第３の金属板２１，２２，２３と、第１、第２のスイッチング素子４１，４２と、回路素子７１を備える。
第１、第２のスイッチング素子４１，４２は例えばＩＧＢＴ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）等である。第１、第２のスイッチング素子４１，４２の両面には主電極が設けられている。また、スイッチング素子４１，４２は還流ダイオードを内蔵していてもよい。回路素子７１は、コンデンサ、抵抗素子等の受動素子、又はダイオード等の能動素子である。回路素子７１の両端には電極が設けられている。
第２の金属板２２は、第１部分２２１と第２部分２２２が接合されて形成されている。第１の金属板２１の一端は半導体モジュール１００のパッケージ外部に引き出されＰ電極（以降では電極Ｐとも記載する）となる。また、第２の金属板２２の一端は半導体モジュール１００のパッケージ外部に引き出されＡＣ電極（以降では電極ＡＣとも記載する）となる。また、第３の金属板２３の一端は半導体モジュール１００のパッケージ外部に引き出されＮ電極（以降では電極Ｎとも記載する）となる。
なお、本明細書において「水平方向に延在する金属板」とは、水平方向に平坦な金属板でなくてもよく、例えば、第２の金属板２２のように段差のある部分を有していてもよい。また、金属板において、厚みは必ずしも均一でなくてもよく、電流の許容量、要求される強度、積層基板の構造などに応じて厚みが異なってもよい。第１から第３の金属板２１，２２，２３は回路パターンを形成していてもよい。
第１、第２の金属板２１，２２は絶縁基板３１，３２とともに多層基板３を形成している。第１の金属板２１と、第２の金属板２２の第１部分２２１の間には、第１のスイッチング素子４１が配置されている。第１のスイッチング素子４１の両面の電極は、垂直方向に対向する第１の金属板２１と、第２の金属板２２の第１部分２２１のそれぞれに導電性接合材８を介して面で接合されている。ここで、導電性接合材８は、はんだ、又は、銀粒子を含む焼結性の接合材などである。
第２の金属板２２の第２部分２２２と、第３の金属板２３の間には、第２のスイッチング素子４２が配置されている。第２のスイッチング素子４２の両面の電極は、垂直方向に対向する第２の金属板２２の第２部分２２２と、第３の金属板２３のそれぞれに導電性接合材８を介して面で接合されている。
第１の金属板２１と、第２の金属板２２の第２部分２２２の間には、回路素子７１が配置されている。回路素子７１の両端の電極は、垂直方向に対向する第１の金属板２１と、第２の金属板２２の第２部分２２２のそれぞれに導電性接合材８を介して面で接合されている。回路素子７１は、第１の金属板２１と、第２の金属板２２の第２部分２２２の間に配置された絶縁基板３２を貫通している。回路素子７１は電極Ｐと電極ＡＣとの間に、第１のスイッチング素子４１と並列に接合される。
また、多層基板３の裏面、即ちスイッチング素子４１が配置される面と反対側の面には、ヒートスプレッダー９が配置される。電極Ｐ，Ｎ，ＡＣの端部およびヒートスプレッダー９を除いて、第１から第３の金属板２１，２２，２３、絶縁基板３１，３２、第１、第２のスイッチング素子４１，４２および回路素子７１は絶縁性樹脂１０で封止される。
なお、本実施の形態１では第１、第２の金属板２１，２２の間に回路素子７１を接合したが、回路素子を接合する位置はこれに限定されない。例えば、第２、第３の金属板２２，２３の間（即ち、電極ＡＣと電極Ｎの間）、又は、第１、第３の金属板２１，２３の間（即ち、電極Ｐと電極Ｎの間）に回路素子７１を接合してもよい。
また、本実施の形態１では半導体モジュール１００が１つの回路素子７１を備える構成としたが、複数の回路素子７１を備える構成としてもよい。
また、半導体モジュール１００において、第１から第３の金属板２１，２２，２３のそれぞれの厚みを０．２５ｍｍ以上とする。パワーモジュールの通電と発熱を考えた際、金属板の厚みを増やすことによりスイッチング素子４１、４２の通電時の電流密度を下げることができる。また、金属板の発熱を抑えることが可能となるため大電流化が可能となる。また主となる金属板の材料は、例えばアルミニウム（Ａｌ）、銅(Ｃｕ)等である。特に銅であれば抵抗率が低く熱伝導率も高いため、大電流化と併せて低熱抵抗化が可能である。
また、半導体モジュール１００において、絶縁基板３１，３２は有機樹脂又はセラミックで形成される。絶縁基板３１，３２が有機樹脂で形成される場合、絶縁基板３１，３２のそれぞれの厚みを０．１ｍｍ以上とする。絶縁基板３１，３２の厚みを０．１ｍｍ以上とすることにより、例えば半導体モジュール１００のＰ電極、Ｎ電極間に６００Ｖから６．５ｋＶの範囲の電圧を印加して使用する場合に必要とされる絶縁性能と信頼性を確保することができる。
絶縁基板３１，３２がＡｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４等のセラミックで形成される場合、絶縁基板３１，３２のそれぞれの厚みを０．３２ｍｍ以上とする。絶縁基板３１，３２の厚みを０．３２ｍｍ以上とすることにより、例えば半導体モジュール１００のＰ電極、Ｎ電極間に１２００Ｖの電圧を印加して使用する場合に必要とされる絶縁性能、信頼性、絶縁基板３１，３２の強度を確保することができる。
以上のように、第１から第３の金属板２１，２２，２３のそれぞれの厚みを０．２５ｍｍ以上とし、かつ、絶縁基板３１，３２のそれぞれの厚みを０．３２ｍｍ以上とすることにより、大電流かつ高電圧を扱う半導体モジュールを実現することが可能である。
図２は、半導体モジュール１００の回路構成を示す図である。図２に示すように、第１、第２のスイッチング素子４１，４２が直列に接続されている。また、回路素子７１は第１のスイッチング素子４１と並列に接合されている。例えば、回路素子７１をコンデンサとすることにより、第１のスイッチング素子４１のスイッチングに伴って発生するサージ電圧を抑制するスナバ回路ＳＣが構成される。
＜効果＞
本実施の形態１における半導体モジュール１００は、水平方向に延在し、垂直方向に積み重ねられた複数の金属板（第１、第２、第３の金属板２１，２２，２３）と、少なくとも１つのスイッチング素子（第１、第２のスイッチング素子４１，４２）と、少なくとも１つの回路素子７１と、を備え、少なくとも１つのスイッチング素子は、垂直方向に対向する２つの金属板の間に接合され、少なくとも１つの回路素子７１は、垂直方向に対向する２つの金属板の間に接合され、複数の金属板の間には絶縁性材料が配置され、少なくとも１つの金属板が、スイッチング素子と回路素子７１の両方に接合されている。
本実施の形態１における半導体モジュール１００によれば、スイッチング素子の接合と同様に、垂直方向に対向する２つの金属板の間に回路素子７１を接合するため、回路素子７１の実装に要する面積が縮小され、半導体モジュール１００を小型化することが可能である。また、垂直方向に対向する２つの金属板の間に回路素子７１を接合するため、回路素子７１を金属板上に水平方向に配置する場合と比較して、金属板と回路素子７１の熱膨張率の差による反りを低減することが可能である。よって、接合部分の信頼性を向上させることが可能である。
また、本実施の形態１における半導体モジュール１００において、対向する２つの金属板（第１、第２の金属板２１，２２）の間には絶縁性材料として絶縁基板３２が配置され、少なくとも１つの回路素子７１は、垂直方向に対向する２つの金属板の間に絶縁基板３２を貫通して接合される。
本実施の形態１における半導体モジュール１００によれば、両面に第１、第２の金属板２１，２２を備える絶縁基板３２を貫通するように回路素子７１を接合する。従って、回路素子７１の実装に要する面積を縮小しながら、第１、第２の金属板２１，２２の間に回路素子７１を接合することが可能である。
また、本実施の形態１における半導体モジュール１００において、少なくとも１つのスイッチング素子（第１、第２のスイッチング素子４１，４２）は、両面に電極を備え、少なくとも１つのスイッチング素子の両面の電極が、垂直方向に対向する２つの金属板のそれぞれに導電性接合材８により面で接合され、少なくとも１つの回路素子７１は、両端に電極を備え、少なくとも１つの回路素子７１の両端の電極が、垂直方向に対向する２つの金属板のそれぞれに導電性接合材８により面で接合される。
回路素子７１を金属板上に水平方向に接合する場合は、回路素子７１の両端の電極の片面が接合されるため、温度変化に伴い回路素子が受ける応力が大きくなる。一方、本実施の形態１では、回路素子７１の両端の電極が、垂直方向に対向する２つの金属板のそれぞれに導電性接合材８により面で接合されるため、温度変化により回路素子７１が受ける応力を低減することが可能である。従って、半導体モジュール１００の信頼性の向上が期待できる。
また、本実施の形態１における半導体モジュール１００において、金属板（第１、第２、第３の金属板２１，２２，２３）の厚みは０．２５ｍｍ以上である。金属板の厚みを増やすことによりスイッチング素子４１、４２の通電時の電流密度を下げることができる。また、金属板の発熱を抑えることが可能となるため大電流化が可能となる。
また、本実施の形態１における半導体モジュール１００において、絶縁基板３１，３２はセラミック材料を含み、絶縁基板の厚みは０．３２ｍｍ以上である。絶縁基板３１，３２の厚みを０．３２ｍｍ以上とすることにより、例えば半導体モジュール１００のＰ電極、Ｎ電極間に１２００Ｖの電圧を印加して使用する場合に必要とされる絶縁性能、信頼性、絶縁基板３１，３２の強度を確保することができる。
＜実施の形態１の第１の変形例＞
図３は、実施の形態１の第２の変形例の半導体モジュール１００Ａの断面図である。図３に示すように、半導体モジュール１００Ａにおいて、垂直方向に対向する第１、第３の金属板２１，２３の間には回路素子７１が接合されている。その他の構成は実施の形態１（図１）と同じため、説明を省略する。
図４は、半導体モジュール１００Ａの回路構成を示す図である。図４に示すように、直列接続された第１、第２のスイッチング素子４１，４２と並列に、回路素子７１が接続されている。例えば、回路素子７１をコンデンサとすることにより、第１、第２のスイッチング素子４１，４２のスイッチングに伴って発生するサージ電圧を抑制するスナバ回路ＳＣが構成される。
＜実施の形態１の第２の変形例＞
図５は、実施の形態１の第２の変形例の半導体モジュール１００Ｂの断面図である。図５に示すように、半導体モジュール１００Ｂにおいて、垂直方向に対向する第１、第２の金属板２１，２２の間には、直列に接続された回路素子７１，７２が接合されている。ここで、回路素子７１と回路素子７２は導電性接合材８により直接、直列に接合されている。その他の構成は実施の形態１（図１）と同じため、説明を省略する。
図６は、半導体モジュール１００Ｂの回路構成を示す図である。図６に示すように、第１のスイッチング素子４１と並列に、直列接続された回路素子７１，７２が接続されている。例えば、回路素子７１，７２をコンデンサと抵抗素子とすることにより、第１のスイッチング素子４１のスイッチングに伴って発生するサージ電圧を抑制するスナバ回路ＳＣが構成される。
実施の形態１の第２の変形例における半導体モジュール１００Ｂにおいて、少なくとも１つの回路素子は複数であり、直列に接続された複数の回路素子７１，７２が、垂直方向に対向する２つの金属板（第１、第２の金属板２１，２２）の間に接合される。
従って、直列に接続した複数の回路素子を垂直方向に対向する２つの金属板の間に接合することにより、複数の回路素子を実装する場合であっても、実装に要する面積が縮小され、半導体モジュール１００Ｂを小型化することが可能である。
＜実施の形態２＞
図７は本実施の形態２における半導体モジュール２００の断面図である。図７に示すように、半導体モジュール２００は、水平方向に延在し、垂直方向に積み重ねられた第１、第２、第３、第４の金属板５１，５２，５３，５４と、第１、第２のスイッチング素子４１，４２と、回路素子７３を備える。第１、第２のスイッチング素子４１，４２に関しては実施の形態１と同様のため、説明を省略する。また、回路素子７３は実施の形態１における回路素子７１と同様のため、説明を省略する。
第１の金属板５１の一端は半導体モジュール２００のパッケージ外部に引き出されＰ電極となる。また、第３の金属板５３の一端は半導体モジュール２００のパッケージ外部に引き出されＡＣ電極となる。また、第４の金属板５４の一端は半導体モジュール２００のパッケージ外部に引き出されＮ電極となる。
第１、第３の金属板５１，５３は絶縁基板６１の表側の面に配置され、絶縁基板６１の裏側の面にはヒートスプレッダー９が配置されている。第１、第３の金属板５１，５３は絶縁に必要な距離を空けて絶縁基板６１上に配置されている。絶縁基板６２の両面には第２、第４の金属板５２，５４が配置されている。第４の金属板５４の一部はスルーホール等により絶縁基板６２を貫通して、第２の金属板５２と同じ側の面に配置される。
第１の金属板５１と、第２の金属板５２の間には、第１のスイッチング素子４１が配置されている。第１のスイッチング素子４１の両面の電極は、垂直方向に対向する第１の金属板５１と、第２の金属板５２のそれぞれに導電性接合材８を介して面で接合されている。
第３の金属板５３と第４の金属板５４の間には、第２のスイッチング素子４２が配置されている。第２のスイッチング素子４２の両面の電極は、垂直方向に対向する第３の金属板５３と第４の金属板５４のそれぞれに導電性接合材８を介して面で接合されている。
第２の金属板５２と第３の金属板５３の間には、回路素子７３が配置されている。回路素子７３の両端の電極は、垂直方向に対向する第２の金属板５２と第３の金属板５３のそれぞれに導電性接合材８を介して面で接合されている。回路素子７１は絶縁性樹脂１０で封止されている。回路素子７３は、第１、第２のスイッチング素子４１，４２の間に、第１、第２のスイッチング素子４１，４２と直列に接合されている。
電極Ｐ，Ｎ，ＡＣの端部およびヒートスプレッダー９を除いて、第１から第４の金属板５１，５２，５３，５４、絶縁基板６１，６２、第１、第２のスイッチング素子４１，４２および回路素子７３は絶縁性樹脂１０で封止されている。
なお、本実施の形態２では第２、第３の金属板５２，５３の間に回路素子７３を接合したが、回路素子を接合する位置はこれに限定されない。例えば、第１、第２の金属板５１，５２の間（即ち、電極Ｐと電極ＡＣの間）、又は、第３、第４の金属板５１，５４の間（即ち、電極ＡＣと電極Ｎの間）、又は、第１、第４の金属板５１，５４の間（即ち、電極Ｐと電極Ｎの間）に回路素子７３を接合してもよい。
また、本実施の形態２では半導体モジュール１００が１つの回路素子７３を備える構成としたが、複数の回路素子７３を備える構成としてもよい。
また、半導体モジュール２００において、第１から第４の金属板５１，５２，５３，５４のそれぞれの厚みを０．２５ｍｍ以上とする。パワーモジュールの通電と発熱を考えた際、金属板の厚みを増やすことによりスイッチング素子４１、４２の通電時の電流密度を下げることができる。また、金属板の発熱を抑えることが可能となるため大電流化が可能となる。また主となる金属板の材料は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ)等である。特に銅であれば抵抗率が低く熱伝導率も高いため、大電流化と併せて低熱抵抗化が可能である。
また、半導体モジュール２００において、絶縁基板６１，６２は有機樹脂又はセラミックで形成される。絶縁基板６１，６２が有機樹脂で形成される場合、絶縁基板６１，６２のそれぞれの厚みを０．１ｍｍ以上とする。絶縁基板６１，６２の厚みを０．１ｍｍ以上とすることにより、例えば半導体モジュール２００のＰ電極、Ｎ電極間に６００Ｖから６．５ｋＶの範囲の電圧を印加して使用する場合に必要とされる絶縁性能と信頼性を確保することができる。
絶縁基板６１，６２がＡｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４等のセラミックで形成される場合、絶縁基板６１，６２のそれぞれの厚みを０．３２ｍｍ以上とする。絶縁基板６１，６２の厚みを０．３２ｍｍ以上とすることにより、例えば半導体モジュール２００のＰ電極、Ｎ電極間に１２００Ｖの電圧を印加して使用する場合に必要とされる絶縁性能、信頼性、絶縁基板６１，６２の強度を確保することができる。
また、半導体モジュール２００において、垂直方向に対向する金属板の間において絶縁性樹脂１０の厚みを０．１ｍｍ以上とする。絶縁性樹脂１０の厚みを０．１ｍｍ以上とすることにより、例えば半導体モジュール２００のＰ電極、Ｎ電極間に６００Ｖから６．５ｋＶの範囲の電圧を印加して使用する場合に必要とされる絶縁性能と信頼性を確保することができる。
＜効果＞
本実施の形態２における半導体モジュール２００において、対向する２つの金属板（第２、第３の金属板５２，５３）の間には絶縁性材料として絶縁性樹脂１０が配置され、少なくとも１つの回路素子７３は、垂直方向に対向する２つの金属板の間に接合されて、絶縁性樹脂１０で封止される。
本実施の形態２における半導体モジュール２００によれば、絶縁性樹脂１０を挟んで対向する第２、第３の金属板５２，５３の間に回路素子７３を接合する。従って、回路素子７３の実装に要する面積を縮小しながら、第２、第３の金属板５２，５３の間に回路素子７３を接合することが可能である。
＜実施の形態３＞
図８は本実施の形態３における半導体モジュール３００の断面図である。本実施の形態３における半導体モジュール３００は、半導体モジュール１００（図１）に対して回路素子７４をさらに備える。その他の構成は半導体モジュール１００と同じため、説明を省略する。
図８に示すように、第１の金属板２１と、第２の金属板２２の第１部分２２１の間には、回路素子７４が配置されている。回路素子７４の両端の電極は、垂直方向に対向する第１の金属板２１と、第２の金属板２２の第１部分２２１のそれぞれに導電性接合材８を介して面で接合されている。回路素子７４は絶縁性樹脂１０で封止されている。回路素子７４は電極Ｐと電極ＡＣとの間に、第１のスイッチング素子４１と並列に接合される。
なお、本実施の形態３においては、２つの回路素子７１，７４を備える構成としたが、回路素子は複数であればよい。また、本実施の形態３では第１、第２の金属板２１，２２の間に回路素子７１，７４を接合したが、回路素子を接合する位置はこれに限定されない。例えば、第２、第３の金属板２２，２３の間（即ち、電極ＡＣと電極Ｎの間）、又は、第１、第３の金属板２１，２３の間（即ち、電極Ｐと電極Ｎの間）に回路素子７１，７４を接合してもよい。
＜効果＞
本実施の形態３における半導体モジュール３００において、少なくとも１つの回路素子は複数であり、複数の金属板（第１、第２、第３の金属板２１，２２，２３）のうち、垂直方向に対向する２つの金属板（第１、第２の金属板２１，２２）の間には絶縁性材料として絶縁基板３２が配置され、複数の回路素子７１，７４のうち、少なくとも１つの回路素子７１は、対向する２つの金属板の間に絶縁基板３２を貫通して接合され、複数の金属板のうち、垂直方向に対向する２つの金属板（第１、第２の金属板２１，２２）の間には絶縁性材料として絶縁性樹脂１０が配置され、複数の回路素子７１，７４のうち、少なくとも１つの回路素子７４は、対向する２つの金属板の間に接合されて、絶縁性樹脂１０で封止される。
本実施の形態３における半導体モジュール３００よれば、絶縁基板３２を間に挟んで対向する２つの金属板の間に回路素子７１を接合し、かつ、絶縁性樹脂１０を間に挟んで対向する２つの金属板の間に回路素子７４を接合する。このように、回路素子７１，７４の配置の自由度が大きくなることにより、パワーモジュールの発振現象の抑制、スイッチング損失の低減などに効果的な位置に回路素子７１，７４を配置することが可能である。また、回路素子７１，７４を半導体モジュール３００に内蔵することにより、半導体モジュール３００の外部に接続する回路構成を簡略化することが可能である。
＜実施の形態４＞
図９は本実施の形態４における半導体モジュール４００の断面図である。本実施の形態４における半導体モジュール４００は、半導体モジュール２００（図７）に対して回路素子７５をさらに備える。その他の構成は半導体モジュール２００と同じため、説明を省略する。
図９に示すように、第２の金属板５２と第４の金属板５４の間には、回路素子７５が配置されている。回路素子７５の両端の電極は、垂直方向に対向する第２の金属板５２と第４の金属板５４のそれぞれに導電性接合材８を介して面で接合されている。回路素子７５は、第２の金属板５２と第４の金属板５４の間に配置された絶縁基板６２を貫通している。
なお、本実施の形態４においては、２つの回路素子７３，７５を備える構成としたが、回路素子は複数であればよい。また、回路素子７３，７５を接合する位置は図９に限定されない。例えば、第１、第２の金属板５１，５２の間（即ち、電極Ｐと電極ＡＣの間）、又は、第３、第４の金属板５３，５４の間（即ち、電極ＡＣと電極Ｎの間）、又は、第１、第４の金属板５１，５４の間（即ち、電極Ｐと電極Ｎの間）に回路素子７３，７５を接合してもよい。
＜効果＞
本実施の形態４における半導体モジュール４００において、少なくとも１つの回路素子は複数であり、複数の金属板（第１、第２、第３、第４の金属板５１，５２，５３，５４）のうち、垂直方向に対向する２つの金属板（第２、第４の金属板５２，５４）の間には絶縁性材料として絶縁基板６２が配置され、複数の回路素子７３，７５のうち、少なくとも１つの回路素子７５は、対向する２つの金属板の間に絶縁基板６２を貫通して接合され、複数の金属板のうち、垂直方向に対向する２つの金属板（第２、第３の金属板５２，５３）の間には絶縁性材料として絶縁性樹脂１０が配置され、複数の回路素子７３，７５のうち、少なくとも１つの回路素子７３は、対向する２つの金属板の間に接合されて、絶縁性樹脂１０で封止される。
本実施の形態４における半導体モジュール４００よれば、絶縁基板６２を間に挟んで対向する２つの金属板の間に回路素子７５を接合し、かつ、絶縁性樹脂１０を間に挟んで対向する２つの金属板の間に回路素子７３を接合する。このように、回路素子７３，７５の配置の自由度が大きくなることにより、パワーモジュールの発振現象の抑制、スイッチング損失の低減などに効果的な位置に回路素子７３，７５を配置することが可能である。また、回路素子７３，７５を半導体モジュール３００に内蔵することにより、半導体モジュール３００の外部に接続する回路構成を簡略化することが可能である。
図１０に示すように、一般に半導体モジュールのスイッチング素子をオン、オフする際に発生するオーバーシュート、電圧および電流の発振現象を抑えるために、半導体モジュールの外部にはスナバ回路ＳＣを接続する必要がある。しかしながら、半導体モジュールの外部にスナバ回路ＳＣを接続する場合、半導体モジュールとスナバ回路ＳＣを接続する配線部分のノイズや回路インダクタンスの影響により、スナバ回路ＳＣの効果が低下することがある。そのため、半導体モジュールとスナバ回路ＳＣを接続する配線部分に合わせてスナバ回路ＳＣの構成を変更する必要があった。
一方、図１１に示すように、以上で説明した実施の形態１から４においては、回路素子７１〜７５を、コンデンサ、抵抗素子などの受動素子としてスナバ回路ＳＣを構成して、半導体モジュールにスナバ回路ＳＣを内蔵させることが可能である。スナバ回路ＳＣを半導体モジュール内部に配置することにより、スイッチング素子に近い位置にスナバ回路を配置することが可能となるため、スナバ回路を効果的に機能させることが可能である。また、半導体モジュール外部の配線に合わせてスナバ回路ＳＣの構成を変更する必要がなくなる。
特に、スイッチング素子にＳｉＣを使用した半導体モジュールにおいては、２０ｋＨｚ以上の高周波での使用が期待されている。スイッチング速度が速くなるほど発振が発生しやすくなるため、コンデンサなどの受動素子を用いたスナバ回路ＳＣが必要となる。受動素子でスナバ回路を構成することにより発振現象を抑えることができる。また、スナバ回路ＳＣはスイッチング素子付近に設置することが望ましい。
実施の形態１〜４における半導体モジュールは、スイッチング素子４１，４２のスイッチングに伴って発生するサージ電圧を抑制するスナバ回路ＳＣをさらに備え、スナバ回路ＳＣには、複数の金属板の一部および少なくとも１つの回路素子が含まれる。従って、半導体モジュールにスナバ回路ＳＣを内蔵することにより、スイッチング素子に近い位置にスナバ回路を配置することが可能となるため、スナバ回路を効果的に機能させることが可能である。また、半導体モジュール外部の配線に合わせてスナバ回路ＳＣの構成を変更する必要がなくなる。
実施の形態１〜４において、回路素子７１〜７５は受動素子を含み、受動素子は、コンデンサ又は抵抗素子である。回路素子７１〜７５をコンデンサ、抵抗素子等の受動素子とすることにより、回路素子７１〜７５でスナバ回路を構成することが可能である。
なお、実施の形態１〜４において、スイッチング素子４１，４２はＩＧＢＴであってもよい。また、スイッチング素子４１，４２はＭＯＳＦＥＴであってもよい。また、スイッチング素子４１，４２はシリコンカーバイドを含んでもよい。実施の形態１〜４における半導体モジュールは接合部分の信頼性が向上しているため、ＩＧＢＴ、ＭＯＳＦＥＴ等のスイッチング素子により大電流、高電圧を扱う用途において特に効果的である。また、スイッチング素子４１，４２をシリコンカーバイドで形成することにより、高温環境において例えば２０ｋＨｚ以上の高速スイッチングが可能となるが、回路素子７１〜７５をコンデンサ、抵抗素子等としてスナバ回路を構成することにより、スイッチング素子の発振現象を抑制することが可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
８ 導電性接合材、９ ヒートスプレッダー、１０ 絶縁性樹脂、２１，５１ 第１の金属板、２２，５２ 第２の金属板、２３，５３ 第３の金属板、５４ 第４の金属板、３１，３２，６１，６２ 絶縁基板、４１ 第１のスイッチング素子、４２ 第２のスイッチング素子、７１，７２，７３，７４，７５ 回路素子、１００，１００Ａ，１００Ｂ，２００，３００，４００ 半導体モジュール。

Claims (3)

  1. 水平方向に延在し、垂直方向に積み重ねられた複数の金属板と、
    少なくとも１つのスイッチング素子と、
    少なくとも１つの回路素子と、
    を備え、
    前記少なくとも１つのスイッチング素子は、垂直方向に対向する２つの前記金属板の間に接合され、
    前記少なくとも１つの回路素子は、垂直方向に対向する２つの前記金属板の間に接合され、
    前記複数の金属板の間には絶縁性材料が配置され、
    少なくとも１つの前記金属板が、前記スイッチング素子と前記回路素子の両方に接合され、
    対向する２つの前記金属板の間には前記絶縁性材料として絶縁基板が配置され、
    前記少なくとも１つの回路素子は、垂直方向に対向する２つの前記金属板の間に前記絶縁基板を貫通して接合される、
    半導体モジュール。
  2. 水平方向に延在し、垂直方向に積み重ねられた複数の金属板と、
    少なくとも１つのスイッチング素子と、
    少なくとも１つの回路素子と、
    を備え、
    前記少なくとも１つのスイッチング素子は、垂直方向に対向する２つの前記金属板の間に接合され、
    前記少なくとも１つの回路素子は、垂直方向に対向する２つの前記金属板の間に接合され、
    前記複数の金属板の間には絶縁性材料が配置され、
    少なくとも１つの前記金属板が、前記スイッチング素子と前記回路素子の両方に接合され、
    前記少なくとも１つの回路素子は複数であり、
    複数の前記金属板のうち、垂直方向に対向する２つの前記金属板の間には前記絶縁性材料として絶縁基板が配置され、
    複数の前記回路素子のうち、前記少なくとも１つの回路素子は、対向する２つの前記金属板の間に前記絶縁基板を貫通して接合され、
    複数の前記金属板のうち、垂直方向に対向する２つの前記金属板の間には前記絶縁性材料として絶縁性樹脂が配置され、
    複数の前記回路素子のうち、前記少なくとも１つの回路素子は、対向する２つの前記金属板の間に接合されて、前記絶縁性樹脂で封止される、
    半導体モジュール。
  3. 前記絶縁基板はセラミック材料を含み、
    前記絶縁基板の厚みは０．３２ｍｍ以上である、
    請求項１又は請求項２に記載の半導体モジュール。
JP2016187706A 2016-09-27 2016-09-27 半導体モジュール Active JP6604926B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016187706A JP6604926B2 (ja) 2016-09-27 2016-09-27 半導体モジュール
US15/459,982 US10325895B2 (en) 2016-09-27 2017-03-15 Semiconductor module
DE102017216981.8A DE102017216981B4 (de) 2016-09-27 2017-09-25 Halbleitermodul
CN201710891485.1A CN107871733B (zh) 2016-09-27 2017-09-27 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016187706A JP6604926B2 (ja) 2016-09-27 2016-09-27 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2018056221A JP2018056221A (ja) 2018-04-05
JP6604926B2 true JP6604926B2 (ja) 2019-11-13

Family

ID=61563663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016187706A Active JP6604926B2 (ja) 2016-09-27 2016-09-27 半導体モジュール

Country Status (4)

Country Link
US (1) US10325895B2 (ja)
JP (1) JP6604926B2 (ja)
CN (1) CN107871733B (ja)
DE (1) DE102017216981B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018007125T5 (de) * 2018-02-20 2020-11-05 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandler mit demselben
JP6998826B2 (ja) * 2018-04-27 2022-01-18 ルネサスエレクトロニクス株式会社 電子装置
JP7358921B2 (ja) * 2019-11-08 2023-10-11 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2021146270A2 (en) 2020-01-17 2021-07-22 Kemet Electronics Corporation Component assemblies and embedding for high density electronics
EP4100975A1 (en) 2020-02-03 2022-12-14 Kemet Electronics Corporation Structural lead frame
WO2021187409A1 (ja) 2020-03-19 2021-09-23 ローム株式会社 半導体装置
JP2021182575A (ja) 2020-05-18 2021-11-25 現代自動車株式会社Hyundai Motor Company 半導体装置内部スナバ回路接続構造及びこれを用いたパワーモジュール構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3578366B2 (ja) 1995-10-17 2004-10-20 株式会社ルネサステクノロジ 混成集積回路装置
JP4239580B2 (ja) 2002-12-13 2009-03-18 株式会社デンソー 半導体装置
JP4409380B2 (ja) * 2004-07-22 2010-02-03 本田技研工業株式会社 電子回路装置
JP5074089B2 (ja) * 2007-04-27 2012-11-14 株式会社Ｊｖｃケンウッド 電子部品収容基板及びその製造方法
DE102008035993B4 (de) 2008-08-01 2018-10-11 Infineon Technologies Ag Leistungshalbleitermodul
JP5273095B2 (ja) 2010-05-24 2013-08-28 株式会社デンソー 半導体装置
JP5447453B2 (ja) * 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール
JP5668707B2 (ja) * 2012-02-07 2015-02-12 トヨタ自動車株式会社 半導体モジュール
JP6097013B2 (ja) 2012-02-29 2017-03-15 ローム株式会社 パワーモジュール半導体装置
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
JP2014187145A (ja) * 2013-03-22 2014-10-02 Toyota Motor Corp 半導体モジュール及びその製造方法
JP6053668B2 (ja) * 2013-12-20 2016-12-27 三菱電機株式会社 半導体モジュールおよび電力変換装置

Also Published As

Publication number Publication date
US20180090473A1 (en) 2018-03-29
DE102017216981A1 (de) 2018-03-29
CN107871733B (zh) 2020-06-16
US10325895B2 (en) 2019-06-18
DE102017216981B4 (de) 2022-10-06
CN107871733A (zh) 2018-04-03
JP2018056221A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
JP6604926B2 (ja) 半導体モジュール
JP6865838B2 (ja) 半導体モジュール及び電力変換装置
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2019067949A (ja) 半導体装置
TWI698969B (zh) 功率元件封裝結構
US9385107B2 (en) Multichip device including a substrate
US9159715B2 (en) Miniaturized semiconductor device
JPWO2016002385A1 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP6988345B2 (ja) 半導体装置
JP2008042074A (ja) 半導体装置及び電力変換装置
JP2013069782A (ja) 半導体装置
JP7040032B2 (ja) 半導体装置
US8659900B2 (en) Circuit board including a heat radiating plate
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
JP2015135895A (ja) 半導体モジュール
JP2021141222A (ja) 半導体モジュール
CN113228265A (zh) 半导体组件的电路构造
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP7428017B2 (ja) 半導体モジュール
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
JP2019212809A (ja) 半導体装置
JP7428019B2 (ja) 半導体モジュール
JP2014041876A (ja) 電力用半導体装置
JP2021180234A (ja) 半導体モジュール
KR102611687B1 (ko) 파워모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191015

R150 Certificate of patent or registration of utility model

Ref document number: 6604926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250