WO2021187409A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021187409A1
WO2021187409A1 PCT/JP2021/010337 JP2021010337W WO2021187409A1 WO 2021187409 A1 WO2021187409 A1 WO 2021187409A1 JP 2021010337 W JP2021010337 W JP 2021010337W WO 2021187409 A1 WO2021187409 A1 WO 2021187409A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
main surface
capacitor
semiconductor device
substrate
Prior art date
Application number
PCT/JP2021/010337
Other languages
English (en)
French (fr)
Inventor
裕太 大河内
康雄 金武
達也 宮▲崎▼
拓一 大塚
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to DE112021001168.5T priority Critical patent/DE112021001168B4/de
Priority to JP2022508340A priority patent/JPWO2021187409A1/ja
Priority to US17/910,460 priority patent/US20230132511A1/en
Priority to CN202180021067.1A priority patent/CN115280498A/zh
Publication of WO2021187409A1 publication Critical patent/WO2021187409A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • This disclosure relates to semiconductor devices.
  • Patent Document 1 discloses a semiconductor device including two switching elements connected in series. Such a semiconductor device is mounted on a circuit board of an electronic device, for example, and is used in a power supply circuit (for example, a DC / DC converter, an inverter, etc.), a motor drive circuit, or the like.
  • a power supply circuit for example, a DC / DC converter, an inverter, etc.
  • semiconductor devices are required to reduce power consumption and improve responsiveness of switching operation. It is effective to reduce the inductance in order to reduce the power consumption and improve the responsiveness of the switching operation. Reducing the inductance contributes to reducing the surge voltage applied to the switching element.
  • one object of the present disclosure is to provide a semiconductor device in which the surge voltage applied to the switching element is reduced.
  • the semiconductor device provided by the present disclosure includes a first switching element having a first element main surface and a first element back surface facing opposite sides in the first direction, and a second element main surface facing the opposite side in the first direction.
  • a second switching element having the back surface of the second element, a first conductive member and a second conductive member separated from each other in the second direction orthogonal to the first direction, and a capacitor having a first connection terminal and a second connection terminal. And have.
  • the first switching element and the second switching element are connected in series to form a bridge.
  • the first connection terminal and the second connection terminal are electrically connected to both ends of the bridge.
  • the capacitor and the first switching element are mounted on the first conductive member, and the second switching element is mounted on the second conductive member.
  • the surge voltage applied to the switching element (first switching element and second switching element) can be reduced.
  • FIG. 3 It is a perspective view which shows the semiconductor device which concerns on 1st Embodiment. It is a figure which omitted the resin member in the semiconductor device of FIG. It is a top view which shows the semiconductor device of 1st Embodiment. In the plan view of FIG. 3, the resin member is shown by an imaginary line. In the plan view of FIG. 4, the two input terminals and the output terminals are shown by imaginary lines. It is an enlarged view of a part of FIG. It is a front view which shows the semiconductor device of 1st Embodiment. It is a bottom view which shows the semiconductor device of 1st Embodiment. It is a left side view which shows the semiconductor device of 1st Embodiment. FIG.
  • FIG. 5 is a cross-sectional view taken along the line XX of FIG. It is an enlarged cross-sectional view of a part of FIG. It is a perspective view which showed the signal board (the board with a built-in capacitor). It is a top view which showed the signal board (the board with a built-in capacitor). It is a bottom view which showed the signal board (the board with a built-in capacitor). It is sectional drawing which follows the XV-XV line of FIG. It is a top view which shows the conductor layer in a signal board. It is a top view which shows the dielectric layer in a signal board. It is a top view which shows the conductor layer in a signal board.
  • the semiconductor device A1 includes a plurality of switching elements 10, a support substrate 20, a pair of signal substrates 30A and 30B, two input terminals 41 and 42, an output terminal 43, a plurality of signal terminals 44A to 47A, 44B to 47B, and a plurality of connections. It includes a member 50 and a resin member 60.
  • FIG. 1 is a perspective view showing the semiconductor device A1.
  • FIG. 2 is a perspective view of FIG. 1 in which the resin member 60 is omitted.
  • FIG. 3 is a plan view showing the semiconductor device A1.
  • FIG. 4 is a view showing the resin member 60 as an imaginary line (dashed-dotted line) in the plan view of FIG.
  • FIG. 5 is a plan view of FIG. 4 in which two input terminals 41 and 42 and an output terminal are shown by imaginary lines.
  • FIG. 6 is a partially enlarged view of a part of FIG.
  • FIG. 7 is a front view showing the semiconductor device A1.
  • FIG. 8 is a bottom view showing the semiconductor device A1.
  • FIG. 9 is a side view (left side view) showing the semiconductor device A1.
  • FIG. 10 is a cross-sectional view taken along the line XX of FIG.
  • FIG. 11 is an enlarged cross-sectional view of a main part obtained by enlarging a part of FIG. In FIG. 11, the connecting member 50 is omitted.
  • FIG. 12 is a perspective view showing the signal board 30A.
  • FIG. 13 is a plan view showing the signal board 30A.
  • FIG. 14 is a bottom view showing the signal board 30A.
  • the z direction is the thickness direction of the semiconductor device A1.
  • the x direction is the left-right direction in the plan view (see FIG. 3) of the semiconductor device A1.
  • the y direction is the vertical direction in the plan view (see FIG. 3) of the semiconductor device A1.
  • One in the x direction is the x1 direction, and the other in the x direction is the x2 direction.
  • one in the y direction is the y1 direction
  • the other in the y direction is the y2 direction
  • one in the z direction is the z1 direction
  • the other in the z direction is the z2 direction.
  • planear view refers to a view along the z direction.
  • the z direction is an example of the "first direction”
  • the x direction is an example of the "second direction”.
  • Each of the plurality of switching elements 10 is configured by using, for example, a semiconductor material mainly containing SiC (silicon carbide).
  • the semiconductor material is not limited to SiC, and may be Si (silicon), GaAs (gallium arsenide), GaN (gallium nitride), or the like.
  • a wide bandgap semiconductor material is preferably used.
  • Each switching element 10 is, for example, a MOSFET.
  • Each switching element 10 is not limited to a MOSFET, and may be another transistor such as a field effect transistor including a MISFET (Metal-Insulator-Semiconductor FET) or a bipolar transistor such as an IGBT.
  • Each switching element 10 is an element of the same type, and is, for example, an n-channel MOSFET.
  • Each of the illustrated switching elements 10 has a rectangular shape in a plan view, but the present disclosure is not limited thereto.
  • each of the plurality of switching elements 10 has an element main surface 101 and an element back surface 102.
  • the element main surface 101 and the element back surface 102 are separated from each other in the z direction.
  • the element main surface 101 faces the z2 direction
  • the element back surface 102 faces the z1 direction.
  • Each of the plurality of switching elements 10 has a first electrode 11, a second electrode 12, a third electrode 13, and an insulating film 14.
  • the first electrode 11 and the second electrode 12 are provided on the element main surface 101 as shown in FIGS. 6 and 11.
  • the first electrode 11 is, for example, a source electrode through which a source current flows.
  • the second electrode 12 is, for example, a gate electrode, and a gate voltage for driving each switching element 10 is applied.
  • the first electrode 11 is larger than the second electrode 12.
  • the first electrode 11 is composed of one region, but may be divided into a plurality of regions.
  • the third electrode 13 is provided on the back surface 102 of the element.
  • the second electrode 12 is, for example, a drain electrode through which a drain current flows.
  • the third electrode 13 is formed substantially over the entire surface of the device back surface 102 (the third electrode 13 is formed on the remaining portion of the device back surface 102 except for the peripheral portion having a relatively small area). Is formed).
  • the insulating film 14 is provided on the element main surface 101.
  • the insulating film 14 has electrical insulation.
  • the insulating film 14 surrounds the first electrode 11 and the second electrode 12 in a plan view.
  • the insulating film 14 insulates the first electrode 11 and the second electrode 12 on the element main surface 101.
  • the insulating film 14 for example, a SiO 2 (silicon dioxide) layer, a SiN 4 (silicon nitride) layer, and a polybenzoxazole layer are laminated in this order from the element main surface 101.
  • the configuration of the insulating film 14 is not limited to that described above, and for example, a polyimide layer may be used instead of the polybenzoxazole layer.
  • Each switching element 10 performs a switching operation based on a predetermined signal. Specifically, when a drive signal (for example, a gate voltage) is input to the second electrode 12 (gate electrode), the conduction state and the cutoff state are switched according to the drive signal. In the conductive state, a current flows from the third electrode 13 (drain electrode) to the first electrode 11 (source electrode), but in the cutoff state, no current flows.
  • the frequency of the drive signal (that is, the switching frequency of each switching element 10) is, for example, 10 kHz or more.
  • the plurality of switching elements 10 include a plurality of switching elements 10A and a plurality of switching elements 10B.
  • the semiconductor device A1 includes four switching elements 10A and four switching elements 10B.
  • the number of switching elements 10A and 10B is not limited to this configuration, and can be changed according to the performance required for the semiconductor device A1.
  • the semiconductor device A1 is, for example, a half-bridge type switching circuit. In this case, in the semiconductor device A1, the plurality of switching elements 10A form an upper arm circuit, and the plurality of switching elements 10B form a lower arm circuit.
  • Each switching element 10A and each switching element 10B are connected in series to form a bridge.
  • the plurality of switching elements 10A are mounted on the support substrate 20 as shown in FIGS. 5, 6, 10, 11 and the like. In the example shown in FIG. 5, the plurality of switching elements 10A are arranged in the y direction, for example, and are separated from each other.
  • Each switching element 10A is provided with a support substrate 20 (described later) via a conductive bonding material (for example, a sintered metal such as sintered silver or sintered copper, a metal paste material such as silver or copper, or solder) (not shown). It is conductively bonded to the conductive substrate 22A).
  • a conductive bonding material for example, a sintered metal such as sintered silver or sintered copper, a metal paste material such as silver or copper, or solder
  • It is conductively bonded to the conductive substrate 22A.
  • the back surface 102 of the element faces the conductive substrate 22A.
  • Each switching element 10A is an example of a "first switching element".
  • the first electrode 11 is an example of the "first main surface
  • the plurality of switching elements 10B are mounted on the support substrate 20 as shown in FIGS. 5, 6, 10, 11 and the like.
  • the plurality of switching elements 10B are arranged in the y direction, for example, and are separated from each other.
  • Each switching element 10B is provided with a support substrate 20 (described later) via a conductive bonding material (for example, a sintered metal such as sintered silver or sintered copper, a metal paste material such as silver or copper, or solder) which is not shown. It is conductively bonded to the conductive substrate 22B).
  • a conductive bonding material for example, a sintered metal such as sintered silver or sintered copper, a metal paste material such as silver or copper, or solder
  • each switching element 10B is an example of a "second switching element”.
  • the first electrode 11 is an example of the “second main surface electrode”
  • the third electrode 13 is an example of the “second back surface electrode”.
  • the support substrate 20 supports a plurality of switching elements 10.
  • the support substrate 20 includes a pair of insulating substrates 21A and 21B and a pair of conductive substrates 22A and 22B.
  • the pair of insulating substrates 21A and 21B have electrical insulation.
  • the constituent materials of the insulating substrates 21A and 21B are, for example, ceramics having excellent thermal conductivity. Examples of such ceramics include AlN (aluminum nitride).
  • the insulating substrates 21A and 21B are not limited to ceramics, and may be an insulating resin sheet or the like. Each of the insulating substrates 21A and 21B has, for example, a rectangular shape in a plan view.
  • the pair of insulating substrates 21A and 21B are arranged in the x direction and are separated from each other.
  • the insulating substrate 21A is located on the x1 direction side of the insulating substrate 21B.
  • Each of the insulating substrates 21A and 21B has a main surface 211 and a back surface 212 as shown in FIG. 10 and the like.
  • the main surface 211 and the back surface 212 are separated from each other in the z direction.
  • the main surface 211 faces the z2 direction, and the back surface 212 faces the z1 direction.
  • the main surface 211 is covered with a resin member 60 together with a pair of conductive substrates 22A and 22B and a plurality of switching elements 10.
  • the back surface 212 is exposed from the resin member 60 (resin back surface 62 described later).
  • a heat sink (not shown) is connected to the back surface 212.
  • the pair of conductive substrates 22A and 22B are metal plates, respectively.
  • the constituent material of this metal plate is, for example, Cu (copper) or Cu alloy.
  • the conductive substrates 22A and 22B may be covered with silver plating.
  • the pair of conductive substrates 22A and 22B are separated from each other in the x direction. In the examples shown in FIGS. 5 and 10, the conductive substrate 22A is located in the x1 direction with respect to the conductive substrate 22B.
  • Each of the conductive substrates 22A and 22B has a main surface 221 and a back surface 222 as shown in FIG. 10 and the like.
  • the main surface 221 and the back surface 222 are separated from each other in the z direction.
  • the main surface 221 faces the z2 direction
  • the back surface 222 faces the z1 direction.
  • the conductive substrate 22A is bonded to the insulating substrate 21A via a bonding material (not shown).
  • the bonding material may be either conductive or insulating.
  • the back surface 222 of the conductive substrate 22A faces the main surface 211 of the insulating substrate 21A.
  • the conductive substrate 22A has a plurality of switching elements 10A and a signal substrate 30A mounted on the main surface 221.
  • the conductive substrate 22A is an example of the “first conductive member”.
  • the conductive substrate 22B is bonded to the insulating substrate 21B via a bonding material (not shown).
  • the bonding material may be either conductive or insulating.
  • the back surface 222 of the conductive substrate 22B faces the main surface 211 of the insulating substrate 21B.
  • the conductive substrate 22B has a plurality of switching elements 10B and a signal substrate 30B mounted on the main surface 221.
  • the conductive substrate 22B is an example of the “second conductive member”.
  • the configuration of the support substrate 20 is not limited to the above example.
  • two conductive substrates 22A and 22B may be joined to one insulating substrate.
  • a metal layer may be formed on the back surface 222 of each of the insulating substrates 21A and 21B.
  • the shapes, sizes, and arrangements of the pair of insulating substrates 21A and 21B and the pair of conductive substrates 22A and 22B are appropriately changed based on the number and arrangement of the plurality of switching elements 10.
  • the pair of signal boards 30A and 30B relay various signals between the plurality of switching elements 10 and the plurality of signal terminals 44A to 47A and 44B to 47B, respectively.
  • the signal substrate 30A has a plurality of conductor layers and a plurality of dielectric layers laminated in its internal structure, and has a function as a capacitor due to this internal structure. Therefore, the signal board 30A is a board with a built-in capacitor. An example of the internal structure of the signal board 30A will be described later. On the other hand, the signal board 30B does not have a function as a capacitor.
  • the signal board 30B is, for example, a single-layer printed circuit board.
  • the signal board 30A is an example of a “capacitor”.
  • each signal board 30A and 30B has a board main surface 301 and a board back surface 302.
  • the substrate main surface 301 and the substrate back surface 302 are separated in the z direction.
  • the substrate main surface 301 faces the z2 direction
  • the substrate back surface 302 faces the z1 direction.
  • Each signal board 30A further has a pair of board sides 303, 304, as shown in FIG.
  • the pair of substrate side surfaces 303 and 304 are connected to both the substrate main surface 301 and the substrate back surface 302, and are sandwiched between the substrate main surface 301 and the substrate back surface 302 in the z direction.
  • the pair of substrate side surfaces 303 and 304 are separated from each other in the x direction.
  • the substrate side surface 303 faces the x1 direction, and the substrate side surface 304 faces the x2 direction.
  • the substrate main surface 301 is an example of the "capacitor main surface”
  • the substrate back surface 302 is an example of the “capacitor back surface”
  • the pair of substrate side surfaces 303 and 304 are the “first capacitor side surface” and the "second capacitor side surface”, respectively. This is an example.
  • the signal substrate 30A includes a gate layer 31A and a detection layer 32A
  • the signal substrate 30B includes a gate layer 31B and a detection layer 32B.
  • the pair of gate layers 31A and 31B have conductivity, and the constituent material thereof is, for example, Cu or a Cu alloy. As shown in FIG. 5 and the like, each of the pair of gate layers 31A and 31B has a strip shape extending in the y direction. As shown in FIG. 10 and the like, the gate layer 31A is formed on the substrate main surface 301 of the signal substrate 30A. The gate layer 31A conducts to the second electrode 12 (gate electrode) of each switching element 10A via the connecting member 50 (gate wire 51 described later). A drive signal for controlling the switching operation of each switching element 10A is input to the gate layer 31A. As shown in FIG. 10 and the like, the gate layer 31B is formed on the substrate main surface 301 of the signal substrate 30B.
  • the gate layer 31B conducts to the second electrode 12 (gate electrode) of each switching element 10B via the connecting member 50 (gate wire 51 described later).
  • a drive signal for controlling the switching operation of each switching element 10B is input to the gate layer 31B.
  • the gate layer 31A is an example of a “wiring layer”.
  • the pair of detection layers 32A and 32B have conductivity, and the constituent material thereof is, for example, Cu or a Cu alloy. As shown in FIG. 5 and the like, each of the pair of detection layers 32A and 32B has a strip shape extending in the y direction. As shown in FIGS. 10 and 11, the detection layer 32A is formed on the substrate main surface 301 of the signal substrate 30A together with the gate layer 31A. The detection layer 32A is located next to the gate layer 31A and separated from the gate layer 31A in a plan view. In the example shown in FIG. 5, the detection layer 32A is arranged closer to the plurality of switching elements 10A than the gate layer 31A in the x direction. The detection layer 32A is located on the x2 direction side with respect to the gate layer 31A.
  • the arrangement of the gate layer 31A and the detection layer 32A in the x direction may be opposite.
  • the detection layer 32A conducts to the first electrode 11 (source electrode) of each switching element 10A via the connecting member 50 (detection wire 52 described later).
  • the detection layer 32B is formed on the substrate main surface 301 of the signal substrate 30B together with the gate layer 31B.
  • the detection layer 32B is located next to the gate layer 31B in a plan view and is separated from the gate layer 31B.
  • the detection layer 32B is arranged closer to the plurality of switching elements 10B than the gate layer 31B in the x direction.
  • the detection layer 32B is located on the x1 direction side with respect to the gate layer 31A.
  • the arrangement of the gate layer 31B and the detection layer 32B in the x direction may be opposite.
  • the detection layer 32B conducts to the first electrode 11 (source electrode) of each switching element 10B via the connecting member 50 (detection wire 52 described later).
  • the signal board 30A further includes a pair of connection terminals 33, 34 and an insulating film 39, as shown in FIGS. 10 and 11.
  • the signal board 30A accumulates electric charges by applying a DC voltage between the pair of connection terminals 33 and 34.
  • the signal board 30A functions as a capacitor having a pair of connection terminals 33 and 34 as external terminals.
  • the signal substrate 30A is designed so that its capacitance is larger than twice the output capacitance when the DC voltage is applied to each switching element 10A or the switching element 10B.
  • the signal substrate 30A has, for example, a dimension of 8 mm in the x direction, a dimension of 27 mm in the y direction, and a dimension of 2.25 mm in the z direction.
  • the dimension of the signal substrate 30A in the z direction is preferably 5 mm or less.
  • the dimensions of the signal board 30A are not limited to the above examples.
  • the parasitic resistance of the signal substrate 30A is 1 ⁇ or less.
  • connection terminal 33 is formed so as to straddle the substrate main surface 301 to the substrate side surface 303 of the signal substrate 30A.
  • the connection terminal 33 is made of, for example, Cu, but is not limited thereto.
  • the connection terminal 33 includes a main surface electrode portion 331 and a side electrode portion 332.
  • the main surface electrode portion 331 is formed on the main surface 301 of the substrate.
  • the side electrode portion 332 is formed on the side surface 303 of the substrate.
  • the side electrode portion 332 does not cover all of the substrate side surface 303, and the vicinity of the edge of the substrate side surface 303 on the z1 direction side is exposed from the side electrode portion 332.
  • the side electrode portion 332 is an example of the “first side electrode portion”. As shown in FIG. 13, the signal substrate 30A has two edge edges (a side edge in the y1 direction and a side edge in the y2 direction) that are separated from each other in the y direction.
  • the main surface electrode portion 331, the gate layer 31A, and the detection layer 32A are arranged so as to be separated from each other by a predetermined distance from the first direction side edge of the signal substrate 30A.
  • the main surface electrode portion 331 has an edge facing the first direction side edge of the signal substrate 30A in a plan view, and the edge is the first edge of the signal substrate 30A. It is arranged at a predetermined distance from the directional edge.
  • the main surface electrode portion 331, the gate layer 31A, and the detection layer are arranged apart from each other by a predetermined distance from the second direction side edge of the signal substrate 30A.
  • the separation distance dy2 from the second direction side edge of each of the main surface electrode portion 331, the gate layer 31A, and the detection layer 32A is substantially the same, but the present disclosure is limited thereto. is not it.
  • the separation distance dy1 and the separation distance dy2 are substantially the same, but the present disclosure is not limited to this, and the separation distance dy1 and the separation distance dy2 may be different from each other.
  • connection terminal 34 is formed so as to extend from the substrate back surface 302 to the substrate side surface 304 of the signal substrate 30A.
  • the connection terminal 34 is made of, for example, Cu, but is not limited thereto.
  • the connection terminal 34 includes a back surface electrode portion 341 and a side electrode portion 342.
  • the back surface electrode portion 341 is formed on the back surface 302 of the substrate.
  • the side electrode portion 342 is formed on the side surface 304 of the substrate.
  • the side electrode portion 342 does not cover all of the substrate side surface 304, and the vicinity of the edge of the substrate side surface 304 on the z2 direction side is exposed from the side electrode portion 342. As shown in FIGS.
  • the side electrode portion 342 is bonded to the conductive substrate 22A via a conductive bonding material (for example, sintered metal, metal paste, solder, etc.) (not shown).
  • the side electrode portion 342 is an example of the “second side electrode portion”.
  • the insulating film 39 covers the vicinity of the corner portion where the back surface 302 of the substrate and the side surface 303 of the substrate are connected.
  • the insulating film 39 covers the substrate side surface 303 exposed from the connection terminal 33 and the substrate back surface 302 exposed from the connection terminal 34.
  • the insulating film 39 is provided to ensure insulation between the connection terminal 33 and the conductive substrate 22A.
  • the forming region of the insulating film 39 need only insulate the connection terminal 33 and the conductive substrate 22A, and is not limited to the illustrated example.
  • the two input terminals 41 and 42 are metal plates, respectively.
  • the constituent material of the metal plate is Cu or a Cu alloy.
  • the two input terminals 41 and 42 are located closer to each other in the x1 direction in the semiconductor device A1.
  • a power supply voltage is applied between the two input terminals 41 and 42.
  • the input terminal 41 is a positive electrode (P terminal), and the input terminal 42 is a negative electrode (N terminal).
  • the input terminal 41 and the input terminal 42 are separated from each other.
  • the input terminal 41 is an example of the "first input terminal”
  • the input terminal 42 is an example of the "second input terminal”.
  • the input terminal 41 includes a pad portion 411 and a terminal portion 412 as shown in FIGS. 4 and 5.
  • the pad portion 411 is a portion of the input terminal 41 covered with the resin member 60. As shown in FIGS. 5 and 10, the pad portion 411 is conductively bonded to the conductive substrate 22A via the conductive block material 419. The pad portion 411 is bonded to the block material 419 via a conductive bonding material (not shown), and the block material 419 is bonded to the conductive substrate 22A via a conductive bonding material (not shown). As a result, the input terminal 41 and the conductive substrate 22A are electrically connected.
  • the constituent material of the block material 419 is not particularly limited, and for example, a composite material of Cu, Cu alloy, CuMo (copper molybdenum), a composite material of CIC (Copper-Inver-Copper), and the like are used.
  • the bonding between the pad portion 411 and the block material 419 and the bonding between the block material 419 and the conductive substrate 22A are not limited to the bonding using the conductive bonding material, respectively, and may be laser welding or ultrasonic bonding. ..
  • the bonding between the pad portion 411 and the conductive substrate 22A is not limited to the configuration via the block material 419, and the pad portion 411 is directly bonded to the conductive substrate 22A by partially bending the pad portion 411. May be good.
  • the terminal portion 412 is a portion of the input terminal 41 exposed from the resin member 60. As shown in FIG. 4, the terminal portion 412 extends from the resin member 60 in the x1 direction in a plan view.
  • the terminal portion 412 has, for example, a rectangular shape in a plan view.
  • the input terminal 42 includes a pad portion 421 and a terminal portion 422 as shown in FIGS. 4 and 5.
  • the pad portion 421 is a portion of the input terminal 42 covered with the resin member 60. As shown in FIG. 4, the pad portion 421 includes a connecting portion 421a, a plurality of extending portions 421b, and a connecting portion 421c.
  • the connecting portion 421a has a strip shape extending in the y direction, for example.
  • the connecting portion 421a is joined to the connecting terminal 33 of the signal substrate 30A via the conductive block material 428.
  • the connecting portion 421a is bonded to the block material 428 via a conductive bonding material (not shown), and the block material 428 is bonded to the connection terminal 33 of the signal substrate 30A via a conductive bonding material (not shown).
  • the constituent material of the block material 428 is not particularly limited, but for example, a Cu, Cu alloy, a CuMo composite material, a CIC composite material, or the like is used.
  • the bonding between the connecting portion 421a and the block member 428 and the bonding between the block member 428 and the connection terminal 33 are not limited to the bonding using the conductive bonding material, respectively, and may be laser welding or ultrasonic bonding.
  • each of the plurality of extending portions 421b has a strip shape extending from the connecting portion 421a in the x2 direction, for example.
  • Each extending portion 421b extends from the connecting portion 421a in the x direction until it overlaps with each switching element 10B in a plan view.
  • the plurality of extending portions 421b are aligned in the y direction and separated from each other in a plan view.
  • each extension portion 421b has its tip portion bonded to each switching element 10B via a conductive block material 429. As shown in FIGS.
  • each extension portion 421b is joined to the block material 429 via a conductive joint material (not shown), and the block material 429 is joined to the block material 429 via a conductive joint material (not shown). Therefore, it is bonded to the first electrode 11 of each switching element 10B. As a result, the input terminal 42 and the first electrode 11 of each switching element 10B become conductive.
  • the constituent material of the block material 429 is not particularly limited, but for example, a Cu, Cu alloy, a CuMo composite material, a CIC composite material, or the like is used.
  • each extending portion 421b and each block material 429 and the bonding tail between the block material 429 and the first electrode 11 are not limited to bonding using a conductive bonding material, respectively, and are laser welded or ultrasonically bonded. It may be by.
  • the bonding between each extension portion 421b and the first electrode 11 of each switching element 10B is not limited to the configuration via each block material 429, and each extension portion 421b is partially bent to form each extension portion 421b.
  • the portion 421b may be directly bonded to the first electrode 11 of each switching element 10B.
  • the connecting portion 421c is a portion that connects the connecting portion 421a and the terminal portion 422.
  • the terminal portion 422 is a portion of the input terminal 42 exposed from the resin member 60. As shown in FIG. 4, the terminal portion 422 extends from the resin member 60 in the x1 direction in a plan view. As shown in FIG. 4, the terminal portion 422 is located on the y2 direction side of the terminal portion 412 of the input terminal 41 in a plan view.
  • the plan view shape of the terminal portion 422 is, for example, the same as the plan view shape of the terminal portion 412.
  • the output terminal 43 is a metal plate.
  • the constituent material of the metal plate is, for example, Cu or a Cu alloy. As shown in FIGS. 1 to 5, the output terminal 43 is located closer to the x2 direction in the semiconductor device A1.
  • the AC power (voltage) converted into power by the plurality of switching elements 10 is output from the output terminal 43.
  • the output terminal 43 includes a pad portion 431 and a terminal portion 432.
  • the pad portion 431 is a portion of the output terminal 43 covered with the resin member 60. As shown in FIGS. 5 and 10, the pad portion 431 is conductively bonded to the conductive substrate 22B via the conductive block material 439. As shown in FIG. 10, the pad portion 431 is bonded to the block material 439 via a conductive bonding material (not shown), and the block material 439 is bonded to the conductive substrate 22B via a conductive bonding material (not shown). Has been done. As a result, the output terminal 43 and the conductive substrate 22B are electrically connected.
  • the constituent material of the block material 439 is not particularly limited, and for example, Cu, Cu alloy, CuMo composite material, CIC composite material, and the like are used.
  • the bonding between the pad portion 431 and the block material 439 and the bonding between the block material 439 and the conductive substrate 22B are not limited to the bonding using the conductive bonding material, respectively, and may be laser welding or ultrasonic bonding. ..
  • the bonding between the pad portion 431 and the conductive substrate 22B is not limited to the configuration via the block material 439, and the pad portion 431 is directly bonded to the conductive substrate 22B by partially bending the pad portion 431. You may.
  • the terminal portion 432 is a portion of the output terminal 43 exposed from the resin member 60. As shown in FIG. 4, the terminal portion 432 extends from the resin member 60 in the x2 direction.
  • the terminal portion 432 has, for example, a rectangular shape in a plan view.
  • the plurality of signal terminals 44A to 47A and 44B to 47B are terminals for inputting or outputting a control signal in the semiconductor device A1.
  • As the control signal for example, there is a signal for controlling the switching operation of the plurality of switching elements 10.
  • the plurality of signal terminals 44A to 47A and 44B to 47B have substantially the same shape as each other.
  • the plurality of signal terminals 44A to 47A and 44B to 47B each form an L shape when viewed in the x direction.
  • the plurality of signal terminals 44A to 47A and 44B to 47B are arranged along the x direction as shown in FIGS. 1 to 8. As shown in FIG. 9, the signal terminals 44A to 47A and 44B to 47B overlap each other when viewed in the x direction.
  • the plurality of signal terminals 44A to 47A are located adjacent to the conductive substrate 22A in the y direction in a plan view, and the plurality of signal terminals 44B to 47B are located in a plan view as shown in FIG. Is located next to the conductive substrate 22B in the y direction.
  • the signal terminals 44A to 47A and 44B to 47B project from, for example, the surface of the resin member 60 facing the y1 direction (resin side surface 633 described later).
  • the plurality of signal terminals 44A to 47A and 44B to 47B are all formed from the same lead frame.
  • the pair of signal terminals 44A and 44B conduct to the pair of detection layers 32A and 32B, respectively, via the connecting member 50 (second connecting wire 54 described later).
  • a voltage (voltage corresponding to the source current) applied to each first electrode 11 of the plurality of switching elements 10A is detected.
  • the signal terminal 44A is a source signal detection terminal for a plurality of switching elements 10A.
  • a voltage (voltage corresponding to the source current) applied to each first electrode 11 of the plurality of switching elements 10B is detected.
  • the signal terminal 44B is a source signal detection terminal of a plurality of switching elements 10B.
  • the pair of signal terminals 44A and 44B include a pad portion 441 and a terminal portion 442, respectively.
  • the pad portion 441 is covered with the resin member 60.
  • the signal terminals 44A and 44B are supported by the resin member 60.
  • the terminal portion 442 is connected to the pad portion 441 and is exposed from the resin member 60.
  • the signal terminals 44A and 44B are bent at the terminal portion 442.
  • the pair of signal terminals 45A and 45B conduct to the pair of gate layers 31A and 31B, respectively, via the connecting member 50 (the first connecting wire 53 described later).
  • a drive signal (gate voltage) for driving a plurality of switching elements 10A is applied to the signal terminal 45A.
  • the signal terminal 45A is a terminal (gate signal input terminal) for inputting drive signals of a plurality of switching elements 10A.
  • a drive signal (gate voltage) for driving a plurality of switching elements 10B is applied to the signal terminal 45B.
  • the signal terminal 45B is a terminal (gate signal input terminal) for inputting drive signals of a plurality of switching elements 10B.
  • the pair of signal terminals 45A and 45B include a pad portion 451 and a terminal portion 452, respectively.
  • the pad portion 451 is covered with a resin member 60.
  • the signal terminals 45A and 45B are supported by the resin member 60.
  • the terminal portion 452 is connected to the pad portion 451 and is exposed from the resin member 60.
  • the signal terminals 45A and 45B are bent at the terminal portion 452.
  • the plurality of signal terminals 46A, 46B, 47A, and 47B do not conduct with other components, respectively.
  • the semiconductor device A1 may be configured not to include these signal terminals 46A, 46B, 47A, 47B.
  • the pair of signal terminals 46A and 46B include a pad portion 461 and a terminal portion 462, respectively.
  • the pad portion 461 is covered with the resin member 60.
  • the terminal portion 462 is connected to the pad portion 461 and is exposed from the resin member 60.
  • the signal terminals 46A and 46B are bent at the terminal portion 462.
  • the pair of signal terminals 47A and 47B include a pad portion 471 and a terminal portion 472, respectively.
  • the pad portion 471 is covered with a resin member 60. With this configuration, the signal terminals 47A and 47B are supported by the resin member 60.
  • the terminal portion 472 is connected to the pad portion 471 and is exposed from the resin member 60.
  • the signal terminals 47A and 47B are bent at the terminal portion 472.
  • Each of the plurality of connecting members 50 conducts between two members separated from each other.
  • the plurality of connecting members 50 include a plurality of gate wires 51, a plurality of detection wires 52, a pair of first connecting wires 53, a pair of second connecting wires 54, and a plurality of lead members 55. ..
  • the plurality of gate wires 51, the plurality of detection wires 52, the pair of first connection wires 53, and the pair of second connection wires 54 are each referred to as "bonding wires", and the constituent materials thereof are, for example, Al. It is any of (aluminum), Au (gold), and Cu.
  • each of the plurality of gate wires 51 has one end (first end) joined to the second electrode 12 (gate electrode) of each switching element 10 and the other end (second end). It is joined to any of the pair of gate layers 31A and 31B.
  • the plurality of gate wires 51 include one that conducts the second electrode 12 of each switching element 10A and the gate layer 31A, and one that conducts the second electrode 12 of each switching element 10B and the gate layer 31B. ..
  • each of the plurality of detection wires 52 is joined to the first electrode 11 (source electrode) of each switching element 10, and the other end is any one of a pair of detection layers 32A and 32B. It is joined to.
  • the plurality of detection wires 52 include one that conducts the first electrode 11 of each switching element 10A and the detection layer 32A, and one that conducts the first electrode 11 of each switching element 10B and the detection layer 32B. ..
  • one of the pair of first connection wires 53 connects the gate layer 31A and the signal terminal 45A (gate signal input terminal), and the other is the gate layer 31B and the signal terminal 45B. Connect to (gate signal input terminal).
  • One end of the first connection wire 53 is joined to the gate layer 31A, and the other end is joined to the pad portion 451 of the signal terminal 45A.
  • One end of the other first connection wire 53 is joined to the gate layer 31B, and the other end is joined to the pad portion 451 of the signal terminal 45B.
  • one of the pair of second connection wires 54 connects the detection layer 32A and the signal terminal 44A (source signal detection terminal), and the other is the detection layer 32B and the signal terminal 44B. Connect to (source signal detection terminal).
  • One end of the second connection wire 54 is joined to the detection layer 32A, and the other end is joined to the pad portion 441 of the signal terminal 44A.
  • One end of the other second connection wire 54 is joined to the detection layer 32B, and the other end is joined to the pad portion 441 of the signal terminal 44B.
  • Each of the plurality of lead members 55 is made of a conductive material, and the constituent material thereof is, for example, Al, Au, or Cu.
  • a bonding wire may be used instead of each lead member 55.
  • each lead member 55 conducts the first electrode 11 of each switching element 10A and the conductive substrate 22B.
  • each lead member 55 has a strip shape extending in the x direction in a plan view.
  • Each lead member 55 is an example of a “connecting member”.
  • each lead member 55 includes a first joint portion 551, a second joint portion 552, and a communication portion 553.
  • the first joining portion 551 is a portion of each lead member 55 that is joined to each switching element 10A.
  • the first bonding portion 551 is bonded to the first electrode 11 of the first electrode 11 of each switching element 10 via a conductive bonding material (not shown).
  • the first junction 551 overlaps the first electrode 11 of each switching element 10A in a plan view.
  • the second joint portion 552 is a portion of each lead member 55 that is joined to the conductive substrate 22B.
  • the second joining portion 552 is joined to the main surface 221 of the conductive substrate 22B via a conductive joining material (not shown).
  • the bonding between the second bonding portion 552 and the conductive substrate 22B may be directly bonded by laser welding or ultrasonic welding.
  • the second joint portion 552 overlaps the conductive substrate 22B in a plan view.
  • the thickness of the second joint portion 552 (dimension in the z direction) is larger than the thickness of the first joint portion 551 (dimension in the z direction).
  • the connecting portion 553 is a portion of each lead member 55 that connects to the first joint portion 551 and the second joint portion 552.
  • the thickness of the connecting portion 553 (dimension in the z direction) is substantially the same as the thickness of the first joint portion 551 (dimension in the z direction).
  • the connecting portion 553 straddles the conductive substrate 22A and the conductive substrate 22B in a plan view.
  • the resin member 60 includes a plurality of switching elements 10, a support substrate 20 (excluding the back surfaces 212 of the pair of insulating substrates 21A and 21B), and a pair of signal substrates 30A. , 30B, each part of terminals 41 to 43, 44A to 47A, 44B to 47B, and a plurality of connecting members 50 are covered.
  • the constituent material of the resin member 60 is, for example, an epoxy resin.
  • the resin member 60 has a resin main surface 61, a resin back surface 62, and a plurality of resin side surfaces 631 to 634.
  • the resin main surface 61 and the resin back surface 62 are separated from each other in the z direction.
  • the resin main surface 61 faces the z2 direction
  • the resin back surface 62 faces the z1 direction.
  • the resin back surface 62 has a frame shape surrounding each back surface 212 of the pair of insulating substrates 21A and 21B in a plan view. Each back surface 212 of the pair of insulating substrates 21A and 21B is exposed from the resin back surface 62.
  • the plurality of resin side surfaces 631 to 634 are connected to both the resin main surface 61 and the resin back surface 62, respectively, and are sandwiched between them in the z direction.
  • the resin side surface 631 and the resin side surface 632 are separated from each other in the x direction.
  • the resin side surface 631 faces the x1 direction, and the resin side surface 632 faces the x2 direction.
  • Two input terminals 41 and 42 protrude from the resin side surface 631, and an output terminal 43 protrudes from the resin side surface 632.
  • the resin side surface 633 and the resin side surface 634 are separated from each other in the y direction.
  • the resin side surface 633 faces the y1 direction, and the resin side surface 634 faces the y2 direction.
  • a plurality of signal terminals 44A to 47A and 44B to 47B project from the resin side surface 633.
  • the resin member 60 includes a recess 65 recessed in the z direction from the resin back surface 62. As shown in FIG. 8, the recess 65 is formed in an annular shape surrounding the support substrate 20 in a plan view. Instead of this, the resin member 60 may have a configuration in which the recess 65 is not formed.
  • FIGS. 15 to 18 An example of the internal structure of the signal board 30A will be described with reference to FIGS. 15 to 18.
  • a plurality of first conductor layers 361, a plurality of second conductor layers 362, a plurality of dielectric layers 37, and a plurality of insulator layers 38 are arranged in a predetermined order in the z direction. It is laminated.
  • FIG. 15 is a cross-sectional view taken along the line XV-XV of FIG.
  • FIG. 16 is a plan view showing an example of each first conductor layer 361.
  • FIG. 17 is a plan view showing an example of each dielectric layer 37.
  • FIG. 18 is a plan view showing an example of each second conductor layer 362.
  • the plurality of first conductor layers 361 and the plurality of second conductor layers 362 are each composed of, for example, Cu.
  • Each of the plurality of dielectric layers 37 is composed of, for example, a resin material.
  • the constituent material of each dielectric layer 37 is not limited to the resin material, and may be an insulator having a relative permittivity of more than 1 such as ceramic.
  • Each insulator layer 38 is made of, for example, a prepreg, and has a lower dielectric strength than each dielectric layer 37.
  • the plurality of first conductor layers 361 are in contact with the connection terminals 33 (side electrode portions 332) formed on the substrate side surface 303, respectively.
  • the plurality of first conductor layers 361 overlap each other in a plan view.
  • the plurality of first conductor layers 361 are electrically connected to each other via the side electrode portion 332.
  • Each first conductor layer 361 is separated from the connection terminal 34.
  • an insulator 369 is formed around each first conductor layer 361 (excluding the side connected to the connection terminal 33).
  • the insulator 369 like the insulator layer 38, is made of, for example, a prepreg.
  • the plurality of second conductor layers 362 are in contact with the connection terminals 34 (side electrode portions 342) formed on the substrate side surface 304, respectively.
  • the plurality of second conductor layers 362 overlap each other in a plan view.
  • the plurality of second conductor layers 362 are electrically connected to each other via the side electrode portion 342.
  • Each second conductor layer 362 is separated from the connection terminal 33.
  • an insulator 369 is formed around each second conductor layer 362 (excluding the side connected to the connection terminal 34).
  • the first conductor layer 361 located on the z2 direction side is the surface layer of the signal substrate 30A on the z2 direction side, and the main surface electrode portion 331 is on the surface of the first conductor layer 361. Is formed. For example, the first conductor layer 361 and the main surface electrode portion 331 have substantially the same shape in a plan view.
  • the second conductor layer 362 located on the most z1 direction side is the surface layer on the z1 direction side of the signal substrate 30A, and the back surface electrode portion is on the surface of the second conductor layer 362.
  • 341 is formed. For example, the second conductor layer 362 and the back surface electrode portion 341 have substantially the same shape in a plan view.
  • the plurality of dielectric layers 37 each have a corresponding first conductor layer 361 and a corresponding second conductor layer in the z direction. It is sandwiched between 362 and is in contact with both the side electrode portion 332 and the side electrode portion 342 (see also FIG. 17).
  • the lowermost dielectric layer 37 is sandwiched between the corresponding first conductor layer 361 (lowermost first conductor layer 361) and the back surface electrode portion 341 in the z direction, and is sandwiched between at least the side electrode portion 342. I'm in contact. As shown in FIG.
  • each dielectric layer 37 (including the lowest first conductor layer 361) is connected from the edge of the signal substrate 30A on the y1 direction side to the edge on the y2 direction side.
  • the dimension of each dielectric layer 37 in the z direction is, for example, about 8 ⁇ m to 20 ⁇ m, but the present disclosure is not limited to this.
  • the plurality of insulator layers 38 are sandwiched between two first conductor layers 361 between two dielectric layers 37 adjacent to each other in the z direction (in the example of FIG. 15, three from the substrate main surface 301 side). It is sandwiched between two second conductor layers 362 between the insulator layer 38) of the eye and two dielectric layers 37 adjacent to each other in the z direction (in the example of FIG. 15, 2 from the substrate main surface 301 side). Includes a second insulator layer 38). Each insulator layer 38 also functions as an adhesive layer of two first conductor layers 361 and two second conductor layers 362 that are in contact with each of both sides in the z direction.
  • Each insulator layer 38 overlaps a plurality of first conductor layers 361, a plurality of second conductor layers 362, and a plurality of dielectric layers 37 in a plan view.
  • the plurality of insulator layers 38 and the insulating film 39 may be integrally formed.
  • the insulator layer 38 located on the z2 direction side of the plurality of insulator layers 38 is a surface layer on the z2 direction side of the signal substrate 30A, and is a main surface on the surface of the insulator layer 38.
  • the electrode portion 331 is formed.
  • the surface layer on the z2 direction side is the insulator layer 38.
  • the dielectric layer 37 located on the z1 direction side of the plurality of dielectric layers 37 is the surface layer on the z1 direction side of the signal substrate 30A, and the back surface electrode portion 341 is formed on the surface of the dielectric layer 37. ing.
  • the first conductor layer 361 and the second conductor layer 362 arranged so as to sandwich the dielectric layers 37 form a electrode plate, and function as a capacitor.
  • the dielectric layer 37 is arranged between the first conductor layer 361 located most in the z1 direction among the plurality of first conductor layers 361 and the back surface electrode portion 341. Therefore, the back surface electrode portion 341 functions as a electrode plate of the capacitor in the same manner as the second conductor layer 362. As described above, the back surface electrode portion 341 functions as an external terminal and also as a electrode plate of the capacitor in the signal substrate 30A.
  • the internal structure of the signal substrate 30A is not limited to the above example, and a structure of a well-known multilayer capacitor (for example, a multilayer ceramic capacitor) may be adopted. Further, in the signal substrate 30A, the number of layers of each layer (each first conductor layer 361, each second conductor layer 362, each dielectric layer 37, each insulator layer 38) is not limited to the example shown in FIG. It can be appropriately changed based on the performance (capacitance, etc.) of the signal substrate 30A as a capacitor. The size of each layer, the constituent materials of each layer, and the like are not limited to the above examples.
  • the semiconductor device A1 includes a signal board 30A.
  • the signal board 30A includes a pair of connection terminals 33 and 34, and functions as a capacitor having the pair of connection terminals 33 and 34 as electrodes.
  • the switching element 10A and the switching element 10B are connected in series to form a bridge.
  • the pair of connection terminals 33 and 34 are electrically connected to both ends of the bridge, respectively.
  • the semiconductor device A1 includes a signal substrate 30A that functions as a capacitor, and a current path that flows through the capacitor (signal substrate 30A) and the switching elements 10A and 10B is formed. Therefore, since the semiconductor device A1 can reduce the internal inductance as compared with the case where the signal substrate 30A is not provided, the surge voltage applied to the switching elements 10A and 10B can be suppressed.
  • the plurality of switching elements 10A and 10B each include a first electrode 11 and a third electrode 13.
  • the switching elements 10A and 10B are, for example, MOSFETs
  • the first electrode 11 is a source electrode
  • the third electrode 13 is a drain electrode.
  • the connection terminal 34 of the signal board 30A (capacitor) conducts to the third electrode 13 of each switching element 10A via the conductive board 22A.
  • the first electrode 11 of each switching element 10A conducts to the third electrode 13 of each switching element 10B via each lead member 55 and the conductive substrate 22B.
  • each switching element 10B conducts to the connection terminal 33 of the signal board 30A (capacitor) via the block material 429, the input terminal 42 (pad portion 421), and the block material 428.
  • the signal substrate 30A connection terminal 34
  • the conductive substrate 22A each switching element 10A (third electrode 13 to first electrode 11)
  • each lead member 55 the conductive substrate 22B
  • each switching element 10B A current path (see the thick line arrow in FIG. 11) that flows through the signal board 30A (connection terminal 33) is formed through the input terminal 42 (extending portion 421b) in this order from the third electrode 13 to the first electrode 11. .. That is, the semiconductor device A1 is trying to reduce the internal inductance by forming the current path.
  • the semiconductor device A1 has an internal inductance value of 10 nH or less due to this current path.
  • the signal substrate 30A (capacitor) is bonded to the conductive substrate 22A together with each switching element 10A. According to this configuration, the heat generated by the signal substrate 30A when the semiconductor device A1 is energized is diffused by the conductive substrate 22A and released to the outside via the conductive substrate 22A and the insulating substrate 21A. As described above, since each switching element 10A is also bonded to the conductive substrate 22A, the heat generated from each switching element 10A is also diffused by the conductive substrate 22A and also via the conductive substrate 22A and the insulating substrate 21A. It is released to the outside. That is, the heat dissipation path of the signal board 30A is the same as the heat dissipation path of each switching element 10A. Therefore, the semiconductor device A1 can improve the heat dissipation of the signal substrate 30A.
  • the signal substrate 30A has a connection terminal 33 and a gate layer 31A formed on the substrate main surface 301. Further, in the signal board 30A, a connection terminal 34 is formed on the back surface 302 of the board. According to this configuration, the signal board 30A that relays the drive signal and the like functions as a capacitor.
  • a capacitor component may be connected on the two input terminals 41 and 42 so as to straddle them. However, in this case, since the capacitor components are mounted on the two input terminals 41 and 42, the thickness of the resin member 60 becomes large. According to the semiconductor device A1, the thickness of the resin member 60 can be suppressed, and the increase in size of the semiconductor device A1 can be suppressed.
  • the dielectric layer 37 of the signal substrate 30A is made of, for example, a resin material.
  • a resin material for example, a resin material.
  • ceramic As a conventional multilayer capacitor, one using ceramic as a dielectric layer is known. However, when ceramic is used for the dielectric layer, there is a concern that the reliability may be lowered due to the occurrence of cracks.
  • the dielectric layer 37 of the present disclosure has the above-described configuration, the occurrence of cracks and the like is suppressed, and the dielectric layer 37 is more reliable than the case of ceramic.
  • the dielectric layer 37 of the signal substrate 30A is sandwiched between two conductor layers (first conductor layer 361 and second conductor layer 362) having different potentials, and the insulator layer 38 has two conductor layers having the same potential. It is sandwiched between conductor layers (two first conductor layers 361 or two second conductor layers 362). Therefore, when a voltage is applied to the pair of connection terminals 33 and 34 and a potential difference is generated between the plurality of first conductor layers 361 and the plurality of second conductor layers 362, the thickness direction (z direction) of the dielectric layer 37 However, no voltage is applied to the insulator layer 38 in the thickness direction (z direction). Therefore, it is not necessary to guarantee the withstand voltage (dielectric strength) of the insulator layer 38. That is, the signal substrate 30A in the semiconductor device A1 can suppress a decrease in the dielectric strength.
  • FIG. 19 and 20 show the semiconductor device A2 according to the second embodiment.
  • FIG. 19 is a plan view showing the semiconductor device A2.
  • the two input terminals 41 and 42, the output terminal 43, and the resin member 60 are shown by imaginary lines (dashed-dotted lines), respectively.
  • FIG. 20 is a cross-sectional view showing the semiconductor device A2, and corresponds to the cross section shown in FIG. 10 of the semiconductor device A1.
  • the semiconductor device A2 has a different configuration of the support substrate 20 as compared with the semiconductor device A1.
  • the support substrate 20 of the semiconductor device A2 is a so-called DBC (Direct Bonded Copper) substrate.
  • the support substrate 20 may be a DBA (Direct Bonded Aluminum) substrate instead of a DBC substrate.
  • the support substrate 20 includes an insulating substrate 23, a pair of main surface metal layers 24A and 24B, and a back surface metal layer 25.
  • the insulating substrate 23 is made of, for example, ceramics having excellent thermal conductivity, like the insulating substrates 21A and 21B.
  • the insulating substrate 23 has, for example, a rectangular shape in a plan view.
  • the insulating substrate 23 has a main surface 231 and a back surface 232.
  • the main surface 231 and the back surface 232 are separated in the z direction.
  • the main surface 231 faces the z2 direction
  • the back surface 232 faces the z1 direction.
  • the pair of main surface metal layers 24A and 24B are formed on the main surface 231 of the insulating substrate 23.
  • Each constituent material of the pair of main surface metal layers 24A and 24B is, for example, Cu.
  • the constituent material may be Al instead of Cu.
  • the pair of main surface metal layers 24A and 24B are separated in the x direction.
  • the main surface metal layer 24A is located on the x1 direction side of the main surface metal layer 24B. Similar to the conductive substrate 22A, the main surface metal layer 24A is mounted with a plurality of switching elements 10A, a signal substrate 30A, and the like. Similar to the conductive substrate 22B, the main surface metal layer 24B is mounted with a plurality of switching elements 10B, a signal substrate 30B, and the like.
  • the main surface metal layers 24A and 24B are thinner than the conductive substrates 22A and 22B, respectively.
  • the main surface metal layer 24A is an example of the "first conductive member”
  • the main surface metal layer 24B is an example of the "second conductive member”.
  • the back surface metal layer 25 is formed on the back surface 232 of the insulating substrate 23.
  • the constituent material of the back surface metal layer 25 is the same as that of the main surface metal layers 24A and 24B.
  • the back surface metal layer 25 may be covered with the resin member 60, or the surface facing the z1 direction may be exposed from the resin member 60 (resin back surface 62).
  • the configuration of the support substrate 20 is not limited to the above example.
  • it may be divided into a pair of main surface metal layers 24A and 24B. That is, it may be divided into two insulating substrates as in the semiconductor device A1, and a pair of main surface metal layers 24A and 24B may be formed on each insulating substrate.
  • it may be divided into two back metal layers instead of one back metal layer 25. In this case, the two back surface metal layers are separated in the x direction and overlap the pair of main surface metal layers 24A and 24B, respectively, in a plan view.
  • the pair of conductive substrates 22A and 22B described above may be mounted on the pair of main surface metal layers 24A and 24B, respectively.
  • the semiconductor device A2 can also exert the same effect as the semiconductor device A1.
  • the signal substrate 30A includes the insulating film 39
  • the present disclosure is not limited to this, and the signal substrate 30A may not include the insulating film 39. ..
  • the semiconductor device A1 as shown in FIGS. 21 and 22, it is preferable to provide an opening 229 on the main surface 221 of the conductive substrate 22A.
  • the opening 229 overlaps the side electrode portion 332 of the connection terminal 33 in a plan view.
  • an opening 229 is provided in the main surface 221 of the conductive substrate 22A by forming a groove recessed from the main surface 221 of the conductive substrate 22A in the z direction.
  • a through hole that penetrates the conductive substrate 22A in the z direction may be formed instead of the groove.
  • the opening 229 With the opening 229, the separation distance between the conductive substrate 22A and the connection terminal 33 (side electrode portion 332) is increased, and the insulation between the conductive substrate 22A and the connection terminal 33 can be ensured.
  • the main surface 221 of the conductive substrate 22A is an example of the “main surface of the conductive member”.
  • the opening 249 includes the side electrode portion 332 of the connection terminal 33 in a plan view, similarly to the opening 229. In the example shown in FIG.
  • the opening 249 is provided on the surface of the main surface metal layer 24A facing the z2 direction by forming a through hole penetrating the main surface metal layer 24A in the z direction. Instead of the through hole, a groove recessed in the z direction from the surface of the main surface metal layer 24A facing the z2 direction may be formed. The presence of this opening 249 increases the separation distance between the main surface metal layer 24A and the connection terminal 33 (side electrode portion 332), and insulates the main surface metal layer 24A from the connection terminal 33 (side electrode portion 332). Can be secured.
  • the back electrode portion 341 of the connection terminal 34 functions as the electrode plate of the capacitor while functioning as the external terminal of the signal board 30A.
  • the back surface electrode portion 341 may not function as the electrode plate of the capacitor, but may only function as an external terminal.
  • the surface layer of the signal substrate 30A on the back surface 302 side of the substrate is composed of the insulator layer 38. Therefore, the back surface electrode portion 341 does not function as a electrode plate of the capacitor, but functions only as an external terminal conducting to the plurality of second conductor layers 362 via the side electrode portion 342.
  • plan-view shapes of the pair of gate layers 31A and 31B and the pair of detection layers 32A and 32B are not limited to the above example (see FIG. 5).
  • each plan view shape of the pair of gate layers 31A and 31B and the pair of detection layers 32A and 32B according to the modified example will be described.
  • the signal substrate 30A (gate layer 31A and detection layer 32A) will be described as an example, but the signal substrate 30B (gate layer 31B and detection layer 32B) can also be configured in the same manner.
  • FIG. 25 is a plan view showing a signal substrate 30A including a gate layer 31A and a detection layer 32A according to a modified example.
  • FIG. 25 also illustrates a plurality of switching elements 10A and two signal terminals 44A and 45A.
  • the gate layer 31A includes a strip-shaped portion 311 and a plurality of hook-shaped portions 312.
  • the band-shaped portion 311 extends in the y direction.
  • the first connecting wire 53 is joined to the vicinity of the end edge of the strip-shaped portion 311 on the side closer to the signal terminals 44A and 45A in the y direction.
  • Each of the plurality of hook-shaped portions 312 protrudes from the strip-shaped portion 311 and is L-shaped in a plan view.
  • Each gate wire 51 is joined to a portion of each hook-shaped portion 312 at the tip of each hook-shaped portion 312 (the side opposite to the side connected to the strip-shaped portion 311).
  • the plurality of hook-shaped portions 312 are located on the side where the first connecting wire 53 is joined (on the y1 direction side in the example of FIG. 25) in the strip-shaped portion 311 so that the portion extending in the y direction is longer.
  • the distance from the signal terminal 45A through the first connection wire 53, the gate layer 31A, and each gate wire 51 to the second electrode 12 of each switching element 10A is substantially uniform. can.
  • the gate wire 51 bonded to the switching element 10A located in the most y2 direction is bonded to the strip-shaped portion 311.
  • the present disclosure is not limited to this, and a newly added hook shape is used. It may be joined to the portion 312 in the same manner as the other gate wires 51.
  • the detection layer 32A also includes a strip-shaped portion 321 and a plurality of hook-shaped portions 322, similarly to the gate layer 31A.
  • the strip 321 extends in the y direction.
  • the second connecting wire 54 is joined to the vicinity of the end edge of the strip-shaped portion 321 on the side closer to the signal terminals 44A and 45A in the y direction.
  • Each of the plurality of hook-shaped portions 322 protrudes from the strip-shaped portion 321 and is L-shaped in a plan view.
  • Each detection wire 52 is joined to a portion of each hook-shaped portion 322 at the tip of each hook-shaped portion 322 (the side opposite to the side connected to the strip-shaped portion 321).
  • the plurality of hook-shaped portions 322 are located on the side where the second connecting wire 54 is joined (in the example of FIG. 25, the y1 direction side) in the strip-shaped portion 321 so that the portion extending in the y direction is longer.
  • the distance from the signal terminal 44A through the second connection wire 54, the detection layer 32A, and each detection wire 52 to the first electrode 11 of each switching element 10A is substantially uniform. can.
  • the detection wire 52 bonded to the switching element 10A located in the most y2 direction is bonded to the strip-shaped portion 321.
  • the present disclosure is not limited to this, and a newly added hook shape is not limited to this. It may be joined to the portion 322 in the same manner as the other detection wires 52.
  • each first conductor layer 361 is not limited to the example shown in FIG.
  • each first conductor layer 361 may have a plan view shape shown in FIG. 26.
  • Each first conductor layer 361 shown in FIG. 26 includes a plurality of electrode pattern portions 361a, a plurality of neck pattern portions 361b, and a connecting portion 361c in a plan view.
  • the plurality of electrode pattern portions 361a have a rectangular shape in a plan view.
  • the plurality of electrode pattern portions 361a are separated from each other and are arranged in the y direction.
  • Each of the plurality of neck pattern portions 361b is connected to each electrode pattern portion 361a and the connecting portion 361c.
  • Each neck pattern portion 361b has a smaller dimension in the y direction than each electrode pattern portion 361a.
  • the connecting portion 361c extends in the y direction.
  • the connecting portion 361c is connected to each neck pattern portion 361b and the side electrode portion 332 (connection terminal 33).
  • connection terminal 33 connection terminal 33.
  • the first conductor layer 361 includes the neck pattern portion 361b.
  • the neck pattern portion 361b generates heat due to current concentration, and the wire breaks due to this heat generation. Therefore, as described above, when a local defect occurs in the dielectric layer 37, the amount of current flowing through the electrode pattern portion 361a in contact with the defect portion increases. As a result, current concentration occurs in the neck pattern portion 361b connected to the electrode pattern portion 361a, and the neck pattern portion 361b is disconnected. That is, the current in the electrode pattern portion 361a in contact with the defective portion is cut off.
  • each second conductor layer 362 is not limited to the example shown in FIG. 18, and may be configured in the same manner as the plan view shape of each first conductor layer 361 shown in FIG. 26. That is, each second conductor layer 362 may include a plurality of electrode pattern portions, a plurality of neck pattern portions, and a connecting portion, similarly to the first conductor layer 361 shown in FIG. 26.
  • each first conductor layer 361 may be the shape shown in FIG. 27.
  • insulators 369 are not formed at both ends on the y-direction side in a plan view, and the signal substrate 30A is connected from the end edge on the y2 direction side to the end edge on the y1 direction side. .. According to this modification, even if the thickness of the dielectric layer 37 in contact with the first conductor layer 361 is thin, the dielectric layer 37 can be supported by each of the first conductor layers 361.
  • the plan view shape of each second conductor layer 362 may be the same as the plan view shape of each first conductor layer 361 shown in FIG. 27.
  • insulators 369 are not formed at both ends on the y-direction side in a plan view, and the signal substrate 30A is on the y2 direction side. It may be connected from the edge to the edge on the y1 direction side.
  • the first conductor layer 361 and the second conductor layer 362 are configured as shown in FIG. 27, the first conductor layer 361 and the second conductor layer 362 are on the y-direction side of the signal substrate 30A. Exposed on both sides of the. Therefore, there is a possibility that each of the first conductor layers 361 and each of the second conductor layers 362 may be short-circuited along these side surfaces. In order to suppress this short circuit, insulating films may be formed on both side surfaces of the signal substrate 30A on the y-direction side.
  • the side electrode portion 332 of the connection terminal 33 is formed on the substrate side surface 303 (the side surface facing the x1 direction), and the side electrode portion 342 of the connection terminal 34 is the substrate side surface 304 ( An example is shown which is formed on the side surface facing the x2 direction, but the present disclosure is not limited to this.
  • two side electrode portions 332 and 342 may be formed on a side surface facing the y1 direction and a side surface facing the y2 direction.
  • the connection terminal 33 is formed so as to straddle the side surface facing the y2 direction from the substrate main surface 301.
  • the side electrode portion 332 is formed on the surface of the signal substrate 30A facing the y2 direction. Further, the connection terminal 34 is formed so as to straddle the side surface facing the y1 direction from the back surface 302 of the substrate. That is, the side electrode portion 342 is formed on the surface of the signal substrate 30A facing the y1 direction. On the contrary, the side electrode portion 332 may be formed on the surface facing the y1 direction, and the side electrode portion 342 may be formed on the surface facing the y2 direction.
  • each of the first conductor layer 361 and each second conductor layer 362 has a rectangular shape long in the y direction, as shown in FIGS. 29 and 30, respectively.
  • the separation distance dy1 and the separation distance dy2 are substantially the same, but are not limited to this, and may be different, as in the example shown in FIG.
  • the main surface electrode portion 331 of the connection terminal 33, the gate layer 31A and the detection layer 32A are directly formed on the substrate main surface 301 (insulator layer 38 on the surface layer).
  • the present disclosure is not limited to this.
  • the main surface electrode portion 331, the gate layer 31A, and the detection layer 32A of the connection terminal 33 may be formed on the substrate main surface 301 via the insulating member 309. Such a configuration can be appropriately applied to the signal board 30A according to each of the above-described modifications.
  • the internal structure (laminated structure) of the signal substrate 30A is not limited to the example shown in FIG.
  • the laminated structure of the signal substrate 30A according to the modified example will be described below with reference to FIG. 32.
  • FIG. 32 is a cross-sectional view showing a laminated structure of the signal substrate 30A according to the modified example, and corresponds to the cross section shown in FIG.
  • the laminated structure of the signal substrate 30A according to the modified example includes a core layer 35, a plurality of first conductor layers 361, a plurality of second conductor layers 362, and a plurality of dielectric layers 37. , Z-direction laminated.
  • the core layer 35 is made of an insulating material, and is made of, for example, FR4 (Flame Retardant Type 4).
  • FR4 is a glass fiber cloth impregnated with an epoxy resin and heat-cured.
  • the core layer 35 is arranged at the center of the signal substrate 30A in the z direction.
  • Insulator layers 38 are formed on both sides of the core layer 35 in the z direction.
  • the insulator layer 38 is made of, for example, a prepreg. The insulator layer 38 may not be formed. As shown in FIG.
  • each of the plurality of first conductor layers 361 and each of the plurality of second conductor layers 362 are sequentially laminated with each of the plurality of dielectric layers 37 interposed therebetween. Has been done.
  • the signal board 30A shown in FIG. 32 also functions as a capacitor.
  • each of the signal terminals 44A to 47A and 44B to 47B can be both a source signal detection terminal and a gate signal input terminal, depending on the connection of the first connection wire 53 and the second connection wire 54.
  • the semiconductor device according to the present disclosure is not limited to the above-described embodiments and modifications.
  • the specific configuration of each part of the semiconductor device of the present disclosure can be freely redesigned.
  • the semiconductor device of the present disclosure includes embodiments relating to the following appendices.
  • Appendix 1 A first switching element having a first element main surface and a first element back surface facing opposite sides in the first direction, A second switching element having a second element main surface and a second element back surface facing opposite sides in the first direction, and The first conductive member and the second conductive member that are separated from each other in the second direction orthogonal to the first direction, Capacitors with first and second connection terminals, Is equipped with The first switching element and the second switching element are connected in series to form a bridge.
  • the first connection terminal and the second connection terminal are electrically connected to both ends of the bridge, respectively.
  • the capacitor and the first switching element are mounted on the first conductive member.
  • the second switching element is a semiconductor device mounted on the second conductive member.
  • Appendix 2. The capacitor has a capacitor main surface and a capacitor back surface that are separated in the first direction.
  • the first connection terminal includes a main surface electrode portion formed on a part of the main surface of the capacitor.
  • the semiconductor device according to Appendix 1, wherein the second connection terminal includes a back surface electrode portion formed on a part of the back surface of the capacitor.
  • the capacitor further has a first capacitor side surface and a second capacitor side surface that are separated from each other in an orthogonal direction orthogonal to the first direction.
  • the side surface of the first capacitor and the side surface of the second capacitor are connected to the main surface of the capacitor and the back surface of the capacitor, respectively.
  • the first connection terminal further includes a first side electrode portion that is connected to the main surface electrode portion and is formed on a part of the side surface of the first capacitor.
  • the semiconductor device according to Appendix 2 wherein the second connection terminal is connected to the back surface electrode portion and further includes a second side surface electrode portion formed on a part of the side surface of the second capacitor.
  • Appendix 4 The semiconductor device according to Appendix 3, wherein the orthogonal direction and the second direction coincide with each other. Appendix 5.
  • the semiconductor device according to any one of Appendix 3 or Appendix 4, wherein the capacitor is formed with an insulating film that insulates the first side electrode portion and the first conductive member.
  • the first conductive member has a conductive member main surface that faces the same direction as the capacitor main surface in the first direction.
  • the semiconductor device according to any one of Appendix 3 or Appendix 4, wherein an opening including the first side electrode portion is formed on the main surface of the conductive member when viewed in the first direction.
  • the capacitor includes a plurality of first conductor layers, a plurality of second conductor layers, and a plurality of dielectric layers laminated in the first direction.
  • the plurality of first conductor layers are connected to the first side electrode portion, and the plurality of first conductor layers are connected to the first side electrode portion.
  • the plurality of second conductor layers are connected to the second side surface electrode portion, and the plurality of second conductor layers are connected to the second side surface electrode portion.
  • Each of the plurality of dielectric layers is sandwiched between one first conductor layer of the plurality of first conductor layers and one second conductor layer of the plurality of second conductor layers.
  • the plurality of insulator layers include a first insulator layer and a second insulator layer, and the first insulator layer is formed between two dielectric layers adjacent to each other in the first direction. It is sandwiched between two first conductor layers, and the second insulator layer is sandwiched between two second conductor layers between two dielectric layers adjacent to each other in the first direction.
  • the semiconductor device according to 7. Appendix 9.
  • the first switching element further includes a drive signal input electrode formed on the main surface of the first element and to which a drive signal is input.
  • the capacitor further includes a wiring layer formed on the main surface of the capacitor and separated from the main surface electrode portion.
  • the semiconductor device according to any one of Supplementary note 1 to Supplementary note 12, wherein the first switching element and the second switching element are made of a wide bandgap semiconductor material.
  • Appendix 14 The semiconductor device according to Appendix 13, wherein the wide bandgap semiconductor material is SiC.
  • the first switching element includes a first main surface electrode formed on the main surface of the first element and a first back surface electrode formed on the back surface of the first element.
  • the second switching element includes a second main surface electrode formed on the main surface of the second element and a second back surface electrode formed on the back surface of the second element.
  • the first back surface electrode is joined to the first conductive member, and is joined to the first conductive member.
  • the second back surface electrode is joined to the second conductive member, and is joined to the second conductive member.
  • the second connection terminal is joined to the first conductive member, and is joined to the first conductive member.
  • the first main surface electrode and the second conductive member are electrically connected,
  • Appendix 16 A first input terminal that conducts to the first back surface electrode via the first conductive member, and A second input terminal that conducts to the second main surface electrode and the first connection terminal, An output terminal that conducts to the second back surface electrode via the second conductive member, and
  • the semiconductor device according to Appendix 15 further comprising a connecting member for conducting the first main surface electrode and the second conductive member.
  • Appendix 17 A resin member that covers the first switching element and the second switching element is further provided.
  • the semiconductor device according to Appendix 16 wherein a part of each of the first input terminal, the second input terminal, and the output terminal is exposed from the resin member.
  • Appendix 18. An additional first switching element mounted on the first conductive member and connected in parallel to the first switching element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

半導体装置は、第１、第２スイッチング素子、第１、第２導電部材、およびキャパシタを備える。前記第１スイッチング素子は、第１方向において反対側を向く第１素子主面および第１素子裏面を有する。前記第２スイッチング素子は、前記第１方向において反対側を向く第２素子主面および第２素子裏面を有する。前記第１、第２導電部材は、前記第１方向に直交する第２方向において互いに離隔する。前記キャパシタは、第１接続端子および第２接続端子を有する。前記第１スイッチング素子と前記第２スイッチング素子とは、直列に接続されてブリッジを構成する。前記第１接続端子と前記第２接続端子とは、前記ブリッジの両端にそれぞれ電気的に接続される。前記キャパシタおよび前記第１スイッチング素子は、前記第１導電部材に搭載されており、前記第２スイッチング素子は、前記第２導電部材に搭載されている。

Description

半導体装置
　本開示は、半導体装置に関する。
　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用スイッチング素子を備える半導体装置が知られている。たとえば、特許文献１には、直列に接続された２つのスイッチング素子を備える半導体装置が開示されている。このような半導体装置は、たとえば電子機器の回路基板に実装され、電源回路（たとえばＤＣ／ＤＣコンバータやインバータなど）やモータ駆動回路などに用いられる。
特開２００９－１５８７８７号公報
　近年、電子機器の省エネルギー化・高性能化に伴い、半導体装置は、消費電力の低減やスイッチング動作の応答性の向上が求められている。消費電力の低減やスイッチング動作の応答性の向上を図る上で、インダクタンスを低減させることが有効である。インダクタンスの低減は、スイッチング素子にかかるサージ電圧を低減させることに寄与する。
　上記事情に鑑み、本開示は、スイッチング素子にかかるサージ電圧の低減を図った半導体装置を提供することを一の課題とする。
　本開示によって提供される半導体装置は、第１方向において反対側を向く第１素子主面および第１素子裏面を有する第１スイッチング素子と、前記第１方向において反対側を向く第２素子主面および第２素子裏面を有する第２スイッチング素子と、前記第１方向に直交する第２方向において互いに離隔する第１導電部材および第２導電部材と、第１接続端子および第２接続端子を有するキャパシタと、を備えている。前記第１スイッチング素子と前記第２スイッチング素子とは、直列に接続されてブリッジを構成する。前記第１接続端子と前記第２接続端子とは、前記ブリッジの両端にそれぞれ電気的に接続される。前記キャパシタおよび前記第１スイッチング素子は、前記第１導電部材に搭載され、前記第２スイッチング素子は、前記第２導電部材に搭載されている。
　上記構成によれば、スイッチング素子（第１スイッチング素子および第２スイッチング素子）にかかるサージ電圧を低減することができる。
第１実施形態にかかる半導体装置を示す斜視図である。 図１の半導体装置において、樹脂部材を省略した図である。 第１実施形態の半導体装置を示す平面図である。 図３の平面図において、樹脂部材を想像線で示した図である。 図４の平面図において、２つの入力端子および出力端子を想像線で示した図である。 図５の一部を拡大した図である。 第１実施形態の半導体装置を示す正面図である。 第１実施形態の半導体装置を示す底面図である。 第１実施形態の半導体装置を示す左側面図である。 図４のＸ－Ｘ線に沿う断面図である。 図１０の一部を拡大した断面図である。 信号基板（キャパシタ内蔵基板）を示した斜視図である。 信号基板（キャパシタ内蔵基板）を示した平面図である。 信号基板（キャパシタ内蔵基板）を示した底面図である。 図１３のＸＶ－ＸＶ線に沿う断面図である。 信号基板における導体層を示す平面図である。 信号基板における誘電体層を示す平面図である。 信号基板における導体層を示す平面図である。 第２実施形態にかかる半導体装置を示す平面図であって、２つの入力端子、出力端子および樹脂部材を想像線で示した図である。 第２実施形態の半導体装置を示す断面図である。 変形例にかかる半導体装置を示す平面図である。 変形例の半導体装置を示す断面図である。 変形例の半導体装置を示す断面図である。 変形例の信号基板（キャパシタ内蔵基板）を示す断面図である。 変形例の信号基板（キャパシタ内蔵基板）を示す平面図である。 変形例の導体層を示す平面図である。 変形例の導体層を示す平面図である。 変形例の信号基板（キャパシタ内蔵基板）を示す平面図である。 図２８に示す信号基板における導体層を示す平面図である。 図２８に示す信号基板における導体層を示す平面図である。 変形例にかかる信号基板（キャパシタ内蔵基板）を示す断面図である。 変形例にかかる信号基板（キャパシタ内蔵基板）を示す断面図である。
　本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明において、同一あるいは類似の構成要素については、同じ符号を付して、重複する説明を省略する。
　図１～図１４は、第１実施形態にかかる半導体装置Ａ１を示している。半導体装置Ａ１は、複数のスイッチング素子１０、支持基板２０、一対の信号基板３０Ａ，３０Ｂ、２つの入力端子４１，４２、出力端子４３、複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂ、複数の接続部材５０および樹脂部材６０を備えている。
　図１は、半導体装置Ａ１を示す斜視図である。図２は、図１の斜視図において、樹脂部材６０を省略した図である。図３は、半導体装置Ａ１を示す平面図である。図４は、図３の平面図において、樹脂部材６０を想像線（二点鎖線）で示した図である。図５は、図４の平面図において、２つの入力端子４１，４２および出力端子を想像線で示した図である。図６は、図５の一部を拡大した部分拡大図である。図７は、半導体装置Ａ１を示す正面図である。図８は、半導体装置Ａ１を示す底面図である。図９は、半導体装置Ａ１を示す側面（左側面図）である。図１０は、図４のＸ－Ｘ線に沿う断面図である。図１１は、図１０の一部を拡大した要部拡大断面図である。図１１においては、接続部材５０を省略している。図１２は、信号基板３０Ａを示す斜視図である。図１３は、信号基板３０Ａを示す平面図である。図１４は、信号基板３０Ａを示す底面図である。
　説明の便宜上、互いに直交する３つの方向、すなわち、ｘ方向、ｙ方向、ｚ方向を適宜参照する。ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向は、半導体装置Ａ１の平面図（図３参照）における左右方向である。ｙ方向は、半導体装置Ａ１の平面図（図３参照）における上下方向である。ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。以下の説明において、「平面視」とは、ｚ方向に沿って見たときをいう。ｚ方向が「第１方向」の一例であり、ｘ方向が「第２方向」の一例である。
　複数のスイッチング素子１０はそれぞれ、たとえばＳｉＣ（炭化ケイ素）を主に含有する半導体材料を用いて構成されている。当該半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）あるいはＧａＮ（窒化ガリウム）などであってもよい。好ましくはワイドバンドギャップ半導体材料が用いられる。各スイッチング素子１０は、たとえばＭＯＳＦＥＴである。各スイッチング素子１０は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタや、ＩＧＢＴのようなバイポーラトランジスタなど、他のトランジスタであってもよい。各スイッチング素子１０は、いずれも同一種の素子であり、たとえばｎチャネル型のＭＯＳＦＥＴである。図示された各スイッチング素子１０は、平面視において矩形状であるが、本開示はこれに限定されない。
　複数のスイッチング素子１０はそれぞれ、図１１に示すように、素子主面１０１および素子裏面１０２を有する。各スイッチング素子１０において、素子主面１０１と素子裏面１０２とは、ｚ方向において互いに離隔する。素子主面１０１はｚ２方向を向き、素子裏面１０２はｚ１方向を向く。
　複数のスイッチング素子１０はそれぞれ、第１電極１１、第２電極１２、第３電極１３および絶縁膜１４を有する。第１電極１１および第２電極１２は、図６および図１１に示すように、素子主面１０１に設けられている。第１電極１１は、たとえばソース電極であって、ソース電流が流れる。第２電極１２は、たとえばゲート電極であって、各スイッチング素子１０を駆動させるためのゲート電圧が印加される。平面視において、第１電極１１は、第２電極１２よりも大きい。図６に示す例では、第１電極１１は、１つの領域で構成されているが、複数の領域に分割されていてもよい。第３電極１３は、図１１に示すように、素子裏面１０２に設けられている。第２電極１２は、たとえばドレイン電極であって、ドレイン電流が流れる。図示の例では、第３電極１３は、実質的に素子裏面１０２の全面にわたって形成されている（相対的に小さな面積を有する周辺部を除く、素子裏面１０２の残りの部分に第３電極１３が形成されている）。絶縁膜１４は、図６および図１１に示すように、素子主面１０１に設けられている。絶縁膜１４は、電気絶縁性を有する。絶縁膜１４は、平面視において第１電極１１および第２電極１２を囲んでいる。絶縁膜１４は、素子主面１０１において、第１電極１１と第２電極１２とを絶縁する。絶縁膜１４は、たとえばＳｉＯ2（二酸化ケイ素）層、ＳｉＮ4（窒化ケイ素）層、ポリベンゾオキサゾール層が、素子主面１０１からこの順番で積層されたものである。絶縁膜１４の構成は、上記したものに限定されず、たとえば、ポリベンゾオキサゾール層に代えてポリイミド層を用いてもよい。
　各スイッチング素子１０は、所定の信号に基づきスイッチング動作を行う。具体的には、第２電極１２（ゲート電極）に駆動信号（たとえばゲート電圧）が入力されると、この駆動信号に応じて導通状態と遮断状態とが切り替わる。導通状態では、第３電極１３（ドレイン電極）から第１電極１１（ソース電極）に電流が流れるが、遮断状態では、電流は流れない。駆動信号の周波数（すなわち、各スイッチング素子１０のスイッチング周波数）は、たとえば、１０ｋＨｚ以上である。
　複数のスイッチング素子１０は、複数のスイッチング素子１０Ａおよび複数のスイッチング素子１０Ｂを含んでいる。図６に示す例では、半導体装置Ａ１は、４つのスイッチング素子１０Ａと４つのスイッチング素子１０Ｂとを備える。スイッチング素子１０Ａ，１０Ｂの数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて変更されうる。半導体装置Ａ１は、たとえばハーフブリッジ型のスイッチング回路である。この場合、半導体装置Ａ１において、複数のスイッチング素子１０Ａは上アーム回路を構成し、複数のスイッチング素子１０Ｂは下アーム回路を構成する。各スイッチング素子１０Ａと各スイッチング素子１０Ｂとは、直列に接続され、ブリッジを構成する。
　複数のスイッチング素子１０Ａは、図５、図６、図１０および図１１などに示すように、支持基板２０に搭載されている。図５に示す例では、複数のスイッチング素子１０Ａは、たとえばｙ方向に並んでおり、互いに離隔している。各スイッチング素子１０Ａは、図示しない導電性接合材（たとえば焼結銀や焼結銅などの焼結金属、銀や銅などの金属ペースト材、あるいは、はんだ）を介して、支持基板２０（後述の導電性基板２２Ａ）に導通接合されている。各スイッチング素子１０Ａは、導電性基板２２Ａに接合される際、素子裏面１０２が導電性基板２２Ａに対向する。各スイッチング素子１０Ａが「第１スイッチング素子」の一例である。各スイッチング素子１０Ａにおいて、第１電極１１が「第１主面電極」の一例であり、第２電極１２が「駆動信号入力電極」の一例であり、第３電極１３が「第１裏面電極」の一例である。
　複数のスイッチング素子１０Ｂは、図５、図６、図１０および図１１などに示すように、支持基板２０に搭載されている。図５に示す例では、複数のスイッチング素子１０Ｂは、たとえばｙ方向に並んでおり、互いに離隔している。各スイッチング素子１０Ｂは、図示しない導電性接合材（たとえば焼結銀や焼結銅などの焼結金属、銀や銅などの金属ペースト材、あるいは、はんだ）を介して、支持基板２０（後述の導電性基板２２Ｂ）に導通接合されている。各スイッチング素子１０Ｂは、導電性基板２２Ｂに接合される際、素子裏面１０２が導電性基板２２Ｂに対向する。図５に示す例では、ｘ方向に見て、複数のスイッチング素子１０Ａと複数のスイッチング素子１０Ｂとが重なっているが、本開示がこれに限定されるわけではない。各スイッチング素子１０Ｂが「第２スイッチング素子」の一例である。各スイッチング素子１０Ｂにおいて、第１電極１１が「第２主面電極」の一例であり、第３電極１３が「第２裏面電極」の一例である。
　支持基板２０は、複数のスイッチング素子１０を支持する。支持基板２０は、一対の絶縁基板２１Ａ，２１Ｂおよび一対の導電性基板２２Ａ，２２Ｂを含んでいる。
　一対の絶縁基板２１Ａ，２１Ｂは、電気絶縁性を有する。各絶縁基板２１Ａ，２１Ｂの構成材料は、たとえば熱伝導性に優れたセラミックスである。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）が挙げられる。各絶縁基板２１Ａ，２１Ｂは、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。各絶縁基板２１Ａ，２１Ｂは、たとえば、平面視において矩形状である。一対の絶縁基板２１Ａ、２１Ｂは、ｘ方向に並んでおり、互いに離隔する。絶縁基板２１Ａは、絶縁基板２１Ｂのｘ１方向側に位置する。
　各絶縁基板２１Ａ，２１Ｂは、図１０などに示すように、主面２１１および裏面２１２を有する。各絶縁基板２１Ａ，２１Ｂにおいて、主面２１１と裏面２１２とは、ｚ方向に互いに離隔する。主面２１１はｚ２方向を向き、裏面２１２はｚ１方向を向く。主面２１１は、一対の導電性基板２２Ａ，２２Ｂおよび複数のスイッチング素子１０とともに、樹脂部材６０に覆われている。裏面２１２は、図８に示すように樹脂部材６０（後述の樹脂裏面６２）から露出している。裏面２１２には、たとえばヒートシンク（図示略）が接続される。
　一対の導電性基板２２Ａ，２２Ｂはそれぞれ金属板である。この金属板の構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金である。一対の導電性基板２２Ａ，２２Ｂは、２つの入力端子４１，４２および出力端子４３とともに、複数のスイッチング素子１０との導通経路を構成している。各導電性基板２２Ａ，２２Ｂは、銀めっきで覆われていてもよい。一対の導電性基板２２Ａ，２２Ｂは、ｘ方向に互いに離隔する。図５および図１０などに示す例では、導電性基板２２Ａは、導電性基板２２Ｂよりもｘ１方向に位置する。
　各導電性基板２２Ａ，２２Ｂは、図１０などに示すように、主面２２１および裏面２２２を有する。各導電性基板２２Ａ，２２Ｂにおいて、主面２２１と裏面２２２とは、ｚ方向に互いに離隔する。主面２２１はｚ２方向を向き、裏面２２２はｚ１方向を向く。
　導電性基板２２Ａは、図１０などに示すように、図示しない接合材を介して、絶縁基板２１Ａに接合されている。この接合材は、導電性または絶縁性のどちらでもよい。導電性基板２２Ａが絶縁基板２１Ａに接合された状態では、導電性基板２２Ａの裏面２２２は、絶縁基板２１Ａの主面２１１に対向する。導電性基板２２Ａは、主面２２１上に、複数のスイッチング素子１０Ａおよび信号基板３０Ａが搭載されている。本実施形態において、導電性基板２２Ａが「第１導電部材」の一例である。
　導電性基板２２Ｂは、図１０などに示すように、図示しない接合材を介して、絶縁基板２１Ｂに接合されている。この接合材は、導電性または絶縁性のどちらでもよい。導電性基板２２Ｂが絶縁基板２１Ｂに接合された状態では、導電性基板２２Ｂの裏面２２２は、絶縁基板２１Ｂの主面２１１に対向する。導電性基板２２Ｂは、主面２２１上に、複数のスイッチング素子１０Ｂおよび信号基板３０Ｂが搭載されている。本実施形態において、導電性基板２２Ｂが「第２導電部材」の一例である。
　支持基板２０の構成は、上記した例示に限定されない。たとえば、２つの導電性基板２２Ａ，２２Ｂを１つの絶縁基板に接合してもよい。また、各絶縁基板２１Ａ，２１Ｂの裏面２２２に金属層が形成されていてもよい。また、複数のスイッチング素子１０の個数および配置などに基づき、一対の絶縁基板２１Ａ，２１Ｂおよび一対の導電性基板２２Ａ，２２Ｂの各々の形状、大きさおよび配置などが適宜変更される。
　一対の信号基板３０Ａ，３０Ｂはそれぞれ、複数のスイッチング素子１０と複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂとの各種信号を中継する。信号基板３０Ａは、その内部構造において複数の導体層と複数の誘電体層が積層されており、この内部構造によりキャパシタとしての機能を有する。よって、信号基板３０Ａは、キャパシタ内蔵基板である。信号基板３０Ａの内部構造の一例については後述する。一方、信号基板３０Ｂは、キャパシタとしての機能を有さない。信号基板３０Ｂは、たとえば単層のプリント基板である。信号基板３０Ａが「キャパシタ」の一例である。
　各信号基板３０Ａ，３０Ｂは、図１０および図１１に示すように、基板主面３０１および基板裏面３０２を有する。基板主面３０１と基板裏面３０２とは、ｚ方向に離隔する。基板主面３０１はｚ２方向を向き、基板裏面３０２はｚ１方向を向く。各信号基板３０Ａは、図１１に示すように、一対の基板側面３０３，３０４をさらに有する。信号基板３０Ａにおいて、一対の基板側面３０３，３０４は、基板主面３０１および基板裏面３０２の両方に繋がり、ｚ方向において、基板主面３０１および基板裏面３０２に挟まれている。一対の基板側面３０３，３０４は、ｘ方向に互いに離隔する。基板側面３０３はｘ１方向を向き、基板側面３０４はｘ２方向を向く。基板主面３０１が「キャパシタ主面」の一例であり、基板裏面３０２が「キャパシタ裏面」の一例であり、一対の基板側面３０３，３０４がそれぞれ「第１キャパシタ側面」および「第２キャパシタ側面」の一例である。
　信号基板３０Ａは、図５および図１０などに示すように、ゲート層３１Ａおよび検出層３２Ａを含み、信号基板３０Ｂは、ゲート層３１Ｂおよび検出層３２Ｂを含む。
　一対のゲート層３１Ａ，３１Ｂは、導電性を有しており、その構成材料は、たとえばＣｕあるいはＣｕ合金である。一対のゲート層３１Ａ，３１Ｂはそれぞれ、図５などに示すように、ｙ方向に延びる帯状である。ゲート層３１Ａは、図１０などに示すように、信号基板３０Ａの基板主面３０１に形成されている。ゲート層３１Ａは、接続部材５０（後述のゲートワイヤ５１）を介して、各スイッチング素子１０Ａの第２電極１２（ゲート電極）に導通する。ゲート層３１Ａには、各スイッチング素子１０Ａのスイッチング動作を制御する駆動信号が入力される。ゲート層３１Ｂは、図１０などに示すように、信号基板３０Ｂの基板主面３０１に形成されている。ゲート層３１Ｂは、接続部材５０（後述のゲートワイヤ５１）を介して、各スイッチング素子１０Ｂの第２電極１２（ゲート電極）に導通する。ゲート層３１Ｂには、各スイッチング素子１０Ｂのスイッチング動作を制御する駆動信号が入力される。ゲート層３１Ａが「配線層」の一例である。
　一対の検出層３２Ａ，３２Ｂは、導電性を有しており、その構成材料は、たとえばＣｕあるいはＣｕ合金である。一対の検出層３２Ａ，３２Ｂはそれぞれ、図５などに示すように、ｙ方向に延びる帯状である。検出層３２Ａは、図１０および図１１に示すように、ゲート層３１Ａとともに、信号基板３０Ａの基板主面３０１に形成されている。検出層３２Ａは、平面視において、ゲート層３１Ａの隣に位置し、ゲート層３１Ａから離隔している。図５に示す例では、検出層３２Ａは、ｘ方向において、ゲート層３１Ａよりも複数のスイッチング素子１０Ａの近くに配置されている。検出層３２Ａは、ゲート層３１Ａよりも、ｘ２方向側に位置する。ｘ方向における、ゲート層３１Ａと検出層３２Ａとの配置は、反対であってもよい。検出層３２Ａは、接続部材５０（後述の検出ワイヤ５２）を介して、各スイッチング素子１０Ａの第１電極１１（ソース電極）に導通する。検出層３２Ｂは、図１０に示すように、ゲート層３１Ｂとともに、信号基板３０Ｂの基板主面３０１に形成されている。検出層３２Ｂは、平面視において、ゲート層３１Ｂの隣に位置し、ゲート層３１Ｂから離隔している。図５に示す例では、検出層３２Ｂは、ｘ方向において、ゲート層３１Ｂよりも複数のスイッチング素子１０Ｂの近くに配置されている。検出層３２Ｂは、ゲート層３１Ａよりもｘ１方向側に位置する。ｘ方向における、ゲート層３１Ｂと検出層３２Ｂとの配置は、反対であってもよい。検出層３２Ｂは、接続部材５０（後述の検出ワイヤ５２）を介して、各スイッチング素子１０Ｂの第１電極１１（ソース電極）に導通する。
　信号基板３０Ａは、図１０および図１１などに示すように、一対の接続端子３３，３４および絶縁膜３９をさらに含む。信号基板３０Ａは、一対の接続端子３３，３４間に直流電圧を印加することで電荷を蓄積する。信号基板３０Ａは、一対の接続端子３３，３４を外部端子とするキャパシタとして機能する。好ましくは、信号基板３０Ａは、その静電容量が、各スイッチング素子１０Ａあるいはスイッチング素子１０Ｂに前記直流電圧が印加された時の出力容量の２倍よりも大きくなるように設計される。信号基板３０Ａは、たとえばｘ方向の寸法が８ｍｍ、ｙ方向の寸法が２７ｍｍ、ｚ方向の寸法が２．２５ｍｍである。信号基板３０Ａのｚ方向の寸法は、好ましくは５ｍｍ以下である。信号基板３０Ａの寸法は、上記した例に限定されない。好ましくは、信号基板３０Ａの寄生抵抗は、１Ω以下である。
　接続端子３３は、図１０～図１２に示すように、信号基板３０Ａの基板主面３０１から基板側面３０３に跨って形成されている。接続端子３３は、たとえばＣｕからなるが、これに限定されない。接続端子３３は、図１０～図１２などに示すように、主面電極部３３１および側面電極部３３２を含む。主面電極部３３１は、基板主面３０１に形成されている。側面電極部３３２は、基板側面３０３に形成されている。側面電極部３３２は、基板側面３０３の全てを覆っておらず、基板側面３０３のｚ１方向側の端縁付近は、側面電極部３３２から露出している。側面電極部３３２が「第１側面電極部」の一例である。図１３に示すように、信号基板３０Ａは、ｙ方向において互いに離間した２つの端縁（ｙ１方向側端縁およびｙ２方向側端縁）を有している。信号基板３０Ａの第１方向側端縁に対し、主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａは、それぞれ所定距離だけ離間して配置されている。（より正確には、たとえば、主面電極部３３１は、平面視において信号基板３０Ａの第１方向側端縁に対向する端縁を有しており、当該端縁は、信号基板３０Ａの第１方向側端縁から所定距離だけ離間して配置されている。これは、ゲート層３１Ａおよび検出層３２Ａについても同様である。）図示の例では、主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａそれぞれの第１方向側端縁からの離隔距離ｄｙ１は、実質的に同じであるが、本開示がこれに限定されるわけではない。同様に、信号基板３０Ａの第２方向側端縁に対し、主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａは、それぞれ所定距離だけ離間して配置されている。図示の例では、主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａそれぞれの第２方向側端縁からの離隔距離ｄｙ２は、実質的に同じであるが、本開示がこれに限定されるわけではない。また、図示の例では、離隔距離ｄｙ１および離隔距離ｄｙ２は、実質的に等しいが、本開示はこれに限定されず、離隔距離ｄｙ１および離隔距離ｄｙ２が互いに異なっていてもよい。
　接続端子３４は、図１０および図１１などに示すように、信号基板３０Ａの基板裏面３０２から基板側面３０４に跨って形成されている。接続端子３４は、たとえばＣｕからなるが、これに限定されない。接続端子３４は、図１０および図１１に示すように、裏面電極部３４１および側面電極部３４２を含む。裏面電極部３４１は、基板裏面３０２に形成されている。側面電極部３４２は、基板側面３０４に形成されている。側面電極部３４２は、基板側面３０４の全ては覆っておらず、基板側面３０４のｚ２方向側の端縁付近は、側面電極部３４２から露出している。側面電極部３４２は、図１０および図１１に示すように、図示しない導電性接合材（たとえば、焼結金属、金属ペーストあるいははんだなど）を介して、導電性基板２２Ａに接合されている。側面電極部３４２が「第２側面電極部」の一例である。
　絶縁膜３９は、図１０～図１２などに示すように、基板裏面３０２と基板側面３０３とが繋がる角部付近を覆っている。たとえば、絶縁膜３９は、接続端子３３から露出する基板側面３０３および接続端子３４から露出する基板裏面３０２を覆っている。絶縁膜３９は、接続端子３３と導電性基板２２Ａとの絶縁を確保するために設けられている。絶縁膜３９の形成領域は、接続端子３３と導電性基板２２Ａとを絶縁していればよく、図示された例に限定されない。
　２つの入力端子４１，４２はそれぞれ金属板である。当該金属板の構成材料は、ＣｕまたはＣｕ合金である。２つの入力端子４１，４２はそれぞれ、図１～図５に示すように、半導体装置Ａ１において、ｘ１方向寄りに位置する。２つの入力端子４１，４２の間には、たとえば電源電圧が印加される。入力端子４１は、正極（Ｐ端子）であり、入力端子４２は、負極（Ｎ端子）である。入力端子４１と入力端子４２とは、互いに離隔する。入力端子４１が「第１入力端子」の一例であり、入力端子４２が「第２入力端子」の一例である。
　入力端子４１は、図４および図５などに示すように、パッド部４１１および端子部４１２を含む。
　パッド部４１１は、入力端子４１のうち、樹脂部材６０に覆われた部分である。パッド部４１１は、図５および図１０に示すように、導電性のブロック材４１９を介して、導電性基板２２Ａに導通接合されている。パッド部４１１は、図示しない導電性接合材を介して、ブロック材４１９に接合され、ブロック材４１９は、図示しない導電性接合材を介して、導電性基板２２Ａに接合されている。これにより、入力端子４１と導電性基板２２Ａとが導通している。ブロック材４１９の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏ（銅モリブデン）の複合材、ＣＩＣ（Copper-Inver-Copper）の複合材などが用いられる。パッド部４１１とブロック材４１９との接合、および、ブロック材４１９と導電性基板２２Ａとの接合は、それぞれ導電性接合材を用いた接合に限定されず、レーザ溶接あるいは超音波接合などによってもよい。パッド部４１１と導電性基板２２Ａとの接合は、ブロック材４１９を介した構成に限定されず、パッド部４１１が部分的に屈曲することで、パッド部４１１が導電性基板２２Ａに直接接合されてもよい。
　端子部４１２は、入力端子４１のうち、樹脂部材６０から露出した部分である。端子部４１２は、図４に示すように、平面視において、樹脂部材６０からｘ１方向に延びている。端子部４１２は、たとえば、平面視矩形状である。
　入力端子４２は、図４および図５に示すように、パッド部４２１および端子部４２２を含む。
　パッド部４２１は、入力端子４２のうち、樹脂部材６０に覆われた部分である。パッド部４２１は、図４に示すように、連結部４２１ａ、複数の延出部４２１ｂおよび接続部４２１ｃを含んでいる。
　連結部４２１ａは、図４に示すように、たとえばｙ方向に延びる帯状である。連結部４２１ａは、図５および図１０に示すように、導電性のブロック材４２８を介して、信号基板３０Ａの接続端子３３に接合されている。連結部４２１ａは、図示しない導電性接合材を介して、ブロック材４２８に接合され、ブロック材４２８は、図示しない導電性接合材を介して、信号基板３０Ａの接続端子３３に接合されている。これにより、入力端子４２と接続端子３３とが導通する。ブロック材４２８の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。連結部４２１ａとブロック材４２８との接合、および、ブロック材４２８と接続端子３３との接合は、それぞれ導電性接合材を用いた接合に限定されず、レーザ溶接あるいは超音波接合などによってもよい。
　複数の延出部４２１ｂはそれぞれ、図４に示すように、たとえば連結部４２１ａからｘ２方向に向けて延びる帯状である。各延出部４２１ｂは、連結部４２１ａから、平面視において各スイッチング素子１０Ｂに重なるまでｘ方向に延びている。複数の延出部４２１ｂは、平面視において、ｙ方向に並んでおり、かつ、互いに離隔する。各延出部４２１ｂは、図５および図１０に示すように、その先端部分が、導電性のブロック材４２９を介して、各スイッチング素子１０Ｂに接合されている。図１０および図１１に示すように、各延出部４２１ｂの先端部分は、図示しない導電性接合材を介して、ブロック材４２９に接合され、ブロック材４２９は、図示しない導電性接合材を介して、各スイッチング素子１０Ｂの第１電極１１に接合されている。これにより、入力端子４２と各スイッチング素子１０Ｂの第１電極１１とが導通する。ブロック材４２９の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。各延出部４２１ｂと各ブロック材４２９との接合、および、ブロック材４２９と第１電極１１との接合尾は、それぞれ導電性接合材を用いた接合に限定されず、レーザ溶接あるいは超音波接合などによってもよい。各延出部４２１ｂと各スイッチング素子１０Ｂの第１電極１１との接合は、各ブロック材４２９を介した構成に限定されず、各延出部４２１ｂが部分的に屈曲することで、各延出部４２１ｂが各スイッチング素子１０Ｂの第１電極１１に直接接合されていてもよい。
　接続部４２１ｃは、図４に示すように、連結部４２１ａと端子部４２２とを接続する部分である。
　端子部４２２は、入力端子４２のうち、樹脂部材６０から露出した部分である。端子部４２２は、図４に示すように、平面視において、樹脂部材６０からｘ１方向に延びている。端子部４２２は、図４に示すように、平面視において、入力端子４１の端子部４１２の、ｙ２方向側に位置する。端子部４２２の平面視形状は、たとえば、端子部４１２の平面視形状と同じである。
　出力端子４３は、金属板である。当該金属板の構成材料は、たとえばＣｕまたはＣｕ合金である。出力端子４３は、図１～図５に示すように、半導体装置Ａ１においてｘ２方向寄りに位置する。複数のスイッチング素子１０により電力変換された交流電力（電圧）は、この出力端子４３から出力される。
　出力端子４３は、図４に示すように、パッド部４３１および端子部４３２を含む。
　パッド部４３１は、出力端子４３のうち、樹脂部材６０に覆われた部分である。パッド部４３１は、図５および図１０に示すように、導電性のブロック材４３９を介して、導電性基板２２Ｂに導通接合されている。図１０に示すように、パッド部４３１は、図示しない導電性接合材を介して、ブロック材４３９に接合され、ブロック材４３９は、図示しない導電性接合材を介して、導電性基板２２Ｂに接合されている。これにより、出力端子４３と導電性基板２２Ｂとが導通している。ブロック材４３９の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。パッド部４３１とブロック材４３９との接合、および、ブロック材４３９と導電性基板２２Ｂとの接合は、それぞれ導電性接合材を用いた接合に限定されず、レーザ溶接あるいは超音波接合などによってもよい。パッド部４３１と導電性基板２２Ｂとの接合は、ブロック材４３９を介した構成に限定されず、パッド部４３１が部分的に屈曲することで、パッド部４３１が導電性基板２２Ｂに直接接合されていてもよい。
　端子部４３２は、出力端子４３のうち、樹脂部材６０から露出した部分である。端子部４３２は、図４に示すように、樹脂部材６０からｘ２方向に延び出ている。端子部４３２は、たとえば平面視矩形状である。
　複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、半導体装置Ａ１における制御信号を入力あるいは出力するための端子である。制御信号としては、たとえば、複数のスイッチング素子１０のスイッチング動作を制御するための信号がある。複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、互いに略同じ形状である。複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂはそれぞれ、ｘ方向に見て、Ｌ字状をなす。複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、図１～図８に示すように、ｘ方向に沿って配列されている。各信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、図９に示すように、ｘ方向に見て、互いに重なる。複数の信号端子４４Ａ～４７Ａは、図５に示すように、平面視において、導電性基板２２Ａのｙ方向隣に位置し、複数の信号端子４４Ｂ～４７Ｂは、図５に示すように、平面視において、導電性基板２２Ｂのｙ方向隣に位置する。各信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、たとえば樹脂部材６０のｙ１方向を向く面（後述の樹脂側面６３３）から突き出ている。複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、いずれも同一のリードフレームから形成される。
　一対の信号端子４４Ａ，４４Ｂは、図５および図６に示すように、接続部材５０（後述の第２接続ワイヤ５４）を介して、一対の検出層３２Ａ，３２Ｂにそれぞれ導通する。信号端子４４Ａから、複数のスイッチング素子１０Ａの各第１電極１１に印加される電圧（ソース電流に対応した電圧）が検出される。信号端子４４Ａは、複数のスイッチング素子１０Ａのソース信号検出端子である。信号端子４４Ｂから、複数のスイッチング素子１０Ｂの各第１電極１１に印加される電圧（ソース電流に対応した電圧）が検出される。信号端子４４Ｂは、複数のスイッチング素子１０Ｂのソース信号検出端子である。
　一対の信号端子４４Ａ，４４Ｂはそれぞれ、図６に示すように、パッド部４４１および端子部４４２を含む。各信号端子４４Ａ，４４Ｂにおいて、パッド部４４１は、樹脂部材６０に覆われている。この構成により、各信号端子４４Ａ，４４Ｂは、樹脂部材６０に支持されている。端子部４４２は、パッド部４４１に繋がり、かつ、樹脂部材６０から露出している。各信号端子４４Ａ，４４Ｂは、端子部４４２において屈曲する。
　一対の信号端子４５Ａ，４５Ｂは、図５および図６に示すように、接続部材５０（後述の第１接続ワイヤ５３）を介して、一対のゲート層３１Ａ，３１Ｂにそれぞれ導通する。信号端子４５Ａには、複数のスイッチング素子１０Ａを駆動させるための駆動信号（ゲート電圧）が印加される。信号端子４５Ａは、複数のスイッチング素子１０Ａの駆動信号入力用の端子（ゲート信号入力端子）である。信号端子４５Ｂには、複数のスイッチング素子１０Ｂを駆動させるための駆動信号（ゲート電圧）が印加される。信号端子４５Ｂは、複数のスイッチング素子１０Ｂの駆動信号入力用の端子（ゲート信号入力端子）である。
　一対の信号端子４５Ａ，４５Ｂはそれぞれ、図６に示すように、パッド部４５１および端子部４５２を含む。各信号端子４５Ａ，４５Ｂにおいて、パッド部４５１は、樹脂部材６０に覆われている。この構成により、各信号端子４５Ａ，４５Ｂは、樹脂部材６０に支持されている。端子部４５２は、パッド部４５１に繋がり、かつ、樹脂部材６０から露出している。各信号端子４５Ａ，４５Ｂは、端子部４５２において屈曲する。
　複数の信号端子４６Ａ，４６Ｂ，４７Ａ，４７Ｂはそれぞれ、図５および図６に示すように、他の構成要素と導通しない。半導体装置Ａ１は、これらの信号端子４６Ａ，４６Ｂ，４７Ａ，４７Ｂを備えない構成としてもよい。
　一対の信号端子４６Ａ，４６Ｂはそれぞれ、図６に示すように、パッド部４６１および端子部４６２を含む。各信号端子４６Ａ，４６Ｂにおいて、パッド部４６１は、樹脂部材６０に覆われている。この構成により、各信号端子４６Ａ，４６Ｂは、樹脂部材６０に支持されている。端子部４６２は、パッド部４６１に繋がり、かつ、樹脂部材６０から露出している。各信号端子４６Ａ，４６Ｂは、端子部４６２において屈曲する。一対の信号端子４７Ａ，４７Ｂはそれぞれ、パッド部４７１および端子部４７２を含む。各信号端子４７Ａ，４７Ｂにおいて、パッド部４７１は、樹脂部材６０に覆われている。この構成により、各信号端子４７Ａ，４７Ｂは、樹脂部材６０に支持されている。端子部４７２は、パッド部４７１に繋がり、かつ、樹脂部材６０から露出している。各信号端子４７Ａ，４７Ｂは、端子部４７２において屈曲する。
　複数の接続部材５０はそれぞれ、互いに離隔した２つの部材間を導通させる。複数の接続部材５０は、図５に示すように、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１接続ワイヤ５３、一対の第２接続ワイヤ５４および、複数のリード部材５５を含む。
　複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１接続ワイヤ５３および一対の第２接続ワイヤ５４は、それぞれ「ボンディングワイヤ」と称されるものであり、その構成材料 は、たとえば、Ａｌ（アルミニウム）、Ａｕ（金）、Ｃｕのいずれかである。
　複数のゲートワイヤ５１はそれぞれ、図５および図６に示すように、一端（第１端）が各スイッチング素子１０の第２電極１２（ゲート電極）に接合され、他端（第２端）が一対のゲート層３１Ａ，３１Ｂのいずれかに接合されている。複数のゲートワイヤ５１には、各スイッチング素子１０Ａの第２電極１２とゲート層３１Ａとを導通させるものと、各スイッチング素子１０Ｂの第２電極１２とゲート層３１Ｂとを導通させるものとが含まれる。
　複数の検出ワイヤ５２はそれぞれ、図５および図６に示すように、一端が各スイッチング素子１０の第１電極１１（ソース電極）に接合され、他端が一対の検出層３２Ａ、３２Ｂのいずれかに接合されている。複数の検出ワイヤ５２には、各スイッチング素子１０Ａの第１電極１１と検出層３２Ａとを導通させるものと、各スイッチング素子１０Ｂの第１電極１１と検出層３２Ｂとを導通させるものとが含まれる。
　一対の第１接続ワイヤ５３は、図５および図６に示すように、その一方がゲート層３１Ａと信号端子４５Ａ（ゲート信号入力端子）とを接続し、その他方がゲート層３１Ｂと信号端子４５Ｂ（ゲート信号入力端子）とを接続する。一方の第１接続ワイヤ５３は、一端がゲート層３１Ａに接合され、他端が信号端子４５Ａのパッド部４５１に接合されている。他方の第１接続ワイヤ５３は、一端がゲート層３１Ｂに接合され、他端が信号端子４５Ｂのパッド部４５１に接合されている。
　一対の第２接続ワイヤ５４は、図５および図６に示すように、その一方が検出層３２Ａと信号端子４４Ａ（ソース信号検出端子）とを接続し、その他方が検出層３２Ｂと信号端子４４Ｂ（ソース信号検出端子）とを接続する。一方の第２接続ワイヤ５４は、一端が検出層３２Ａに接合され、他端が信号端子４４Ａのパッド部４４１に接合されている。他方の第２接続ワイヤ５４は、一端が検出層３２Ｂに接合され、他端が信号端子４４Ｂのパッド部４４１に接合されている。
　複数のリード部材５５はそれぞれ、導電性材料からなり、その構成材料は、たとえばＡｌ、Ａｕ、Ｃｕのいずれかである。半導体装置Ａ１において、各リード部材５５の代わりに、ボンディングワイヤを用いてもよい。各リード部材５５は、図５、図６および図１１に示すように、各スイッチング素子１０Ａの第１電極１１と導電性基板２２Ｂとを導通させる。各リード部材５５は、図５および図６に示すように、平面視において、ｘ方向に延びる帯状である。各リード部材５５が「接続部材」の一例である。
　各リード部材５５は、図６、図１０および図１１に示すように、第１接合部５５１、第２接合部５５２、および、連絡部５５３を含む。第１接合部５５１は、各リード部材５５のうち、各スイッチング素子１０Ａに接合される部位である。第１接合部５５１は、図示しない導電性接合材を介して、各スイッチング素子１０の第１電極１１の第１電極１１に接合される。第１接合部５５１は、平面視において、各スイッチング素子１０Ａの第１電極１１に重なる。第２接合部５５２は、各リード部材５５のうち、導電性基板２２Ｂに接合される部位である。第２接合部５５２は、図示しない導電性接合材を介して、導電性基板２２Ｂの主面２２１に接合される。第２接合部５５２と導電性基板２２Ｂとの接合は、レーザ溶接あるいは、超音波溶接によって直接接合されていてもよい。第２接合部５５２は、平面視において、導電性基板２２Ｂに重なる。第２接合部５５２の厚さ（ｚ方向寸法）は、第１接合部５５１の厚さ（ｚ方向寸法）よりも大きい。連絡部５５３は、各リード部材５５のうち、第１接合部５５１と第２接合部５５２とに繋がる部位である。連絡部５５３の厚さ（ｚ方向寸法）は、第１接合部５５１の厚さ（ｚ方向寸法）と実質的に同じである。連絡部５５３は、平面視において、導電性基板２２Ａと導電性基板２２Ｂとに跨っている。
　樹脂部材６０は、図４、図５および図１０に示すように、複数のスイッチング素子１０、支持基板２０（ただし、一対の絶縁基板２１Ａ，２１Ｂの各裏面２１２を除く）、一対の信号基板３０Ａ，３０Ｂ、端子４１～４３，４４Ａ～４７Ａ，４４Ｂ～４７Ｂの各々の一部、および、複数の接続部材５０を覆っている。樹脂部材６０の構成材料は、たとえばエポキシ樹脂である。樹脂部材６０は、図４、図５および図１０に示すように、樹脂主面６１、樹脂裏面６２および複数の樹脂側面６３１～６３４を有する。
　樹脂主面６１と樹脂裏面６２とは、図１０に示すように、ｚ方向に互いに離隔する。樹脂主面６１はｚ２方向を向き、樹脂裏面６２はｚ１方向を向く。樹脂裏面６２は、図８に示すように、平面視において、一対の絶縁基板２１Ａ，２１Ｂの各裏面２１２を囲む枠状である。一対の絶縁基板２１Ａ，２１Ｂの各裏面２１２は、樹脂裏面６２から露出する。複数の樹脂側面６３１～６３４はそれぞれ、樹脂主面６１および樹脂裏面６２の双方に繋がり、かつ、ｚ方向においてこれらに挟まれている。樹脂側面６３１と樹脂側面６３２とは、ｘ方向に互いに離隔する。樹脂側面６３１は、ｘ１方向を向き、樹脂側面６３２は、ｘ２方向を向く。樹脂側面６３１から、２つの入力端子４１，４２が突き出ており、樹脂側面６３２から、出力端子４３が突き出ている。樹脂側面６３３と樹脂側面６３４とは、ｙ方向に互いに離隔する。樹脂側面６３３はｙ１方向を向き、樹脂側面６３４はｙ２方向を向く。樹脂側面６３３から、複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂが突き出ている。
　樹脂部材６０は、図８および図１０に示すように、樹脂裏面６２からｚ方向に窪んだ凹部６５を含んでいる。凹部６５は、平面視において、図８に示すように、支持基板２０を囲む環状に形成されている。これに代えて、樹脂部材６０に凹部６５が形成されていない構成であってもよい。
　信号基板３０Ａの内部構造の一例について、図１５～図１８を参照して説明する。信号基板３０Ａは、その内部構造において、複数の第１導体層３６１、複数の第２導体層３６２、複数の誘電体層３７、および、複数の絶縁体層３８が、所定の順序でｚ方向に積層されている。
　図１５は、図１３のＸＶ－ＸＶ線に沿う断面図である。図１６は、各第１導体層３６１の一例を示す平面図である。図１７は、各誘電体層３７の一例を示す平面図である。図１８は、各第２導体層３６２の一例を示す平面図である。
　複数の第１導体層３６１および複数の第２導体層３６２はそれぞれ、たとえばＣｕで構成される。複数の誘電体層３７はそれぞれ、たとえば樹脂材料から構成される。各誘電体層３７の構成材料は、樹脂材料に限定されず、セラミックなど比誘電率が１より大きい絶縁体であってもよい。各絶縁体層３８は、たとえばプリプレグからなり、各誘電体層３７よりも絶縁耐力が低い。
　複数の第１導体層３６１はそれぞれ、図１５および図１６に示すように、基板側面３０３に形成された接続端子３３（側面電極部３３２）に接している。複数の第１導体層３６１は、平面視において互いに重なる。複数の第１導体層３６１は、側面電極部３３２を介して、互いに電気的に繋がっている。各第１導体層３６１は、接続端子３４から離隔している。図１６に示すように、各第１導体層３６１の周囲（接続端子３３に繋がる側を除く）には、絶縁体３６９が形成されている。絶縁体３６９は、絶縁体層３８と同様に、たとえばプリプレグからなる。
　複数の第２導体層３６２はそれぞれ、図１５および図１８に示すように、基板側面３０４に形成された接続端子３４（側面電極部３４２）に接している。複数の第２導体層３６２は、平面視において互いに重なる。複数の第２導体層３６２は、側面電極部３４２を介して、互いに電気的に繋がっている。各第２導体層３６２は、接続端子３３から離隔している。図１８に示すように、平面視において、各第２導体層３６２の周囲（接続端子３４に繋がる側を除く）には、絶縁体３６９が形成されている。
　複数の第１導体層３６１のうち、最もｚ２方向側に位置する第１導体層３６１は、信号基板３０Ａのｚ２方向側の表層であり、この第１導体層３６１の表面に主面電極部３３１が形成されている。たとえば、この第１導体層３６１と主面電極部３３１とは、平面視において実質的に同じ形状である。また、複数の第２導体層３６２のうち、最もｚ１方向側に位置する第２導体層３６２は、信号基板３０Ａのｚ１方向側の表層であり、この第２導体層３６２の表面に裏面電極部３４１が形成されている。たとえば、この第２導体層３６２と裏面電極部３４１とは、平面視において実質的に同じ形状である。
　図１５に示す例では、複数の誘電体層３７（最下位の誘電体層３７を除く）は、それぞれ、ｚ方向において、対応する一の第１導体層３６１と対応する一の第２導体層３６２とに挟まれており、かつ、側面電極部３３２および側面電極部３４２の両方に接している（図１７も参照）。最下位の誘電体層３７は、ｚ方向において、対応する一の第１導体層３６１（最下位の第１導体層３６１）と裏面電極部３４１とに挟まれており、少なくとも側面電極部３４２に接している。図１７に示すように、（最下位の第１導体層３６１を含め）各誘電体層３７は、信号基板３０Ａのｙ１方向側の端縁からｙ２方向側の端縁まで繋がっている。各誘電体層３７のｚ方向の寸法は、たとえば８μｍ～２０μｍ程度であるが、本開示はこれに限定されない。
　複数の絶縁体層３８は、ｚ方向に隣接する２つの誘電体層３７の間において、２つの第１導体層３６１に挟まれたもの（図１５の例では、基板主面３０１側から３つ目の絶縁体層３８）と、ｚ方向に隣接する２つの誘電体層３７の間において、２つの第２導体層３６２に挟まれたもの（図１５の例では、基板主面３０１側から２つ目の絶縁体層３８）とを含む。各絶縁体層３８は、ｚ方向の両面のそれぞれに接する２つの第１導体層３６１や２つの第２導体層３６２の接着層としても機能する。各絶縁体層３８は、平面視において、複数の第１導体層３６１、複数の第２導体層３６２および複数の誘電体層３７に重なる。図示された信号基板３０Ａと異なる構成において、複数の絶縁体層３８と絶縁膜３９とが一体的に形成されていてもよい。
　図１５に示すように、複数の絶縁体層３８のうち最もｚ２方向側に位置する絶縁体層３８は、信号基板３０Ａのｚ２方向側の表層であり、この絶縁体層３８の表面に主面電極部３３１が形成されている。信号基板３０Ａにおいては、基板主面３０１にゲート層３１Ａおよび検出層３２Ａが形成されているため、ｚ２方向側の表層を絶縁体層３８としている。また、複数の誘電体層３７のうち最もｚ１方向側に位置する誘電体層３７は、信号基板３０Ａのｚ１方向側の表層であり、この誘電体層３７の表面に裏面電極部３４１が形成されている。
　信号基板３０Ａは、一対の接続端子３３，３４間に電圧が印加され、各第１導体層３６１と各第２導体層３６２とで電位差が生じると、各誘電体層３７に電圧がかかり、各第１導体層３６１および各第２導体層３６２に電荷が蓄積される。よって、信号基板３０Ａは、各誘電体層３７を挟んで配置された第１導体層３６１と第２導体層３６２とが極板となり、キャパシタとして機能している。本実施形態においては、図１５に示すように、複数の第１導体層３６１のうち最もｚ１方向に位置する第１導体層３６１と、裏面電極部３４１との間に誘電体層３７が配置されていることから、裏面電極部３４１は第２導体層３６２と同様にキャパシタの極板として機能している。このように、裏面電極部３４１は、信号基板３０Ａにおいて、外部端子として機能するとともに、キャパシタの極板として機能する。
　信号基板３０Ａの内部構造は、上記した例に限定されず、周知の積層型キャパシタ（たとえば積層セラミックキャパシタなど）の構造を採用してもよい。また、信号基板３０Ａにおいて、各層（各第１導体層３６１、各第２導体層３６２、各誘電体層３７、各絶縁体層３８）の積層数は、図１５に示す例に限定されず、信号基板３０Ａのキャパシタとしての性能（静電容量など）に基づいて、適宜変更されうる。各層の大きさ、各層の構成材料なども、上記した例に限定されない。
　以上のように構成された半導体装置Ａ１の作用および効果は、次の通りである。
　半導体装置Ａ１は、信号基板３０Ａを備えている。信号基板３０Ａは、一対の接続端子３３，３４を含んでおり、一対の接続端子３３，３４を電極とするキャパシタとして機能する。スイッチング素子１０Ａとスイッチング素子１０Ｂとは、直列に接続され、ブリッジを構成する。一対の接続端子３３，３４は、当該ブリッジの両端にそれぞれ電気的に接続されている。この構成によると、半導体装置Ａ１は、キャパシタとして機能する信号基板３０Ａを備えており、当該キャパシタ（信号基板３０Ａ）および各スイッチング素子１０Ａ，１０Ｂを流れる電流経路が形成される。したがって、半導体装置Ａ１は、この信号基板３０Ａを備えない場合と比べて、内部インダクタンスを低減させることができるので、各スイッチング素子１０Ａ，１０Ｂに印加されるサージ電圧を抑制できる。
　半導体装置Ａ１では、複数のスイッチング素子１０Ａ，１０Ｂはそれぞれ、第１電極１１および第３電極１３を備えている。各スイッチング素子１０Ａ，１０ＢがたとえばＭＯＳＦＥＴである場合、第１電極１１はソース電極であり、第３電極１３はドレイン電極である。信号基板３０Ａ（キャパシタ）の接続端子３４は、導電性基板２２Ａを介して、各スイッチング素子１０Ａの第３電極１３に導通する。各スイッチング素子１０Ａの第１電極１１は、各リード部材５５および導電性基板２２Ｂを介して、各スイッチング素子１０Ｂの第３電極１３に導通する。各スイッチング素子１０Ｂの第３電極１３は、ブロック材４２９、入力端子４２（パッド部４２１）およびブロック材４２８を介して、信号基板３０Ａ（キャパシタ）の接続端子３３に導通する。この構成によると、信号基板３０Ａ（接続端子３４）から、導電性基板２２Ａ、各スイッチング素子１０Ａ（第３電極１３から第１電極１１）、各リード部材５５、導電性基板２２Ｂ、各スイッチング素子１０Ｂ（第３電極１３から第１電極１１）、入力端子４２（延出部４２１ｂ）の順に通って、信号基板３０Ａ（接続端子３３）に流れる電流経路（図１１の太線矢印参照）が形成される。つまり、半導体装置Ａ１は、当該電流経路を形成することで、内部インダクタンスの低減を図っている。好ましくは、半導体装置Ａ１は、この電流経路により、１０ｎＨ以下の内部インダクタンス値を有する。
　半導体装置Ａ１では、信号基板３０Ａ（キャパシタ）が各スイッチング素子１０Ａとともに導電性基板２２Ａに接合されている。この構成によると、半導体装置Ａ１の通電時に、信号基板３０Ａが発する熱は、導電性基板２２Ａによって拡散されるとともに、導電性基板２２Ａおよび絶縁基板２１Ａを介して、外部に放出される。上記の通り、各スイッチング素子１０Ａも導電性基板２２Ａに接合されているため、各スイッチング素子１０Ａから発する熱も、導電性基板２２Ａによって拡散されるとともに、導電性基板２２Ａおよび絶縁基板２１Ａを介して外部に放出される。つまり、信号基板３０Ａの放熱経路は、各スイッチング素子１０Ａの放熱経路と同じである。よって、半導体装置Ａ１は、信号基板３０Ａの放熱性を向上できる。
　半導体装置Ａ１では、信号基板３０Ａは、基板主面３０１に接続端子３３およびゲート層３１Ａが形成されている。また、信号基板３０Ａは、基板裏面３０２に接続端子３４が形成されている。この構成によると、駆動信号などを中継する信号基板３０Ａがキャパシタとして機能する。半導体装置Ａ１と異なる半導体装置において、たとえば２つの入力端子４１，４２の上に、これらに跨るように、キャパシタ部品を接続する場合が考えられる。しかしながら、この場合、２つの入力端子４１，４２上にキャパシタ部品が搭載されるため、樹脂部材６０の厚みが大きくなる。半導体装置Ａ１によれば、樹脂部材６０の厚みを抑制し、半導体装置Ａ１の大型化を抑制できる。
　半導体装置Ａ１では、信号基板３０Ａの誘電体層３７は、たとえば樹脂材料で構成される。従来の積層キャパシタとしては、誘電体層にセラミックを用いるものが知られている。しかしながら、誘電体層にセラミックを用いた場合、クラックの発生など信頼性の低下が懸念される。一方、本開示の誘電体層３７は、上記した構成であるため、クラックの発生などが抑制され、セラミックである場合よりも、信頼性を有する。
　半導体装置Ａ１では、信号基板３０Ａの誘電体層３７は、電位の異なる２つの導体層（第１導体層３６１と第２導体層３６２）に挟まれ、絶縁体層３８は、電位が同じ２つの導体層（２つの第１導体層３６１、あるいは、２つの第２導体層３６２）に挟まれた構成となる。したがって、一対の接続端子３３，３４に電圧が印加され、複数の第１導体層３６１と複数の第２導体層３６２とに電位差が生じたとき、誘電体層３７の厚さ方向（ｚ方向）には電圧がかかるが、絶縁体層３８の厚さ方向（ｚ方向）には電圧がかからない。そのため、絶縁体層３８の耐電圧（絶縁耐力）を保証しなくてもよい。つまり、半導体装置Ａ１における信号基板３０Ａは、絶縁耐力の低下を抑制することができる。
　図１９および図２０は、第２実施形態にかかる半導体装置Ａ２を示している。図１９は、半導体装置Ａ２を示す平面図である。図１９において、２つの入力端子４１，４２、出力端子４３および樹脂部材６０をそれぞれ想像線（二点鎖線）で示す。図２０は、半導体装置Ａ２を示す断面図であって、半導体装置Ａ１の図１０に示す断面に相当する。
　図１９および図２０に示すように、半導体装置Ａ２は、半導体装置Ａ１と比較して、支持基板２０の構成が異なる。半導体装置Ａ２の支持基板２０は、いわゆるＤＢＣ（Direct Bonded Copper）基板である。この支持基板２０は、ＤＢＣ基板ではなく、ＤＢＡ（Direct Bonded Aluminum）基板であってもよい。この支持基板２０は、絶縁基板２３、一対の主面金属層２４Ａ，２４Ｂおよび裏面金属層２５を含んでいる。
　絶縁基板２３は、絶縁基板２１Ａ，２１Ｂと同様に、たとえば熱伝導性に優れたセラミックスからなる。絶縁基板２３は、たとえば平面視矩形状である。絶縁基板２３は、主面２３１および裏面２３２を有する。主面２３１と裏面２３２とは、ｚ方向に離隔する。主面２３１はｚ２方向を向き、裏面２３２はｚ１方向を向く。
　一対の主面金属層２４Ａ，２４Ｂは、図２０に示すように、絶縁基板２３の主面２３１上に形成されている。一対の主面金属層２４Ａ，２４Ｂの各構成材料は、たとえばＣｕである。当該構成材料は、Ｃｕではなく、Ａｌであってもよい。一対の主面金属層２４Ａ，２４Ｂは、ｘ方向に離隔する。主面金属層２４Ａは、主面金属層２４Ｂのｘ１方向側に位置する。主面金属層２４Ａは、導電性基板２２Ａと同様に、複数のスイッチング素子１０Ａおよび信号基板３０Ａなどが搭載される。主面金属層２４Ｂは、導電性基板２２Ｂと同様に、複数のスイッチング素子１０Ｂおよび信号基板３０Ｂなどが搭載される。各主面金属層２４Ａ，２４Ｂは、各導電性基板２２Ａ，２２Ｂよりもそれぞれ薄い。本実施形態において、主面金属層２４Ａが「第１導電部材」の一例であり、主面金属層２４Ｂが「第２導電部材」の一例である。
　裏面金属層２５は、絶縁基板２３の裏面２３２上に形成されている。裏面金属層２５の構成材料は、各主面金属層２４Ａ，２４Ｂと同じである。裏面金属層２５は、樹脂部材６０に覆われていてもよいし、ｚ１方向を向く面が樹脂部材６０（樹脂裏面６２）から露出していてもよい。
　支持基板２０の構成は、上記した例に限定されない。たとえば、１つの絶縁基板２３ではなく、一対の主面金属層２４Ａ，２４Ｂごとに分割されていてもよい。つまり、半導体装置Ａ１と同様に２つの絶縁基板に分割され、各絶縁基板に一対の主面金属層２４Ａ，２４Ｂがそれぞれ形成されていてもよい。また、たとえば、１つの裏面金属層２５ではなく、２つの裏面金属層に分割されていてもよい。この場合、２つの裏面金属層は、ｘ方向に離隔し、平面視において、一対の主面金属層２４Ａ，２４Ｂにそれぞれ重なる。また、たとえば、一対の主面金属層２４Ａ，２４Ｂ上に、上述する一対の導電性基板２２Ａ，２２Ｂがそれぞれ搭載されていてもよい。
　半導体装置Ａ２も、半導体装置Ａ１と同様の効果を奏することができる。
　第１および第２実施形態においては、信号基板３０Ａが絶縁膜３９を含んだ例を示したが、本開示はこれに限定されず、信号基板３０Ａが絶縁膜３９を含んでいなくてもよい。この場合、半導体装置Ａ１においては、図２１および図２２に示すように、導電性基板２２Ａの主面２２１に開口部２２９を設けるとよい。開口部２２９は、平面視において、接続端子３３の側面電極部３３２に重なる。図２２に示す例では、導電性基板２２Ａの主面２２１からｚ方向に窪む溝を形成することで、導電性基板２２Ａの主面２２１に開口部２２９が設けられている。溝ではなく、導電性基板２２Ａをｚ方向に貫通する貫通孔を形成してもよい。この開口部２２９があることで、導電性基板２２Ａと接続端子３３（側面電極部３３２）との離隔距離が大きくなり、導電性基板２２Ａと接続端子３３との絶縁を確保できる。導電性基板２２Ａの主面２２１が「導電部材主面」の一例である。半導体装置Ａ２においては、図２３に示すように、主面金属層２４Ａのｚ２方向を向く面に開口部２４９を設けるとよい。当該開口部２４９は、開口部２２９と同様に、平面視において、接続端子３３の側面電極部３３２を包含する。図２３に示す例では、主面金属層２４Ａをｚ方向に貫通する貫通孔を形成することで、主面金属層２４Ａのｚ２方向を向く面に開口部２４９が設けられている。貫通孔ではなく、主面金属層２４Ａのｚ２方向を向く面からｚ方向に窪む溝を形成してもよい。この開口部２４９があることで、主面金属層２４Ａと接続端子３３（側面電極部３３２）との離隔距離が大きくなり、主面金属層２４Ａと接続端子３３（側面電極部３３２）との絶縁を確保できる。
　第１、第２実施形態にかかる信号基板３０Ａでは、接続端子３４の裏面電極部３４１が、信号基板３０Ａの外部端子として機能しつつ、キャパシタの極板として機能している場合を示したが、本開示はこれに限定されない。たとえば、図２４に示すように、裏面電極部３４１が、キャパシタの極板として機能せず、外部端子として機能するだけであってもよい。具体的には、図２４に示すように、信号基板３０Ａの基板裏面３０２側の表層が絶縁体層３８で構成されている。このため、裏面電極部３４１は、キャパシタの極板として機能せず、側面電極部３４２を介して、複数の第２導体層３６２に導通する外部端子としてのみ機能する。
　一対のゲート層３１Ａ，３１Ｂおよび一対の検出層３２Ａ，３２Ｂの各平面視形状は、上記した例（図５参照）に限定されない。以下に、変形例にかかる一対のゲート層３１Ａ，３１Ｂおよび一対の検出層３２Ａ，３２Ｂの各平面視形状について、説明する。以下では、信号基板３０Ａ（ゲート層３１Ａおよび検出層３２Ａ）を例に説明するが、信号基板３０Ｂ（ゲート層３１Ｂおよび検出層３２Ｂ）も同様に構成されうる。
　図２５は、変形例にかかるゲート層３１Ａおよび検出層３２Ａを含む信号基板３０Ａを示す平面図である。図２５は、複数のスイッチング素子１０Ａおよび２つの信号端子４４Ａ，４５Ａも図示している。
　図２５に示すように、ゲート層３１Ａは、帯状部３１１および複数の鉤状部３１２を含む。帯状部３１１は、ｙ方向に延びる。第１接続ワイヤ５３は、帯状部３１１のうち、ｙ方向において各信号端子４４Ａ，４５Ａに近い側の端縁付近に接合される。複数の鉤状部３１２はそれぞれ、帯状部３１１から突き出しており、平面視においてＬ字状である。各ゲートワイヤ５１は、各鉤状部３１２のうち、各鉤状部３１２の先端（帯状部３１１に繋がる側と反対側）の部分に接合される。複数の鉤状部３１２は、帯状部３１１において第１接続ワイヤ５３が接合される側（図２５の例ではｙ１方向側）に位置するものほど、ｙ方向に延びる部分が長い。この変形例によれば、信号端子４５Ａから、第１接続ワイヤ５３、ゲート層３１Ａおよび各ゲートワイヤ５１を通って、各スイッチング素子１０Ａの第２電極１２に至るまでの距離を実質的に均等にできる。図２５に示す例では、最もｙ２方向に位置するスイッチング素子１０Ａに接合されるゲートワイヤ５１は、帯状部３１１に接合されているが、本開示はこれに限定されず、新たに追加する鉤状部３１２に他のゲートワイヤ５１と同様に接合させてもよい。
　図２５に示すように、検出層３２Ａも、ゲート層３１Ａと同様に、帯状部３２１および複数の鉤状部３２２を含む。帯状部３２１は、ｙ方向に延びる。第２接続ワイヤ５４は、帯状部３２１のうち、ｙ方向において各信号端子４４Ａ，４５Ａに近い側の端縁付近に接合される。複数の鉤状部３２２はそれぞれ、帯状部３２１から突き出しており、平面視においてＬ字状である。各検出ワイヤ５２は、各鉤状部３２２のうち、各鉤状部３２２の先端（帯状部３２１に繋がる側と反対側）の部分に接合される。複数の鉤状部３２２は、帯状部３２１において第２接続ワイヤ５４が接合される側（図２５の例ではｙ１方向側）に位置するものほど、ｙ方向に延びる部分が長い。この変形例によれば、信号端子４４Ａから、第２接続ワイヤ５４、検出層３２Ａおよび各検出ワイヤ５２を通って、各スイッチング素子１０Ａの第１電極１１に至るまでの距離を実質的に均等にできる。図２５に示す例では、最もｙ２方向に位置するスイッチング素子１０Ａに接合される検出ワイヤ５２は、帯状部３２１に接合されているが、本開示はこれに限定されず、新たに追加する鉤状部３２２に他の検出ワイヤ５２と同様に接合させてもよい。
　第１、第２実施形態にかかる信号基板３０Ａにおいて、各第１導体層３６１の平面視形状は、図１６に示す例に限定されない。たとえば、各第１導体層３６１は、平面視形状が、図２６に示す形状であってもよい。図２６に示す各第１導体層３６１は、平面視において、複数の電極パターン部３６１ａ、複数のネックパターン部３６１ｂおよび連結部３６１ｃを含んでいる。複数の電極パターン部３６１ａは、平面視において矩形状である。複数の電極パターン部３６１ａは、互いに離隔しており、ｙ方向に並んでいる。複数のネックパターン部３６１ｂはそれぞれ、各電極パターン部３６１ａと連結部３６１ｃとに繋がる。各ネックパターン部３６１ｂは、各電極パターン部３６１ａよりもｙ方向の寸法が小さい。連結部３６１ｃは、ｙ方向に延びている。連結部３６１ｃは、各ネックパターン部３６１ｂおよび側面電極部３３２（接続端子３３）に繋がっている。たとえば、誘電体層３７に、局部的に欠陥が生じると、その部分の絶縁性が低下する。欠陥部分における絶縁性の低下により、この欠陥部分を介して、第１導体層３６１と第２導体層３６２との間に電流が流れる。つまり、第１導体層３６１と第２導体層３６２とが短絡し、キャパシタとしての機能が低下する。しかしながら、変形例によれば、第１導体層３６１はネックパターン部３６１ｂを含んでいる。ネックパターン部３６１ｂは、電流集中により発熱し、この発熱により断線する。そのため、上記のように、誘電体層３７に局部的な欠陥が生じると、この欠陥部分に接する電極パターン部３６１ａに流れる電流量が多くなる。その結果、この電極パターン部３６１ａに繋がるネックパターン部３６１ｂに電流集中が発生し、このネックパターン部３６１ｂが断線する。つまり、欠陥部分に接する電極パターン部３６１ａにおける電流が遮断される。したがって、欠陥部分を介して、第１導体層３６１と第２導体層３６２との導通がなくなるため、たとえば誘電体層３７の局部的な欠陥による不具合（たとえば上記キャパシタとしての機能低下）を抑制することができる。各第２導体層３６２においても、その平面視形状は、図１８に示す例に限定されず、図２６に示す各第１導体層３６１の平面視形状と同様に構成されていてもよい。つまり、各第２導体層３６２は、図２６に示す第１導体層３６１と同様に、複数の電極パターン部、複数のネックパターン部および連結部を含んでいてもよい。
　また、各第１導体層３６１の平面視形状は、図２７に示す形状であってもよい。図２７に示す各第１導体層３６１は、平面視において、ｙ方向側両端に絶縁体３６９が形成されておらず、信号基板３０Ａのｙ２方向側の端縁からｙ１方向側の端縁まで繋がる。この変形例によれば、この第１導体層３６１に接する誘電体層３７の厚さが薄くても、各第１導体層３６１によって、当該誘電体層３７を支持することができる。各第２導体層３６２においても、その平面視形状は、図２７に示す各第１導体層３６１の平面視形状と同様に構成されていてもよい。つまり、各第２導体層３６２は、図２７に示す第１導体層３６１と同様に、平面視において、ｙ方向側両端に絶縁体３６９が形成されておらず、信号基板３０Ａのｙ２方向側の端縁からｙ１方向側の端縁まで繋がっていてもよい。各第１導体層３６１と各第２導体層３６２との両方ともを図２７に示す構成にした場合、各第１導体層３６１と各第２導体層３６２とは、信号基板３０Ａのｙ方向側の両側面において露出する。そのため、これらの側面に沿って、各第１導体層３６１と各第２導体層３６２とが短絡するおそれがある。この短絡を抑制するために、信号基板３０Ａのｙ方向側の両側面に絶縁膜を形成するとよい。
　第１、第２実施形態にかかる信号基板３０Ａでは、接続端子３３の側面電極部３３２が基板側面３０３（ｘ１方向を向く側面）に形成され、接続端子３４の側面電極部３４２が基板側面３０４（ｘ２方向を向く側面）に形成された例を示したが、本開示はこれに限定されない。たとえば、図２８の示すように、２つの側面電極部３３２，３４２が、ｙ１方向を向く側面とｙ２方向を向く側面とに形成されていてもよい。図２８に示す例では、接続端子３３は、基板主面３０１からｙ２方向を向く側面に跨って形成されている。つまり、側面電極部３３２は、信号基板３０Ａのｙ２方向を向く面に形成されている。また、接続端子３４は、基板裏面３０２からｙ１方向を向く側面に跨って形成されている。つまり、側面電極部３４２は、信号基板３０Ａのｙ１方向を向く面に形成されている。反対に、側面電極部３３２が、ｙ１方向を向く面に形成され、側面電極部３４２が、ｙ２方向を向く面に形成されていてもよい。図２８の信号基板３０Ａにおいては、各第１導体層３６１および各第２導体層３６２の平面視形状はそれぞれ、たとえば図２９および図３０にそれぞれ示すように、ｙ方向に長い矩形状となる。図２８に示す例においても、図１３に示す例と同様に、たとえば離隔距離ｄｙ１と離隔距離ｄｙ２とは実質的に同じであるが、これに限定されず、異なっていてもよい。
　第１、第２実施形態にかかる信号基板３０Ａでは、接続端子３３の主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａが、基板主面３０１（表層の絶縁体層３８）に直接形成された場合を示したが、本開示はこれに限定されない。たとえば、図３１に示すように、接続端子３３の主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａは、基板主面３０１上に、絶縁部材３０９を介して形成されていてもよい。このような構成は、上記する各変形例にかかる信号基板３０Ａにおいても適宜適用することができる。
　第１、第２実施形態および第２実施形態において、信号基板３０Ａの内部構造（積層構造）は、図１５に示す例に限定されない。以下に、変形例にかかる信号基板３０Ａの積層構造に ついて、図３２を参照して、説明する。図３２は、変形例にかかる信号基板３０Ａの積層構造を示す断面図であって、図１５に示す断面に対応する。
　変形例にかかる信号基板３０Ａの積層構造は、図３２に示すように、コア層３５と、複数の第１導体層３６１と、複数の第２導体層３６２と、複数の誘電体層３７とが、ｚ方向に積層されたものである。
　コア層３５は、絶縁性材料からなり、たとえばＦＲ４（Flame Retardant Type4）で構成されている。ＦＲ４は、ガラス繊維の布にエポキシ樹脂をしみ込ませ熱硬化処理されたものである。図３２に示すように、コア層３５は、信号基板３０Ａにおいてｚ方向の中央に配置されている。コア層３５のｚ方向両面には、絶縁体層３８が形成されている。絶縁体層３８は、たとえばプリプレグからなる。絶縁体層３８は、形成されていなくてもよい。図３２に示すように、コア層３５のｚ方向両側において、複数の第１導体層３６１の各々と複数の第２導体層３６２の各々とが複数の誘電体層３７の各々を挟んで順次積層されている。
　図３２に示す信号基板３０Ａにおいても、第１導体層３６１と第２導体層３６２とが誘電体層３７を挟んで構成されていることから、第１導体層３６１および各第２導体層３６２とがキャパシタの極板として機能している。よって、図３２に示す信号基板３０Ａも、キャパシタとして機能する。
　第１、第２実施形態においては、各信号端子４４Ａ，４４Ｂが、ソース信号検出端子であり、各信号端子４５Ａ，４５Ｂが、ゲート信号入力端子である例を示したが、本開示はこれに限定されない。各第１接続ワイヤ５３および各第２接続ワイヤ５４の接続に応じて、各信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂのいずれもが、ソース信号検出端子にも、ゲート信号入力端子にもなりうる。
　本開示にかかる半導体装置は、上記した実施形態および変形例に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示の半導体装置は、以下の付記に関する実施形態を含む。
　付記１．第１方向において反対側を向く第１素子主面および第１素子裏面を有する第１スイッチング素子と、
　前記第１方向において反対側を向く第２素子主面および第２素子裏面を有する第２スイッチング素子と、
　前記第１方向に直交する第２方向において互いに離隔する第１導電部材および第２導電部材と、
　第１接続端子および第２接続端子を有するキャパシタと、
を備えており、
　前記第１スイッチング素子と前記第２スイッチング素子とは、直列に接続されてブリッジを構成し、
　前記第１接続端子と前記第２接続端子とは、前記ブリッジの両端にそれぞれ電気的に接続され、
　前記キャパシタおよび前記第１スイッチング素子は、前記第１導電部材に搭載され、
　前記第２スイッチング素子は、前記第２導電部材に搭載されている、半導体装置。
　付記２．前記キャパシタは、前記第１方向に離隔するキャパシタ主面およびキャパシタ裏面を有し、
　前記第１接続端子は、前記キャパシタ主面の一部に形成された主面電極部を含み、
　前記第２接続端子は、前記キャパシタ裏面の一部に形成された裏面電極部を含む、付記１に記載の半導体装置。
　付記３．前記キャパシタは、前記第１方向に直交する直交方向において互いに離隔する第１キャパシタ側面および第２キャパシタ側面をさらに有し、
　前記第１キャパシタ側面および前記第２キャパシタ側面はそれぞれ、前記キャパシタ主面および前記キャパシタ裏面に繋がり、
　前記第１接続端子は、前記主面電極部に繋がり、かつ、前記第１キャパシタ側面の一部に形成された第１側面電極部をさらに含み、
　前記第２接続端子は、前記裏面電極部に繋がり、かつ、前記第２キャパシタ側面の一部に形成された第２側面電極部をさらに含む、付記２に記載の半導体装置。
　付記４．前記直交方向と前記第２方向とは一致する、付記３に記載の半導体装置。
　付記５．前記キャパシタは、前記第１側面電極部と前記第１導電部材とを絶縁させる絶縁膜が形成されている、付記３または付記４のいずれかに記載の半導体装置。
　付記６．前記第１導電部材は、前記第１方向において前記キャパシタ主面と同じ方向を向く導電部材主面を有し、
　前記導電部材主面には、前記第１方向に見て、前記第１側面電極部を包含する開口部が形成されている、付記３または付記４のいずれかに記載の半導体装置。
　付記７．前記キャパシタは、前記第１方向に積層された、複数の第１導体層、複数の第２導体層および複数の誘電体層を含み、
　前記複数の第１導体層は、前記第１側面電極部に繋がり、
　前記複数の第２導体層は、前記第２側面電極部に繋がり、
　前記複数の誘電体層の各々は、前記複数の第１導体層のうちの１つの第１導体層と前記複数の第２導体層のうちの１つの第２導体層との間に挟まれている、付記３ないし付記６のいずれかに記載の半導体装置。
　付記８．前記キャパシタは、前記第１方向に積層された複数の絶縁体層を含み、
　前記複数の絶縁体層は、第１の絶縁体層と第２の絶縁体層とを含み、前記第１の絶縁体層は、前記第１方向に隣接する２つの誘電体層の間において、２つの第１導体層に挟まれており、前記第２の絶縁体層は、前記第１方向に隣接する２つの誘電体層の間において、２つの第２導体層に挟まれている、付記７に記載の半導体装置。
　付記９．前記第１スイッチング素子は、前記第１素子主面に形成され、かつ、駆動信号が入力される駆動信号入力電極をさらに含み、
　前記キャパシタは、前記キャパシタ主面に形成され、かつ、前記主面電極部から離隔する配線層をさらに含み、
　前記配線層には、前記第１スイッチング素子の駆動信号が入力される、付記３ないし付記８のいずれかに記載の半導体装置。
　付記１０．前記配線層は、前記キャパシタ主面の上に絶縁部材を介して形成されている、付記９に記載の半導体装置。
　付記１１．前記第１スイッチング素子および前記第２スイッチング素子の各スイッチング周波数は、１０ｋＨｚ以上である、付記１ないし付記１０のいずれかに記載の半導体装置。
　付記１２．前記キャパシタ、前記第１スイッチング素子および前記第２スイッチング素子を流れる電流の経路におけるインダクタンスは、１０ｎＨ以下である、付記１ないし付記１１のいずれかに記載の半導体装置。
　付記１３．前記第１スイッチング素子および前記第２スイッチング素子は、ワイドバンドギャップ半導体材料からなる、付記１ないし付記１２のいずれかに記載の半導体装置。
　付記１４．前記ワイドバンドギャップ半導体材料は、ＳｉＣである、付記１３に記載の半導体装置。
　付記１５．前記第１スイッチング素子は、前記第１素子主面に形成された第１主面電極および前記第１素子裏面に形成された第１裏面電極を含み、
　前記第２スイッチング素子は、前記第２素子主面に形成された第２主面電極および前記第２素子裏面に形成された第２裏面電極を含み、
　前記第１裏面電極は、前記第１導電部材に接合されており、
　前記第２裏面電極は、前記第２導電部材に接合されており、
　前記第２接続端子は、前記第１導電部材に接合されており、
　前記第１主面電極と前記第２導電部材とが導通し、
　前記第２主面電極と前記第１接続端子とが導通する、付記１ないし付記１４のいずれかに記載の半導体装置。
　付記１６．前記第１導電部材を介して前記第１裏面電極に導通する第１入力端子と、
　前記第２主面電極および前記第１接続端子に導通する第２入力端子と、
　前記第２導電部材を介して前記第２裏面電極に導通する出力端子と、
　前記第１主面電極と前記第２導電部材とを導通させる接続部材と、をさらに備える、付記１５に記載の半導体装置。
　付記１７．前記第１スイッチング素子および前記第２スイッチング素子を覆う樹脂部材をさらに備えており、
　前記第１入力端子、前記第２入力端子および前記出力端子の各々の一部は、前記樹脂部材から露出している、付記１６に記載の半導体装置。
　付記１８．前記第１導電部材に搭載され、前記第１スイッチング素子に並列に接続された追加の第１スイッチング素子と、
　前記第２導電部材に搭載され、前記第２スイッチング素子に並列に接続された追加の第２スイッチング素子と、をさらに備える、付記１ないし付記１７のいずれかに記載の半導体装置。
Ａ１，Ａ２：半導体装置
１０，１０Ａ，１０Ｂ：スイッチング素子
１０１　　：素子主面
１０２　　：素子裏面
１１　　　：第１電極
１２　　　：第２電極
１３　　　：第３電極
１４　　　：絶縁膜
２０　　　：支持基板
２１Ａ，２１Ｂ：絶縁基板
２１１　　：主面
２１２　　：裏面 ２２Ａ，２２Ｂ：導電性基板
２２１　　：主面
２２２　　：裏面
２２９　　：開口部
２３　　　：絶縁基板
２３１　　：主面
２３２　　：裏面
２４Ａ，２４Ｂ：主面金属層
２４９　　：開口部
２５　　　：裏面金属層
３０Ａ，３０Ｂ：信号基板
３０１　　：基板主面
３０２　　：基板裏面
３０３，３０４：基板側面
３０９　　：絶縁部材
３１Ａ，３１Ｂ：ゲート層
３１１　　：帯状部
３１２　　：鉤状部
３２Ａ，３２Ｂ：検出層
３２１　　：帯状部
３２２　　：鉤状部
３３，３４：接続端子
３３１　　：主面電極部
３３２　　：側面電極部
３４１　　：裏面電極部
３４２　　：側面電極部
３５　　　：コア層
３６１　　：第１導体層
３６１ａ　：電極パターン部
３６１ｂ　：ネックパターン部
３６１ｃ　：連結部
３６２　　：第２導体層
３６９　　：絶縁体
３７　　　：誘電体層
３８　　　：絶縁体層
３９　　　：絶縁膜
４１，４２：入力端子
４１１，４２１：パッド部
４１２，４２２：端子部
４２１ａ　：連結部
４２１ｂ　：延出部
４２１ｃ　：接続部
４１９，４２８，４２９：ブロック材
４３　　　：出力端子
４３１　　：パッド部
４３２　　：端子部
４３９　　：ブロック材
４４Ａ～４７Ａ，４４Ｂ～４７Ｂ：信号端子
４４１，４５１，４６１，４７１：パッド部
４４２，４５２，４６２，４７２：端子部
５０　　　：接続部材
５１　　　：ゲートワイヤ
５２　　　：検出ワイヤ
５３　　　：第１接続ワイヤ
５４　　　：第２接続ワイヤ
５５　　　：リード部材
５５１　　：第１接合部
５５２　　：第２接合部
５５３　　：連絡部
６０　　　：樹脂部材
６１　　　：樹脂主面
６２　　　：樹脂裏面
６３１～６３４：樹脂側面
６５　　　：凹部

Claims (18)

  1. 　第１方向において反対側を向く第１素子主面および第１素子裏面を有する第１スイッチング素子と、
    　前記第１方向において反対側を向く第２素子主面および第２素子裏面を有する第２スイッチング素子と、
    　前記第１方向に直交する第２方向において互いに離隔する第１導電部材および第２導電部材と、
    　第１接続端子および第２接続端子を有するキャパシタと、
    を備えており、
    　前記第１スイッチング素子と前記第２スイッチング素子とは、直列に接続されてブリッジを構成し、
    　前記第１接続端子と前記第２接続端子とは、前記ブリッジの両端にそれぞれ電気的に接続され、
    　前記キャパシタおよび前記第１スイッチング素子は、前記第１導電部材に搭載され、
    　前記第２スイッチング素子は、前記第２導電部材に搭載されている、半導体装置。
  2. 　前記キャパシタは、前記第１方向に離隔するキャパシタ主面およびキャパシタ裏面を有し、
    　前記第１接続端子は、前記キャパシタ主面の一部に形成された主面電極部を含み、
    　前記第２接続端子は、前記キャパシタ裏面の一部に形成された裏面電極部を含む、請求項１に記載の半導体装置。
  3. 　前記キャパシタは、前記第１方向に直交する直交方向において互いに離隔する第１キャパシタ側面および第２キャパシタ側面をさらに有し、
    　前記第１キャパシタ側面および前記第２キャパシタ側面はそれぞれ、前記キャパシタ主面および前記キャパシタ裏面に繋がり、
    　前記第１接続端子は、前記主面電極部に繋がり、かつ、前記第１キャパシタ側面の一部に形成された第１側面電極部をさらに含み、
    　前記第２接続端子は、前記裏面電極部に繋がり、かつ、前記第２キャパシタ側面の一部に形成された第２側面電極部をさらに含む、請求項２に記載の半導体装置。
  4. 　前記直交方向と前記第２方向とは一致する、請求項３に記載の半導体装置。
  5. 　前記キャパシタは、前記第１側面電極部と前記第１導電部材とを絶縁させる絶縁膜が形成されている、請求項３または請求項４のいずれかに記載の半導体装置。
  6. 　前記第１導電部材は、前記第１方向において前記キャパシタ主面と同じ方向を向く導電部材主面を有し、
    　前記導電部材主面には、前記第１方向に見て、前記第１側面電極部を包含する開口部が形成されている、請求項３または請求項４のいずれかに記載の半導体装置。
  7. 　前記キャパシタは、前記第１方向に積層された、複数の第１導体層、複数の第２導体層および複数の誘電体層を含み、
    　前記複数の第１導体層は、前記第１側面電極部に繋がり、
    　前記複数の第２導体層は、前記第２側面電極部に繋がり、
    　前記複数の誘電体層の各々は、前記複数の第１導体層のうちの１つの第１導電体層と前記複数の第２導体層のうちの１つの第２導電体層との間に挟まれている、請求項３ないし請求項６のいずれか一項に記載の半導体装置。
  8. 　前記キャパシタは、前記第１方向に積層された複数の絶縁体層を含み、
    　前記複数の絶縁体層は、第１の絶縁体層と第２の絶縁体層とを含み、前記第１の絶縁体層は、前記第１方向に隣接する２つの誘電体層の間において、２つの第１導体層に挟まれており、前記第２の絶縁体層は、前記第１方向に隣接する２つの誘電体層の間において、２つの第２導体層に挟まれている、請求項７に記載の半導体装置。
  9. 　前記第１スイッチング素子は、前記第１素子主面に形成され、かつ、駆動信号が入力される駆動信号入力電極をさらに含み、
    　前記キャパシタは、前記キャパシタ主面に形成され、かつ、前記主面電極部から離隔する配線層をさらに含み、
    　前記配線層には、前記第１スイッチング素子の駆動信号が入力される、請求項３ないし請求項８のいずれか一項に記載の半導体装置。
  10. 　前記配線層は、前記キャパシタ主面の上に絶縁部材を介して形成されている、請求項９に記載の半導体装置。
  11. 　前記第１スイッチング素子および前記第２スイッチング素子の各スイッチング周波数は、１０ｋＨｚ以上である、請求項１ないし請求項１０のいずれか一項に記載の半導体装置。
  12. 　前記キャパシタ、前記第１スイッチング素子および前記第２スイッチング素子を流れる電流の経路におけるインダクタンスは、１０ｎＨ以下である、請求項１ないし請求項１１のいずれか一項に記載の半導体装置。
  13. 　前記第１スイッチング素子および前記第２スイッチング素子は、ワイドバンドギャップ半導体材料からなる、請求項１ないし請求項１２のいずれか一項に記載の半導体装置。
  14. 　前記ワイドバンドギャップ半導体材料は、ＳｉＣである、請求項１３に記載の半導体装置。
  15. 　前記第１スイッチング素子は、前記第１素子主面に形成された第１主面電極および前記第１素子裏面に形成された第１裏面電極を含み、
    　前記第２スイッチング素子は、前記第２素子主面に形成された第２主面電極および前記第２素子裏面に形成された第２裏面電極を含み、
    　前記第１裏面電極は、前記第１導電部材に接合されており、
    　前記第２裏面電極は、前記第２導電部材に接合されており、
    　前記第２接続端子は、前記第１導電部材に接合されており、
    　前記第１主面電極と前記第２導電部材とが導通し、
    　前記第２主面電極と前記第１接続端子とが導通する、請求項１ないし請求項１４のいずれか一項に記載の半導体装置。
  16. 　前記第１導電部材を介して前記第１裏面電極に導通する第１入力端子と、
    　前記第２主面電極および前記第１接続端子に導通する第２入力端子と、
    　前記第２導電部材を介して前記第２裏面電極に導通する出力端子と、
    　前記第１主面電極と前記第２導電部材とを導通させる接続部材と、をさらに備える、請求項１５に記載の半導体装置。
  17. 　前記第１スイッチング素子および前記第２スイッチング素子を覆う樹脂部材をさらに備えており、
    　前記第１入力端子、前記第２入力端子および前記出力端子各々の一部は、前記樹脂部材から露出している、請求項１６に記載の半導体装置。
  18. 　前記第１導電部材に搭載され、前記第１スイッチング素子に並列に接続された追加の第１スイッチング素子と、
    　前記第２導電部材に搭載され、前記第２スイッチング素子に並列に接続された追加の第２スイッチング素子と、をさらに備える、請求項１ないし請求項１７のいずれか一項に記載の半導体装置。
PCT/JP2021/010337 2020-03-19 2021-03-15 半導体装置 WO2021187409A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112021001168.5T DE112021001168B4 (de) 2020-03-19 2021-03-15 Halbleiterbauteil
JP2022508340A JPWO2021187409A1 (ja) 2020-03-19 2021-03-15
US17/910,460 US20230132511A1 (en) 2020-03-19 2021-03-15 Semiconductor device
CN202180021067.1A CN115280498A (zh) 2020-03-19 2021-03-15 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020048985 2020-03-19
JP2020-048985 2020-03-19

Publications (1)

Publication Number Publication Date
WO2021187409A1 true WO2021187409A1 (ja) 2021-09-23

Family

ID=77770944

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/010337 WO2021187409A1 (ja) 2020-03-19 2021-03-15 半導体装置

Country Status (5)

Country Link
US (1) US20230132511A1 (ja)
JP (1) JPWO2021187409A1 (ja)
CN (1) CN115280498A (ja)
DE (1) DE112021001168B4 (ja)
WO (1) WO2021187409A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118231143A (zh) * 2023-03-03 2024-06-21 比亚迪股份有限公司 电器件、电器件模组、电机控制器及车辆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745783A (ja) * 1993-08-02 1995-02-14 Tdk Corp 混成集積回路部品
WO2016017260A1 (ja) * 2014-07-30 2016-02-04 富士電機株式会社 半導体モジュール
JP2017519355A (ja) * 2014-05-07 2017-07-13 クアルコム，インコーポレイテッド 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
WO2017175686A1 (ja) * 2016-04-04 2017-10-12 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070107746A (ko) * 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기
US7948078B2 (en) * 2006-07-25 2011-05-24 Rohm Co., Ltd. Semiconductor device
JP4924411B2 (ja) 2007-12-27 2012-04-25 三菱電機株式会社 電力半導体装置
JP5668707B2 (ja) 2012-02-07 2015-02-12 トヨタ自動車株式会社 半導体モジュール
JP2014029944A (ja) 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP6683621B2 (ja) * 2014-10-30 2020-04-22 ローム株式会社 パワーモジュールおよびパワー回路
JP6604926B2 (ja) 2016-09-27 2019-11-13 三菱電機株式会社 半導体モジュール
JP7157046B2 (ja) 2017-04-05 2022-10-19 ローム株式会社 パワーモジュール
US20180294102A1 (en) * 2017-04-10 2018-10-11 Presidio Components. Inc. Multilayer Broadband Ceramic Capacitor with Internal Air Gap Capacitance
JP2019146323A (ja) * 2018-02-19 2019-08-29 太陽誘電株式会社 電源モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745783A (ja) * 1993-08-02 1995-02-14 Tdk Corp 混成集積回路部品
JP2017519355A (ja) * 2014-05-07 2017-07-13 クアルコム，インコーポレイテッド 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
WO2016017260A1 (ja) * 2014-07-30 2016-02-04 富士電機株式会社 半導体モジュール
WO2017175686A1 (ja) * 2016-04-04 2017-10-12 ローム株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
DE112021001168B4 (de) 2023-10-12
US20230132511A1 (en) 2023-05-04
JPWO2021187409A1 (ja) 2021-09-23
DE112021001168T5 (de) 2022-12-08
CN115280498A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US11532538B2 (en) Component structure, power module and power module assembly structure
KR100430772B1 (ko) 반도체장치
WO2019044748A1 (ja) 半導体モジュール及び電力変換装置
US12068235B2 (en) Semiconductor device
US12040301B2 (en) Semiconductor device
WO2021251126A1 (ja) 半導体装置
WO2021200336A1 (ja) 電子装置
JP4349364B2 (ja) 半導体装置
WO2021187409A1 (ja) 半導体装置
WO2021176996A1 (ja) 半導体装置および半導体装置の製造方法
WO2023243418A1 (ja) 半導体装置
WO2024018790A1 (ja) 半導体装置
WO2022124011A1 (ja) 積層型コンデンサおよび半導体装置
WO2021200166A1 (ja) 半導体装置
US20240030080A1 (en) Semiconductor device
WO2023145454A1 (ja) コンデンサ装置および半導体装置
WO2021215294A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
WO2023162722A1 (ja) 半導体装置および半導体モジュール
JP7545845B2 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
WO2023282040A1 (ja) 半導体装置
WO2024080089A1 (ja) 半導体装置および半導体装置の製造方法
WO2023218943A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21772539

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022508340

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21772539

Country of ref document: EP

Kind code of ref document: A1