JP5668707B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP5668707B2
JP5668707B2 JP2012024049A JP2012024049A JP5668707B2 JP 5668707 B2 JP5668707 B2 JP 5668707B2 JP 2012024049 A JP2012024049 A JP 2012024049A JP 2012024049 A JP2012024049 A JP 2012024049A JP 5668707 B2 JP5668707 B2 JP 5668707B2
Authority
JP
Japan
Prior art keywords
semiconductor module
snubber capacitor
lead frame
igbt
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012024049A
Other languages
English (en)
Other versions
JP2013162019A (ja
Inventor
直一 原田
直一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012024049A priority Critical patent/JP5668707B2/ja
Publication of JP2013162019A publication Critical patent/JP2013162019A/ja
Application granted granted Critical
Publication of JP5668707B2 publication Critical patent/JP5668707B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、少なくとも2個のスイッチング素子を直列接続し、その直列接続にスナバコンデンサを並列接続した半導体モジュールに関する。
車両のモータ駆動用のインバータ等で用いられる半導体モジュールは、上相と下相の2個のスイッチング素子(例えば、IGBT[Insulated Gate Bipolar Transistor])が直列接続される。このようなスイッチング素子を小型化するためには、スイッチング損失を低減する必要がある。スイッチング損失を低減するためには、スイッチング周波数を高周波化(スイッチングスピードを高速化)する必要がある。しかし、スイッチング周波数を高周波化すると、サージ電圧が大きくなる。そこで、サージ電圧を抑制するために、半導体モジュールにおいてスイッチング素子の直列接続に対してスナバコンデンサを並列接続し、このスナバコンデンサをスイッチング素子の直近に配置することにより、サージ電圧の抑制効果が得られる。特許文献1に記載の半導体モジュールの構造では、半導体モジュールの正極側放熱板と負極側放熱板との間にスナバコンデンサが配置される。
特開2010−153527号公報
上記の特許文献1に記載の構造の場合、2個のIGBT素子の実装方向(縦方向)とスナバコンデンサの接続方向(横方向)とが異なるため、スナバコンデンサをIGBT素子直近に実装するのが困難である。このような構造の半導体モジュールにおいてスナバコンデンサを実装する場合、例えば、一方のIGBT素子に正極側放熱板をはんだ接合するとともに他方のIGBT素子に負極側放熱板をはんだ接合し、他方のIGBT素子に対して一方のIGBT素子を上下逆にして配置し、スナバコンデンサを横方向にして正極側放熱板と負極側放熱板との間に治具等で挟み込んで、横方向から加圧しながらスナバコンデンサを正極側放熱板と負極側放熱板にはんだ接合する必要がある。
そこで、本発明は、スイッチング素子直近にスナバコンデンサを容易に実装できる半導体モジュールを提供することを課題とする。
本発明に係る半導体モジュールは、少なくとも2個のスイッチング素子を直列接続し、該直列接続にスナバコンデンサを並列接続した半導体モジュールであって、スナバコンデンサは、正極側放熱板と負極側放熱板との間に挟持され、正極側放熱板及び負極側放熱板のいずれか一方の放熱板によってスナバコンデンサが下方から保持される構造とすることを特徴とする。
半導体モジュールは、少なくとも2個のスイッチング素子とスナバコンデンサを備えており、複数個のスイッチング素子を直列接続するとともにその直列接続に対してスナバコンデンサを並列接続したモジュールである。さらに、半導体モジュールは、正極側放熱板と負極側放熱板を備えており、正極側放熱板と負極側放熱板との間にスナバコンデンサが挟持され、スナバコンデンサがスイッチング素子の直近に配置される。特に、半導体モジュールでは、スナバコンデンサが正極側放熱板及び負極側放熱板の一方の放熱板によって下方から保持される。したがって、スナバコンデンサを実装する場合、その一方の放熱板に保持された状態でスナバコンデンサを配置でき、その保持された状態でスナバコンデンサを正極側放熱板及び負極側放熱板にはんだ接合できる。このように、この半導体モジュールは、スナバコンデンサを一方の放熱板で下方から保持することにより、スイッチング素子直近にスナバコンデンサを容易に実装できる。
本発明の上記半導体モジュールでは、正極側放熱板と負極側放熱板の少なくとも一方の放熱板が冷却器側と接触する面積又はスイッチング素子側と接触する面積を他方側と接触する面積よりも大きくすると好適である。
半導体モジュールは、一方の放熱板によってスナバコンデンサを下方から保持する構造とするので、その一方の放熱板における下方から保持する側が横方向に延ばした形状となる。したがって、その一方の放熱板における横方向に延ばした側がスイッチング素子側と接触する面積が冷却器側と接触する面積よりも大きくなる。また、正極側放熱板と負極側放熱板との間にスナバコンデンサを挟持するために、他方の放熱板によってスナバコンデンサを上方から挟む場合、半導体モジュールは、その他方の放熱板における上方から挟む側が横方向に延ばした形状となる。したがって、その他方の放熱板における横方向に延ばした側が冷却器側と接触する面積がスイッチング素子側と接触する面積よりも大きくなる。このように、この半導体モジュールは、正極側放熱板と負極側放熱板の少なくとも一方の放熱板が冷却器側と接触する面積又はスイッチング素子側と接触する面積を大きく確保できるので、スイッチング素子の発熱を効率的に放熱できる。
本発明の上記半導体モジュールでは、少なくとも2個のスイッチング素子の実装方向とスナバコンデンサの接続方向とを同方向とすると好適である。このように、この半導体モジュールでは、スイッチング素子の実装方向とスナバコンデンサの接続方向とを同方向とすることにより、正極側放熱板及び負極側放熱板のうちの一方の放熱板、スナバコンデンサ、他方の放熱板の順に重ねて配置できるので、スイッチング素子直近にスナバコンデンサを更に容易に実装できる。
本発明によれば、スナバコンデンサを一方の放熱板で下方から保持することにより、スイッチング素子直近にスナバコンデンサを容易に実装できる。
本実施の形態に係る半導体モジュールの構造の断面図である。 本実施の形態に係る半導体モジュールを一部分解した構造の断面図である。 本実施の形態に係る半導体モジュールの等価回路図である。 他の実施の形態に係る半導体モジュールの構造の断面図である。
以下、図面を参照して、本発明に係る半導体モジュールの実施の形態を説明する。なお、各図において同一又は相当する要素については同一の符号を付し、重複する説明を省略する。
本実施の形態では、本発明に係る半導体モジュールを、三相交流モータを駆動源に持つ車両(例えば、ハイブリッド車両、電気自動車)に搭載されるモータシステムのインバータに適用する。このインバータは、3つの半導体モジュール及び昇圧回路(コンデンサ、リアクトル)等を有している。本実施の形態に係る半導体モジュールは、スイッチング素子(パワー素子)として2個のIGBTを用い、2個のIGBTを直列接続し、その直列接続に対してスナバコンデンサを並列接続したモジュールである。
図1〜図3を参照して、本実施の形態に係る半導体モジュール1について説明する。図1は、本実施の形態に係る半導体モジュールの構造の断面図である。図2は、本実施の形態に係る半導体モジュールを一部分解した構造の断面図である。図3は、本実施の形態に係る半導体モジュールの等価回路図である。
半導体モジュール1は、サージ電圧を抑制するために、スナバコンデンサをIGBTの直近に配置する構造である。特に、半導体モジュール1は、スナバコンデンサのIGBT直近への実装を容易化するために、2個のIGBTの実装方向とスナバコンデンサの接続方向とを同方向にして、正極側放熱板(リードフレーム)と負極側放熱板(リードフレーム)との間にスナバコンデンサを挟んで配置する。
半導体モジュール1は、上相のIGBT10、下相のIGBT11、スナバコンデンサ12(12A,12B)、正極側のリードフレーム13、負極側のリードフレーム14、モータ出力側のリードフレーム15、上相のゲート端子16、下相のゲート端子17、放熱板18,19、絶縁基板20,21、各箇所のグリス22、冷却器23,24、各箇所のモールド25、各箇所のはんだ26を備える。
図3には、半導体モジュール1の等価回路を示しており、回路上の正極と負極間に、上相のIGBT10(還流ダイオード10Aが持つ)と下相のIGBT11(還流ダイオード11Aを持つ)が直列接続され、その直列接続に対してスナバコンデンサ12が並列接続される。上相のIGBT10のコレクタには、正極側のリードフレーム13が接続される。下相のIGBT11のエミッタには、負極側のリードフレーム14が接続される。上相のIGBT10のエミッタと下相のIGBT11のコレクタとの接続点には、三相交流モータの任意の相(U相orV相orW相)の出力側のリードフレーム15が接続される。上相のIGBT10のゲートには、ゲート端子16が接続される。下相のIGBT11のゲートには、ゲート端子17が接続される。
IGBT10,11は、半導体モジュール1のスイッチング素子である。IGBT10,11は、RC[Reverse Conduction]−IGBTである。RC−IGBTは、IGBTとFWD[Free Wheeling Diode](還流ダイオード)の両方の機能を持ち合わせている。なお、IGBTはRS−IGBTで無くてもよく、IGBTと別体で還流ダイオードを設けてもよい。
上相のIGBT10と下相のIGBT11とは、回路上の正極と負極との間に直列に接続され、図1、図2に示すように表裏面が逆に実装される。したがって、半導体モジュール1では、IGBT10のコレクタに接続されるリードフレーム13とIGBT11のエミッタに接続されるリードフレーム14とが同じ側に配置され、リードフレーム13,14の反対側にIGBT10のエミッタとIGBT11のコレクタとの接続点に接続されるリードフレーム15が配置される。なお、エミッタ、コレクタの配線は、W/B(ワイヤボンド)、T/B(テープボンド)、DLB(ダイレクトリードボンド)等で行われる。
スナバコンデンサ12は、半導体モジュール1でのサージ電圧を抑制するためのコンデンサである。スナバコンデンサ12としては、セラミックコンデンサやフィルムコンデンサ等が適用される。スナバコンデンサ12は、2個以上直列に設けると好適である。図1,2の例では、2個のスナバコンデンサ12A、12Bが直列に接続されている。なお、スナバコンデンサは、1個でもよいし、3個以上でもよい。
スナバコンデンサ12(12A,12B)は、直列接続されるIGBT10,11に並列に接続され、回路上の正極と負極間に配置される。特に、スナバコンデンサ12は、正極側のリードフレーム13と負極側のリードフレーム14との間に、スナバコンデンサ12の接続方向がIGBT10,11の実装方向と同方向になるように配置される。
リードフレーム13,14,15は、IGBT10,11等を支持固定し、外部配線と接続するための部材である。また、リードフレーム13,14,15は、放熱板として機能する。リードフレーム13,14,15は、CuやAl等の電気伝導性が高くかつ放熱性の高い材料で形成される。
リードフレーム13は、実装された場合、一方の面が上相のIGBT10のコレクタに接続され、他方の面に絶縁基板20を介して冷却器23が設けられる。リードフレーム13は、図1,2に示すように、側断面形状が略L字形状(1つの段差がある形状)であり、実装された場合に冷却器23側がIGBT10側よりも長くなるように形成される。リードフレーム13のIGBT10側は、横方向に長く延びているリードフレーム14と接触しないように、半導体モジュール1の横幅の半分未満の長さである。リードフレーム13の冷却器23側は、スナバコンデンサ12を上方から挟み込んだ状態でスナバコンデンサ12の電極と接続するために、横方向に延ばされて長く形成され、半導体モジュール1の横幅の半分程度かあるいはそれ以上の長さである。
リードフレーム14は、実装された場合、一方の面が放熱板19を介して下相のIGBT11のエミッタに接続され、他方の面に絶縁基板20を介して冷却器23が設けられる。リードフレーム14は、図1,2に示すように、側断面形状が略L字形状であり、実装された場合にIGBT11側が冷却器23側よりも長くなるように形成される。リードフレーム14のIGBT11側は、スナバコンデンサ12を下方から保持した状態でスナバコンデンサ12の電極と接続するために、横方向に延ばされて長く形成され、半導体モジュール1の横幅の半分程度かあるいはそれ以上の長さである。リードフレーム14の冷却器23側は、横方向に長く延びているリードフレーム13と接触しないように、半導体モジュール1の横幅の半分未満の長さである。
リードフレーム15は、実装された場合、一方の面が放熱板18を介して上相のIGBTのエミッタに接続されるとともに下相のIGBT11のコレクタに接続され、他方の面に絶縁基板21を介して冷却器24が設けられる。リードフレーム15は、図1,2に示すように、側断面形状が長方形状であり、長辺が半導体モジュール1の横幅よりも少し狭い長さである。
ゲート端子16,17は、IGBT10,11のゲートに接続される入力端子である。ゲート端子16は、上相のIGBT10のゲートにワイヤ27で接続される。ゲート端子17は、下相のIGBT11のゲートにワイヤ27で接続される。
放熱板18,19は、IGBT10,11による発熱を冷却器23,24側に拡散するための部材である。放熱板18,19は、Cu、CuMo、Al等の材料で形成される。放熱板18は、上相のIGBT10とリードフレーム15との間に設けられる放熱板である。放熱板19は、下相のIGBT11とリードフレーム14との間に設けられる放熱板である。
絶縁基板20,21は、リードフレーム13,14,15と冷却器23,24との間を絶縁するための部材である。絶縁基板20は、冷却器23と正極側のリードフレーム13及び負極側のリードフレーム14との間に配設される。絶縁基板21は、冷却器24とモータ出力側のリードフレーム15との間に配設される。
グリス22は、放熱用のグリスである。グリス22は、図2に示すように、絶縁基板20と冷却器23との間、絶縁基板20とリードフレーム13,14との間、絶縁基板21と冷却器24との間、絶縁基板21とリードフレーム15との間の接合部分にそれぞれ塗布される。
冷却器23,24は、半導体モジュール1を冷却するための部材である。冷却器23は、リードフレーム13,14側に設けられる。冷却器24は、リードフレーム15側に設けられる。
モールド25は、IGBT10,11等の半導体モジュール1を構成する各部材を外部から守るための封止材である。モールド25は、エポキシ等の樹脂である。モールド25は、図1,2に示すように、半導体モジュール1の冷却器23,24(絶縁基板20,21)間の外側面、IGBT10やリードフレーム13等とIGBT11やリードフレーム14等との間にそれぞれ設けられる。
図1、2を参照して、半導体モジュール1におけるスナバコンデンサ12(12A,12B)の実装工程にについて説明する。リードフレーム15の上面のエミッタ側にはんだ26が塗布され、そのはんだ26の上に放熱板18が置かれ、放熱板18の上面にはんだ26が塗布され、そのはんだ26の上にIGBT10(エミッタ)が置かれる。また、リードフレーム15の上面のコレクタ側にはんだ26が塗布され、そのはんだ26の上にIGBT11(コレクタ)が置かれ、IGBT11の上面(エミッタ)にはんだ26が塗布され、そのはんだ26の上に放熱板19が置かれる。
放熱板19の上面にはんだ26が塗布され、そのはんだ26の上にリードフレーム14(横方向が長い側)が置かれる。リードフレーム14における横方向(リードフレーム13側)に延びて長くなっている部分の上面にはんだが塗布される。そのはんだの上にスナバコンデンサ12A(一方の電極)が置かれる。そのスナバコンデンサ12Aの上面(他方の電極)にはんだが塗布される。そのはんだの上にスナバコンデンサ12B(一方の電極)が置かれる。そのスナバコンデンサ12Bの上面(他方の電極)にはんだが塗布される。また、IGBT10の上面(コレクタ)にはんだ26が塗布され、そのはんだ26の上にリードフレーム13(横方向が短い側)が置かれる。この際、リードフレーム13における横方向(リードフレーム14側)に延びて長くなっている部分の下面には、はんだを介してスナバコンデンサ12B(他方の電極)が配置されている。そして、リフロ方式によって、一括ではんだ接合が行われる。
このように、半導体モジュール1では、IGBT10,11及びリードフレーム13,14の実装方向とスナバコンデンサ12A,12Bの接続方向とを同方向(縦方向)とした。そのため、実装時に、リードフレーム14、スナバコンデンサ12A,12B、リードフレーム13の順に縦方向に重ねて置くことができ、その重ねた状態ではんだ接合するだけでスナバコンデンサ12A,12Bを実装することができる。この実装されたスナバコンデンサ12A,12Bは、正極側のリードフレーム13と負極側のリードフレーム14との間に挟持され、IGBT10,11の直近に位置する。この半導体モジュール1の放熱構造としては、IGBT10,11、はんだ26、放熱板18,19、リードフレーム13,14,15、絶縁基板20,21、グリス22、冷却器23,24となる。
半導体モジュール1によれば、2個のIGBT10,11の実装方向とスナバコンデンサ12の接続方向とを同方向とし、スナバコンデンサ12を負極側のリードフレーム14によって下方から保持するとともに正極側のリードフレーム13によって上方から挟み込む構造とすることにより、IGBT10,11直近にスナバコンデンサ12を非常に容易に実装できる。
また、半導体モジュール1によれば、リードフレーム13の冷却器23側を横方向に長く延ばす形状とするとともにリードフレーム14のIGBT11側を横方向に長く延ばす形状とすることにより、正極側放熱板(リードフレーム13)が冷却器23側と接触する面積及び負極側放熱板(リードフレーム14)がIGBT11側と接触する面積が大きくなり、その各放熱板の面積を大きく確保でき、横方向の熱拡散が有利となり、IGBT10,11の発熱に対する冷却効果及び放熱効果が高い。なお、特許文献1に記載の構造の場合、正極側放熱板と負極側放熱板との間にスナバコンデンサを横方向に配置しているので、正極側放熱板及び負極側放熱板の横方向の幅が半導体モジュールの横幅の半分未満となり、放熱板の面積を大きく確保できない。
また、半導体モジュール1によれば、スナバコンデンサ12を冷却器23,24の近くに配置しかつ正極側放熱板(リードフレーム13)と負極側放熱板(リードフレーム14)との間に挟み込む構造とすることにより、スナバコンデンサ12に対する冷却効果及び放熱効果が高い。そのため、スナバコンデンサ12の耐熱温度(百数十度程度)までスナバコンデンサ12の温度が上昇することはない。
また、半導体モジュール1によれば、IGBT10,11の直近にスナバコンデンサ12を配置する構造とすることにより、サージ電圧に対する抑制効果が高い。そのため、スイッチング周波数を高周波化でき(スイッチングスピードを高速化でき)、スイッチング損失を低減できる。その結果、IGBT10,11を小型化できるとともに、インバータの昇圧回路のコンデンサやリアクトルも小型化できる。
また、半導体モジュール1によれば、スナバコンデンサ12を2個以上直列に設けることにより、スナバコンデンサが1個ショート故障した場合でもサージ電圧に対する抑制効果が得られる。
図4を参照して、他の実施の形態に係る半導体モジュール2について説明する。半導体モジュール2は、上記の半導体モジュール1と比較すると、正極側及び負極側のリードフレーム及びスナバコンデンサの構成だけが異なるので、この異なる点のみ説明する。図4は、他の実施の形態に係る半導体モジュールの構造の断面図である。
半導体モジュール2は、上相のIGBT10、下相のIGBT11、スナバコンデンサ32、正極側のリードフレーム33、負極側のリードフレーム34、モータ出力側のリードフレーム15、上相のゲート端子16、下相のゲート端子17、放熱板18,19、絶縁基板20,21、各箇所のグリス22、冷却器23,24、各箇所のモールド25、各箇所のはんだ26を備える。
スナバコンデンサ32は、半導体モジュール2でのサージ電圧を抑制するためのコンデンサである。スナバコンデンサ32は、直列接続されるIGBT10及びIGBT11に並列に接続され、回路上の正極と負極間に配置される。スナバコンデンサ32は、正極側のリードフレーム33と負極側のリードフレーム34との間に、スナバコンデンサ32の接続方向がIGBT10,11の実装方向と直交方向になるように配置される。
リードフレーム33は、実装された場合、一方の面が上相のIGBT10のコレクタに接続され、他方の面に絶縁基板20を介して冷却器23が設けられる。リードフレーム33は、図4に示すように、側断面形状が略L字形状であり、実装された場合にIGBT10側が冷却器23側よりも長くなるように形成される。リードフレーム33のIGBT10側は、スナバコンデンサ32を下方から保持するために、横方向に延ばされて長く形成され、半導体モジュール2の横幅の半分程度かあるいはそれ以上の長さである。リードフレーム33の冷却器23側は、半導体モジュール2の横幅の半分未満の長さである。
リードフレーム34は、実装された場合、一方の面が放熱板19を介して下相のIGBT11のエミッタに接続され、他方の面に絶縁基板20を介して冷却器23が設けられる。リードフレーム34は、図4に示すように、側断面形状が長方形状であり、長辺が半導体モジュール2の横幅の半分未満の長さである。
図4を参照して、半導体モジュール2におけるスナバコンデンサ32の実装工程について説明する。スナバコンデンサ32の側面の一部が、リードフレーム33における横方向(リードフレーム34側)に延びて長くなっている部分の上面に置かれる。そして、スナバコンデンサ32の一方の面(一方の電極)とリードフレーム33との間が予備はんだされるとともに、スナバコンデンサ32の他方の面(他方の電極)とリードフレーム34との間が予備はんだされる。そして、リードフレーム33,34をスナバコンデンサ32側にそれぞれ加圧しながら、本はんだ接合が行われる。
半導体モジュール2は、半導体モジュール1と異なる効果としては以下の効果である。半導体モジュール2によれば、スナバコンデンサ32の側面を正極側のリードフレーム33によって下方から保持できる構造とすることにより、IGBT10,11直近にスナバコンデンサ32を従来よりは容易に実装できる。また、半導体モジュール2によれば、リードフレーム34を直方体形状とすることができるので、リードフレーム34については容易に形成できる。
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
例えば、本実施の形態では半導体モジュールを車両のモータ駆動用のインバータに適用したが、他のモータの駆動用に適用してもよいし、あるいは、高周波のスイッチング用に適用してもよい。
また、本実施の形態では2個のIGBTが直列接続される半導体モジュールに適用したが、3個以上のIGBTが直列接続される半導体モジュールに適用してもよいし、あるいは、IGBT以外のスイッチング素子を用いてもよい。
また、本実施の形態ではスイッチング素子側を横方向に長く延ばすのを負極側のリードフレームとし、スナバコンデンサを負極側のリードフレームで下方から保持する構造としたが、スイッチング素子側を横方向に長く延ばすのを正極側のリードフレームとし、スナバコンデンサを正極側のリードフレームで下方から保持する構造としてもよい。このような構造とした場合も、放熱板の面積を大きく確保でき、横方向の熱拡散が有利となり、スイッチング素子の発熱に対する冷却効果及び放熱効果が高い。
1,2…半導体モジュール、10,11…IGBT、10A,11A…還流ダイオード、12,12A,12B,32…スナバコンデンサ、13,14,15,33,34…リードフレーム、16,17…ゲート端子、18,19…放熱板、20,21…絶縁基板、22…グリス、23,24…冷却器、25…モールド、26…はんだ、27…ワイヤ。

Claims (2)

  1. 少なくとも2個のスイッチング素子を直列接続し、該直列接続にスナバコンデンサを並列接続した半導体モジュールであって、
    一の前記スイッチング素子に接続される正極側放熱板と、
    他の前記スイッチング素子に接続される負極側放熱板と、
    を備え、
    前記スイッチング素子及び前記スナバコンデンサは、前記スイッチング素子の実装方向と前記スナバコンデンサの接続方向とが同方向となるように配置され、
    前記正極側放熱板と前記負極側放熱板とは、前記実装方向と交差する方向に互いに対向して配置されると共に、前記実装方向において互いに異なる位置に互いに対向する方向に突出する段差部がそれぞれ形成されており、
    前記スナバコンデンサは、前記正極側放熱板の前記段差部前記負極側放熱板の前記段差部との間に挟持されると共に、前記正極側放熱板及び前記負極側放熱板のいずれか一方の前記段差部によって下方から保持されることを特徴とする半導体モジュール。
  2. 前記正極側放熱板と前記負極側放熱板の少なくとも一方の放熱板が冷却器側と接触する面積又はスイッチング素子側と接触する面積を他方側と接触する面積よりも大きくすることを特徴とする請求項1に記載の半導体モジュール。
JP2012024049A 2012-02-07 2012-02-07 半導体モジュール Expired - Fee Related JP5668707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012024049A JP5668707B2 (ja) 2012-02-07 2012-02-07 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012024049A JP5668707B2 (ja) 2012-02-07 2012-02-07 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2013162019A JP2013162019A (ja) 2013-08-19
JP5668707B2 true JP5668707B2 (ja) 2015-02-12

Family

ID=49174018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012024049A Expired - Fee Related JP5668707B2 (ja) 2012-02-07 2012-02-07 半導体モジュール

Country Status (1)

Country Link
JP (1) JP5668707B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164667B2 (ja) * 2013-09-10 2017-07-19 国立研究開発法人産業技術総合研究所 電力変換回路および装置
JP2017183430A (ja) * 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
JP6604926B2 (ja) * 2016-09-27 2019-11-13 三菱電機株式会社 半導体モジュール
JP7290420B2 (ja) * 2019-01-22 2023-06-13 株式会社日立製作所 パワー半導体装置
TW202145998A (zh) 2020-02-25 2021-12-16 日商資生堂股份有限公司 包含具有主體基及/或客體基且含有矽氧烷鍵結之高分子化合物之化妝料
TW202200677A (zh) 2020-02-25 2022-01-01 日商資生堂股份有限公司 包含具有主體基及/或客體基且含有矽氧烷鍵結之高分子化合物之樹脂材料
JPWO2021187409A1 (ja) 2020-03-19 2021-09-23

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803068B2 (ja) * 2007-02-22 2011-10-26 トヨタ自動車株式会社 半導体モジュール
JP5212088B2 (ja) * 2008-12-25 2013-06-19 株式会社デンソー 半導体モジュール冷却装置
JP5206743B2 (ja) * 2010-07-05 2013-06-12 株式会社デンソー 半導体モジュールおよびその製造方法
JP5447453B2 (ja) * 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール

Also Published As

Publication number Publication date
JP2013162019A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
JP5668707B2 (ja) 半導体モジュール
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8987777B2 (en) Stacked half-bridge power module
JP4803241B2 (ja) 半導体モジュール
JP2017005165A (ja) 半導体装置
US8804340B2 (en) Power semiconductor package with double-sided cooling
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
JP2013038309A (ja) 半導体モジュールおよびそれを備えた半導体装置
JPWO2016158259A1 (ja) 電力変換装置
WO2020184053A1 (ja) 半導体装置
JP2021141222A (ja) 半導体モジュール
JP5338830B2 (ja) 半導体装置
JP2014093421A (ja) パワーモジュール
JP2007068302A (ja) 電力用半導体素子及び半導体電力変換装置
JP2014229782A (ja) 半導体装置および半導体装置の製造方法
JP2012074730A (ja) 電力用半導体モジュール
JP2013125889A (ja) 半導体装置
JP2013157346A (ja) 半導体装置
JP6891904B2 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
JP3797040B2 (ja) 半導体装置
JP2014096412A (ja) 半導体モジュール
JP5277806B2 (ja) 半導体装置
JP2016101071A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R151 Written notification of patent or utility model registration

Ref document number: 5668707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees