JP4803241B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP4803241B2
JP4803241B2 JP2008302225A JP2008302225A JP4803241B2 JP 4803241 B2 JP4803241 B2 JP 4803241B2 JP 2008302225 A JP2008302225 A JP 2008302225A JP 2008302225 A JP2008302225 A JP 2008302225A JP 4803241 B2 JP4803241 B2 JP 4803241B2
Authority
JP
Japan
Prior art keywords
sic diode
sic
semiconductor module
igbt
igbt element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008302225A
Other languages
English (en)
Other versions
JP2010129746A (ja
Inventor
規由 新井
マジュムダール ゴーラブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008302225A priority Critical patent/JP4803241B2/ja
Priority to US12/543,779 priority patent/US8168985B2/en
Priority to DE102009043441.0A priority patent/DE102009043441B4/de
Publication of JP2010129746A publication Critical patent/JP2010129746A/ja
Application granted granted Critical
Publication of JP4803241B2 publication Critical patent/JP4803241B2/ja
Priority to US13/311,762 priority patent/US8421087B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、インバータなどの電力変換機器に利用される半導体モジュールに関するもので、特に半導体モジュール内部における半導体素子の配置に関するものである。
インバータなどの電力変換機器に利用される半導体モジュールには、図１３に示すようなＩＧＢＴ（Insulated Gate Bipolar Transistor）素子１０１などのスイッチング素子とダイオード素子１０２を組合せた回路が搭載されている。
このような半導体モジュールに対する近年の小型化への要求に対して、スイッチング素子上にダイオード素子を設けた構成の半導体モジュールが提案されている。（例えば、特許文献１参照）
しかしながら、従来から一般的に用いられているシリコン（Ｓｉ）を材料としたスイッチング素子（Ｓｉ製スイッチング素子）上にＳｉを材料としたダイオード素子（Ｓｉ製ダイオード素子）を設けた場合には、スイッチング素子とダイオード素子とが略同じ電流密度を必要とするために、Ｓｉ製ダイオード素子がＳｉ製スイッチング素子をほぼ覆う程度に大きくなり、Ｓｉ製スイッチング素子からの電流の取り出しが困難になる。
そこで、電流密度を上げることができ、ダイオード素子を小さくすることが可能な炭化シリコン（ＳｉＣ）を材料としたダイオード素子（ＳｉＣ製ダイオード素子）を、Ｓｉ製スイッチング素子上に設けた半導体モジュールが提案されている。
例えば、特許文献２には、Ｓｉ半導体素子チップのエミッタ側であるチップ中央に直接ＳｉＣダイオードチップを設けた構成のものが示されている。
また特許文献３には、Ｓｉからなる半導体スイッチングチップ上に、ＳｉＣダイオードチップなどのＳｉよりもバンド間エネルギーギャップが大きいワイドギャップ半導体を設けたものが示されている。
特開２０００−１６４８００号公報（段落００１９、図２） 特開２００４−９５６７０号公報（段落００７９、図６） 特表２００３−２４３６１２号公報（段落００１９、段落００２９、図１）
上記に示したような半導体モジュールは、Ｓｉ製スイッチング素子上にＳｉＣ製ダイオード素子を設けて、半導体モジュールの小型化を実現しようとするものである。しかしながらＳｉ製スイッチング素子上にＳｉＣ製ダイオード素子を単に設けた場合、ＳｉＣ製ダイオード素子の放熱経路が十分に確保できず、ＳｉＣ製ダイオード素子が発生する熱が放熱されずに蓄熱され、半導体モジュールの温度が過度に上昇するという問題が生じる。この問題は電流密度を上げていった場合に特に顕著となる。
この発明は、上記のようなＳｉＣ製ダイオード素子の放熱に係る課題を解消するためになされたもので、Ｓｉ製スイッチング素子上のＳｉＣ製ダイオード素子の配置を適正にして、ＳｉＣ製ダイオード素子の放熱経路を確保することにより、温度上昇を抑制した半導体モジュールを提供することを目的とする。
この発明に係る半導体モジュールは、スイッチング素子と、このスイッチング素子上の周辺部に設けられたＳｉＣ製ダイオード素子とを備え、スイッチング素子は方形であり、
ＳｉＣ製ダイオード素子は、方形のスイッチング素子の角部に設けられたことを特徴とするものである。
この発明によれば、ＳｉＣ製ダイオード素子をスイッチング素子上の周辺部に設けて半導体モジュールを構成したので、ＳｉＣ製ダイオード素子の放熱経路が確保され、ＳｉＣ製ダイオード素子の発熱による温度上昇が抑制されるので、温度上昇が抑制された半導体モジュールを得ることができる。
実施の形態１
図１は、この発明の実施の形態１に係る半導体モジュールの側面図である。
熱伝導性が良くかつ電気絶縁性が高い窒化アルミニウムなどからなる絶縁基板１の表面上には、銅などの金属からなるコレクタ電極膜２とエミッタ電極膜３が設けられ、裏面上には、銅などの金属からなる金属膜４が設けられている。
Ｓｉ製スイッチング素子としてのＳｉ製ＩＧＢＴ素子５は、コレクタ電極膜２上に設けられ、はんだによりコレクタ電極膜２と接合されている。ここではＳｉ製ＩＧＢＴ素子５のコレクタ電極側がコレクタ電極膜２と接合されている。これによりＳｉ製ＩＧＢＴ素子５のコレクタ電極とコレクタ電極膜２は電気的に接続される。
また熱伝導性が良くかつ電気絶縁性が高い窒化アルミニウムなどからなる絶縁板６が、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極上に設けられ、はんだによりＳｉ製ＩＧＢＴ素子５のエミッタ電極と接合されている。ここでは、絶縁板６は、Ｓｉ製ＩＧＢＴ素子５上の周辺部に設けられている。
さらに絶縁板６上には、銅などの金属からなるカソード電極膜７が設けられている。
そしてＳｉＣ製ダイオード素子８が、カソード電極膜７上の設けられ、はんだによりカソード電極膜７と接合されている。これによりＳｉＣ製ダイオード素子８のカソード電極とカソード電極膜７は電気的に接続される。なおＳｉＣ製ダイオード素子８としては、ＳｉＣ製ショットキーバリアダイオード素子（ＳｉＣ−ＳＢＤ）を使用することが望ましい。
また絶縁基板１に対向する金属膜４上には、銅などの金属からなるベース基板９が、はんだにより接合されている。このベース基板９と絶縁基板１は、半導体素子の熱を放熱する放熱部として作用する。
またＳｉ製ＩＧＢＴ素子５及びＳｉＣ製ダイオード素子８に対して電流を入出力する入出力部として、一端がＳｉＣ製ダイオード素子８のアノード電極に他端がエミッタ電極膜３に接合された第１の電線１０と、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合された第２の電線１１と、一端がカソード電極膜７に他端がコレクタ電極膜２に接合された第３の電線１２が設けられている。なお第１の電線１０、第２の電線１１及び第３の電線１２の材料としては、アルミニウム（Ａｌ）や金（Ａｕ）などの金属が挙げられる。
また図２及び図３は、この発明の実施の形態１に係る半導体モジュールの部分上面図であり、Ｓｉ製ＩＧＢＴ素子５に対する絶縁板６、カソード電極膜７及びＳｉＣ製ダイオード素子８の配置の詳細を示したものである。
図２及び図３に示すように、ＳｉＣ製ダイオード素子８がＳｉ製ＩＧＢＴ素子５上の周辺部に配置されるようにして、絶縁板６、カソード電極膜７及びＳｉＣ製ダイオード素子８が設けられる。
このように実施の形態１に係る半導体モジュールにおいては、Ｓｉ製ＩＧＢＴ素子５上の周辺部にＳｉＣ製ダイオード素子８を配置することにより、ＳｉＣ製ダイオード素子８の熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子８の発熱による温度上昇を抑制することができる。よって半導体モジュールの温度上昇を抑制することができる。
なお図２及び図３は、Ｓｉ製ＩＧＢＴ素子５が、一般的に用いられる方形形状の場合を示したものである。
このように、Ｓｉ製ＩＧＢＴ素子５が方形形状の場合は、図２に示すように、ＳｉＣ製ダイオード素子８を、方形のＳｉ製ＩＧＢＴ素子５の周辺部の一辺に近接して設けることにより、図２に示す方向Ａから、ＳｉＣ製ダイオード素子８の熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子８の温度上昇を抑制することができる。よって半導体モジュールの温度上昇を抑制することができる。
また図３に示すように、ＳｉＣ製ダイオード素子８を、方形のＳｉ製ＩＧＢＴ素子５の周辺部の角部に設けることにより、図３に示す方向Ｂ及び方向Ｃから、ＳｉＣ製ダイオード素子８の熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子８を方形のＳｉ製ＩＧＢＴ素子５の一辺に近接して設けるよりも、ＳｉＣ製ダイオード素子８の温度上昇を抑制することができる。よって半導体モジュールの温度上昇を更に抑制することができる。
実施の形態１においては、Ｓｉ製ＩＧＢＴ素子５上の周辺部にＳｉＣ製ダイオード素子８を１つ配置したものを示したが、さらにＳｉＣ製ダイオード素子の放熱を促進させる方法として、複数のＳｉＣ製ダイオード素子をＳｉ製ＩＧＢＴ素子５上の周辺部に配置することにより、実施の形態１で示したよりもＳｉＣ製ダイオード素子の温度上昇を抑制することができる。以下、複数のＳｉＣ製ダイオード素子を用いた場合について説明する。
実施の形態２
この発明の実施の形態２は、複数のＳｉＣ製ダイオード素子を用いた場合として、２つのＳｉＣ製ダイオード素子をＳｉ製ＩＧＢＴ素子５上の周辺部に配置したものである。
図４及び図５は、この発明の実施の形態２に係る半導体モジュールの部分上面図であり、Ｓｉ製ＩＧＢＴ素子５上における絶縁板１３ａ及び１３ｂ、カソード電極膜１４ａ及び１４ｂ、並びにＳｉＣ製ダイオード素子１５ａ及び１５ｂの配置の詳細を示したものである。図４及び図５に示すように、ＳｉＣ製ダイオード素子１５ａ及び１５ｂが、Ｓｉ製ＩＧＢＴ素子５上の周辺部に配置されるようにして、絶縁板１３ａ及び１３ｂ、カソード電極膜１４ａ及び１４ｂ並びにＳｉＣ製ダイオード素子１５ａ及び１５ｂを設けている。
この実施の形態２に係る半導体モジュールの側面図は、実施の形態１で示した図１が利用できる。実施の形態２に係る半導体モジュールは、図１において、絶縁板６を絶縁板１３ａ及び１３ｂに、カソード電極膜７をカソード電極膜１４ａ及び１４ｂに、ＳｉＣ製ダイオード素子８をＳｉＣ製ダイオード素子１５ａ及び１５ｂとした構成に相当する。
より詳述すると、窒化アルミニウムからなる絶縁板１３ａ及び１３ｂが、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極上に設けられ、はんだによりＳｉ製ＩＧＢＴ素子５のエミッタ電極と接合されている。ここでは、絶縁板１３ａ及び１３ｂは、Ｓｉ製ＩＧＢＴ素子５上の周辺部に設けられている。
さらに絶縁板１３ａ上及び１３ｂ上には、それぞれ銅などの金属からなるカソード電極膜１４ａ及び１４ｂが設けられている。
そしてＳｉＣ製ダイオード素子１５ａが、カソード電極膜１４ａ上に設けられ、はんだによりカソード電極膜１４ａと接合され、ＳｉＣ製ダイオード素子１５ｂが、カソード電極膜１４ｂ上に設けられ、はんだによりカソード電極膜１４ｂに接合されている。ここではＳｉＣ製ダイオード素子１５ａ及び１５ｂのカソード電極が接合されている。これによりＳｉＣ製ダイオード素子１５ａ及び１５ｂのカソード電極は、それぞれカソード電極膜１４ａ及び１４ｂと電気的に接続される。なおＳｉＣ製ダイオード素子１５ａ及び１５ｂとしては、ＳｉＣ製ショットキーバリアダイオード素子を用いることが望ましい。
また図示はないが、この実施の形態２では、入出力部として、第１の電線１０は、一端がＳｉＣ製ダイオード素子１５ａ及び１５ｂのアノード電極に他端がエミッタ電極膜３に接合され、第２の電線１１は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３の電線１２は、一端がカソード電極膜１４ａ及び１４ｂに他端がコレクタ電極膜２に接合されている。
なおその他の構成については、実施の形態１の図１で示した構成に相当するため、ここでの説明は省略する。
このように実施の形態２に係る半導体モジュールにおいては、複数のＳｉＣ製ダイオード素子として、２つのＳｉＣ製ダイオード素子１５ａ及び１５ｂをＳｉ製ＩＧＢＴ素子５上の周辺部に配置することにより、ＳｉＣ製ダイオード素子１５ａ及び１５ｂの熱が放熱されやすくなる。加えてＳｉＣ製ダイオード素子を２つにすることにより、１つのＳｉＣ製ダイオード素子が受け持つ電流密度を下げることができるため、１つのＳｉＣ製ダイオード素子の発熱量を低減させることができる。そのため１つのＳｉＣ製ダイオード素子を用いる場合よりも、ＳｉＣ製ダイオード素子の発熱による温度上昇を抑制することができる。ここでは実施の形態１で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
なお図４及び図５は、Ｓｉ製ＩＧＢＴ素子５が、一般的に用いられる方形形状の場合を示したものである。
このように、Ｓｉ製ＩＧＢＴ素子５が方形形状の場合は、図４に示すように、ＳｉＣ製ダイオード素子１５ａ及び１５ｂを、方形のＳｉ製ＩＧＢＴ素子５の二辺に近接して設けることにより、図４に示す方向Ｄ及びＥから、ＳｉＣ製ダイオード素子１５ａ及び１５ｂの熱が放熱されやすくなる。加えてＳｉＣ製ダイオード素子を２つにすることにより、１つのＳｉＣ製ダイオード素子が受け持つ電流密度を下げることができる。したがってＳｉＣ製ダイオード素子１５ａ及び１５ｂの温度上昇は、ＳｉＣ製ダイオード素子が１つの場合よりも抑制される。ここでは実施の形態１に示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
また図５に示すように、ＳｉＣ製ダイオード素子１５ａ及び１５ｂを、方形のＳｉ製ＩＧＢＴ素子５の周辺部の角部に設けることにより、図５に示す方向Ｆ，Ｇ，Ｈ，Ｉから、ＳｉＣ製ダイオード素子１５ａ及び１５ｂの熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子１５ａ及び１５ｂを、方形のＳｉ製ＩＧＢＴ素子５の二辺に近接して設けるよりも、ＳｉＣ製ダイオード素子１５ａ及び１５ｂの温度上昇を抑制することができる。よって半導体モジュールの温度上昇を更に抑制することができる。
実施の形態３
実施の形態２においては、複数のＳｉＣダイオードとして、２つのＳｉＣ製ダイオード素子１５ａ及び１５ｂをＳｉ製ＩＧＢＴ素子５上の周辺部に配置したものを示した。この発明の実施の形態３は、４つのＳｉＣ製ダイオード素子をＳｉ製ＩＧＢＴ素子５上の周辺部に配置したものである。
図６及び図７は、この発明の実施の形態３に係る半導体モジュールの部分上面図であり、Ｓｉ製ＩＧＢＴ素子５上における絶縁板１６ａ乃至１６ｄ、カソード電極膜１７ａ乃至１７ｄ、並びにＳｉＣ製ダイオード素子１８ａ乃至１８ｄの配置の詳細を示したものである。図６及び図７に示すように、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄが、Ｓｉ製ＩＧＢＴ素子５上の周辺部に配置されるようにして、絶縁板１６ａ乃至１６ｄ、カソード電極膜１７ａ乃至１７ｄ並びにＳｉＣ製ダイオード素子１８ａ乃至１８ｄを設けている。
この実施の形態３に係る半導体モジュールの側面図は、実施の形態１で示した図１が利用できる。実施の形態３に係る半導体モジュールは、図１において、絶縁板６を絶縁板１６ａ乃至１６ｄに、カソード電極膜７をカソード電極膜１７ａ乃至１７ｄに、ＳｉＣ製ダイオード素子８をＳｉＣ製ダイオード素子１８ａ乃至１８ｄとした構成に相当する。
より詳述すると、窒化アルミニウムからなる絶縁板１６ａ乃至１６ｄが、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極上に設けられ、はんだによりＳｉ製ＩＧＢＴ素子５のエミッタ電極と接合されている。ここでは、絶縁板１６ａ乃至１６ｄは、Ｓｉ製ＩＧＢＴ素子５上の周辺部に設けられている。
さらに絶縁板１６ａ乃至１６ｄの上には、それぞれ銅などの金属からなるカソード電極膜１７ａ乃至１７ｄが設けられている。
そしてＳｉＣ製ダイオード素子１８ａ乃至１８ｄが、それぞれカソード電極膜１７ａ乃至１７ｄの上に設けられ、はんだによりカソード電極膜１７ａ乃至１７ｄと接合されている。ここではＳｉＣ製ダイオード素子１８ａ乃至１８ｄのカソード電極が接合されている。これによりＳｉＣ製ダイオード素子１８ａ乃至１８ｄのカソード電極は、それぞれカソード電極膜１７ａ乃至１７ｄと電気的に接続される。なおＳｉＣ製ダイオード素子１８ａ乃至１８ｄとしては、ＳｉＣ製ショットキーバリアダイオード素子を用いることが望ましい。
また図示はないが、この実施の形態３では、入出力部として、第１の電線１０は、一端がＳｉＣ製ダイオード素子１８ａ乃至１８ｄのアノード電極に他端がエミッタ電極膜３に接合され、第２の電線１１は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３の電線１２は、一端がカソード電極膜１７ａから１７ｄに他端がコレクタ電極膜２に接合されている。
その他の構成については、実施の形態１の図１で示した構成に相当するため、ここでの説明は省略する。
このように実施の形態３に係る半導体モジュールにおいては、複数のＳｉＣダイオード素子として、４つのＳｉＣ製ダイオード素子１８ａ乃至１８ｄをＳｉ製ＩＧＢＴ素子５上の周辺部に配置することにより、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄの熱が放熱されやすくなる。加えてＳｉＣ製ダイオード素子を４つにすることにより、１つのＳｉＣ製ダイオード素子が受け持つ電流密度を下げることができるため、１つのＳｉＣ製ダイオード素子の発熱量を低減させることができる。そのため２つのＳｉＣ製ダイオード素子を用いる場合よりも、ＳｉＣ製ダイオード素子の発熱による温度上昇を抑制することができる。ここでは実施の形態２で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
なお図６及び図７は、Ｓｉ製ＩＧＢＴ素子５が、一般的に用いられる方形形状の場合を示したものである。
このように、Ｓｉ製ＩＧＢＴ素子５が方形形状の場合は、図６に示すように、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄを、方形のＳｉ製ＩＧＢＴ素子５の四辺に近接して設けることにより、図６に示す方向Ｊ，Ｋ，Ｌ及びＭから、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄの熱が放熱されやすくなる。加えてＳｉＣ製ダイオード素子を４つにすることにより、１つのＳｉＣ製ダイオード素子が受け持つ電流密度を下げることができる。したがってＳｉＣ製ダイオード素子１８ａ乃至１８ｄの温度上昇は、ＳｉＣ製ダイオード素子が２つの場合よりも抑制される。ここでは実施の形態２で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
また図７に示すように、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄを、方形のＳｉ製ＩＧＢＴ素子５の周辺部の角部に設けることにより、図７に示す方向Ｎ，Ｐ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ及びＶから、ＳｉＣ製ダイオード素子１８ａ乃至１８ｄの熱が放熱されやすくなる。そのためＳｉＣ製ダイオード素子１８ａ乃至１８ｄを、方形のＳｉ製ＩＧＢＴ素子５の四辺に近接して設けるよりも、ＳｉＣ製ダイオード素子の温度上昇を抑制することができる。よって半導体モジュールの温度上昇を更に抑制することができる。
実施の形態４
実施の形態１においては、Ｓｉ製ＩＧＢＴ素子５及びＳｉＣ製ダイオード素子８に対して電流を入出力する入出力部として、第１の電線１０、第２の電線１１及び第３の電線１２を用いたものを示した。この発明の実施の形態４では、第１の電線１０、第２の電線１１及び第３の電線１２に代えて、図８に示すように、銅などの金属からなる板状の第１のリード板２１、第２のリード板２２及び第３のリード板２３が用いられる。その他の構成については、実施の形態１の図１で示した構成と同等であるため、ここでの説明は省略する。
このように実施の形態４に係る半導体モジュールにおいては、板状の第１のリード板２１、第２のリード板２２及び第３のリード板２３を用いているので、リード板を介して半導体素子の熱が放熱されやすくなる。特に第１のリード板２１及び第３のリード板２３は、温度が上昇しやすいＳｉＣ製ダイオード素子８の放熱に寄与するので、ＳｉＣ製ダイオード素子８の温度上昇を抑制することができる。また第２のリード板２２は、Ｓｉ製ＩＧＢＴ素子５の放熱に寄与するので、Ｓｉ製ＩＧＢＴ素子５の温度上昇を抑制することができる。ここでは実施の形態１で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
また実施の形態４で示した第１のリード板２１、第２のリード板２２及び第３のリード板２３は、実施の形態２に対しても同様に適用することができる。ここでは、入出力部として、第１のリード板２１は、一端がＳｉＣ製ダイオード素子１５ａ及び１５ｂのアノード電極に他端がエミッタ電極膜３に接合され、第２のリード板２２は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３のリード板２３は、一端がカソード電極膜１４ａ及び１４ｂに他端がコレクタ電極膜２に接合されている。
これにより、特に温度が上昇しやすいＳｉＣ製ダイオード素子１５ａ及び１５ｂの発熱による温度上昇を抑制することができる。ここでは実施の形態２で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
また実施の形態４で示した第１のリード板２１、第２のリード板２２及び第３のリード板２３は、実施の形態３に対しても同様に適用することができる。ここでは、入出力部として、第１のリード板２１は、一端がＳｉＣ製ダイオード素子１８ａ乃至１８ｄのアノード電極に他端がエミッタ電極膜３に接合され、第２のリード板２２は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３のリード板２３は、一端がＳｉＣ製ダイオード素子１８ａ乃至８ｂのカソード電極膜１７ａ乃至１７ｄに他端がコレクタ電極膜２に接合されている。
これにより、特に温度が上昇しやすいＳｉＣ製ダイオード素子１８ａ乃至１８ｄの発熱による温度上昇を抑制することができる。ここでは実施の形態３に示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
なお実施の形態１から実施の形態４においては、ＳｉＣ製ダイオード素子８，１５ａ及び１５ｂ、並びに１８ａ乃至１８ｄの発熱による温度上昇が抑制されるので、絶縁板６，１３ａ及び１３ｂ、並びに１６ａ乃至１６ｄの材料を、窒化アルミニウムからより安価なエポキシ樹脂に変更することができる。これにより半導体モジュールのコストを低減させることができる。
また実施の形態１から実施の形態４においては、ＳｉＣ製ダイオード素子８，１５ａ，１５ｂ，１８ａ乃至１８ｄをＳｉ製ＩＧＢＴ素子５上の周辺部に配置するのに対応して、絶縁板３，１３ａ，１３ｂ，１６ａ乃至１６ｄ、並びにカソード電極膜７，１４ａ，１４ｂ，１７ａ乃至１７ｄもＳｉ製ＩＧＢＴ素子５上の周辺部に配置したものを示した。しかしながら絶縁板及びカソード電極膜を分割する必要はなく、例えば、実施の形態１の図１で示した絶縁板６とカソード電極膜７をＳｉ製ＩＧＢＴ素子５のエミッタ電極上の全面に設け、Ｓｉ製ＩＧＢＴ素子５の周辺部にあたるカソード電極膜７上に、ＳｉＣ製ダイオード素子８，１５ａ，１５ｂ，１８ａ乃至１８ｄを設けてもよい。
図９は、実施の形態１で示した図２を参考に、絶縁板６、カソード電極膜７をＳｉ製ＩＧＢＴ素子５のエミッタ電極上の全面に設けた例を示す部分上面図である。図９で示すように、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極のほぼ全面に絶縁板６が設けられ、また絶縁板６上のほぼ全面にカソード電極膜７が設けられている。そしてＳｉ製ＩＧＢＴ素子５上の周辺部にあたるカソード電極膜７上にＳｉＣ製ダイオード素子８が接合されている。この場合、電線又はリード板が接合される箇所、及びゲート電極部は、絶縁板６とカソード電極膜７の一部を適宜切り欠いでおく必要がある。なお図９において説明した内容は、当然のことながら、実施の形態２から実施の形態４においても容易に適用することができる。
実施の形態５
図１０は、この発明の実施の形態５に係る半導体モジュールの側面図である。図１０において、実施の形態１で示した図１と相違する点は、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を、はんだなどを用いて直接接合したことである。ここでは、ＳｉＣ製ダイオード素子８は、実施の形態１の図１と比べて、上下逆になっている。これによりＳｉ製ＩＧＢＴ素子５のエミッタ電極とＳｉＣ製ダイオード素子８のアノード電極が電気的に直接接続される。なお図１０で示した符号の内、実施の形態１の図１と同一のものは、同一の符号を付し、ここでの説明は省略する。
これにより絶縁板６を無くすことができるので、ＳｉＣ製ダイオード素子８の熱がＳｉ製ＩＧＢＴ素子５の方向にも放熱されやすくなる。そのため絶縁板６を有する場合よりもＳｉＣ製ダイオード素子８の発熱による温度上昇を抑制することができる。ここでは実施の形態１で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
また絶縁板６と第１の電線１０を無くすことができるので、半導体モジュールのコストも低減させることができる。また第１の電線１０を無くすことができるので、半導体モジュールの内部配線を簡略化できる効果もある。
なお実施の形態５で示した、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を直接接合した構成は、複数のＳｉＣ製ダイオード素子を用いている実施の形態２にも対応させることができる。ここではＳｉＣ製ダイオード素子１５ａ及び１５ｂのアノード電極をＳｉ製ＩＧＢＴ素子５のエミッタ電極に直接接合している。
これによりＳｉＣ製ダイオード素子１５ａ及び１５ｂの発熱による温度上昇を抑制することができる。ここでは実施の形態２で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
また実施の形態５で示した、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を直接接合した構成は、複数のＳｉＣ製ダイオード素子を用いている実施の形態３にも対応させることができる。ここではＳｉＣ製ダイオード素子１８ａ乃至１８ｄのアノード電極をＳｉ製ＩＧＢＴ素子５のエミッタ電極に直接接合している。
これによりＳｉＣ製ダイオード素子１８ａ乃至１８ｄの発熱による温度上昇を抑制することができる。ここでは実施の形態３で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
実施の形態６
図１１は、この発明の実施の形態６に係る半導体モジュールの側面図である。図１１において、実施の形態５で示した図１０と相違する点は、電流の入出力部として、第２の電線１１と第３の電線１２に代えて、第２のリード板２２をＳｉ製ＩＧＢＴ素子５のエミッタ電極とエミッタ電極膜３との接続に用い、第３のリード板２３をＳｉＣ製ダイオード素子８のカソード電極とコレクタ電極膜２との接続に用いたことである。なお図１１で示した符号の内、実施の形態５の図１０と同一のものは、同一の符号を付し、ここでの説明は省略する。
これにより、実施の形態５と同様に、絶縁板６を無くすことができるので、ＳｉＣ製ダイオード素子８の熱がＳｉ製ＩＧＢＴ素子５の方向にも放熱されやすくなる。加えて第２のリード板２２と第３のリード板２３を用いることにより、リード板を介して熱が放熱されやすくなる。特に第３のリード板２３は、温度が上昇しやすいＳｉＣ製ダイオード素子８の放熱に寄与するので、ＳｉＣ製ダイオード素子８の温度上昇を抑制することができる。また第２のリード板２２は、Ｓｉ製ＩＧＢＴ素子５の放熱に寄与するので、Ｓｉ製ＩＧＢＴ素子５の温度上昇を抑制することができる。ここでは実施の形態５で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
また絶縁板６と第１のリード板２１を無くすことができるので、半導体モジュールのコストも低減させることができる。また第１のリード板２１を無くすことができるので、半導体モジュールの内部配線を簡略化できる効果もある。
また実施の形態６で示した、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を直接接合すると共に第２のリード板２２と第３のリード板２３を用いた構成は、複数のＳｉＣ製ダイオード素子を用いている実施の形態３にも対応させることができる。ここではＳｉＣ製ダイオード素子１５ａ及び１５ｂのアノード電極をＳｉ製ＩＧＢＴ素子５のエミッタ電極に直接接合している。また第２のリード板２２は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３のリード板２３は、一端がＳｉＣ製ダイオード素子１５ａ及び１５ｂのカソード電極に他端がコレクタ電極膜２に接合されている。
これにより、特に温度が上昇しやすいＳｉＣ製ダイオード素子１５ａ及び１５ｂの発熱による温度上昇を抑制することができる。ここでは実施の形態５で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
また実施の形態６で示した、Ｓｉ製ＩＧＢＴ素子５のエミッタ電極にＳｉＣ製ダイオード素子８のアノード電極を直接接合すると共に第２のリード板２２と第３のリード板２３を用いた構成は、複数のＳｉＣ製ダイオード素子を用いている実施の形態４にも対応させることができる。ここではＳｉＣ製ダイオード素子１８ａ乃至１８ｄのアノード電極をＳｉ製ＩＧＢＴ素子５のエミッタ電極に直接接合している。また第２のリード板２２は、一端がＳｉ製ＩＧＢＴ素子５のエミッタ電極に他端がエミッタ電極膜３に接合され、第３のリード板２３は、一端がＳｉＣ製ダイオード素子１８ａ乃至１８ｄのカソード電極に他端がコレクタ電極膜２に接合されている。
これにより、特に温度が上昇しやすいＳｉＣ製ダイオード素子１８ａ乃至１８ｂの発熱による温度上昇を抑制することができる。ここでは実施の形態５で示した場合よりも、半導体モジュールの温度上昇を抑制することができる。
なお全ての実施の形態において、ＳｉＣ製ダイオード素子は、ｎ型又はｐ型のいずれのＳｉＣ基板を用いて製作したものを用いてもよい。なお実施の形態５及び６の場合には、図１１に示すように、アノード電極を全面に形成することができるｐ型のＳｉＣ基板を用いて製作したＳｉＣ製ダイオード素子を用いることが望ましい。図１２は、そのようなｐ型のＳｉＣ基板を用いたＳｉＣ製ダイオード素子の一例を示したものである。図１２において、３１はｐ型のＳｉＣ基板、３２はｐ型のＳｉＣ基板３１の表面内の形成されたｎ型の拡散層、３３はｎ型の拡散層３２の表面上に形成されたカソード電極、３４はカソード電極３３の周囲のｎ型の拡散層３１を含むｐ型のＳｉＣ基板３１の表面上に形成された保護膜、３５はｐ型のＳｉＣ基板３１の裏面上に形成されたアノード電極である。
なお全ての実施の形態において、スイッチング素子としてＩＧＢＴ素子を用いたものを示したが、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）素子やバイポーラトランジスタ素子などの他のスイッチング素子を用いることもでき、この発明の範囲に含まれる。
またＳｉ製スイッチング素子は、ＳｉＣを材料としたＳｉＣ製スイッチング素子としてもこの発明の効果を得ることができる。よってＳｉＣ製スイッチング素子を用いることも、この発明の範囲に含まれる。
この発明の実施の形態１に係る半導体モジュールの側面図である。 この発明の実施の形態１に係る半導体モジュールの部分上面図である。 この発明の実施の形態１に係る半導体モジュールの部分上面図である。 この発明の実施の形態２に係る半導体モジュールの部分上面図である。 この発明の実施の形態２に係る半導体モジュールの部分上面図である。 この発明の実施の形態３に係る半導体モジュールの部分上面図である。 この発明の実施の形態３に係る半導体モジュールの部分上面図である。 この発明の実施の形態４に係る半導体モジュールの側面図である。 この発明の実施の形態１に係る半導体モジュールの他の構成例を示す部分上面図である。 この発明の実施の形態５に係る半導体モジュールの側面図である。 この発明の実施の形態６に係る半導体モジュールの側面図である。 ｐ型のＳｉＣ基板を用いたＳｉＣ製ダイオード素子の断面図である。 インバータなどの半導体モジュールに用いられるＩＧＢＴ素子とダイオード素子からなる回路構成図である。
符号の説明
１ 絶縁基板、２ コレクタ電極膜、３ エミッタ電極膜、４ 金属膜、５ Ｓｉ製ＩＧＢＴ素子、６ 絶縁板、７ カソード電極膜、８ ＳｉＣ製ダイオード素子、９ ベース基板、１０ 第１の電線、１１ 第２の電線、１２ 第３の電線

Claims (7)

  1. スイッチング素子と、
    前記スイッチング素子上の周辺部に設けられたＳｉＣ製ダイオード素子と
    を備え、
    前記スイッチング素子は方形であり、
    前記ＳｉＣ製ダイオード素子は、前記方形のスイッチング素子の角部に設けられた半導体モジュール。
  2. ＳｉＣ製ダイオード素子及び前記スイッチング素子に対する電流の入出力部であって、前記入出力部は板状のリード板である請求項１に記載の半導体モジュール。
  3. スイッチング素子はＳｉ製ＩＧＢＴ素子、ＳｉＣ製ＩＧＢＴ素子、Ｓｉ製ＭＯＳＦＥＴ素子又はＳｉＣ製ＭＯＳＦＥＴ素子のいずれか１つである請求項１又は２に記載の半導体モジュール。
  4. スイッチング素子と、
    前記スイッチング素子上の周辺部に設けられた複数のＳｉＣ製ダイオード素子と
    を備え、
    前記スイッチング素子は方形であり、
    前記複数のＳｉＣ製ダイオード素子は、前記方形のスイッチング素子の角部に設けられた半導体モジュール。
  5. 複数のＳｉＣ製ダイオード素子の数は２乃至４である請求項４に記載の半導体モジュール。
  6. 複数のＳｉＣ製ダイオード素子及び前記スイッチング素子に対する電流の入出力部であって、前記入出力部は板状のリード板である請求項４又は５に記載の半導体モジュール。
  7. スイッチング素子はＳｉ製ＩＧＢＴ素子、ＳｉＣ製ＩＧＢＴ素子、Ｓｉ製ＭＯＳＦＥＴ素子又はＳｉＣ製ＭＯＳＦＥＴ素子のいずれか１つである請求項４乃至６のいずれか１項に記載の半導体モジュール。
JP2008302225A 2008-11-27 2008-11-27 半導体モジュール Active JP4803241B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008302225A JP4803241B2 (ja) 2008-11-27 2008-11-27 半導体モジュール
US12/543,779 US8168985B2 (en) 2008-11-27 2009-08-19 Semiconductor module including a switch and non-central diode
DE102009043441.0A DE102009043441B4 (de) 2008-11-27 2009-09-29 Halbleitermodul
US13/311,762 US8421087B2 (en) 2008-11-27 2011-12-06 Semiconductor module including a switch and non-central diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008302225A JP4803241B2 (ja) 2008-11-27 2008-11-27 半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011139658A Division JP5494576B2 (ja) 2011-06-23 2011-06-23 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2010129746A JP2010129746A (ja) 2010-06-10
JP4803241B2 true JP4803241B2 (ja) 2011-10-26

Family

ID=42195411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008302225A Active JP4803241B2 (ja) 2008-11-27 2008-11-27 半導体モジュール

Country Status (3)

Country Link
US (2) US8168985B2 (ja)
JP (1) JP4803241B2 (ja)
DE (1) DE102009043441B4 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2012008026A (es) * 2010-01-18 2012-08-01 Mitsubishi Electric Corp Modulo de semiconductor de potencia, aparato convertidor de potencia y vagon de ferrocarril.
US8766275B2 (en) * 2010-01-25 2014-07-01 Sharp Kabushiki Kaisha Composite semiconductor device
JP2012234926A (ja) * 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
JP5836993B2 (ja) 2013-03-22 2015-12-24 株式会社日立製作所 インバータ装置
US9691910B2 (en) * 2013-08-19 2017-06-27 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
US20150325573A1 (en) 2014-05-08 2015-11-12 Triquint Semiconductor, Inc. Dual stack varactor
US20160133758A1 (en) * 2014-05-08 2016-05-12 Triquint Semiconductor, Inc. Dual stack varactor
US10109623B2 (en) 2014-05-08 2018-10-23 Qorvo Us, Inc. Dual-series varactor EPI
US10123443B2 (en) * 2014-12-25 2018-11-06 Fuji Electric Co., Ltd. Semiconductor device
WO2016150391A1 (zh) * 2015-03-23 2016-09-29 广东美的制冷设备有限公司 智能功率模块及其制造方法
US9525443B1 (en) * 2015-10-07 2016-12-20 Harris Corporation RF communications device with conductive trace and related switching circuits and methods
JP6364556B1 (ja) * 2017-02-20 2018-07-25 新電元工業株式会社 電子装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164800A (ja) 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
US6391682B1 (en) * 2000-06-21 2002-05-21 Siliconware Precision Industries Co., Ltd. Method of performing flip-chip underfill in a wire-bonded chip-on-chip ball-grid array integrated circuit package module
JP4146607B2 (ja) * 2000-07-28 2008-09-10 三菱電機株式会社 パワーモジュール
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP2002208673A (ja) 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
JP3850739B2 (ja) * 2002-02-21 2006-11-29 三菱電機株式会社 半導体装置
JP2004095670A (ja) * 2002-08-29 2004-03-25 Toshiba Corp 半導体装置
DE10301091B4 (de) 2003-01-14 2015-01-22 Infineon Technologies Ag Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen
JP4164409B2 (ja) 2003-06-13 2008-10-15 三菱電機株式会社 半導体パワーモジュール
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
JP2007027404A (ja) * 2005-07-15 2007-02-01 Sanyo Electric Co Ltd 半導体装置
JP2007027432A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 半導体装置
JP2007027403A (ja) 2005-07-15 2007-02-01 Sanyo Electric Co Ltd 半導体装置
JP4185157B2 (ja) * 2005-07-25 2008-11-26 松下電器産業株式会社 半導体素子及び電気機器
US7808102B2 (en) * 2006-07-28 2010-10-05 Alpha & Omega Semiconductor, Ltd. Multi-die DC-DC boost power converter with efficient packaging
JP5171199B2 (ja) * 2007-10-15 2013-03-27 ローム株式会社 パワーモジュール

Also Published As

Publication number Publication date
US20100127277A1 (en) 2010-05-27
DE102009043441A1 (de) 2010-07-15
JP2010129746A (ja) 2010-06-10
US8168985B2 (en) 2012-05-01
DE102009043441B4 (de) 2019-06-06
US20120074428A1 (en) 2012-03-29
US8421087B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
JP4803241B2 (ja) 半導体モジュール
KR101926854B1 (ko) 반도체 장치
JP6685884B2 (ja) 半導体モジュール
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2012253125A (ja) 半導体装置及び配線基板
JP2013069782A (ja) 半導体装置
JP2021141222A (ja) 半導体モジュール
JPWO2010090326A1 (ja) 半導体装置の冷却構造及びその冷却構造を備えた電力変換装置
JP2021141220A (ja) 半導体モジュール
JP2014183078A (ja) 半導体装置
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP2009124082A (ja) 電力用半導体装置
JP2013162019A (ja) 半導体モジュール
JP2013098451A (ja) 半導体装置及び配線基板
JP7379886B2 (ja) 半導体装置
JP6590952B2 (ja) 半導体装置
JP2007173703A (ja) 半導体装置
JP2007215302A (ja) インバータ装置
JP2013125889A (ja) 半導体装置
JP2021141221A (ja) 半導体モジュール
JP2021064707A (ja) 半導体モジュール
JP2009246053A (ja) フレーム板を備えたダイオード
JP2009117701A (ja) パワーモジュール
JP5494576B2 (ja) 半導体モジュール
JP2007067220A (ja) 電力用半導体素子及びそのインバータ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R151 Written notification of patent or utility model registration

Ref document number: 4803241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250