JP2014183078A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014183078A
JP2014183078A JP2013054911A JP2013054911A JP2014183078A JP 2014183078 A JP2014183078 A JP 2014183078A JP 2013054911 A JP2013054911 A JP 2013054911A JP 2013054911 A JP2013054911 A JP 2013054911A JP 2014183078 A JP2014183078 A JP 2014183078A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
heat sink
vertical transistor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013054911A
Other languages
English (en)
Inventor
Seiichiro Inokuchi
誠一郎 猪ノ口
Hassan Hussein Khalid
ハッサン フッセイン ハリッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013054911A priority Critical patent/JP2014183078A/ja
Publication of JP2014183078A publication Critical patent/JP2014183078A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本発明は、これらの問題を解決するためになされたものであり、インバータの小型化が可能な半導体装置を提供することを目的とする。
【解決手段】本発明による半導体装置は、Ｕ電極９ａ、Ｎ電極１７、Ｐ電極８、制御端子２１、および制御端子２０におけるそれぞれの一端が露出するように封止する樹脂２２とを備え、Ｕ電極９ａ，Ｎ電極１７、およびＰ電極８における樹脂２２から露出した一端は同一方向に引き出され、制御端子２１および制御端子２０における樹脂２２から露出した一端は、Ｕ電極９ａ、Ｎ電極１７、およびＰ電極８における樹脂２２から露出した一端とは反対方向であって、かつ同一方向に引き出されることを特徴とする。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、モータを制御する電力変換用半導体装置に関する。
近年、モータ制御用のインバータに用いられる半導体装置（電力用半導体装置）は、小型化が進んでいる。
従来では、スイッチング素子が２段に重ねて構成された半導体装置が開示されている（例えば、特許文献１参照）。なお、特許文献１では、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられている。
特許第４２３９５８０号公報
特許文献１では、インダクタンスの低減に主眼を置いて構成されており、半導体装置の各面から制御端子および主端子（電極端子）が混在して引き出されているため種々の問題があった。
具体的には、（１）半導体装置を制御する制御基板は高圧側の主端子を避けて配置する必要があるため設計に余裕度がない。（２）制御端子が半導体装置の対向する面からそれぞれ引き出されているため、各制御端子に接続する制御基板をそれぞれ配置する必要がある。（３）上記（１），（２）の理由から、半導体装置を実装するインバータ（あるいは、当該インバータを備えるインバータユニット）が大型化する。
このように、インバータの小型化が要求されているものの、その実現は困難であった。
本発明は、これらの問題を解決するためになされたものであり、インバータの小型化が可能な半導体装置を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置は、第１の電極の第１の主面上に配置された第１のダイオードおよび第１の縦型トランジスタと、第１のダイオードおよび第１の縦型トランジスタを第１の電極とで挟持するように設けられた第１のヒートシンクと、第１のヒートシンクの挟持側の面上に設けられた第２の電極と、第１の電極の第１の主面とは反対側の第２の主面上であって、第１の電極を挟んで第１のダイオードに対向して配置された第２のダイオード、および第１の電極を挟んで第１の縦型トランジスタに対向して配置された第２の縦型トランジスタと、第２のダイオードおよび第２の縦型トランジスタを第１の電極とで挟持するように設けられた第２のヒートシンクと、第２のヒートシンクの挟持側の面上に設けられた第３の電極と、第１の縦型トランジスタと第１のワイヤを介して接続された第１の制御端子と、第２の縦型トランジスタと第２のワイヤを介して接続された第２の制御端子と、第１の電極、第２の電極、第３の電極、第１の制御端子、および第２の制御端子におけるそれぞれの一端が露出するように封止する封止樹脂とを備え、第１の電極、第２の電極、および第３の電極における封止樹脂から露出した一端は同一方向に引き出され、第１の制御端子および第２の制御端子における封止樹脂から露出した一端は、第１の電極、第２の電極、および第３の電極における封止樹脂から露出した一端とは反対方向であって、かつ同一方向に引き出されることを特徴とする。
本発明によると、第１の電極の第１の主面上に配置された第１のダイオードおよび第１の縦型トランジスタと、第１のダイオードおよび第１の縦型トランジスタを第１の電極とで挟持するように設けられた第１のヒートシンクと、第１のヒートシンクの挟持側の面上に設けられた第２の電極と、第１の電極の第１の主面とは反対側の第２の主面上であって、第１の電極を挟んで第１のダイオードに対向して配置された第２のダイオード、および第１の電極を挟んで第１の縦型トランジスタに対向して配置された第２の縦型トランジスタと、第２のダイオードおよび第２の縦型トランジスタを第１の電極とで挟持するように設けられた第２のヒートシンクと、第２のヒートシンクの挟持側の面上に設けられた第３の電極と、第１の縦型トランジスタと第１のワイヤを介して接続された第１の制御端子と、第２の縦型トランジスタと第２のワイヤを介して接続された第２の制御端子と、第１の電極、第２の電極、第３の電極、第１の制御端子、および第２の制御端子におけるそれぞれの一端が露出するように封止する封止樹脂とを備え、第１の電極、第２の電極、および第３の電極における封止樹脂から露出した一端は同一方向に引き出され、第１の制御端子および第２の制御端子における封止樹脂から露出した一端は、第１の電極、第２の電極、および第３の電極における封止樹脂から露出した一端とは反対方向であって、かつ同一方向に引き出されるため、インバータの小型化が可能となる。
本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。 図１に示す半導体装置の上面図である。 図１に示す半導体装置を実装するインバータの構成の一例を示す図である。 本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態３による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態４による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態５による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態６による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態６による半導体装置の構成の他の一例を示す図である。 本発明の実施の形態７による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態８による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態９による半導体装置の構成の一例を示す断面図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。
図１に示すように、半導体装置は、Ｕ電極９ａ（第１の電極）上（第１の主面上）に配置されたダイオード１１（第１のダイオード）およびＩＧＢＴ１０（第１の縦型トランジスタ）と、ダイオード１１およびＩＧＢＴ１０をＵ電極９ａとで挟持するように設けられたヒートシンク１６（第１のヒートシンク）と、ヒートシンク１６のＵ電極９ａ側（挟持側）の面上に設けられたＮ電極１７（第２の電極）とを備えている。
また、Ｕ電極９ａのヒートシンク１６とは反対側の面上（第１の主面とは反対側の第２の主面上）であって、Ｕ電極９ａを挟んでダイオード１１に対向して配置されたダイオード２（第２のダイオード）、およびＵ電極９ａを挟んでＩＧＢＴ１０に対向して配置されたＩＧＢＴ１（第２の縦型トランジスタ）と、ダイオード２およびＩＧＢＴ１をＵ電極９ａとで挟持するように設けられたヒートシンク７（第２のヒートシンク）と、ヒートシンク７のＵ電極９ａ側（挟持側）の面上に設けられたＰ電極８（第３の電極）とを備えている。
また、ＩＧＢＴ１０とワイヤ１９（第１のワイヤ）を介して接続された制御端子２１（第１の制御端子）と、ＩＧＢＴ１とワイヤ１８（第２のワイヤ）を介して接続された制御端子２０（第２の制御端子）と、Ｕ電極９ａ、Ｎ電極１７、Ｐ電極８、制御端子２０、および制御端子２１におけるそれぞれの一端が露出するように封止する樹脂２２（封止樹脂）とを備えている。
また、Ｕ電極９ａ、Ｎ電極１７、およびＰ電極８における樹脂２２から露出した一端は同一方向に引き出され、制御端子２１および制御端子２０における樹脂２２から露出した一端は、Ｕ電極９ａ、Ｎ電極１７、およびＰ電極８における樹脂２２から露出した一端とは反対方向であって、かつ同一方向に引き出されている。
なお、ＩＧＢＴ１、ダイオード２、ＩＧＢＴ１０、およびダイオード１１と、Ｐ電極８、Ｕ電極９ａ、およびＮ電極１７とを接続する材料は、はんだ３〜６，１２〜１５に限らず、電気伝導性あるいは熱伝導性の良い材料であればよい。
図２は、図１に示す半導体装置の上面図である。図２（ａ）は、図１に示す半導体装置のうちヒートシンク１６およびＮ電極１７の上面図を示している。図２（ｂ）は、図１に示す半導体装置のうちヒートシンク１６およびＮ電極１７以外の各構成要素の上面図を示している。なお、図２において、樹脂２２は図示を省略している。
図２に示すように、本実施の形態による半導体装置はインバータに用いられており、交流の出力端子としてＵ電極９ａ、Ｖ電極９ｂ、Ｗ電極９ｃが備えられている。また、それぞれの電極に対して、図１に示すようなＩＧＢＴ１，１０およびダイオード２，１１が備えられている。なお、図１ではＵ電極９ａの断面図を示しているが、実際には図中の奥方向にＶ電極９ｂおよびＷ電極９ｃも備えられている。
なお、本実施の形態では、６ｉｎ１構成の半導体装置を一例として示しているが、１ｉｎ１構成あるいは２ｉｎ１構成の半導体装置であってもよく、ＩＧＢＴおよびダイオードの数を制限するものではない。また、図２に示すＵ電極９ａ、Ｖ電極９ｂ、Ｗ電極９ｃを１構成とすれば、半導体装置全体としては２ｉｎ１構成となる。
図３は、図１に示す半導体装置を実装するインバータの構成の一例を示す図である。
図３（ａ）は、インバータの断面図を示しており、ヒートシンク７の外側面上には絶縁膜２３と冷却フィン２５とが重ねて設置されている。また、ヒートシンク１６の外側面上には絶縁膜２４と冷却フィン２６とが重ねて設置されている。なお、図３（ａ）では、図３（ｃ）に示す制御基板２７の図示を省略している。また、冷却フィン２５，２６は、水冷式（冷却フィン２５，２６の中を水等の冷媒が流れる方式）であるものとする。
図３（ｂ）は、インバータの電極側から見た斜視図を示しており、Ｕ電極９ａ、Ｖ電極９ｂ、Ｗ電極９ｃ、Ｐ電極８、Ｎ電極１７が、それぞれ半導体装置（樹脂２２）から引き出されている。なお、図３（ｂ）では、絶縁膜２３，２４の図示を省略している。
図３（ｃ）は、インバータの制御端子側から見た斜視図を示しており、制御端子２０，２１に制御基板２７が接続されている。なお、図３（ｃ）では、絶縁膜２３，２４の図示を省略している。
図３（ａ）〜（ｃ）に示すように、冷却フィン２５，２６を備えることによって、半導体装置にて生じた熱を効率良く放熱することができる。また、半導体装置から全ての制御端子２０，２１を同一方向（各電極と対向する方向）に引き出しているため、制御基板２７の配置が容易となる。従って、インバータを容易に構成することができる。
なお、ヒートシンク７，１６と絶縁膜２３，２４との間、あるいは絶縁膜２３，２４と冷却フィン２５，２６との間において、熱伝導率を上げるために、グリス等の熱伝導性の良い緩衝材を設けてもよい。
また、冷却フィン２５，２６は、水冷式に限らず、放熱を目的とした構成であれば他の部材等を用いてもよい。
以上のことから、本実施の形態１によれば、制御端子２１および制御端子２０における樹脂２２から露出した一端は、Ｕ電極９ａ（Ｖ電極９ｂおよびＷ電極９ｃも含む）、Ｎ電極１７、およびＰ電極８における樹脂２２から露出した一端とは反対方向であって、かつ同一方向に引き出されているため、制御基板の配置が容易となり、インバータ（あるいは、インバータユニット）の小型化が可能となる。また、半導体素子（ＩＧＢＴ１、ダイオード２、ＩＧＢＴ１０、ダイオード１１）を２段に重ねた構成（立体的な構成）としているため、半導体素子を平面に配置する構成（平面的な構成）と比較して、配線長が短くなり、Ｐ電極８とＮ電極１７とが平行に配置されるため、半導体装置全体の自己インダクタンスを低減することができる。その結果、ＩＧＢＴ１，１０に加わるスイッチングＯＦＦ時のサージ電圧や、ダイオード２，１１に加わるリカバリーサージ電圧が低減される。
＜実施の形態２＞
図４は、本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。
図４に示すように、本実施の形態２では、ヒートシンク１６（第１のヒートシンク）とＮ電極１７（第２の電極）とが一体して形成され、ヒートシンク７（第２のヒートシンク）とＰ電極８（第３の電極）とが一体して形成されることを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
以上のことから、本実施の形態２によれば、実施の形態１による効果に加えて、電極とヒートシンクとが一体して形成されているため、組立性（組み立てやすさ）を向上させることができる。
＜実施の形態３＞
図５は、本発明の実施の形態３による半導体装置の構成の一例を示す断面図である。
図５に示すように、本実施の形態３では、制御端子３０，３１（第２の制御端子、第１の制御端子）をＩＧＢＴ１，１０（第２の縦型トランジスタ、第１の縦型トランジスタ）に直接的に接続することを特徴としている。すなわち、図１に示すような、ワイヤ１８，１９を介さずに制御端子３０，３１とＩＧＢＴ１，１０とを直接的に接続している。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
なお、制御端子３０，３１とＩＧＢＴ１，１０との接続は、超音波接合、はんだ接合、あるいはシンタリング等、制御端子３０，３１とＩＧＢＴ１，１０とを直接的に接続することができれば、いかなる接続方法であってもよい。
以上のことから、本実施の形態３によれば、実施の形態１による効果に加えて、制御端子３０，３１とＩＧＢＴ１，１０とを直接的に接続しているため、組立性を向上させることができる。
＜実施の形態４＞
図６は、本発明の実施の形態４による半導体装置の構成の一例を示す断面図である。
図６に示すように、本実施の形態４では、ヒートシンク３２（第１のヒートシンク）におけるダイオード１１およびＩＧＢＴ１０と接する箇所と、Ｕ電極９ａのヒートシンク７側の面（第２の主面）におけるダイオード２およびＩＧＢＴ１と接する箇所とに凸部を形成することを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
なお、図６では、ヒートシンク３２およびＵ電極９ａの両方に凸部を形成しているが、ヒートシンク３２およびＵ電極９ａの少なくとも一方に凸部を形成してもよい。
また、Ｕ電極９ａに限らず、Ｖ電極９ｂおよびＷ電極９ｃにも同様の凸部を形成してもよい。
以上のことから、本実施の形態４によれば、ヒートシンク３２およびＵ電極９ａの少なくとも一方に凸部を形成しているため、実施の形態１による効果に加えて、組立性を向上させることができる。
＜実施の形態５＞
図７は、本発明の実施の形態５による半導体装置の構成の一例を示す断面図である。
図７に示すように、本実施の形態５では、Ｕ電極９ａ（第１の電極）は、ダイオード１１（第１のダイオード）、ＩＧＢＴ１０（第１の縦型トランジスタ）、ダイオード２（第２のダイオード）、およびＩＧＢＴ１（第２の縦型トランジスタ）を冷却する冷却流路３５（冷媒の流路）を含む冷却部を備えることを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
なお、図７では、冷却流路３５を一例として示しているが、Ｕ電極９ａをヒートパイプ構造（冷却部）としてもよい。
また、Ｕ電極９ａに限らず、Ｖ電極９ｂおよびＷ電極９ｃにも同様の冷却部を備えてもよい。
以上のことから、本実施の形態５によれば、Ｕ電極９ａ（第１の電極）は、ダイオード１１（第１のダイオード）、ＩＧＢＴ１０（第１の縦型トランジスタ）、ダイオード２（第２のダイオード）、およびＩＧＢＴ１（第２の縦型トランジスタ）を冷却する冷却部を備えているため、実施の形態１による効果に加えて、半導体装置にて生じた熱を実施の形態１よりも効率良く放熱することができる。
＜実施の形態６＞
図８は、本発明の実施の形態６による半導体装置の構成の一例を示す断面図である。
図８に示すように、本実施の形態６では、Ｕ電極９ａ（第１の電極）、Ｎ電極１７（第２の電極）、およびＰ電極８（第３の電極）において、外部のバスバー（配線）との接続部３６ａ，３７ａ，３８ａを備えることを特徴としている。また、Ｐ電極８およびＮ電極１７は、ヒートシンクと一体に形成されている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
図８に示すような構成とすることによって、Ｐ電極８、Ｕ電極９ａ、およびＮ電極１７を、図１に示すように半導体装置から引き出して形成する必要がない。
図９は、本実施の形態６による半導体装置の構成の他の一例を示す図である。
図９（ａ）は、接続部３６ｂの断面図を示している。接続部３６ｂは、Ｎ電極１７と一体に形成され、かつ一部が樹脂２２から露出している。
図９（ｂ）は、接続部３７ｂの断面図を示している。接続部３７ｂは、Ｐ電極８と一体に形成され、かつ一部が樹脂２２から露出している。
図９（ｃ）は、接続部３８ｂの断面図を示している。接続部３８ｂは、Ｕ電極９ａと一体に形成され、かつ一部が樹脂２２から露出している。なお、ここではＵ電極９ａを一例として図示しているが、Ｖ電極９ｂおよびＷ電極９ｃについても同様である。
図９（ｄ）は、インバータの電極側から見た斜視図を示しており、図３（ｂ）と比較して、各電極が引き出されていないことが分かる。
以上のことから、本実施の形態６によれば、Ｕ電極９ａ（第１の電極）、Ｎ電極１７（第２の電極）、およびＰ電極８（第３の電極）において、外部のバスバー（配線）との接続部３６ａ，３７ａ，３８ａを備えているため、実施の形態１による効果に加えて、実施の形態１よりもインバータをより小型化することができる。
なお、図８，９では、Ｕ電極９ａ、Ｎ電極１７、およびＰ電極８に接続部３６ａ，３７ａ，３８ａを備えているが、Ｕ電極９ａ、Ｎ電極１７、およびＰ電極８の少なくとも１つ以上において接続部を備えるようにすればよい。
また、図９（ｄ）に示す３つの接続部３８ｂは、図３（ｂ）のＵ電極９ａ、Ｖ電極９ｂ、およびＷ電極９ｃのそれぞれに対応させてもよい。
＜実施の形態７＞
図１０は、本発明の実施の形態７による半導体装置の構成の一例を示す断面図である。
図１０に示すように、本実施の形態７では、ヒートシンク１６（第１のヒートシンク）のＵ電極９ａ側（挟持側）とは反対側の面上において、絶縁層４０（第１の絶縁層）とフィン４２（第１の冷却フィン）とを順に重ねて配置し、ヒートシンク７（第２のヒートシンク）のＵ電極９ａ側（挟持側）とは反対側の面上において、絶縁層３９（第２の絶縁層）とフィン４１（第２の冷却フィン）とを順に重ねて配置することを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
以上のことから、本実施の形態７によれば、ヒートシンク１６のＵ電極９ａ側とは反対側の面上において、絶縁層４０とフィン４２とを順に重ねて配置し、ヒートシンク７のＵ電極９ａ側とは反対側の面上において、絶縁層３９とフィン４１とを順に重ねて配置しているため、実施の形態１による効果に加えて、半導体装置にて生じた熱を実施の形態１よりも効率良く放熱することができる。
なお、ヒートシンク７、絶縁層３９、およびフィン４１は一体に形成してもよい。また、ヒートシンク１６、絶縁層４０、およびフィン４２は一体に形成してもよい。
＜実施の形態８＞
図１１は、本実施の形態８による半導体装置の構成の一例を示す断面図である。
図１１に示すように、本実施の形態８では、樹脂４３（封止樹脂）は、フィン４２（第１の冷却フィン）およびフィン４１（第２の冷却フィン）の一部が露出するように封止することを特徴としている。その他の構成は、実施の形態７と同様であるため、ここでは説明を省略する。
以上のことから、本実施の形態８によれば、樹脂４３は、フィン４２およびフィン４１の一部が露出するように封止しているため、実施の形態７による効果に加えて、半導体装置の信頼性を向上させることができる。
なお、図１１では、樹脂４３は、フィン４２およびフィン４１の一部が露出するように封止しているが、フィン４２およびフィン４１の少なくとも一部が露出するように封止するようにしてもよい。
＜実施の形態９＞
図１２は、本実施の形態９による半導体装置の構成の一例を示す断面図である。
図１２に示すように、本実施の形態９では、ヒートシンク１６（第１のヒートシンク）のＵ電極９ａ側（挟持側）とは反対側の面上において、絶縁層４５（第３の絶縁層）と銅箔４７（第１の金属膜）とを順に重ねて配置し、ヒートシンク７（第２のヒートシンク）のＵ電極９ａ側（挟持側）とは反対側の面上において、絶縁層４４（第４の絶縁層）と銅箔４６（第２の金属膜）とを順に重ねて配置することを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
以上のことから、本実施の形態９によれば、ヒートシンク１６のＵ電極９ａ側とは反対側の面上において、絶縁層４５と銅箔４７とを順に重ねて配置し、ヒートシンク７のＵ電極９ａ側とは反対側の面上において、絶縁層４４と銅箔４６とを順に重ねて配置しているため、実施の形態１による効果に加えて、半導体装置の絶縁性を保ったまま取り扱い（インバータあるいはインバータユニットを構成する際の取り扱い）を容易にすることができる。
なお、本発明の実施の形態では、スイッチング素子としてＩＧＢＴを一例に説明したが、縦型ＭＯＳＦＥＴなど、他の縦型トランジスタでも適用することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ ＩＧＢＴ、２ ダイオード、３〜６ はんだ、７ ヒートシンク、８ Ｐ電極、９ａ Ｕ電極、９ｂ Ｖ電極、９ｃ Ｗ電極、１０ ＩＧＢＴ、１１ ダイオード、１２〜１５ はんだ、１６ ヒートシンク、１７ Ｎ電極、１８，１９ ワイヤ、２０，２１ 制御端子、２２ 樹脂、２３，２４ 絶縁膜、２５，２６ 冷却フィン、２７ 制御基板、２８ Ｐ電極、２９ Ｎ電極、３０，３１ 制御端子、３２ ヒートシンク、３３，３４ Ｕ電極、３５ 冷却流路、３６ａ，３６ｂ 接続部、３７ａ，３７ｂ 接続部、３８ａ，３８ｂ 接続部、３９，４０ 絶縁層、４１，４２ フィン、４３ 樹脂、４４，４５ 絶縁層、４６，４７ 銅箔。

Claims (10)

  1. 第１の電極の第１の主面上に配置された第１のダイオードおよび第１の縦型トランジスタと、
    前記第１のダイオードおよび前記第１の縦型トランジスタを前記第１の電極とで挟持するように設けられた第１のヒートシンクと、
    前記第１のヒートシンクの前記挟持側の面上に設けられた第２の電極と、
    前記第１の電極の前記第１の主面とは反対側の第２の主面上であって、前記第１の電極を挟んで前記第１のダイオードに対向して配置された第２のダイオード、および前記第１の電極を挟んで前記第１の縦型トランジスタに対向して配置された第２の縦型トランジスタと、
    前記第２のダイオードおよび前記第２の縦型トランジスタを前記第１の電極とで挟持するように設けられた第２のヒートシンクと、
    前記第２のヒートシンクの前記挟持側の面上に設けられた第３の電極と、
    前記第１の縦型トランジスタと第１のワイヤを介して接続された第１の制御端子と、
    前記第２の縦型トランジスタと第２のワイヤを介して接続された第２の制御端子と、
    前記第１の電極、前記第２の電極、前記第３の電極、前記第１の制御端子、および前記第２の制御端子におけるそれぞれの一端が露出するように封止する封止樹脂と、
    を備え、
    前記第１の電極、前記第２の電極、および前記第３の電極における前記封止樹脂から露出した一端は同一方向に引き出され、
    前記第１の制御端子および前記第２の制御端子における前記封止樹脂から露出した一端は、前記第１の電極、前記第２の電極、および前記第３の電極における前記封止樹脂から露出した一端とは反対方向であって、かつ同一方向に引き出されることを特徴とする、半導体装置。
  2. 前記第１のヒートシンクと前記第２の電極とは一体して形成され、
    前記第２のヒートシンクと前記第３の電極とは一体して形成されることを特徴とする、請求項１に記載の半導体装置。
  3. 前記第１の縦型トランジスタと前記第１の制御端子とは直接的に接続され、
    前記第２の縦型トランジスタと前記第２の制御端子とは直接的に接続されることを特徴とする、請求項１または２に記載の半導体装置。
  4. 前記第１のヒートシンクにおける前記第１のダイオードおよび前記第１の縦型トランジスタと接する箇所と、前記第１の電極の前記第２の主面における前記第２のダイオードおよび前記第２の縦型トランジスタと接する箇所との少なくとも一方に凸部を形成することを特徴とする、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記第１の電極は、前記第１のダイオード、前記第１の縦型トランジスタ、前記第２のダイオード、および前記第２の縦型トランジスタを冷却する冷却部を含むことを特徴とする、請求項１ないし４のいずれかに記載の半導体装置。
  6. 前記冷却部は、冷媒の流路またはヒートパイプを含むことを特徴とする、請求項５に記載の半導体装置。
  7. 前記第１の電極、前記第２の電極、および前記第３の電極の少なくとも１つ以上において、外部の配線との接続部をさらに備えることを特徴とする、請求項１〜５のいずれかに記載の半導体装置。
  8. 前記第１のヒートシンクの前記挟持側とは反対側の面上において、第１の絶縁層と第１の冷却フィンとを順に重ねて配置し、
    前記第２のヒートシンクの前記挟持側とは反対側の面上において、第２の絶縁層と第２の冷却フィンとを順に重ねて配置することを特徴とする、請求項１ないし７のいずれかに記載の半導体装置。
  9. 前記封止樹脂は、前記第１の冷却フィンおよび前記第２の冷却フィンの少なくとも一部が露出するように封止することを特徴とする、請求項８に記載の半導体装置。
  10. 前記第１のヒートシンクの前記挟持側とは反対側の面上において、第３の絶縁層と第１の金属膜とを順に重ねて配置し、
    前記第２のヒートシンクの前記挟持側とは反対側の面上において、第４の絶縁層と第２の金属膜とを順に重ねて配置することを特徴とする、請求項１ないし７のいずれかに記載の半導体装置。
JP2013054911A 2013-03-18 2013-03-18 半導体装置 Pending JP2014183078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013054911A JP2014183078A (ja) 2013-03-18 2013-03-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013054911A JP2014183078A (ja) 2013-03-18 2013-03-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2014183078A true JP2014183078A (ja) 2014-09-29

Family

ID=51701540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013054911A Pending JP2014183078A (ja) 2013-03-18 2013-03-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2014183078A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153932A (ja) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 半導体モジュール
JP2016134408A (ja) * 2015-01-16 2016-07-25 矢崎総業株式会社 半導体遮断器
WO2016125673A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 半導体モジュールおよびパワーコントロールユニット
JP2017143207A (ja) * 2016-02-12 2017-08-17 株式会社豊田自動織機 半導体モジュール
WO2018087800A1 (ja) * 2016-11-08 2018-05-17 三菱電機株式会社 半導体モジュールおよび半導体装置
JP2019033226A (ja) * 2017-08-09 2019-02-28 三菱電機株式会社 半導体装置
CN110364520A (zh) * 2018-04-11 2019-10-22 丰田自动车株式会社 半导体装置
JP2020188169A (ja) * 2019-05-15 2020-11-19 株式会社デンソー 半導体装置
US11107761B2 (en) 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
CN116134618A (zh) * 2020-07-29 2023-05-16 三菱电机株式会社 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049542A (ja) * 2004-08-04 2006-02-16 Toyota Motor Corp パワーモジュール
JP2006134990A (ja) * 2004-11-04 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
WO2011122279A1 (ja) * 2010-03-29 2011-10-06 本田技研工業株式会社 モータ駆動回路モジュール
JP2012084708A (ja) * 2010-10-13 2012-04-26 Mitsubishi Electric Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049542A (ja) * 2004-08-04 2006-02-16 Toyota Motor Corp パワーモジュール
JP2006134990A (ja) * 2004-11-04 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
WO2011122279A1 (ja) * 2010-03-29 2011-10-06 本田技研工業株式会社 モータ駆動回路モジュール
JP2012084708A (ja) * 2010-10-13 2012-04-26 Mitsubishi Electric Corp 半導体装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153932A (ja) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 半導体モジュール
JP2016134408A (ja) * 2015-01-16 2016-07-25 矢崎総業株式会社 半導体遮断器
WO2016125673A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 半導体モジュールおよびパワーコントロールユニット
JPWO2016125673A1 (ja) * 2015-02-02 2017-11-09 株式会社村田製作所 半導体モジュールおよびパワーコントロールユニット
JP2017143207A (ja) * 2016-02-12 2017-08-17 株式会社豊田自動織機 半導体モジュール
WO2017138414A1 (ja) * 2016-02-12 2017-08-17 株式会社 豊田自動織機 半導体モジュール及びインバータ装置
US11152287B2 (en) 2016-11-08 2021-10-19 Mitsubishi Electric Corporation Semiconductor module and semiconductor device
WO2018087800A1 (ja) * 2016-11-08 2018-05-17 三菱電機株式会社 半導体モジュールおよび半導体装置
JPWO2018087800A1 (ja) * 2016-11-08 2019-01-24 三菱電機株式会社 半導体モジュールおよび半導体装置
CN109906508A (zh) * 2016-11-08 2019-06-18 三菱电机株式会社 半导体模块及半导体装置
US11854950B2 (en) 2016-11-08 2023-12-26 Mitsubishi Electric Corporation Semiconductor module and semiconductor device
JP2019033226A (ja) * 2017-08-09 2019-02-28 三菱電機株式会社 半導体装置
US11107761B2 (en) 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
US10943877B2 (en) 2018-04-11 2021-03-09 Denso Corporation Semiconductor device
CN110364520A (zh) * 2018-04-11 2019-10-22 丰田自动车株式会社 半导体装置
CN110364520B (zh) * 2018-04-11 2024-01-05 株式会社电装 半导体装置
JP2020188169A (ja) * 2019-05-15 2020-11-19 株式会社デンソー 半導体装置
JP7180533B2 (ja) 2019-05-15 2022-11-30 株式会社デンソー 半導体装置
CN116134618A (zh) * 2020-07-29 2023-05-16 三菱电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP2014183078A (ja) 半導体装置
US9871463B2 (en) Power module
JP5269259B2 (ja) 電力変換装置
KR102154874B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP5432085B2 (ja) 電力半導体装置
CN108735692B (zh) 半导体装置
JP4803241B2 (ja) 半導体モジュール
JP2009177038A (ja) パワー半導体モジュール
JP2012175070A (ja) 半導体パッケージ
JP2008042074A (ja) 半導体装置及び電力変換装置
JP6838243B2 (ja) 電力変換装置
JP5895220B2 (ja) 半導体装置の製造方法
US20170154834A1 (en) Semiconductor module that have multiple paths for heat dissipation
JP4531087B2 (ja) 電力用半導体装置
JP6003624B2 (ja) 半導体モジュール
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
JP5182274B2 (ja) パワー半導体装置
JP5786972B2 (ja) 半導体装置
CN116072624A (zh) 半导体装置
JP7142784B2 (ja) 電気回路装置
US8921989B2 (en) Power electronics modules with solder layers having reduced thermal stress
JP6123722B2 (ja) 半導体装置
JPWO2017130370A1 (ja) 半導体装置
JP2004221381A (ja) 半導体装置
JP2009117701A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160906