JP7180533B2 - 半導体装置 - Google Patents

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１に、半導体装置が開示されている。この半導体装置は、積層配置された上側導電板、中間導電板及び下側導電板と、上側導電板と中間導電板との間に位置する第１半導体素子と、中間導電板と下側導電板との間に位置する第２半導体素子と、第１半導体素子及び第２半導体素子を封止するとともに、上側導電板、中間導電板及び下側導電板を一体に保持する封止体とを備える。

特開２０１６－３６０４７号公報

上記した半導体装置では、第１半導体素子及び第２半導体素子のそれぞれが、通電によって発熱する。第１半導体素子及び第２半導体素子が発熱すると、それらに隣接する三つの導電板の温度も上昇して、各々の導電板には熱膨張が生じる。特に、第１半導体素子と第２半導体素子との間に位置する中間導電板は、上側導電板及び下側導電板よりも高温となりやすく、比較的に大きく熱膨張する傾向がある。このような不均一な熱膨張は、半導体装置内に生じる歪を局所的に増大させることがあり、例えば半導体装置の耐久性を低下させるおそれがある。

本明細書は、三以上の導電板が積層された半導体装置において、中間導電板の熱膨張に起因する局所的な歪を低減し得る技術を提供する。

本明細書が開示する半導体装置は、積層配置された上側導電板、中間導電板及び下側導電板と、上側導電板と中間導電板との間に位置しており、上側導電板と中間導電板とのそれぞれに電気的に接続された第１半導体素子と、中間導電板と下側導電板との間に位置しており、中間導電板と下側導電板とのそれぞれに電気的に接続された第２半導体素子と、第１半導体素子及び第２半導体素子を封止するとともに、上側導電板、中間導電板及び下側導電板を一体に保持する封止体とを備える。この半導体装置では、中間導電板の厚みが、上側導電板の厚み及び下側導電板の厚みよりも小さい。

上記した半導体装置では、中間導電板の厚みが比較的に小さいので、中間導電板の熱膨張力が比較的に小さくなる。ここでいう熱膨張力とは、中間導電板が熱膨張するときに、中間導電板から他の部材に作用する力を意味する。仮に中間導電板の熱膨張力が大きいと、中間導電板は、隣接する他の部材を変形させながら、比較的に大きく熱膨張することがきる。この場合、半導体装置内には、中間導電板の熱膨張に起因して、局所的に大きな歪が生じてしまう。これに対して、中間導電板の熱膨張力が小さければ、中間導電板の熱膨張は、隣接する他の部材によって抑制される。従って、中間導電板が比較的に高温となった場合でも、中間導電板の熱膨張が抑制されることによって、上述した局所的な歪は低減される。

実施例の半導体装置１０の外観を示す。 図１中のＩＩ－ＩＩ線における断面図を示す。 図１中のＩＩＩ－ＩＩＩ線における断面図を示す。 実施例の半導体装置１０の回路構造を示す。 実施例の半導体装置１０の特性をコンピュータシミュレーションで計算した結果を示す。 一変形例の半導体装置１０Ａの構成を模式的に示す断面図であって、図２に示す断面図に対応する。 一変形例の半導体装置１０Ｂの構成を模式的に示す断面図であって、図２に示す断面図に対応する。 一変形例の半導体装置１０Ｃの構成を模式的に示す断面図であって、図２に示す断面図に対応する。

本技術の一実施形態において、第１半導体素子と第２半導体素子の各々は、第１主電極と、第１主電極よりも面積の大きい第２主電極とを有してもよい。第１半導体素子は、第１主電極において上側導電板に接続されているとともに、第２主電極において中間導電板に接続されていてもよい。そして、第２半導体素子は、第１主電極において中間導電板に接続されているとともに、第２主電極において下側導電板に接続されていてもよい。この場合、上側導電板の厚みは、下側導電板の厚みよりも大きくてもよい。

第２主電極の面積が、第１主電極の面積よりも大きい場合、各々の半導体素子では、第１主電極よりも第２主電極を介して、より多く熱が放出される。言い換えると、第１主電極における放熱性は、第２主電極における放熱性よりも劣る。この不均等な放熱性を改善するためには、第１主電極に接続された上側導電板の厚みを、第２主電極に接続された下側導電板の厚みよりも大きくすることが有効である。このような構成によると、上側導電板が比較的に大きな熱容量を有することで、第１主電極からの放熱が促進されることになり、第１主電極における放熱性が改善される。

本技術の一実施形態において、中間導電板の厚みは０．５±０．１ｍｍであり、上側導電板の厚みは２．０±０．１ｍｍであり、下側導電板の厚みは１．５±０．１ｍｍであってもよい。本発明者らのコンピュータシミュレーションを用いた検証によると、三つの導電板がこれらの数値条件を満たすときに、半導体装置内に生じる局所的な歪が顕著に低減されることが確認された。

本技術の一実施形態において、中間導電板の面積は、上側導電板の面積及び下側導電板の面積よりも小さくてもよい。第１半導体素子及び第２半導体素子の熱は、上側導電板及び下側導電板を介して外部へ放出される。これに対して、第１半導体素子と第２半導体素子との間に位置する中間導電板には、第１半導体素子及び第２半導体素子の熱が蓄積されやすい。そのことから、上側導電板の面積及び下側導電板の面積を大きくし、中間導電板の面積を小さくすることで、第１半導体素子及び第２半導体素子の温度上昇を効果的に抑制することができる。

あるいは、本技術の他の一側面によると、中間導電板の面積は、上側導電板の面積と下側導電板の面積との少なくとも一方よりも大きくてもよい。このような構成によると、上側導電板と下側導電板の間に位置する中間導電板が、上側導電板と下側導電板との間から部分的に突出する。従って、例えば半導体装置を製造するときに、中間導電板を上側導電板及び／又は下側導電板と共に、共通の治具によって支持しやすい。

ここで、本明細書における導電板の面積（即ち、上側導電板、中間導電板、下側導電板の各面積）とは、当該導電板の垂直視における面積を意味する。言い換えると、導電板の面積とは、当該導電板をそれに平行な平面へ投影したときの投影面積を意味する。

図１－図４を参照して、実施例の半導体装置１０を説明する。本実施例の半導体装置１０は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の一部を構成することができる。なお、本明細書における電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。

半導体装置１０は、複数の半導体素子１２、１４と、複数の導電板１６、１８、２０と、封止体３０とを備える。封止体３０は、複数の半導体素子１２、１４を封止するとともに、複数の導電板１６、１８、２０を一体に保持している。封止体３０は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体３０は、例えばエポキシ樹脂といった、封止用の樹脂材料で構成されている。

封止体３０は、概して板形状を有しており、上面３０ａ、下面３０ｂ、第１端面３０ｃ、第２端面３０ｄ、第１側面３０ｅ及び第２側面３０ｆを有する。上面３０ａと下面３０ｂは、互いに反対側に位置しており、第１端面３０ｃ、第２端面３０ｄ、第１側面３０ｅ及び第２側面３０ｆの各々は、上面３０ａと下面３０ｂとの間に広がっている。そして、第１端面３０ｃと第２端面３０ｄとが互いに反対側に位置し、第１側面３０ｅと第２側面３０ｆとが互いに反対側に位置する。

複数の半導体素子１２、１４は、第１半導体素子１２と、第２半導体素子１４とを含む。第１半導体素子１２と第２半導体素子１４は、パワー半導体素子であって、互いに同一の構造を有する。各々の半導体素子１２、１４は、半導体基板１２ａ、１４ａ、第１主電極１２ｂ、１４ｂ、第２主電極１２ｃ、１４ｃ及び複数の信号電極１２ｄ、１４ｄを備える。半導体基板１２ａ、１４ａは、特に限定されないが、シリコン基板、炭化シリコン基板又は窒化物半導体基板であってもよい。

第１主電極１２ｂ、１４ｂは、半導体基板１２ａ、１４ａの表面に位置しており、第２主電極１２ｃ、１４ｃは、半導体基板１２ａ、１４ａの裏面に位置している。第１主電極１２ｂ、１４ｂと第２主電極１２ｃ、１４ｃは、半導体基板１２ａ、１４ａを介して互いに電気的に接続される。特に限定されないが、各々の半導体素子１２、１４は、スイッチング素子であり、第１主電極１２ｂ、１４ｂと第２主電極１２ｃ、１４ｃとの間を、選択的に導通及び遮断することができる。複数の信号電極１２ｄ、１４ｄは、第１主電極１２ｂ、１４ｂと同じく、半導体基板１２ａ、１４ａの第１の表面に位置している。各々の信号電極１２ｄ、１４ｄは、第１主電極１２ｂ、１４ｂ及び第２主電極１２ｃ、１４ｃよりも十分に小さい。但し、半導体基板１２ａ、１４ａの表面には、第１主電極１２ｂ、１４ｂと複数の信号電極１２ｄ、１４ｄとの両者が位置するので、第１主電極１２ｂ、１４ｂの面積は、第２主電極１２ｃ、１４ｃの面積よりも小さい。第１主電極１２ｂ、１４ｂ、第２主電極１２ｃ、１４ｃ及び信号電極１２ｄ、１４ｄは、アルミニウム、ニッケル又は金といった、一又は複数種類の金属を用いて構成されることができる。

一例ではあるが、図４に示すように、本実施例における各々の半導体素子１２、１４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとが一体化されたＲＣ（Reverse Conducting）－ＩＧＢＴである。第１主電極１２ｂ、１４ｂは、ＩＧＢＴのエミッタ及びダイオードのアノードに接続されており、第２主電極１２ｃ、１４ｃは、ＩＧＢＴのコレクタ及びダイオードのカソードに接続されている。そして、複数の信号電極１２ｄ、１４ｄの一つは、ＩＧＢＴのゲートに接続されている。なお、他の実施形態として、第１半導体素子１２及び／又は第２半導体素子１４は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であってもよい。この場合、第１主電極１２ｂ、１４ｂは、ＭＯＳＦＥＴのソースに接続され、第２主電極１２ｃ、１４ｃは、ＭＯＳＦＥＴのドレインに接続される。そして、複数の信号電極１２ｄ、１４ｄの一つは、ＭＯＳＦＥＴのゲートに接続される。

複数の導電板１６、１８、２０は、上側導電板１６、中間導電板２０及び下側導電板１８を含む。各々の導電板１６、２０、１８は、少なくとも部分的に導電性を有する板状の部材である。三つの導電板１６、２０、１８は積層配置されており、それらの間に複数の半導体素子１２、１４が配置されている。即ち、第１半導体素子１２は、上側導電板１６と中間導電板２０との間に位置しており、上側導電板１６と中間導電板２０とのそれぞれに電気的に接続されている。第２半導体素子１４は、中間導電板２０と下側導電板１８との間に位置しており、中間導電板２０と下側導電板１８とのそれぞれに電気的に接続されている。なお、上側導電板１６と中間導電板２０との間には、二以上の第１半導体素子１２が設けられてもよい。この場合、二以上の第１半導体素子１２は、同じ種類（即ち、同じ構造）の半導体素子であってもよいし、互いに異なる種類（即ち、異なる構造）の半導体素子であってもよい。同様に、中間導電板２０と下側導電板１８との間には、二以上の同じ種類又は異なる種類の第２半導体素子１４が設けられてもよい。

上側導電板１６、中間導電板２０及び下側導電板１８は、導電性を有する板状部材であり、少なくとも一部が導体で構成されている。一例ではあるが、本実施例における各々の導電板１６、２０、１８は、金属板であって、銅で構成されている。上側導電板１６は、第１導体スペーサ１３を介して、第１半導体素子１２の第１主電極１２ｂと電気的に接続されている。中間導電板２０は、第１半導体素子１２の第２主電極１２ｃと電気的に接続されている。特に限定されないが、上側導電板１６と第１導体スペーサ１３との間、第１導体スペーサ１３と第１半導体素子１２の第１主電極１２ｂとの間、及び、第１半導体素子１２の第２主電極１２ｃと中間導電板２０との間は、導電性を有する接合層５０、５２、５４（例えば、はんだ層）を介して互いに接合されている。

中間導電板２０はさらに、第２導体スペーサ１５を介して、第２半導体素子１４の第１主電極１４ｂとも電気的に接続されている。そして、下側導電板１８は、第２半導体素子１４の第２主電極１４ｃと電気的に接続されている。特に限定されないが、中間導電板２０と第２導体スペーサ１５との間、第２導体スペーサ１５と第２半導体素子１４の第１主電極１４ｂとの間、及び、第２半導体素子１４の第２主電極１４ｃと下側導電板１８との間は、導電性を有する接合層６０、６２、６４（例えば、はんだ層）を介して互いに接合されている。

上側導電板１６は、封止体３０の上面３０ａにおいて外部に露出されている。これにより、上側導電板１６は、半導体装置１０において電気回路の一部を構成するだけでなく、半導体素子１２、１４の熱を外部へ放出する放熱板としても機能する。同様に、下側導電板１８は、封止体３０の下面３０ｂにおいて外部に露出されている。従って、下側導電板１８もまた、半導体装置１０において電気回路の一部を構成するだけでなく、半導体素子１２、１４の熱を外部へ放出する放熱板としても機能する。

半導体装置１０は、複数の電力端子３２、３４、３６と、複数の信号端子４０、４２とを備える。これらの端子３２、３４、３６、４０、４２は、特に限定されないが、銅といった金属で構成されている。複数の電力端子３２、３４、３６は、封止体３０の第２端面３０ｄから突出している。複数の信号端子４０、４２は、封止体３０の第１端面３０ｃから突出している。但し、これらの端子３２、３４、３６、４０、４２の位置や形状といった具体的な構造は、特に限定されない。

複数の電力端子３２、３４、３６には、第１電力端子３２、第２電力端子３４及び第３電力端子３６が含まれる。第１電力端子３２は、封止体３０の内部において、上側導電板１６と電気的に接続されている。これにより、第１半導体素子１２の第１主電極１２ｂは、上側導電板１６を介して第１電力端子３２と電気的に接続されている。特に限定されないが、第１電力端子３２は、上側導電板１６と一体に形成されてもよい。

第２電力端子３４は、封止体３０の内部において、中間導電板２０と電気的に接続されている。これにより、第１半導体素子１２の第２主電極１２ｃ、及び、第２半導体素子１４の第１主電極１２ｂは、中間導電板２０を介して第２電力端子３４と電気的に接続されている。特に限定されないが、第２電力端子３４は、中間導電板２０と一体に形成されてもよい。第３電力端子３６は、封止体３０の内部において、下側導電板１８と電気的に接続されている。これにより、第２半導体素子１４の第２主電極１４ｃは、下側導電板１８を介して第３電力端子３６と電気的に接続されている。特に限定されないが、第３電力端子３６は、下側導電板１８と一体に形成されてもよい。

複数の信号端子４０、４２には、複数の第１信号端子４０と複数の第２信号端子４２が含まれる。複数の第１信号端子４０は、封止体３０の内部において、第１半導体素子１２の複数の信号電極１２ｄとそれぞれ電気的に接続されている。特に限定されないが、第１信号端子４０と信号電極１２ｄとの間は、導電性を有する接合層５６（例えば、はんだ層）を介して互いに接合されている。同様に、複数の第２信号端子４２は、封止体３０の内部において、第２半導体素子１４の複数の信号電極１４ｄとそれぞれ電気的に接続されている。特に限定されないが、第２信号端子４２と信号電極１４ｄとの間は、導電性を有する接合層６６（例えば、はんだ層）を介して互いに接合されている。

以上の構成により、本実施例の半導体装置１０は、コンバータやインバータといった電力変換回路に組み込まれ、電流を導通及び遮断するスイッチング回路を構成することができる。第１半導体素子１２及び第２半導体素子１４に電流が流れると、第１半導体素子１２及び第２半導体素子１４がそれぞれ発熱する。第１半導体素子１２及び第２半導体素子１４が発熱すると、それらに隣接する三つの導電板１６、１８、２０の温度も上昇して、各々の導電板１６、１８、２０には熱膨張が生じる。特に、第１半導体素子１２と第２半導体素子１４との間に位置する中間導電板２０は、上側導電板１６及び下側導電板１８よりも高温となりやすい。この場合、中間導電板２０には、上側導電板１６及び下側導電板１８よりも大きな熱膨張が生じこととなり、その結果、半導体装置１０内に生じる歪を局所的に増大させるおそれがある。

そのことから、本実施例の半導体装置１０では、中間導電板２０の厚みＴ２０が、上側導電板１６の厚みＴ１６及び下側導電板１８の厚みＴ１８よりも、小さくなっている。中間導電板２０の厚みＴ２０が比較的に小さいことにより、中間導電板２０に生じ得る熱膨張力は比較的に小さくなる。前述したように、中間導電板２０の熱膨張力とは、中間導電板２０が熱膨張するときに、中間導電板２０から他の部材（例えば、隣接する接合層５４、６０）に作用する力を意味する。中間導電板２０に生じる熱膨張力が小さいことから、中間導電板２０の熱膨張は、隣接する他の部材（例えば、封止体３０）によって有意に抑制される。これにより、半導体装置１０の内部（特に、接合層５４、６０）で生じる局所的な歪を低減することができる。

加えて、中間導電板２０の厚みＴ２０が小さいほど、第１半導体素子１２から下側導電板１８までの距離は短くなる。これにより、第１半導体素子１２から下側導電板１８までの熱抵抗が小さくなって、第１半導体素子１２の熱が下側導電板１８からも効果的に放熱される。同様に、中間導電板２０の厚みＴ２０が小さいほど、第２半導体素子１４から上側導電板１６までの距離は短くなる。これにより、第２半導体素子１４から上側導電板１６までの熱抵抗が小さくなって、第２半導体素子１４の熱が上側導電板１６からも効果的に放熱される。従って、中間導電板２０の厚みＴ２０が小さいほど、第１半導体素子１２及び第２半導体素子１４の温度上昇が抑制される。

本実施例の半導体装置１０では、特に限定されないが、上側導電板１６の厚みＴ１６が、下側導電板１８の厚みＴ１８よりも大きい。この点に関して、各々の半導体素子１２、１４では、第２主電極１２ｃ、１４ｃの面積が、第１主電極１２ｂ、１４ｂの面積よりも大きい。従って、各々の半導体素子１２、１４では、第１主電極１２ｂ、１４ｂよりも第２主電極１２ｃ、１４ｃを介して、より多く熱が放出される。言い換えると、第１主電極１２ｂ、１４ｂにおける放熱性は、第２主電極１２ｃ、１４ｃにおける放熱性よりも劣る。この不均等な放熱性を改善するためには、第１主電極１２ｂに接続された上側導電板１６の厚みＴ１６を、第２主電極１２ｃに接続された下側導電板１８の厚みＴ１８よりも大きくすることが有効である。このような構成によると、上側導電板１６が比較的に大きな熱容量を有することで、第１主電極１２ｂからの放熱が促進されることになり、第１主電極１２ｂにおける放熱性が改善される。

図５は、上記の知見を確認するために、本発明者らによって実施されたコンピュータシミュレーションの結果である。このコンピュータシミュレーションでは、三つの導電板１６、２０、１８の各厚みＴ１６、Ｔ２０、Ｔ１８を、それぞれ０．５ｍｍ～２．０ｍｍの間で変更しながら、各サンプルについて（即ち、厚みＴ１６、Ｔ２０、Ｔ１８の各組合せについて）、半導体装置１０の熱抵抗（℃／Ｗ）と最大歪を計算した。その結果、図５に示すように、中間導電板２０の厚みＴ２０が０．５ｍｍであり、上側導電板１６の厚みＴ１６が２．０ｍｍであり、下側導電板１８の厚みＴ１８が１．５ｍｍのときに、半導体装置１０内に生じる最大歪が最小となることが確認された。また、中間導電板２０の厚みＴ２０が０．５±０．１ｍｍであり、上側導電板１６の厚みＴ１６が２．０ｍｍであり、下側導電板１８の厚みＴ１８が１．５±０．１ｍｍの範囲内であると、半導体装置１０内に生じる最大歪が十分に低減されることが確認された。

図６は、一変形例の半導体装置１０Ａを示す。図６に示すように、上側導電板１６の厚みＴ１６と、下側導電板１８の厚みＴ１８は、互いに等しくてもよい。この変形例においても、中間導電板２０の厚みＴ２０が、上側導電板１６の厚みＴ１６及び下側導電板１８の厚みＴ１８よりも小さいことから、中間導電板２０の熱膨張が抑制されることによって、半導体装置１０Ａ内の局所的な歪が低減される。

図７は、一変形例の半導体装置１０Ｂを示す。図７に示すように、中間導電板２０の面積は、上側導電板１６の面積及び下側導電板１８の面積よりも小さくてもよい。第１半導体素子１２及び第２半導体素子１４の熱は、上側導電板１６及び下側導電板１８を介して外部へ放出される。これに対して、第１半導体素子１２と第２半導体素子１４との間に位置する中間導電板２０は、封止体３０の内部に位置しており、そこには第１半導体素子１２及び第２半導体素子１４の熱が蓄積されやすい。そのことから、上側導電板１６の面積及び下側導電板１８の面積を大きくし、中間導電板２０の面積を小さくすることで、第１半導体素子１２及び第２半導体素子１４の温度上昇を効果的に抑制することができる。

図８は、一変形例の半導体装置１０Ｃを示す。図８に示すように、中間導電板２０の面積は、上側導電板１６の面積及び／又は下側導電板１８の面積よりも大きくてもよい。このような構成によると、上側導電板１６と下側導電板１８の間に位置する中間導電板２０が、上側導電板１６と下側導電板１８との間から部分的に突出する。従って、例えば半導体装置１０Ｃを製造するときに、中間導電板２０を上側導電板１６及び／又は下側導電板１８と共に、共通の治具によって支持しやすい。なお、上側導電板１６の面積と下側導電板１８の面積は、互いに等しくてもよいし、互いに異なってもよい。

以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：第１半導体素子
１４：第２半導体素子
１６：上側導電板
１８：下側導電板
２０；中間導電板
３０：封止体
３２、３４、３６：電力端子
４０、４２：信号端子

Claims (5)

1. 積層配置された上側導電板、中間導電板及び下側導電板と、
   前記上側導電板と前記中間導電板との間に位置しており、前記上側導電板と前記中間導電板とのそれぞれに電気的に接続された第１半導体素子と、
   前記中間導電板と前記下側導電板との間に位置しており、前記中間導電板と前記下側導電板とのそれぞれに電気的に接続された第２半導体素子と、
   前記第１半導体素子及び前記第２半導体素子を封止するとともに、前記上側導電板、前記中間導電板及び前記下側導電板を一体に保持する封止体と、
   を備え、
   前記中間導電板の厚みは、前記上側導電板の厚み及び前記下側導電板の厚みよりも小さく、
   前記第１半導体素子と前記第２半導体素子の各々は、第１主電極と、前記第１主電極よりも面積の大きい第２主電極とを有し、
   前記第１半導体素子は、前記第１主電極において前記上側導電板に接続されているとともに、前記第２主電極において前記中間導電板に接続されており、
   前記第２半導体素子は、前記第１主電極において前記中間導電板に接続されているとともに、前記第２主電極において前記下側導電板に接続されており、
   前記上側導電板の厚みは、前記下側導電板の厚みよりも大きい、
   半導体装置。
2. 前記中間導電板の面積は、前記上側導電板の面積及び前記下側導電板の面積よりも小さい、請求項１に記載の半導体装置。
3. 前記中間導電板の面積は、前記上側導電板の面積と前記下側導電板の面積との少なくとも一方よりも大きい、請求項１に記載の半導体装置。
4. 積層配置された上側導電板、中間導電板及び下側導電板と、
   前記上側導電板と前記中間導電板との間に位置しており、前記上側導電板と前記中間導電板とのそれぞれに電気的に接続された第１半導体素子と、
   前記中間導電板と前記下側導電板との間に位置しており、前記中間導電板と前記下側導電板とのそれぞれに電気的に接続された第２半導体素子と、
   前記第１半導体素子及び前記第２半導体素子を封止するとともに、前記上側導電板、前記中間導電板及び前記下側導電板を一体に保持する封止体と、
   を備え、
   前記中間導電板の厚みは、前記上側導電板の厚み及び前記下側導電板の厚みよりも小さく、
   前記中間導電板の面積は、前記上側導電板の面積及び前記下側導電板の面積よりも小さい、
   半導体装置。
5. 前記中間導電板の厚みは０．５±０．１ｍｍであり、前記上側導電板の厚みは２．０±０．１ｍｍであり、前記下側導電板の厚みは１．５±０．１ｍｍである、請求項１から４のいずれか一項に記載の半導体装置。

Images