JP7176397B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP7176397B2
JP7176397B2 JP2018239956A JP2018239956A JP7176397B2 JP 7176397 B2 JP7176397 B2 JP 7176397B2 JP 2018239956 A JP2018239956 A JP 2018239956A JP 2018239956 A JP2018239956 A JP 2018239956A JP 7176397 B2 JP7176397 B2 JP 7176397B2
Authority
JP
Japan
Prior art keywords
conductor film
external connection
substrate
semiconductor element
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018239956A
Other languages
English (en)
Other versions
JP2020102544A (ja
Inventor
明徳 榊原
崇功 川島
卓矢 門口
幸治 浦本
泰弘 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018239956A priority Critical patent/JP7176397B2/ja
Priority to US16/693,478 priority patent/US11201099B2/en
Priority to CN201911319896.9A priority patent/CN111354710B/zh
Priority to DE102019135373.4A priority patent/DE102019135373B4/de
Publication of JP2020102544A publication Critical patent/JP2020102544A/ja
Application granted granted Critical
Publication of JP7176397B2 publication Critical patent/JP7176397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本明細書が開示する技術は、半導体装置とその製造方法に関する。
特許文献１に、半導体装置が開示されている。この半導体装置は、セラミック基板と、セラミック基板上に配置された半導体素子と、半導体素子から離れた位置で、基板上に接合された外部接続端子とを備える。外部接続端子は、セラミック基板上に設けられた導体膜（導体配線パターン）を介して、半導体素子と電気的に接続されている。
特開平０５－３４３５９１号公報
上記した半導体装置では、半導体素子と導体膜との間が、ボンディングワイヤを介して接続されている。これに対して、ボンディングワイヤを省略し、導体膜と半導体素子との間を直接的に接続すれば、半導体装置の小型化を図ることができる。特に、セラミック基板上には、複数の導体膜を独立して（即ち、互いに離間させて）形成することができる。従って、半導体素子が複数の電極を有する場合は、各々の電極に対応する導体膜を、個別に設けることができる。
セラミック基板上に複数の導体膜を設ける場合は、隣り合う導体膜の間に一定の間隔を設けて、それらの間の絶縁性を確保する必要がある。この点に関して、導体膜がエッチング（特に、ウェットエッチング）によって形成されると、導体膜の周縁に沿って延びる側面は、裾広がりの形状を有する。従って、複数の導体膜の配列を設計するときは、そのような側面の形状も考慮して、隣り合う導体膜の間に大きな間隔を設ける必要が生じる。
一般に、導体膜の厚みが大きくなるほど、導体膜の熱容量が増大することによって、半導体素子の温度上昇が抑制される。そのことから、導体膜にはある程度の厚みを持たせることが好ましい。その一方で、導体膜の厚みが大きくなるほど、その側面に形成される裾広がりの幅も大きくなるので、隣り合う導体膜の間に必要とされる間隔も大きくなる。上述したように、導体膜の厚みが大きくなるほど、隣り合う導体膜の間に必要とされる間隔も大きくなり、半導体装置の大型化を招いてしまう。以上の実情を考慮し、本明細書は、半導体装置の大型化を招くことなく、半導体素子の温度上昇を抑制し得る技術を提供する。
本明細書が開示する半導体装置は、絶縁体で構成された基板と、基板上の一部に設けられた第１導体膜と、第１導体膜上に配置された半導体素子と、第１導体膜から離れた位置で、基板上に接合層を介して接合された外部接続端子とを備える。半導体素子は、主電極と信号電極とを有するパワー半導体素子であり、その主電極は第１導体膜に接合されており、その信号電極は外部接続端子と電気的に接続されている。
上記した半導体装置では、絶縁体で構成された基板上に、第１導体膜が設けられているとともに、外部接続端子が接合層を介して接合されている。そして、第１導体膜には、半導体素子の主電極が接合されており、外部接続端子には、半導体素子の信号電極が電気的に接続されている。即ち、半導体素子の二つの電極のうち、信号電極については、基板上の導体膜を介することなく、外部接続端子に接続されている。外部接続端子は、基板上に接合層を介して接合される部材なので、例えばプレス加工といった機械加工によって製造可能であり、その形状を正確に管理することができる。従って、第１導体膜がエッチングによって形成される場合でも、外部接続端子と第１導体膜との間に必要とされる間隔は、エッチングによって形成される二つの導体膜の間に必要とされる間隔と比較すれば、小さくて足りる。これにより、第１導体膜を比較的に厚く形成する場合でも、半導体装置の大型化を避けることができる。
ここで、半導体装置のさらなる小型化を図るために、主電極に対する第１導体膜についても、基板上に接合層を介して接合される別部材に変更することが考えられる。しかしながら、その別部材と基板との間に接合層が介在することで、主電極から放出される半導体素子の熱が、接合層を介して外部へ放熱されることになり、半導体素子の温度上昇を招くおそれがある。そのことから、上記した半導体装置では、半導体素子の放熱に大きく寄与する主電極に対しては、放熱性に優れる第１導体膜が用意されており、これによって半導体素子の温度上昇が抑制される。それに対して、信号電極については、半導体素子の放熱における寄与度が小さい。従って、信号電極から放出される半導体素子の熱が、接合層を介して外部へ放熱される構成であっても、半導体素子の温度に与える影響は無視又は許容することができる。
本技術の一実施形態において、半導体素子の一部は、外部接続端子上に位置しており、信号電極が外部接続端子に接合されていてもよい。この場合、一例ではあるが、信号電極と外部接続端子との間は、はんだ材といった導電性の接合材を介して接合されてもよい。また、信号電極と外部接続端子との間には、スペーサといった他の部材が介して接合されてもよい。このような構成によると、外部接続端子が第１導体膜に近接して配置されるので、半導体装置の小型化を効果的に図ることができる。但し、他の実施形態として、信号電極と外部接続端子とは離れて配置され、信号電極と外部接続端子との間がボンディングワイヤを介して電気的に接続されてもよい。
本明細書は、半導体装置の製造方法も開示する。この製造方法は、例えば、上記した半導体装置を製造することができる。この製造方法は、絶縁体で構成された基板上の導体膜を部分的にエッチングして、基板上の一部を覆う第１導体膜を形成する工程と、第１導体膜から離れた位置で、基板上に接合層を介して外部接続端子を接合する工程と、第１導体膜上に、主電極と信号電極とを有するパワー半導体素子を、主電極が第１導体膜に対向するように配置する工程と、パワー半導体素子の主電極を、第１導体膜に接合する工程と、パワー半導体素子の信号電極を、基板上に接合された外部接続端子へ電気的に接続する工程とを備える。
上記した製造方法において、第１導体膜上にパワー半導体素子を配置する工程では、信号電極が外部接続端子に対向するように、パワー半導体素子の一部を外部接続端子上に配置してもよい。この場合、電気的に接続する工程では、前記接合する工程と並行して、信号電極を外部接続端子へ接合してもよい。
実施例の半導体装置１０の構造を模式的に示す断面図。 半導体装置１０の回路図。 絶縁回路基板２０と信号端子３０とを示す平面図。 第１導体膜２４と信号端子３０との間隔を拡大して示す図。 半導体装置１０の製造方法の一又は複数の工程を示す図。 半導体装置１０の製造方法の一又は複数の工程を示す図。 半導体装置１０の製造方法の一又は複数の工程を示す図。 半導体装置１０の製造方法の一又は複数の工程を示す図。 半導体装置１０の製造方法の一又は複数の工程を示す図。 半導体装置１０の製造方法の一又は複数の工程を示す図。 信号電極１２ｄと信号端子３０との間がボンディングワイヤ５０を介して接続された変形例を示す。 一変形例の半導体装置１１０であって、第２絶縁回路基板１２２が付加された例を示す。 第１区間Ｓ１と第２区間Ｓ２を有する信号端子３０を例示する図。 信号電極１２ｄに対向する部分３０ｂが信号電極１２ｄに向けて突出する信号端子３０を例示する図。 他の一変形例の半導体装置２１０であって、エッチングを用いることなく、第１導体膜２２４を形成した例を示す図。
本技術の一実施形態において、外部接続端子は、信号電極と対向する部分が、信号電極に向けて突出していてもよい。このような構成によると、外部接続端子と信号電極との間の距離を適切に調整することができ、例えばスペーサといった別の部材を必要とすることなく、外部接続端子と信号電極との間を正しく接合することができる。
本技術の一実施形態において、外部接続端子の側面が基板と成す角度は、第１導体膜の側面が基板と成す角度より大きくてもよい。前述したように、第１導体膜がエッチングによって形成されると、第１導体膜の周縁に沿って延びる側面は、裾広がりの形状を有することが多い。第１導体膜の側面が裾広がりの形状を有していると、第１導体膜の側面が基板と成す角度は、９０度よりも小さくなる。このような第１導体膜に対して、外部接続端子の側面も裾広がりの形状を有していると、基板上における第１導体膜と外部接続端子との間の距離（いわゆる沿面距離）が短くなるので、第１導体膜と外部接続端子との間の絶縁性が低下する。言い換えると、必要とされる絶縁性を確保するためには、第１導体膜と外部接続端子との間隔を大きくする必要が生じる。そのことから、外部接続端子の側面は、裾広がりの形状を有さないことが好ましく、仮に裾広がりの形状を有するとしても、その程度は小さいことが好ましい。即ち、外部接続端子の側面が基板と成す角度は、９０度であるとよく、あるいは、第１導体膜の側面が基板と成す角度よりも大きくするとよい。
本技術の一実施形態において、第１導体膜の厚みは、外部接続端子の厚みより大きくてもよい。第１導体膜の厚みが大きくなるほど、第１導体膜の熱容量が増大することによって、半導体素子の温度上昇が抑制される。特に、第１導体膜は、半導体素子の主電極に接合されており、半導体素子から多くの熱を受け取ることができる。従って、外部接続端子の厚みを大きくするよりも、第１導体膜の厚みを大きくすることで、半導体素子の温度上昇を効果的に抑制することができる。
本技術の一実施形態において、外部接続端子は、接合層に接する第１区間と、第１区間から基板の外部へ延びるとともに、第１区間よりも厚みの小さい第２区間とを有してもよい。このような構成によると、外部接続端子が、基板の周縁において基板と接触することがない。これにより、外部接続端子と、基板の反対側に設けられた他の部材との間で、基板に沿った沿面距離を長くすることができる。
本技術の一実施形態において、半導体素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）構造を含むパワー半導体素子であってよい。この場合、半導体素子の主電極は、ＩＧＢＴ構造のエミッタ又はコレクタに接続されており、半導体素子の信号電極は、ＩＧＢＴ構造のゲートに接続されていてもよい。あるいは、半導体素子は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を含むパワー半導体素子であってもよい。この場合、半導体素子の主電極は、ＭＯＳＦＥＴのソース又はドレインに接続されており、半導体素子の信号電極は、ＭＯＳＦＥＴのゲートに接続されていてもよい。
本技術の一実施形態において、基板はセラミック基板であってもよい。加えて、又は代えて、第１導体膜は、ろう材を介して基板上に接合されていてもよい。この場合、ろう材は、活性金属ろうであってもよい。即ち、基板及び第１導体膜は、ＡＭＢ（Active Metal Brazing）法を用いて形成された基板、例えば、ＡＭＣ（Active Metal Brazed Copper）基板であってもよい。
本技術の一実施形態において、半導体装置は、基板の第１導体膜とは反対側に設けられた第２導体膜をさらに備えてもよい。このような構成によると、第２導体膜の熱容量によって、半導体素子の温度上昇を抑制することができる。また、基板の両面に導体膜が存在することで、基板に生じる熱変形（特に、反り）も抑制される。
図面を参照して、実施例の半導体装置１０について説明する。半導体装置１０は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の少なくとも一部を構成することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
図１－図３に示すように、半導体装置１０は、半導体素子１２と、半導体素子１２を封止する封止体１４とを備える。封止体１４は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体１４は、例えばエポキシ樹脂といった、封止用材料で構成されている。封止体１４は、概して板形状を有している。なお、本願に添付された図面では、図示明瞭化のために、封止体１４の断面に付されるべきハッチングが省略されている。
半導体素子１２は、パワー半導体素子であって、半導体基板１２ａと、複数の電極１２ｂ、１２ｃ、１２ｄとを有する。複数の電極１２ｂ、１２ｃ、１２ｄには、電力回路に接続される第１主電極１２ｂ及び第２主電極１２ｃと、信号回路に接続される複数の信号電極１２ｄとが含まれる。特に限定されないが、半導体素子１２はスイッチング素子であり、第１主電極１２ｂと第２主電極１２ｃとの間を導通及び遮断することができる。第１主電極１２ｂ及び複数の信号電極１２ｄは、半導体基板１２ａの一方の表面に位置しており、第２主電極１２ｃは、半導体基板１２ａの他方の表面に位置している。
特に限定されないが、本実施例における半導体素子１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）構造１２ｅを有している。第１主電極１２ｂは、ＩＧＢＴ構造１２ｅのエミッタに接続されており、第２主電極１２ｃは、ＩＧＢＴ構造１２ｅのコレクタに接続されており、信号電極１２ｄは、ＩＧＢＴ構造１２ｅのゲートに接続されている。加えて、半導体素子１２は、ＩＧＢＴ構造１２ｅと並列に接続されたダイオード構造１２ｆを有している。第１主電極１２ｂは、ダイオード構造１２ｆのアノードに接続されており、第２主電極１２ｃは、ダイオード構造１２ｆのカソードに接続されている。なお、他の実施形態として、半導体素子１２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を有してもよい。この場合、第１主電極１２ｂは、ＭＯＳＦＥＴ構造のソースに接続され、第２主電極１２ｃは、ＭＯＳＦＥＴ構造のドレインに接続され、信号電極１２ｄは、ＭＯＳＦＥＴ構造のゲートに接続されている。
半導体装置１０は、絶縁回路基板２０をさらに備える。絶縁回路基板２０は、絶縁体で構成された絶縁基板２２と、絶縁基板２２の一方の表面２２ａに設けられた第１導体膜２４と、絶縁基板２２の他方の表面２２ｂに設けられた第２導体膜２６とを備える。第１導体膜２４と第２導体膜２６は、それぞれろう材２５、２７を介して絶縁基板２２に接合されている。第１導体膜２４は、絶縁基板２２上の一部に設けられており、第１導体膜２４の面積は、第２導体膜２６の面積よりも小さい。第１導体膜２４は、封止体１４の内部に位置しており、第２導体膜２６は、封止体１４の表面に露出している。これにより、絶縁回路基板２０は、封止体１４の内部の熱（特に、半導体素子１２の熱）を、封止体１４の外部へ放熱する放熱板としても機能する。
第１導体膜２４上には、半導体素子１２が配置されている。半導体素子１２の第１主電極１２ｂは、第１導体膜２４に対向しており、はんだ層４２を介して接合されている。これにより、半導体素子１２の第１主電極１２ｂは、第１導体膜２４に対して電気的に接続されている。また、半導体素子１２の第１主電極１２ｂは、第１導体膜２４に対して熱的にも接続されている。なお、第１主電極１２ｂと第１導体膜２４との間は、はんだ層４２に限られず、導電性を有する他の種類の接合層を介して接合されてもよい。また、第１主電極１２ｂと第１導体膜２４との間には、例えば導体スペーサといった他の部材が、必要に応じて介挿されてもよい。
本実施例における絶縁基板２２は、セラミック基板であり、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウムといった、セラミックで構成されている。第１導体膜２４と第２導体膜２６は、金属膜であり、例えば銅又はアルミニウムといった金属で構成されている。前述したように、第１導体膜２４と第２導体膜２６は、それぞれろう材２５、２７を介して絶縁基板２２に接合されている。ろう材２５、２７は、活性金属ろう材であり、例えば銀及び銅を主たる成分とするろう材に、チタンといった活性金属が添加されている。なお、この種の絶縁回路基板２０は、ＡＭＣ（Active Metal Brazed Copper）基板とも称される。但し、絶縁回路基板２０には、ＡＭＣ基板に限定されず、例えばＤＢＣ（Direct Bonded Copper）基板やＤＢＡ（Direct Bonded Aluminum）基板を採用することもできる。
一例ではあるが、絶縁基板２２の厚みは、０．１～１．０ミリメートルであってもよく、第１導体膜２４及び第２導体膜２６の厚みは、０．０５～１．０ミリメートルであってもよい。また、第１導体膜２４及び第２導体膜２６の厚みは、絶縁基板２２の厚みよりも大きくてもよい。第１導体膜２４及び第２導体膜２６の厚みが大きいほど、第１導体膜２４及び第２導体膜２６の熱容量が増大することで、半導体素子１２の動作時における温度上昇を効果的に抑制することができる。
半導体装置１０は、複数の外部接続端子３０、３２、３４をさらに備える。各々の外部接続端子３０、３２、３４は、金属（例えば銅）といった導電体で構成されており、封止体１４の内外に亘って延びている。複数の外部接続端子３０、３２、３４には、複数の信号端子３０と、第１電力端子３２と、第２電力端子３４とが含まれる。信号端子３０は、半導体素子１２の信号電極１２ｄに、はんだ層４４を介して接合されている。即ち、信号端子３０は、半導体素子１２の信号電極１２ｄと電気的に接続されている。なお、信号端子３０と信号電極１２ｄとの間は、はんだ層４４に限られず、導電性を有する他の種類の接合層を介して接合されてもよい。
第１電力端子３２は、図示されない位置で、絶縁回路基板２０の第１導体膜２４に接合されている。これにより、第１電力端子３２は、第１導体膜２４を介して、半導体素子１２の第１主電極１２ｂと電気的に接続されている。第２電力端子３４は、半導体素子１２の第２主電極１２ｃに、はんだ層４６を介して接合されている。これにより、第２電力端子３４は、半導体素子１２の第２主電極１２ｃと電気的に接続されている。
図１、図４に示すように、信号端子３０は、第１導体膜２４から離れた位置で、絶縁基板２２の一方の表面２２ａに、接合層４０を介して接合されている。一例ではあるが、接合層４０は、はんだ層である。また、接合層４０と絶縁基板２２との間には、ろう材２５が設けられている。ろう材２５の厚みは、接合層４０の厚みよりも十分に小さい。なお、接合層４０は、はんだに限定されず、他の材料で構成されてもよい。接合層４０を構成する材料は、導電性の材料であってもよいし、絶縁性の材料であってもよい。ここで、ろう材２５は、接合層４０とともに、信号端子３０と絶縁基板２２との間に位置する接合層と解釈することもできる。即ち、信号端子３０と絶縁基板２２との間に位置する接合層（２５、４０）は、異なる材料で構成された多層構造を有してもよい。
以上のように、本実施例の半導体装置１０では、絶縁基板２２上に、第１導体膜２４と信号端子３０とが配置されている。第１導体膜２４と信号端子３０との間には、一定の間隔Ｄ２が設けられており、それらの間の絶縁性が確保されている。この点に関して、詳しくは後述するが、第１導体膜２４はエッチングによって形成される。そのため、第１導体膜２４の周縁に沿って延びる側面２４ａは、裾広がりの形状を有しており、その形状を正確に管理することも困難である。従って、そのような側面２４ａの形状も考慮すると、第１導体膜２４と信号端子３０との間には、設計上、実際の間隔Ｄ２よりも大きな間隔Ｄ１を設けることが必要となる。そして、仮に二つの導体膜が隣接する場合は、それぞれの導体膜について側面の形状を考慮する必要があり、二つの導体膜の間に必要とされる設計上の間隔は、さらに大きくなってしまう。
この点に関して、本実施例の半導体装置１０では、絶縁基板２２上の第１導体膜２４に隣接して、他の導体膜ではなく、信号端子３０が配置されている。そして、信号端子３０は、絶縁基板２２上の導体膜を介することなく、半導体素子１２の信号電極１２ｄへ電気的に接続されている。信号端子３０は、絶縁基板２２上に接合層４０を介して接合される部材であり、例えばプレス加工といった機械加工によって製造することで、その形状を正確に管理することができる。即ち、信号端子３０の側面３０ａが絶縁基板２２と成す角度θ２は、例えば正確に９０度とすることもでき、第１導体膜２４の側面２４ａが絶縁基板２２と成す角度θ１よりも、大きくすることができる。従って、第１導体膜２４がエッチングによって形成される場合でも、信号端子３０と第１導体膜２４との間に必要とされる設計上の間隔Ｄ１は、比較的に小さくて足りる。これにより、第１導体膜２４を比較的に厚く形成する場合でも、半導体装置１０の大型化を避けることができる。
本実施例の半導体装置１０では、半導体素子１２の一部が、信号端子３０上に位置している。そして、半導体素子１２の信号電極１２ｄは、信号端子３０にはんだ層４４を介して接合されている。なお、信号電極１２ｄと信号端子３０との間は、はんだ層４４に限られず、導電性を有する他の種類の接合層を介して接合されてもよい。このような構成によると、信号端子３０が第１導体膜２４に近接して配置されるので、半導体装置１０の小型化を効果的に図ることができる。
本実施例の半導体装置１０では、第１導体膜２４の厚みが、信号端子３０の厚みよりも大きくなっている。第１導体膜２４の厚みが大きくなるほど、第１導体膜２４の熱容量が増大することによって、半導体素子１２の温度上昇を抑制することができる。特に、第１導体膜２４は、半導体素子１２の第１主電極１２ｂに接合されており、半導体素子１２から多くの熱を受け取ることができる。従って、信号端子３０の厚みを大きくするよりも、第１導体膜２４の厚みを大きくすることで、半導体素子１２の温度上昇を効果的に抑制することができる。
次に、図５－図１０を参照して、半導体装置１０の製造方法について説明する。先ず、図５に示すように、絶縁基板２２を用意し、絶縁基板２２の両面２２ａ、２２ｂにろう材２５、２７を塗布する。前述したように、ろう材２５、２７は、活性金属ろう材であってよい。次いで、図６に示すように、絶縁基板２２の両面２２ａ、２２ｂに、導体板２４ｘ、２６ｘを接合する。この工程では、例えば摂氏８００度～１０００度の雰囲気下で、絶縁基板２２の両面２２ａ、２２ｂに配置した導体板２４ｘ、２６ｘを、絶縁基板２２に向けて押圧する。
次いで、図７に示すように、導体板２４ｘ、２６ｘの表面に、第１導体膜２４及び第２導体膜２６の形状に合わせて、レジスト膜２９を形成する。次いで、図８に示すように、薬液を用いたウェットエッチングにより、導体板２４ｘ、２６ｘを部分的に除去する。これにより、第１導体膜２４及び第２導体膜２６を形成するとともに、絶縁基板２２上に設けられたろう材２５の一部を露出させる。その後、レジスト膜２９を除去する。
次いで、図９に示すように、絶縁基板２２上に露出するろう材２５上に、接合層４０を介して信号端子３０を接合する。信号端子３０は、プレス加工といった機械加工によって、予め意図された形状（即ち、製品形状）に加工されている。信号端子３０は、第１導体膜２４との絶縁性を確保するために、第１導体膜２４から離れた位置に接合される。特に限定されないが、接合層４０ははんだ層であってよく、このときのリフロー温度は、例えば摂氏３００度とすることができる。
次いで、図１０に示すように、第１導体膜２４及び信号端子３０上に、半導体素子１２を実装する。この工程では、先ず、第１導体膜２４上へ半導体素子１２を配置する。このとき、半導体素子１２の第１主電極１２ｂを、第１導体膜２４に対向させるとともに、第１主電極１２ｂと第１導体膜２４との間にはんだシート４２ｘを配置する。加えて、半導体素子１２の一部は信号端子３０上に配置し、半導体素子１２の信号電極１２ｄを信号端子３０に対向させるとともに、信号電極１２ｄと信号端子３０との間にはんだシート４４ｘを配置する。次いで、リフロー工程を実施して、はんだシート４２ｘ、４４ｘを溶融及び再凝固させる。これにより、半導体素子１２の第１主電極１２ｂを第１導体膜２４に接合するとともに、半導体素子１２の信号電極１２ｄを信号端子３０に接合する。その後、電力端子３２、３４の組み付けや、封止体１４の成形といった他の工程を実施することによって、半導体装置１０は完成する。なお、本実施例の製造方法では、半導体素子１２の第１主電極１２ｂを第１導体膜２４に接合する工程と、半導体素子１２の信号電極１２ｄを信号端子３０に接合する工程とが、単一のリフロー工程によって並行して実施されるが、それら二つの接合する工程は別々に実施されてもよい。
本実施例の半導体装置１０では、半導体素子１２の信号電極１２ｄが、はんだ層４４を介して信号端子３０に接合されている。これに対して、図１１に示すように、信号電極１２ｄと信号端子３０との間は、ボンディングワイヤ５０を介して接続されてもよい。ここで、図１１に示す構成では、図１と比較して半導体素子１２の向きが反転されており、第２主電極１２ｃがはんだ層４２を介して第１導体膜２４に接合されている。このように、第１導体膜２４には、半導体素子１２の二つの主電極１２ｂ、１２ｃのうち、どちらが接合されてもよい。
図１２に、一変形例の半導体装置１１０を示す。この半導体装置１１０は、上述した半導体装置１０と比較して、第２絶縁回路基板１２０をさらに備える。第２絶縁回路基板１２２は、第２絶縁回路基板１２０は、絶縁体で構成された第２絶縁基板１２２と、第２絶縁基板１２２の一方の表面１２２ａに設けられた第３導体膜１２４と、第２絶縁基板１２２の他方の表面１２２ｂに設けられた第４導体膜１２６とを備える。第３導体膜１２４と第４導体膜１２６は、それぞれろう材１２５、１２７を介して第２絶縁基板１２２に接合されている。そして、第３導体膜１２４は、はんだ層１４２を介して、半導体素子１２の第２主電極１２ｃに接合されている。また、図示省略するが、第２電力端子３４は第３導体膜１２４に電気的に接続されており、第４導体膜１２６は封止体１４の表面に露出している。
図１３に示すように、上述した半導体装置１０、１１０において、信号端子３０は、接合層４０に接する第１区間Ｓ１と、第１区間Ｓ１から絶縁基板２２の外部へ延びるとともに、第１区間Ｓ１よりも厚みの小さい第２区間Ｓ２とを有してもよい。このような構成によると、信号端子３０が、絶縁基板２２の周縁２２ｅにおいて絶縁基板２２と接触することがない。これにより、信号端子３０と、絶縁基板２２の反対側に設けられた第２導体膜２６との間で、絶縁基板２２に沿った沿面距離Ｌを長くすることができる。
図１４に示すように、上述した半導体装置１０、１１０において、信号端子３０は、半導体素子１２の信号電極１２ｄと対向する部分３０ｂが、信号電極１２ｄに向けて突出していてもよい。このような構成によると、信号端子３０と信号電極１２ｄとの間の距離を適切に調整することができ、例えばスペーサといった別の部材を必要とすることなく、信号端子３０と信号電極１２ｄとの間を正しく接合することができる。また、はんだ層４４の過剰な濡れ広がりを抑制することができ、例えば信号電極１２ｄと第１主電極１２ｂとの間の意図しない短絡を避けることができる。
図１５に他の変形例の半導体装置２１０を示す。この半導体装置２１０は、前述した変形例の半導体装置１１０と比較して、絶縁回路基板２０の第１導体膜２２４の構成が変更されている。詳しくは、第１導体膜２２４の側面２２４ａが、裾広がりの形状を有しておらず、絶縁基板２２と略９０度の角度を成している。これは、第１導体膜２２４がエッチングによって形成されておらず、第１導体膜２２４と同じプロファイルを有する導体板を機械加工で製造し、それを絶縁基板２２へ接合することによって第１導体膜２２４が形成されているためである。このような構成によると、第１導体膜２２４と信号端子３０との間隔をさらに縮小して、半導体装置２１０の小型化を図ることができる。
上述した半導体装置１０、１１０、２１０の構成は、様々に変更することができる。例えば、半導体装置１０、１１０、２１０は、単一の半導体素子１２に限られず、複数の半導体素子１２を有してもよい。また、本明細書では、本技術に係る外部接続端子の構造を、信号端子３０に採用した例を説明したが、同様の構造は電力端子３２、３４といった他の端子にも同様に採用することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０、１１０、２１０：半導体装置
１２：半導体素子
１４：封止体
２０、１２０：絶縁回路基板
２２、１２２：絶縁基板
２４、２６、１２４、１２６、２２４：導体膜
２５、２７、１２５、１２７：ろう材
３０：信号端子
３２：第１電力端子
３４：第２電力端子
４０：接合層

Claims (12)

  1. 絶縁体で構成された基板と、
    前記基板上の一部に設けられた第１導体膜と、
    前記第１導体膜上に配置された半導体素子と、
    前記第１導体膜から離れた位置で、前記基板上に接合層を介して接合された外部接続端子と、
    を備え、
    前記半導体素子は、主電極と信号電極とを有するパワー半導体素子であり、
    前記主電極は、前記第１導体膜と電気的に接続されており、前記信号電極は、前記外部接続端子と電気的に接続されており、
    前記第１導体膜の厚みは、前記外部接続端子の厚みよりも大きい、
    半導体装置。
  2. 前記外部接続端子は、前記接合層に接する第１区間と、前記第１区間から前記基板の外部へ延びるとともに、前記第１区間よりも厚みの小さい第２区間とを有する、請求項１に記載の半導体装置。
  3. 絶縁体で構成された基板と、
    前記基板上の一部に設けられた第１導体膜と、
    前記第１導体膜上に配置された半導体素子と、
    前記第１導体膜から離れた位置で、前記基板上に接合層を介して接合された外部接続端子と、
    を備え、
    前記半導体素子は、主電極と信号電極とを有するパワー半導体素子であり、
    前記主電極は、前記第１導体膜と電気的に接続されており、前記信号電極は、前記外部接続端子と電気的に接続されており、
    前記外部接続端子は、前記接合層に接する第１区間と、前記第１区間から前記基板の外部へ延びるとともに、前記第１区間よりも厚みの小さい第２区間とを有する、
    半導体装置。
  4. 前記半導体素子の一部は、前記外部接続端子上に位置しており、前記信号電極が前記外部接続端子に接合されている、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記外部接続端子は、前記信号電極と対向する部分が、前記信号電極に向けて突出している、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記外部接続端子の側面が前記基板と成す角度は、前記第１導体膜の側面が前記基板と成す角度よりも大きい、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記半導体素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）構造を含むパワー半導体素子であり、
    前記主電極は、前記ＩＧＢＴ構造のエミッタ又はコレクタに接続されており、
    前記信号電極は、前記ＩＧＢＴ構造のゲートに接続されている、請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記半導体素子は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を含むパワー半導体素子であり、
    前記主電極は、前記ＭＯＳＦＥＴのソース又はドレインに接続されており、
    前記信号電極は、前記ＭＯＳＦＥＴのゲートに接続されている、請求項１から６のいずれか一項に記載の半導体装置。
  9. 前記基板は、セラミック基板である、請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記第１導体膜は、ろう材を介して前記基板上に接合されている、請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記基板の前記第１導体膜とは反対側に設けられた第２導体膜をさらに備える、請求項１から１０のいずれか一項に記載の半導体装置。
  12. 半導体装置の製造方法であって、
    絶縁体で構成された基板上の導体膜を部分的にエッチングして、前記基板上の一部を覆う第１導体膜を形成する工程と、
    前記第１導体膜から離れた位置で、前記基板上に接合層を介して外部接続端子を接合する工程と、
    前記第１導体膜上に、主電極と信号電極とを有するパワー半導体素子を、前記主電極が前記第１導体膜に対向するように配置する工程と、
    前記パワー半導体素子の前記主電極を、前記第１導体膜に接合する工程と、
    前記パワー半導体素子の前記信号電極を、前記基板上に接合された前記外部接続端子へ電気的に接続する工程と、
    を備え、
    前記配置する工程では、前記信号電極が前記外部接続端子に対向するように、前記パワー半導体素子の一部を前記外部接続端子上に配置し、
    前記電気的に接続する工程では、前記接合する工程と並行して、前記信号電極を前記外部接続端子へ接合する、
    製造方法。
JP2018239956A 2018-12-21 2018-12-21 半導体装置とその製造方法 Active JP7176397B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018239956A JP7176397B2 (ja) 2018-12-21 2018-12-21 半導体装置とその製造方法
US16/693,478 US11201099B2 (en) 2018-12-21 2019-11-25 Semiconductor device and method of manufacturing the same
CN201911319896.9A CN111354710B (zh) 2018-12-21 2019-12-19 半导体装置及其制造方法
DE102019135373.4A DE102019135373B4 (de) 2018-12-21 2019-12-20 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018239956A JP7176397B2 (ja) 2018-12-21 2018-12-21 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2020102544A JP2020102544A (ja) 2020-07-02
JP7176397B2 true JP7176397B2 (ja) 2022-11-22

Family

ID=70969295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018239956A Active JP7176397B2 (ja) 2018-12-21 2018-12-21 半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US11201099B2 (ja)
JP (1) JP7176397B2 (ja)
CN (1) CN111354710B (ja)
DE (1) DE102019135373B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588851B1 (ko) * 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법
KR102735483B1 (ko) * 2021-12-31 2024-11-28 주식회사 아모센스 세라믹 기판 유닛 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183022A (ja) 2012-03-01 2013-09-12 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP2016174165A (ja) 2011-12-20 2016-09-29 株式会社東芝 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538170A (en) 1983-01-03 1985-08-27 General Electric Company Power chip package
JPH05343591A (ja) 1992-06-11 1993-12-24 Sumitomo Metal Ind Ltd リードフレーム及びその製造方法
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
JP2007251076A (ja) 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US7557434B2 (en) 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
DE102006049949B3 (de) * 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
KR101493865B1 (ko) * 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP5257817B2 (ja) * 2010-06-15 2013-08-07 三菱電機株式会社 半導体装置
JP2012146760A (ja) 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
CN104126225B (zh) * 2012-02-14 2017-04-12 三菱电机株式会社 半导体装置
WO2014006724A1 (ja) * 2012-07-05 2014-01-09 三菱電機株式会社 半導体装置
CN105122446B (zh) * 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
DE102015104990B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP7260278B2 (ja) * 2018-10-19 2023-04-18 現代自動車株式会社 半導体サブアセンブリー及び半導体パワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174165A (ja) 2011-12-20 2016-09-29 株式会社東芝 半導体装置
JP2013183022A (ja) 2012-03-01 2013-09-12 Toyota Industries Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN111354710A (zh) 2020-06-30
DE102019135373A1 (de) 2020-06-25
JP2020102544A (ja) 2020-07-02
CN111354710B (zh) 2023-08-04
US20200203252A1 (en) 2020-06-25
US11201099B2 (en) 2021-12-14
DE102019135373B4 (de) 2024-07-11

Similar Documents

Publication Publication Date Title
US7456492B2 (en) Semiconductor device having semiconductor element, insulation substrate and metal electrode
JP4885046B2 (ja) 電力用半導体モジュール
CN102437138B (zh) 半导体装置
JP2007073743A (ja) 半導体装置
CN113039636A (zh) 功率半导体装置
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP7124474B2 (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
CN115206919A (zh) 半导体装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2019083294A (ja) 半導体装置とその製造方法
JP7163583B2 (ja) 半導体装置
JP7176397B2 (ja) 半導体装置とその製造方法
JP2012074730A (ja) 電力用半導体モジュール
JP2006190728A (ja) 電力用半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP2019083292A (ja) 半導体装置
CN115206905B (zh) 半导体装置和使用该半导体装置的半导体模块
US20220392834A1 (en) Semiconductor device
WO2023149144A1 (ja) 半導体装置
CN111599781A (zh) 半导体装置
JP2021034701A (ja) 半導体装置
JP7180533B2 (ja) 半導体装置
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
JP2021111719A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221024

R151 Written notification of patent or utility model registration

Ref document number: 7176397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250