JPH05343591A - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法Info
- Publication number
- JPH05343591A JPH05343591A JP4152057A JP15205792A JPH05343591A JP H05343591 A JPH05343591 A JP H05343591A JP 4152057 A JP4152057 A JP 4152057A JP 15205792 A JP15205792 A JP 15205792A JP H05343591 A JPH05343591 A JP H05343591A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- bump
- wiring pattern
- frame
- conductor wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 セラミックス基板１０に固定され、かつセラ
ミックス基板１０上の導体配線パターン１５と電気的に
接続されるリードフレーム１３において、セラミックス
基板１０上に形成された導体配線パターン１５と電気的
に接続される側の先端部が折り曲げられてバンプ１３ａ
が形成されているリードフレーム１３。 【効果】 リードフレーム１３の一部分がバンプ１３ａ
として形成されており、従来のようにバンプをリードフ
レームとは別の導体金属等で形成する必要がない。従っ
てバンプ形成用の専用の装置を必要とせず、コストの低
減を図ることができる。また従来のようにバンプ１３ａ
形成部の位置合わせをする必要がなく、常に正確にリー
ドフレーム１３の先端部にバンプ１３ａを形成すること
ができ、歩留まりを向上させることができる。
ミックス基板１０上の導体配線パターン１５と電気的に
接続されるリードフレーム１３において、セラミックス
基板１０上に形成された導体配線パターン１５と電気的
に接続される側の先端部が折り曲げられてバンプ１３ａ
が形成されているリードフレーム１３。 【効果】 リードフレーム１３の一部分がバンプ１３ａ
として形成されており、従来のようにバンプをリードフ
レームとは別の導体金属等で形成する必要がない。従っ
てバンプ形成用の専用の装置を必要とせず、コストの低
減を図ることができる。また従来のようにバンプ１３ａ
形成部の位置合わせをする必要がなく、常に正確にリー
ドフレーム１３の先端部にバンプ１３ａを形成すること
ができ、歩留まりを向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明はＩＣパッケージのリード
フレーム及びその製造方法に関し、より詳細にはバンプ
付リードフレーム及びその製造方法に関する。
フレーム及びその製造方法に関し、より詳細にはバンプ
付リードフレーム及びその製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化が進み、ＬＳＩ
を固定するセラミックス基板の配線パターンもより一層
の微細化が進められてきている。
を固定するセラミックス基板の配線パターンもより一層
の微細化が進められてきている。
【０００３】従来より、リードフレームとセラミックス
基板上に形成された配線パターンとの接続には、ワイヤ
ーボンディング法が使用されている。図３は前記方法に
よりリードフレーム３３がセラミックス基板３０上に形
成された導体配線パターン３５に接続された状態を示し
ている。このセラミックス基板３０の上面にはＩＣチッ
プ３６が搭載されており、さらにセラミックス基板３０
の端部上面にはリードフレーム３３の一端部が載置され
ている。導体配線パターン３５の一端部からはワイヤー
ボンディングによる金線３１ａが引き出され、この金線
３１ａがリードフレーム３３の一端部に接続されてい
る。さらに、導体配線パターン３５の他端部からはワイ
ヤーボンディングによる金線３１ｂが引き出され、この
金線３１ｂの他端がＩＣチップ３６の一端部に接続され
ている。
基板上に形成された配線パターンとの接続には、ワイヤ
ーボンディング法が使用されている。図３は前記方法に
よりリードフレーム３３がセラミックス基板３０上に形
成された導体配線パターン３５に接続された状態を示し
ている。このセラミックス基板３０の上面にはＩＣチッ
プ３６が搭載されており、さらにセラミックス基板３０
の端部上面にはリードフレーム３３の一端部が載置され
ている。導体配線パターン３５の一端部からはワイヤー
ボンディングによる金線３１ａが引き出され、この金線
３１ａがリードフレーム３３の一端部に接続されてい
る。さらに、導体配線パターン３５の他端部からはワイ
ヤーボンディングによる金線３１ｂが引き出され、この
金線３１ｂの他端がＩＣチップ３６の一端部に接続され
ている。
【０００４】しかしながら、このようにリードフレーム
３３と導体配線パターン３５との接続のために金線３１
ａによるワイヤーボンディング法を用いた場合、精度と
歩留まりが良好である反面、ワイヤーボンディング装置
と金線３１ａを使用するためにコストが高くなるという
問題があった。またセラミックス基板３０上に金線３１
ａを引き出すための距離Ｌを確保する必要があるため、
ＩＣパッケージの小型化が困難であるという問題があっ
た。
３３と導体配線パターン３５との接続のために金線３１
ａによるワイヤーボンディング法を用いた場合、精度と
歩留まりが良好である反面、ワイヤーボンディング装置
と金線３１ａを使用するためにコストが高くなるという
問題があった。またセラミックス基板３０上に金線３１
ａを引き出すための距離Ｌを確保する必要があるため、
ＩＣパッケージの小型化が困難であるという問題があっ
た。
【０００５】このため最近では、前記距離Ｌが不必要と
なるように金線３１ａの代わりにバンプを介してリード
フレームと導体配線パターンとを接続する方法が提案さ
れている。図４は前記方法によりリードフレーム４３と
導体配線パターン４５とが接続されている状態を示す断
面図であり、図中４０はセラミックス基板を示してい
る。このセラミックス基板４０の上面には導体配線パタ
ーン４５が形成され、またＩＣチップ４６が搭載されて
いる。この導体配線パターン４５の一端部にはバンプ４
２が形成されており、このバンプ４２を介してリードフ
レーム４３の一端部が接続されている。また、導体配線
パターン４５の他端部からはワイヤーボンディングによ
る金線４１が引き出され、この金線４１の他端がＩＣチ
ップ４６の一端部に接続されている。
なるように金線３１ａの代わりにバンプを介してリード
フレームと導体配線パターンとを接続する方法が提案さ
れている。図４は前記方法によりリードフレーム４３と
導体配線パターン４５とが接続されている状態を示す断
面図であり、図中４０はセラミックス基板を示してい
る。このセラミックス基板４０の上面には導体配線パタ
ーン４５が形成され、またＩＣチップ４６が搭載されて
いる。この導体配線パターン４５の一端部にはバンプ４
２が形成されており、このバンプ４２を介してリードフ
レーム４３の一端部が接続されている。また、導体配線
パターン４５の他端部からはワイヤーボンディングによ
る金線４１が引き出され、この金線４１の他端がＩＣチ
ップ４６の一端部に接続されている。
【０００６】図４におけるリードフレーム４３と導体配
線パターン４５とを接続する場合、図５（ａ）、（ｂ）
に示した二通りの方法が用いられており、（ａ）に示し
た方法はセラミックス基板４０上に形成された導体配線
パターン４５の一端部にバンプ４２を形成し、このバン
プ４２とリードフレーム４３の一端部とを熱圧着させて
接続する方法である。（ｂ）に示した方法はリードフレ
ーム４３の一端部にバンプ４２を形成し、このバンプ４
２を導体配線パターン４５の一端部に熱圧着させて接続
する方法である。
線パターン４５とを接続する場合、図５（ａ）、（ｂ）
に示した二通りの方法が用いられており、（ａ）に示し
た方法はセラミックス基板４０上に形成された導体配線
パターン４５の一端部にバンプ４２を形成し、このバン
プ４２とリードフレーム４３の一端部とを熱圧着させて
接続する方法である。（ｂ）に示した方法はリードフレ
ーム４３の一端部にバンプ４２を形成し、このバンプ４
２を導体配線パターン４５の一端部に熱圧着させて接続
する方法である。
【０００７】
【発明が解決しようとする課題】しかしながら、図４、
図５に示したバンプ４２を介してリードフレーム４３と
導体配線パターン４５とを接続する方法では、新たに専
用のバンプ形成装置が必要となり、コストが高くなると
いう課題があった。また、前記装置を用いてバンプ４２
を形成する際の、バンプ形成部の位置合わせが難しく、
歩留まりが悪いという課題もあった。
図５に示したバンプ４２を介してリードフレーム４３と
導体配線パターン４５とを接続する方法では、新たに専
用のバンプ形成装置が必要となり、コストが高くなると
いう課題があった。また、前記装置を用いてバンプ４２
を形成する際の、バンプ形成部の位置合わせが難しく、
歩留まりが悪いという課題もあった。
【０００８】本発明は上記課題に鑑みなされたものであ
って、コストの低減を図ることができ、さらには歩留ま
りを向上させることができるバンプ付きのリードフレー
ム及びその製造方法を提供することを目的としている。
って、コストの低減を図ることができ、さらには歩留ま
りを向上させることができるバンプ付きのリードフレー
ム及びその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記した目的を達成する
ため本発明に係るリードフレームは、セラミックス基板
に固定され、かつ該セラミックス基板上の配線と電気的
に接続されるリードフレームにおいて、前記セラミック
ス基板上に形成された配線と電気的に接続される側の先
端部が折り曲げられてバンプが形成されていることを特
徴としている。
ため本発明に係るリードフレームは、セラミックス基板
に固定され、かつ該セラミックス基板上の配線と電気的
に接続されるリードフレームにおいて、前記セラミック
ス基板上に形成された配線と電気的に接続される側の先
端部が折り曲げられてバンプが形成されていることを特
徴としている。
【００１０】また、本発明に係るリードフレームの製造
方法は、薄平板状のリードフレームの先端部に凹部を設
け、該凹部を起点に折り曲げることを特徴としている。
方法は、薄平板状のリードフレームの先端部に凹部を設
け、該凹部を起点に折り曲げることを特徴としている。
【００１１】
【作用】上記した構成によれば、リードフレームには前
記セラミックス基板上に形成された配線と電気的に接続
される側の先端部が折り曲げられてバンプが形成されて
いるので、従来のようにバンプを別体として形成する必
要がなくなる。従ってバンプ形成用の専用装置が不要と
なる。
記セラミックス基板上に形成された配線と電気的に接続
される側の先端部が折り曲げられてバンプが形成されて
いるので、従来のようにバンプを別体として形成する必
要がなくなる。従ってバンプ形成用の専用装置が不要と
なる。
【００１２】また、上記した方法によれば、薄平板状の
リードフレームの先端部に凹部を設け、該凹部を起点に
折り曲げてリードフレームを製造するので、前記リード
フレームの一部分を利用してバンプが容易に形成され、
かつバンプの位置ずれがない。
リードフレームの先端部に凹部を設け、該凹部を起点に
折り曲げてリードフレームを製造するので、前記リード
フレームの一部分を利用してバンプが容易に形成され、
かつバンプの位置ずれがない。
【００１３】
【実施例】以下、本発明に係るリードフレーム及びその
製造方法の実施例を図面に基づいて説明する。図１は、
実施例に係るリードフレーム１３を導体配線パターン１
５が形成されたセラミックスパッケージに接続した状態
を示す模式的断面図である。図中１０はセラミックス基
板を示しており、このセラミックス基板１０の上面中央
には熱伝導樹脂１７を介してＩＣチップ１６が搭載され
ている。また、セラミックス基板１０上には、導体配線
パターン１５が形成され、導体配線パターン１５の一端
部にはワイヤーボンディングによる金線１１の一端が接
続され、この金線１１の他端はＩＣチップ１６の一端部
に接続され、金線１１を介してＩＣチップ１６と導体配
線パターン１５とが電気的に接続されている。また、導
体配線パターン１５の他端部にはリードフレーム１３の
一端が接続され、セラミックス基板１０の両端部上にお
けるリードフレーム１３周辺はシーリングガラス１２に
より被覆され、このシーリングガラス１２の上面にはウ
インドウフレーム１８が載置されている。つまり、リー
ドフレーム１３はシーリングガラス１２によりセラミッ
クス基板１０とウインドウフレーム１８との間に固定さ
れている。また導体配線パターン１５側のリードフレー
ム１３の先端部には凸状のバンプ１３ａが形成され、こ
のバンプ１３ａ形成部及びその近傍は接合金属層１４で
被覆されている。ウインドウフレーム１８の内側端部上
面には、ソルダー１９を介して平板形状の蓋体２４が固
定されている。
製造方法の実施例を図面に基づいて説明する。図１は、
実施例に係るリードフレーム１３を導体配線パターン１
５が形成されたセラミックスパッケージに接続した状態
を示す模式的断面図である。図中１０はセラミックス基
板を示しており、このセラミックス基板１０の上面中央
には熱伝導樹脂１７を介してＩＣチップ１６が搭載され
ている。また、セラミックス基板１０上には、導体配線
パターン１５が形成され、導体配線パターン１５の一端
部にはワイヤーボンディングによる金線１１の一端が接
続され、この金線１１の他端はＩＣチップ１６の一端部
に接続され、金線１１を介してＩＣチップ１６と導体配
線パターン１５とが電気的に接続されている。また、導
体配線パターン１５の他端部にはリードフレーム１３の
一端が接続され、セラミックス基板１０の両端部上にお
けるリードフレーム１３周辺はシーリングガラス１２に
より被覆され、このシーリングガラス１２の上面にはウ
インドウフレーム１８が載置されている。つまり、リー
ドフレーム１３はシーリングガラス１２によりセラミッ
クス基板１０とウインドウフレーム１８との間に固定さ
れている。また導体配線パターン１５側のリードフレー
ム１３の先端部には凸状のバンプ１３ａが形成され、こ
のバンプ１３ａ形成部及びその近傍は接合金属層１４で
被覆されている。ウインドウフレーム１８の内側端部上
面には、ソルダー１９を介して平板形状の蓋体２４が固
定されている。
【００１４】次に実施例に係るリードフレーム１３の製
造方法を図２に基づいて説明する。まず、材料としてＦ
ｅ−４２％Ｎｉ合金または銅合金を用いてリードフレー
ム１３のパターンを作製し（図２（ａ））、次にリード
フレーム１３の先端部にフォトリソグラフィー技術を用
いてハーフエッチングを施し、折り曲げ用の凹部５３を
形成する（図２（ｂ））。その後、リードフレーム１３
の先端部にＡｌ、Ａｕ又はＡｇなどをメッキ法または蒸
着法により付着させて接合金属層１４を形成する。この
接合金属層１４は熱圧着または超音波併用熱圧着接合を
容易に行なわせるためのものである（図２（ｃ））。次
にリードフレーム１３における凹部５３形成箇所よりも
根元側下面を金型５２で支持し、リードフレーム１３の
先端部を折り曲げ加工用の金型５１を用いて、図中の矢
印方向に力を加えてまず９０°折り曲げる。この際、リ
ードフレーム１３が横方向にずれないようにリードフレ
ーム１３の先端部の金型５１が当たる面に、固定用接着
テープ５０を貼着しておく（図２（ｄ））。次にリード
フレーム１３を上下が逆になるようにひっくり返し、リ
ードフレーム１３の根元部分を金型５５で固定し、金型
５６を用いて図中の矢印方向に力を加えることにより、
先端部を図中破線で示した方向に折り曲げる。（図２
（ｅ））。その後、リードフレーム１３を金型５８に載
置し、破線状に折り曲げられた部分を金型５７を用いて
図中の矢印方向に力を加え、リードフレーム１３の根本
側と接するように１８０°完全に折り曲げることにより
バンプ１３ａを形成する。また、固定用接着テープ５０
として導電性のテープを使用している場合には固定用接
着テープ５０をリードフレーム１３の先端部から剥し、
また固定用接着テープ５０として絶縁性のテープを使用
している場合には固定用接着テープ５０をリードフレー
ム１３の先端部に貼着させたままにしておいても良い。
（図２（ｆ））。上記実施例に係るリードフレーム１３
ではリードフレーム１３の一部を用いてバンプ１３ａが
形成されており、従来のようにバンプをリードフレーム
１３とは別の導体金属等で形成する必要がない。従って
バンプ形成用の専用の装置を必要とせず、コストの低減
を図ることができる。また従来のようにバンプ形成部の
位置合わせをする必要がなく、常に正確にリードフレー
ム１３の先端部にバンプ１３ａを形成することができ、
歩留まりを向上させることができる。
造方法を図２に基づいて説明する。まず、材料としてＦ
ｅ−４２％Ｎｉ合金または銅合金を用いてリードフレー
ム１３のパターンを作製し（図２（ａ））、次にリード
フレーム１３の先端部にフォトリソグラフィー技術を用
いてハーフエッチングを施し、折り曲げ用の凹部５３を
形成する（図２（ｂ））。その後、リードフレーム１３
の先端部にＡｌ、Ａｕ又はＡｇなどをメッキ法または蒸
着法により付着させて接合金属層１４を形成する。この
接合金属層１４は熱圧着または超音波併用熱圧着接合を
容易に行なわせるためのものである（図２（ｃ））。次
にリードフレーム１３における凹部５３形成箇所よりも
根元側下面を金型５２で支持し、リードフレーム１３の
先端部を折り曲げ加工用の金型５１を用いて、図中の矢
印方向に力を加えてまず９０°折り曲げる。この際、リ
ードフレーム１３が横方向にずれないようにリードフレ
ーム１３の先端部の金型５１が当たる面に、固定用接着
テープ５０を貼着しておく（図２（ｄ））。次にリード
フレーム１３を上下が逆になるようにひっくり返し、リ
ードフレーム１３の根元部分を金型５５で固定し、金型
５６を用いて図中の矢印方向に力を加えることにより、
先端部を図中破線で示した方向に折り曲げる。（図２
（ｅ））。その後、リードフレーム１３を金型５８に載
置し、破線状に折り曲げられた部分を金型５７を用いて
図中の矢印方向に力を加え、リードフレーム１３の根本
側と接するように１８０°完全に折り曲げることにより
バンプ１３ａを形成する。また、固定用接着テープ５０
として導電性のテープを使用している場合には固定用接
着テープ５０をリードフレーム１３の先端部から剥し、
また固定用接着テープ５０として絶縁性のテープを使用
している場合には固定用接着テープ５０をリードフレー
ム１３の先端部に貼着させたままにしておいても良い。
（図２（ｆ））。上記実施例に係るリードフレーム１３
ではリードフレーム１３の一部を用いてバンプ１３ａが
形成されており、従来のようにバンプをリードフレーム
１３とは別の導体金属等で形成する必要がない。従って
バンプ形成用の専用の装置を必要とせず、コストの低減
を図ることができる。また従来のようにバンプ形成部の
位置合わせをする必要がなく、常に正確にリードフレー
ム１３の先端部にバンプ１３ａを形成することができ、
歩留まりを向上させることができる。
【００１５】また上記方法によれば、リードフレーム１
３の先端部に凹部５３を設け、凹部５３から折り曲げる
ので、リードフレーム１３先端部を正確に安定的に折り
曲げることができ、所望のバンプ１３ａを容易に形成す
ることができる。
３の先端部に凹部５３を設け、凹部５３から折り曲げる
ので、リードフレーム１３先端部を正確に安定的に折り
曲げることができ、所望のバンプ１３ａを容易に形成す
ることができる。
【００１６】なお、上記実施例では凹部５３の形成にフ
ォトリソグラフィー技術を用いたが何らフォトリソグラ
フィー技術を用いた方法に限定されるものではなく、そ
の他プレス法により凹部５３を形成しても差し支えな
い。
ォトリソグラフィー技術を用いたが何らフォトリソグラ
フィー技術を用いた方法に限定されるものではなく、そ
の他プレス法により凹部５３を形成しても差し支えな
い。
【００１７】
【発明の効果】以上詳述したように本発明に係るリード
フレームにあっては、セラミックス基板に固定され、か
つ該セラミックス基板上の配線と電気的に接続されるリ
ードフレームにおいて、前記セラミックス基板上に形成
された配線と電気的に接続される側の先端部が折り曲げ
られてバンプが形成されているので、従来のようにバン
プをリードフレームとは別の導体金属等で形成する必要
がない。従ってバンプ形成用の専用の装置を必要とせ
ず、コストの低減を図ることができる。また従来のよう
にバンプ形成部の位置合わせをする必要がなく、常に正
確に前記リードフレームの先端部にバンプを形成するこ
とができ、歩留まりを向上させることができる。
フレームにあっては、セラミックス基板に固定され、か
つ該セラミックス基板上の配線と電気的に接続されるリ
ードフレームにおいて、前記セラミックス基板上に形成
された配線と電気的に接続される側の先端部が折り曲げ
られてバンプが形成されているので、従来のようにバン
プをリードフレームとは別の導体金属等で形成する必要
がない。従ってバンプ形成用の専用の装置を必要とせ
ず、コストの低減を図ることができる。また従来のよう
にバンプ形成部の位置合わせをする必要がなく、常に正
確に前記リードフレームの先端部にバンプを形成するこ
とができ、歩留まりを向上させることができる。
【００１８】また、上記した本発明に係るリードフレー
ムの製造方法によれば、薄平板状のリードフレームの先
端部に凹部を設け、前記凹部を起点に折り曲げるのでリ
ードフレームの先端部を正確に安定的に折り曲げること
ができ、所望のバンプを容易に形成することができる。
ムの製造方法によれば、薄平板状のリードフレームの先
端部に凹部を設け、前記凹部を起点に折り曲げるのでリ
ードフレームの先端部を正確に安定的に折り曲げること
ができ、所望のバンプを容易に形成することができる。
【図１】（ａ）は本発明に係るリードフレームが導体配
線パターンが形成されたセラミックスパッケージに接続
された状態を示す模式的断面図、（ｂ）は（ａ）におけ
るＢ部分の部分拡大図である。
線パターンが形成されたセラミックスパッケージに接続
された状態を示す模式的断面図、（ｂ）は（ａ）におけ
るＢ部分の部分拡大図である。
【図２】（ａ）〜（ｆ）は実施例に係るリードフレーム
の製造方法における各工程を各工程順に示した模式的断
面図である。
の製造方法における各工程を各工程順に示した模式的断
面図である。
【図３】従来のリードフレームが導体配線パターンが形
成されたセラミックス基板に接続された状態を示す模式
的断面図である。
成されたセラミックス基板に接続された状態を示す模式
的断面図である。
【図４】別の従来のリードフレームが導体配線パターン
が形成されたセラミックス基板に接続された状態を示す
模式的断面図である。
が形成されたセラミックス基板に接続された状態を示す
模式的断面図である。
【図５】（ａ）、（ｂ）は図４におけるリードフレーム
と導体配線パターンとを接続するための方法を示す模式
的断面図である。
と導体配線パターンとを接続するための方法を示す模式
的断面図である。
１０ セラミックス基板 １３ リードフレーム １３ａ バンプ １５ 導体配線パターン ５３ 凹部
Claims (2)
- 【請求項１】 セラミックス基板に固定され、かつ該セ
ラミックス基板上の配線と電気的に接続されるリードフ
レームにおいて、前記セラミックス基板上に形成された
配線と電気的に接続される側の先端部が折り曲げられて
バンプが形成されていることを特徴とするリードフレー
ム。 - 【請求項２】 薄平板状のリードフレームの先端部に凹
部を設け、該凹部を起点に折り曲げることを特徴とする
請求項１記載のリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152057A JPH05343591A (ja) | 1992-06-11 | 1992-06-11 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152057A JPH05343591A (ja) | 1992-06-11 | 1992-06-11 | リードフレーム及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343591A true JPH05343591A (ja) | 1993-12-24 |
Family
ID=15532111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4152057A Pending JPH05343591A (ja) | 1992-06-11 | 1992-06-11 | リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343591A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903138B2 (en) | 2018-12-21 | 2021-01-26 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| US11201099B2 (en) | 2018-12-21 | 2021-12-14 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| DE102019135373B4 (de) | 2018-12-21 | 2024-07-11 | Denso Corporation | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
-
1992
- 1992-06-11 JP JP4152057A patent/JPH05343591A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10903138B2 (en) | 2018-12-21 | 2021-01-26 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| US11201099B2 (en) | 2018-12-21 | 2021-12-14 | Denso Corporation | Semiconductor device and method of manufacturing the same |
| DE102019135373B4 (de) | 2018-12-21 | 2024-07-11 | Denso Corporation | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11219420A (ja) | Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法 | |
| JPH02502323A (ja) | 集積回路用支持組立体 | |
| USRE48421E1 (en) | Flip chip and method of making flip chip | |
| US6700198B2 (en) | Resin for semiconductor wire | |
| JP2001015542A (ja) | 半導体装置及びその製造方法 | |
| EP0210371A1 (en) | Semiconductor device having a plurality of leads | |
| JPH05218127A (ja) | 半導体装置及びその製造方法 | |
| JPH05343591A (ja) | リードフレーム及びその製造方法 | |
| JPH04352436A (ja) | 半導体装置 | |
| JPH0695468B2 (ja) | 電気的接続接点の形成方法 | |
| JP2605999B2 (ja) | 半導体パッケージの製造方法 | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 | |
| JP2667901B2 (ja) | 半導体装置の製造方法 | |
| JP2003234427A (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JP2531636B2 (ja) | サ−マルヘツド | |
| US20080150108A1 (en) | Semiconductor package and method for manufacturing same | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP2941533B2 (ja) | 半導体チップのワイヤレスボンディング方法 | |
| JPS63152160A (ja) | 半導体装置用リ−ドフレ−ム | |
| US20070145607A1 (en) | System to wirebond power signals to flip-chip core | |
| JP2924858B2 (ja) | リードフレームとその製造方法 | |
| JPH05251513A (ja) | 半導体装置 | |
| JPH02159033A (ja) | 半導体装置 | |
| JPS635253Y2 (ja) |