JP2605999B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JP2605999B2 JP2605999B2 JP3098901A JP9890191A JP2605999B2 JP 2605999 B2 JP2605999 B2 JP 2605999B2 JP 3098901 A JP3098901 A JP 3098901A JP 9890191 A JP9890191 A JP 9890191A JP 2605999 B2 JP2605999 B2 JP 2605999B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding wire
- plating
- lead frame
- bonding
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩなどの半導体素
子を外部容器のリードフレームあるいは半導体素子を搭
載する回路基板の端子部にボンディングワイヤにより接
続して実装した半導体パッケージの製造方法に関するも
のである。
子を外部容器のリードフレームあるいは半導体素子を搭
載する回路基板の端子部にボンディングワイヤにより接
続して実装した半導体パッケージの製造方法に関するも
のである。
【０００２】
【従来の技術】従来、半導体パッケージではＬＳＩとリ
ードフレームの接合をボンディングワイヤにより行って
いた。図８は、従来の一般的な半導体パッケージの断面
構造を示す断面図であり、図９は、従来の半導体パッケ
ージのボンディングワイヤによる接続部分を示す拡大斜
視図である。これらの図に示すように、金（Ａｕ）線な
どの従来のボンディングワイヤ２１の一方の先端は、ボ
ンディングツール２３の加熱により先端にボール２２が
形成され、ダイパッド６上のＬＳＩ４の電極７と熱圧着
接合される。ボンディングワイヤ２１は通常金線で３５
〜５０ｍｍφのものが使用される。電極７はアルミ蒸着
膜である。ボンディングワイヤ２１の他端はリードフレ
ーム２の先端に超音波ボンディング法により接続され
る。このようにＬＳＩ４側にボール２２を形成して接合
する方法はボールボンディング法と呼ばれＬＳＩ４の電
極７に対してボンディングワイヤ２１は直角に接続され
る。このためワイヤボンディング法ではボンディングワ
イヤ２１により一定のループ高さで接続される。
ードフレームの接合をボンディングワイヤにより行って
いた。図８は、従来の一般的な半導体パッケージの断面
構造を示す断面図であり、図９は、従来の半導体パッケ
ージのボンディングワイヤによる接続部分を示す拡大斜
視図である。これらの図に示すように、金（Ａｕ）線な
どの従来のボンディングワイヤ２１の一方の先端は、ボ
ンディングツール２３の加熱により先端にボール２２が
形成され、ダイパッド６上のＬＳＩ４の電極７と熱圧着
接合される。ボンディングワイヤ２１は通常金線で３５
〜５０ｍｍφのものが使用される。電極７はアルミ蒸着
膜である。ボンディングワイヤ２１の他端はリードフレ
ーム２の先端に超音波ボンディング法により接続され
る。このようにＬＳＩ４側にボール２２を形成して接合
する方法はボールボンディング法と呼ばれＬＳＩ４の電
極７に対してボンディングワイヤ２１は直角に接続され
る。このためワイヤボンディング法ではボンディングワ
イヤ２１により一定のループ高さで接続される。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来のボンディングワイヤ２１による接合には以下のよう
な問題がある。
来のボンディングワイヤ２１による接合には以下のよう
な問題がある。
【０００４】１．従来のボンディングワイヤ２１を用い
る接合においては、ボンディング時の熱により、ＬＳＩ
４の電極７に形成されるボール２２の首の部分が弱くな
り、ある程度引っ張られると、ボール２２の首のところ
から折れる現象、いわゆるネッキングが生じる。このボ
ールボンディングにおけるネッキングを防ぐためワイヤ
ボンディング法における接合においてはボンディングワ
イヤに一定のループ高さが必要となる。このためパッケ
ージの厚さを減少できず、また、パッケージの幅形状も
大きくなる。
る接合においては、ボンディング時の熱により、ＬＳＩ
４の電極７に形成されるボール２２の首の部分が弱くな
り、ある程度引っ張られると、ボール２２の首のところ
から折れる現象、いわゆるネッキングが生じる。このボ
ールボンディングにおけるネッキングを防ぐためワイヤ
ボンディング法における接合においてはボンディングワ
イヤに一定のループ高さが必要となる。このためパッケ
ージの厚さを減少できず、また、パッケージの幅形状も
大きくなる。
【０００５】２．このためボンディングワイヤのワイヤ
長を短くできず、接続抵抗が大きくなる。
長を短くできず、接続抵抗が大きくなる。
【０００６】３．ボンディングワイヤの断面が円形のた
め、インダクタンスＬが大きくなり、クロストーク大と
なる。
め、インダクタンスＬが大きくなり、クロストーク大と
なる。
【０００７】４．ボンディングワイヤ１本の接続に約
０．１秒を要し多ピンの場合、ピン数の増加につれて生
産量がダウンする。約３００ピンの時、約３０秒の接続
時間を要する。
０．１秒を要し多ピンの場合、ピン数の増加につれて生
産量がダウンする。約３００ピンの時、約３０秒の接続
時間を要する。
【０００８】５．多ピンの場合ボンディングワイヤのル
ープの間隔がせまくなり、短絡をおこす場合がある。
ープの間隔がせまくなり、短絡をおこす場合がある。
【０００９】６．所定のピン数に対して一定の金線長が
必要で高価であり、多ピンの場合さらに高価となる。
必要で高価であり、多ピンの場合さらに高価となる。
【００１０】ところで、ボンディングワイヤを用いず
に、半導体素子の電極とテープキャリアのリードフレー
ムのインナーリードとを一括ボンディングする方法も種
々提案されている（例えば、特開平０２−２２８５０号
公報、同０２−１２１３４３号公報、同０２−２１５１
４５号公報等）。ところで、本出願人の出願による特開
平０２−２２８５０号公報に開示されたリードフレーム
では、インナーリードのみを金属箔エッチングパターン
により形成し、アウターリードを金属板によって形成す
ることにより多ピン化および微細化に対応しているが、
半導体素子の電極との接続のため、半導体素子を格納す
るデバイスホールにインナーリードを突き出す必要があ
る。しかし、デバイスホールに突出したインナーリー
ド、いわゆるフィンガーは曲がりやすく、特に小ピッチ
では歩留りが悪く問題となっている。また、特開平０２
−２１５１４５号公報に開示されたテープキャリアで
は、スパッター蒸着によってポリイミドなどのテープ上
に金属被膜を主体とする金属箔層をエッチングまたはフ
ラッシュエッチングして得られたリードフレームのイン
ナーリードを支持するテープに穿孔して電極部を形成し
た後、インナーリード下のテープを薄肉化して電極部を
突出させることにより、微細化を可能とし、インナーリ
ードに充分なフィンガー強度付与している。しかし、こ
の方法は複雑な工程を必要とするという問題があるし、
用いるテープ面積が大きいため、先端のみを用いるのは
不経済であり、高価なポリイミドフィルムを多量に使用
することとなり、全体が高価になりがちであるという問
題もある。
に、半導体素子の電極とテープキャリアのリードフレー
ムのインナーリードとを一括ボンディングする方法も種
々提案されている（例えば、特開平０２−２２８５０号
公報、同０２−１２１３４３号公報、同０２−２１５１
４５号公報等）。ところで、本出願人の出願による特開
平０２−２２８５０号公報に開示されたリードフレーム
では、インナーリードのみを金属箔エッチングパターン
により形成し、アウターリードを金属板によって形成す
ることにより多ピン化および微細化に対応しているが、
半導体素子の電極との接続のため、半導体素子を格納す
るデバイスホールにインナーリードを突き出す必要があ
る。しかし、デバイスホールに突出したインナーリー
ド、いわゆるフィンガーは曲がりやすく、特に小ピッチ
では歩留りが悪く問題となっている。また、特開平０２
−２１５１４５号公報に開示されたテープキャリアで
は、スパッター蒸着によってポリイミドなどのテープ上
に金属被膜を主体とする金属箔層をエッチングまたはフ
ラッシュエッチングして得られたリードフレームのイン
ナーリードを支持するテープに穿孔して電極部を形成し
た後、インナーリード下のテープを薄肉化して電極部を
突出させることにより、微細化を可能とし、インナーリ
ードに充分なフィンガー強度付与している。しかし、こ
の方法は複雑な工程を必要とするという問題があるし、
用いるテープ面積が大きいため、先端のみを用いるのは
不経済であり、高価なポリイミドフィルムを多量に使用
することとなり、全体が高価になりがちであるという問
題もある。
【００１１】本発明の目的は、上記従来技術の問題点を
解消し、ＬＳＩなどの半導体素子とリードフレームや基
板との接合にボンディングワイヤを用いる半導体パッケ
ージの製造方法において、パッケージの薄型化が可能
で、ボンディングワイヤ長が短く、短絡の恐れがなく、
電気特性に優れた一括ボンディングが可能な半導体パッ
ケージの製造方法を提供するにある。
解消し、ＬＳＩなどの半導体素子とリードフレームや基
板との接合にボンディングワイヤを用いる半導体パッケ
ージの製造方法において、パッケージの薄型化が可能
で、ボンディングワイヤ長が短く、短絡の恐れがなく、
電気特性に優れた一括ボンディングが可能な半導体パッ
ケージの製造方法を提供するにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体素子を内蔵した半導体パッケージ
の製造方法において、前記半導体素子とリードフレーム
または基板とを予めめっき法によりテープキャリア上に
作製したボンディングワイヤ用の配線パターンによって
接続することを特徴とする半導体パッケージの製造方法
を提供するものである。
に、本発明は、半導体素子を内蔵した半導体パッケージ
の製造方法において、前記半導体素子とリードフレーム
または基板とを予めめっき法によりテープキャリア上に
作製したボンディングワイヤ用の配線パターンによって
接続することを特徴とする半導体パッケージの製造方法
を提供するものである。
【００１３】前記ボンディングワイヤは、テープキャリ
アまたは前記基板上に、それらの接続位置に対応させて
厚めっきされているのが好ましく、また、前記ボンディ
ングワイヤは、銅めっきよりなり、その上部に錫めっき
を有する。
アまたは前記基板上に、それらの接続位置に対応させて
厚めっきされているのが好ましく、また、前記ボンディ
ングワイヤは、銅めっきよりなり、その上部に錫めっき
を有する。
【００１４】
【発明の作用】本発明の製造方法に係る半導体装置は、
ＬＳＩなどの半導体素子の電極とリードフレームまたは
基板との接続にめっきにより形成されたボンディングワ
イヤを用いたものである。そして、好ましくは、このボ
ンディングワイヤは、パーケージのリードフレームまた
は基板上に、ボンディング位置座標に位置合わせして厚
めっきすることにより形成され、また、このめっきは銅
めっきであり、さらに必要に応じ、この銅めっき上に錫
めっきされている。また、好ましくは、めっき製のボン
ディングワイヤの片端または両端にバンプが形成されて
いる。さらに好ましくは、ＬＳＩなどの半導体素子とリ
ードフレームまたは基板は一括ボンディングされる。こ
こで、半導体素子とリードフレームまたは基板とをめっ
きボンディングワイヤで接続する際に、ボンディングワ
イヤをリードフレームの先端に予め接続し、その後半導
体素子を接続する場合、半導体素子に予め接続し、その
後リードフレームまたは基板に接続する場合、および両
接続を同時に一括して行う場合のいずれを採用してもよ
い。
ＬＳＩなどの半導体素子の電極とリードフレームまたは
基板との接続にめっきにより形成されたボンディングワ
イヤを用いたものである。そして、好ましくは、このボ
ンディングワイヤは、パーケージのリードフレームまた
は基板上に、ボンディング位置座標に位置合わせして厚
めっきすることにより形成され、また、このめっきは銅
めっきであり、さらに必要に応じ、この銅めっき上に錫
めっきされている。また、好ましくは、めっき製のボン
ディングワイヤの片端または両端にバンプが形成されて
いる。さらに好ましくは、ＬＳＩなどの半導体素子とリ
ードフレームまたは基板は一括ボンディングされる。こ
こで、半導体素子とリードフレームまたは基板とをめっ
きボンディングワイヤで接続する際に、ボンディングワ
イヤをリードフレームの先端に予め接続し、その後半導
体素子を接続する場合、半導体素子に予め接続し、その
後リードフレームまたは基板に接続する場合、および両
接続を同時に一括して行う場合のいずれを採用してもよ
い。
【００１５】このような構成を有するため、本発明の製
造方法に係る半導体パッケージは、薄型パーケージとす
ることができ、ボンディングワイヤの長さを短縮でき、
全体を小型化することができる。しかも、上記半導体パ
ッケージは短絡も生じないし、クロストークもなく電気
特性に優れている。また、この装置は、半導体素子とボ
ンディングワイヤ、リードフレームまたは基板とボンデ
ィングワイヤ、あるいはその両者間の接合を一括ボンデ
ィングすることも可能である。また、上記各特徴を有
し、また金線が不要とすることができるので、パッケー
ジコストを低減できる。
造方法に係る半導体パッケージは、薄型パーケージとす
ることができ、ボンディングワイヤの長さを短縮でき、
全体を小型化することができる。しかも、上記半導体パ
ッケージは短絡も生じないし、クロストークもなく電気
特性に優れている。また、この装置は、半導体素子とボ
ンディングワイヤ、リードフレームまたは基板とボンデ
ィングワイヤ、あるいはその両者間の接合を一括ボンデ
ィングすることも可能である。また、上記各特徴を有
し、また金線が不要とすることができるので、パッケー
ジコストを低減できる。
【００１６】
【実施例】以下に、本発明の製造方法に係る半導体装置
を添付の図面に示す好適実施例を参照して詳細に説明す
る。
を添付の図面に示す好適実施例を参照して詳細に説明す
る。
【００１７】図１は、本発明の製造方法により製造され
る半導体パッケージの構造の一実施例を示す断面図であ
る。同図において、１は本発明の最も特徴的なめっきに
より形成されたボンディングワイヤ（以下、めっきボン
ディングワイヤという）である。めっきボンディングワ
イヤ１の一端はリードフレーム２の一端はリードフレー
ム２の一端に直接熱融着され、他端はダイパッド６上の
ＬＳＩ４の対応する電極７にバンプ５を介して熱融着さ
れている。このようにリードフレーム２とめっきボンデ
ィングワイヤ１により接続されたＬＳＩ４は樹脂８によ
りモールドされている。このような樹脂モールド半導体
装置はプリント基板３にリードフレーム２の外端によっ
て接続される。
る半導体パッケージの構造の一実施例を示す断面図であ
る。同図において、１は本発明の最も特徴的なめっきに
より形成されたボンディングワイヤ（以下、めっきボン
ディングワイヤという）である。めっきボンディングワ
イヤ１の一端はリードフレーム２の一端はリードフレー
ム２の一端に直接熱融着され、他端はダイパッド６上の
ＬＳＩ４の対応する電極７にバンプ５を介して熱融着さ
れている。このようにリードフレーム２とめっきボンデ
ィングワイヤ１により接続されたＬＳＩ４は樹脂８によ
りモールドされている。このような樹脂モールド半導体
装置はプリント基板３にリードフレーム２の外端によっ
て接続される。
【００１８】ここで、本発明の製造方法において最も特
徴とするめっきボンディングワイヤ１の構造と製造方法
およびＬＳＩ４の電極７およびリードフレーム２への接
続方法について図２、図３および図４に基づいて説明す
る。まず、図２および図４に示すように、ポリイミド製
のテープキャリア９の全面に蒸着法により銅の薄膜１２
を形成し、次にホトレジストインク１０を全面にコート
し、露光現像によりパターンを作る。このパターン上に
電気めっき法によって、銅めっき厚付けを施し、めっき
ボンディングワイヤ１を形成する。めっき電流は銅蒸着
薄膜を通して供給される。こうして、図２に示すような
テープキャリアのめっきパターンが得られる。この方法
により作ったボンディングワイヤ１の１本の拡大図を図
３に示す。電気めっき液には、例えば硫酸銅めっき浴を
用いることができ、このめっき浴中で所定電流密度で所
定時間めっきすることにより所定のめっき厚さの銅めっ
きを形成することができる。このめっき法によってポリ
イミド９上に形成されているボンディングワイヤ１の断
面を図４に示す。ここで銅めっきのめっき厚さはホトレ
ジストの厚さより厚くすることにより、めっきをホトレ
ジスト１０の上部に顔を出させることができる。この理
由は接続を容易にするためであるが、図４に示すように
上部でめっきは横方向にも進むので若干、上部が広がっ
て形状となるが、これは逆に接続点の面積が大きくなり
信頼性上好ましい結果ともなる。ここでめっき厚さ、す
なわちめっきボンディングワイヤ１の厚さは、特に制限
的ではなく、必要なピン数に応じて適宜選択すればよ
い。また、めっき形状、すなわちめっきボンディングワ
イヤ１の形状および寸法も特に制限的ではなく、必要に
応じて適宜選択すればよいが、断面形状は、ホトレジス
トが露光により除去された溝の断面形状となるため、矩
形状となり、クロストークを生じにくい。
徴とするめっきボンディングワイヤ１の構造と製造方法
およびＬＳＩ４の電極７およびリードフレーム２への接
続方法について図２、図３および図４に基づいて説明す
る。まず、図２および図４に示すように、ポリイミド製
のテープキャリア９の全面に蒸着法により銅の薄膜１２
を形成し、次にホトレジストインク１０を全面にコート
し、露光現像によりパターンを作る。このパターン上に
電気めっき法によって、銅めっき厚付けを施し、めっき
ボンディングワイヤ１を形成する。めっき電流は銅蒸着
薄膜を通して供給される。こうして、図２に示すような
テープキャリアのめっきパターンが得られる。この方法
により作ったボンディングワイヤ１の１本の拡大図を図
３に示す。電気めっき液には、例えば硫酸銅めっき浴を
用いることができ、このめっき浴中で所定電流密度で所
定時間めっきすることにより所定のめっき厚さの銅めっ
きを形成することができる。このめっき法によってポリ
イミド９上に形成されているボンディングワイヤ１の断
面を図４に示す。ここで銅めっきのめっき厚さはホトレ
ジストの厚さより厚くすることにより、めっきをホトレ
ジスト１０の上部に顔を出させることができる。この理
由は接続を容易にするためであるが、図４に示すように
上部でめっきは横方向にも進むので若干、上部が広がっ
て形状となるが、これは逆に接続点の面積が大きくなり
信頼性上好ましい結果ともなる。ここでめっき厚さ、す
なわちめっきボンディングワイヤ１の厚さは、特に制限
的ではなく、必要なピン数に応じて適宜選択すればよ
い。また、めっき形状、すなわちめっきボンディングワ
イヤ１の形状および寸法も特に制限的ではなく、必要に
応じて適宜選択すればよいが、断面形状は、ホトレジス
トが露光により除去された溝の断面形状となるため、矩
形状となり、クロストークを生じにくい。
【００１９】このめっきボンディングワイヤ１の上面に
さらに無電解錫めっき１３を施すことにより、ＬＳＩの
接続性をさらに高めることができる。すなわち、めっき
ボンディングワイヤ１とＬＳＩ４との接合にはＬＳＩの
アルミ電極上には金蒸着を施しておき、Ａｕ−Ｓｎの共
晶接合法を採用することができる。ボンディングワイヤ
１によるＬＳＩ４の電極７とリードフレーム２との接続
は、図５に示すように、ＬＳＩ４の電極部７およびリー
ドフレーム２に位置合わせしてポリイミド９の裏側から
加熱ツール１４を用いて行うことができる。また、リー
ドフレーム２側には先端にＡｇのめっきを施すことによ
り、リードフレーム２とボンディングワイヤ１とＡｇ−
Ｓｎの拡散接続法により接続される。ここで、加熱ツー
ル１４の温度および時間は、ＬＳＩ４の電極部７および
リードフレーム２とボンディングワイヤ１との間の熱融
着を確実に行うことができれば、どのような温度、時間
であってもよいが、例えば、ボンディングワイヤ１とＬ
ＳＩ電極７とのＡｕ−Ｓｎの共晶接合およびボンディン
グワイヤ１とリードフレーム２とのＡｇ−Ｓｎの拡散接
合とを行うことができるように、４５０℃で１０秒間加
熱すればよい。ところで、加熱ツール１４の熱はポリイ
ミド９を通して伝達されるが、ポリイミド９はツール加
熱条件、例えば、４５０℃、１０秒の加熱には十分耐え
ることができる。接続時最下層の蒸着膜１２とポリイミ
ド９の密着は弱いので弱い力でポリイミド９から剥離す
る。また、蒸着膜１２は薄いために膜は切れて容易に接
続側に転写される。
さらに無電解錫めっき１３を施すことにより、ＬＳＩの
接続性をさらに高めることができる。すなわち、めっき
ボンディングワイヤ１とＬＳＩ４との接合にはＬＳＩの
アルミ電極上には金蒸着を施しておき、Ａｕ−Ｓｎの共
晶接合法を採用することができる。ボンディングワイヤ
１によるＬＳＩ４の電極７とリードフレーム２との接続
は、図５に示すように、ＬＳＩ４の電極部７およびリー
ドフレーム２に位置合わせしてポリイミド９の裏側から
加熱ツール１４を用いて行うことができる。また、リー
ドフレーム２側には先端にＡｇのめっきを施すことによ
り、リードフレーム２とボンディングワイヤ１とＡｇ−
Ｓｎの拡散接続法により接続される。ここで、加熱ツー
ル１４の温度および時間は、ＬＳＩ４の電極部７および
リードフレーム２とボンディングワイヤ１との間の熱融
着を確実に行うことができれば、どのような温度、時間
であってもよいが、例えば、ボンディングワイヤ１とＬ
ＳＩ電極７とのＡｕ−Ｓｎの共晶接合およびボンディン
グワイヤ１とリードフレーム２とのＡｇ−Ｓｎの拡散接
合とを行うことができるように、４５０℃で１０秒間加
熱すればよい。ところで、加熱ツール１４の熱はポリイ
ミド９を通して伝達されるが、ポリイミド９はツール加
熱条件、例えば、４５０℃、１０秒の加熱には十分耐え
ることができる。接続時最下層の蒸着膜１２とポリイミ
ド９の密着は弱いので弱い力でポリイミド９から剥離す
る。また、蒸着膜１２は薄いために膜は切れて容易に接
続側に転写される。
【００２０】ここで、ボンディングワイヤ１によるリー
ドフレーム２とＬＳＩ４との接続前にホトレジストイン
ク１０を剥離して、蒸着膜１２を剥離除去してもよい。
この場合には、作業は２工程増えるが以下の認識の点で
有利である。すなわち、接続時、ポリイミドテープ９と
して透明なうすい色のついたポリイミドを用いることに
より、ＬＳＩ４の電極７およびリードフレーム２とボン
ディングワイヤ１との位置合わせを容易に行うことがで
きる。
ドフレーム２とＬＳＩ４との接続前にホトレジストイン
ク１０を剥離して、蒸着膜１２を剥離除去してもよい。
この場合には、作業は２工程増えるが以下の認識の点で
有利である。すなわち、接続時、ポリイミドテープ９と
して透明なうすい色のついたポリイミドを用いることに
より、ＬＳＩ４の電極７およびリードフレーム２とボン
ディングワイヤ１との位置合わせを容易に行うことがで
きる。
【００２１】また、第６図および第７図に示すように、
接続の信頼性を高めるために、めっきボンディングワイ
ヤ１の両端にめっきバンプ１１を形成してもよい。この
場合は、ホトレジスト１０の上にさらにホトレジスト１
０´を施して２回のめっき厚付けを行なう。めっきバン
プ１１はめっきボンディングワイヤ１の上部に盛り上が
った構造となっている。
接続の信頼性を高めるために、めっきボンディングワイ
ヤ１の両端にめっきバンプ１１を形成してもよい。この
場合は、ホトレジスト１０の上にさらにホトレジスト１
０´を施して２回のめっき厚付けを行なう。めっきバン
プ１１はめっきボンディングワイヤ１の上部に盛り上が
った構造となっている。
【００２２】めっきボンディングワイヤ１のパターンは
ＬＳＩ４の電極７の位置とリードフレーム２の先端位置
と対応しており、そのまま位置認識にかけて接続でき
る。ポリイミドは通常、５０μｍとうすいため光を透過
できるので認識が可能であるので、前記の蒸着の薄い膜
１２を除去する方法が、この点では有利である。蒸着薄
膜１２を除去しない時は、パターンの位置をＣＣＤカメ
ラで初期認識をかけておきその位置にＬＳＩ４を送り込
む。このため後補正ができない欠点がある。蒸着薄膜１
２を除去する方法は透過光で観察（モニターをかけなが
ら）しながら接続できる点有利である。
ＬＳＩ４の電極７の位置とリードフレーム２の先端位置
と対応しており、そのまま位置認識にかけて接続でき
る。ポリイミドは通常、５０μｍとうすいため光を透過
できるので認識が可能であるので、前記の蒸着の薄い膜
１２を除去する方法が、この点では有利である。蒸着薄
膜１２を除去しない時は、パターンの位置をＣＣＤカメ
ラで初期認識をかけておきその位置にＬＳＩ４を送り込
む。このため後補正ができない欠点がある。蒸着薄膜１
２を除去する方法は透過光で観察（モニターをかけなが
ら）しながら接続できる点有利である。
【００２３】本発明の製造方法によって製造される半導
体パッケージにおいては、上述したようにボンディング
ワイヤ１をポリイミドフィルム９などの基板上にめっき
法で作り、位置合せしてＬＳＩ４とリードフレーム２と
の接続を行うことを特徴としているが、本発明は特にこ
れに限定されるわけでなく、ＬＳＩ４などの半導体素子
をリードフレームではなく、プリント基板、マルチチッ
プ基板等の基板に直接に本発明に用いられるボンディン
グワイヤにより接続する場合も、本発明の範囲に含まれ
る。
体パッケージにおいては、上述したようにボンディング
ワイヤ１をポリイミドフィルム９などの基板上にめっき
法で作り、位置合せしてＬＳＩ４とリードフレーム２と
の接続を行うことを特徴としているが、本発明は特にこ
れに限定されるわけでなく、ＬＳＩ４などの半導体素子
をリードフレームではなく、プリント基板、マルチチッ
プ基板等の基板に直接に本発明に用いられるボンディン
グワイヤにより接続する場合も、本発明の範囲に含まれ
る。
【００２４】また、本発明に用いられるボンディングワ
イヤをベアチップ等でハイブリット基板等に直接に搭載
して使う場合も本発明の範囲に含まれる。
イヤをベアチップ等でハイブリット基板等に直接に搭載
して使う場合も本発明の範囲に含まれる。
【００２５】また、本発明に用いられるボンディングワ
イヤを無電解めっき法で作られる場合も本発明の範囲に
含まれる。この場合は蒸着膜が不要となるがＰｄの活性
化必理が必要となる。
イヤを無電解めっき法で作られる場合も本発明の範囲に
含まれる。この場合は蒸着膜が不要となるがＰｄの活性
化必理が必要となる。
【００２６】また、本発明に用いられるボンディングワ
イヤは銅めっきが好ましいが、金めっきなどであっても
よい。
イヤは銅めっきが好ましいが、金めっきなどであっても
よい。
【００２７】本発明の製造方法によって半導体パッケー
ジを製造する場合には、めっきボンディングワイヤをリ
ードフレームまたは基板の先端にあらかじめ、接続して
おき、その後ＬＳＩなどの半導体素子を接続する場合、
およびＬＳＩなどの半導体素子側にはじめに接続してお
き、その後にリードフレームまたは基板の先端に接続す
る場合も本発明に含まれる。
ジを製造する場合には、めっきボンディングワイヤをリ
ードフレームまたは基板の先端にあらかじめ、接続して
おき、その後ＬＳＩなどの半導体素子を接続する場合、
およびＬＳＩなどの半導体素子側にはじめに接続してお
き、その後にリードフレームまたは基板の先端に接続す
る場合も本発明に含まれる。
【００２８】（実施例１） まず、ポリイミド製のテープキャリア９（厚さ５０μ
ｍ）にめっきボンディングワイヤ１をめっき法により作
った。すなわち、まずポリイミド９の全面に蒸着法によ
り４００Åの銅の薄膜を作った。次にホトレジストイン
ク１０を全面にコートし、露光現象によりパターンを作
った。このパターン上に電気めっき法に、銅めっき厚付
けを施した。めっき電流は銅蒸着薄膜を通して供給され
る。この方法により図３に拡大して示すようなボンディ
ングワイヤ１が図２に示すようなテープキャリアのめっ
きパターンで得られた。電気めっき液には硫酸銅めっき
浴を用い、めっき厚さ３５μｍを約５分で形成できた。
このめっき法によるボンディングワイヤ１の断面を図４
に示すようなものであった。ホトレジスト１０の厚さは
２５μｍであり、めっきは約１０μｍその上部に顔を出
させた。この理由は接続を容易にするためであるが、図
４に示すように上部でめっきは横方向にも進むので若
干、上部が広がった形状となるが、これは逆に接続点の
面積が大きくなり信頼性上好ましい結果ともなった。
ｍ）にめっきボンディングワイヤ１をめっき法により作
った。すなわち、まずポリイミド９の全面に蒸着法によ
り４００Åの銅の薄膜を作った。次にホトレジストイン
ク１０を全面にコートし、露光現象によりパターンを作
った。このパターン上に電気めっき法に、銅めっき厚付
けを施した。めっき電流は銅蒸着薄膜を通して供給され
る。この方法により図３に拡大して示すようなボンディ
ングワイヤ１が図２に示すようなテープキャリアのめっ
きパターンで得られた。電気めっき液には硫酸銅めっき
浴を用い、めっき厚さ３５μｍを約５分で形成できた。
このめっき法によるボンディングワイヤ１の断面を図４
に示すようなものであった。ホトレジスト１０の厚さは
２５μｍであり、めっきは約１０μｍその上部に顔を出
させた。この理由は接続を容易にするためであるが、図
４に示すように上部でめっきは横方向にも進むので若
干、上部が広がった形状となるが、これは逆に接続点の
面積が大きくなり信頼性上好ましい結果ともなった。
【００２９】このめっきボンディングワイヤ１の上面に
さらに０．５μｍの無電解錫めっき１３を施した。ＬＳ
Ｉ４の接続性を再に高めるためである。すなわちＬＳＩ
４のアルミ電極７上には４００Åの金蒸着を施してお
き、Ａｕ−Ｓｎの共晶接合法を採用した。接続は、図５
に示すように、ＬＳＩ４の電極部７に位置合わせしてポ
リイミド９の裏側から加熱ツール１４を用いて行った。
ツール温度は４５０℃、時間は１０秒を要した。図２に
はボンディングワイヤ１の数は省略して描いてあるがワ
イヤの数は３０４が４方向に均一に７６本ずつ等間隔に
並んでいる。この３０４ピンを１０秒間で一回で接続で
きた。またリードフレーム側には先端に４μｍのＡｇの
めっきを施した。リード側はＡｇ−Ｓｎの拡散接続法に
より接続された。
さらに０．５μｍの無電解錫めっき１３を施した。ＬＳ
Ｉ４の接続性を再に高めるためである。すなわちＬＳＩ
４のアルミ電極７上には４００Åの金蒸着を施してお
き、Ａｕ−Ｓｎの共晶接合法を採用した。接続は、図５
に示すように、ＬＳＩ４の電極部７に位置合わせしてポ
リイミド９の裏側から加熱ツール１４を用いて行った。
ツール温度は４５０℃、時間は１０秒を要した。図２に
はボンディングワイヤ１の数は省略して描いてあるがワ
イヤの数は３０４が４方向に均一に７６本ずつ等間隔に
並んでいる。この３０４ピンを１０秒間で一回で接続で
きた。またリードフレーム側には先端に４μｍのＡｇの
めっきを施した。リード側はＡｇ−Ｓｎの拡散接続法に
より接続された。
【００３０】ポリイミドは４５０℃、１０秒の加熱には
十分耐えることができた。接続時最下層の４００Åの蒸
着膜とポリイミドの密着は弱いので弱い力でポリイミド
から剥離した。また、蒸着膜は薄いために膜は切れて容
易に接続側に転写された。
十分耐えることができた。接続時最下層の４００Åの蒸
着膜とポリイミドの密着は弱いので弱い力でポリイミド
から剥離した。また、蒸着膜は薄いために膜は切れて容
易に接続側に転写された。
【００３１】この方法とは別に接続前にホトレジストイ
ンクを剥離して、蒸着膜を剥離除去する方法も試みた。
この作業は工程が２つ増えるが後述の認識の点で有利で
あった。
ンクを剥離して、蒸着膜を剥離除去する方法も試みた。
この作業は工程が２つ増えるが後述の認識の点で有利で
あった。
【００３２】図４の寸法をさらに詳しく説明すると、幅
は４０μｍ、長さは１．５ｍｍであった。従って、図２
にパターンを拡大して描いたが、実際には非常に小さ
い。ＬＳＩチップの寸法は１１．０ｍｍ角なので３５ｍ
ｍ幅のテープキャリアを用いる場合、余裕を持って２２
段配列も可能で、テープを節約することができる。また
７０ｍｍ幅キャリアの場合は４段の配置も可能である。
は４０μｍ、長さは１．５ｍｍであった。従って、図２
にパターンを拡大して描いたが、実際には非常に小さ
い。ＬＳＩチップの寸法は１１．０ｍｍ角なので３５ｍ
ｍ幅のテープキャリアを用いる場合、余裕を持って２２
段配列も可能で、テープを節約することができる。また
７０ｍｍ幅キャリアの場合は４段の配置も可能である。
【００３３】（実施例２） 実施例１において電気銅めっきの代りに電気金めっきを
用いた。
用いた。
【００３４】（実施例３） 接続の信頼性を高めるために、めっきボンディングワイ
ヤ１の両端にめっきバンプ１１を形成した。この場合は
ホトレジスト１０の上にさらにホトレジスト１０´を施
して２回のめっき厚付けをおこなった。めっきバンプ１
１の高さは２０μｍなのでめっきボンディングワイヤー
の上部に２０μｍ盛り上がった構造となっている、実施
例１、２、３共にめっきボンディングワイヤのパターン
はＬＳＩの電極の位置とリードフレームの先端位置と対
応しており、そのまま位置認識にかけて接続できた。ポ
リイミドは５０μｍとうすいため光を透過できるので記
載が可能であるので、前記の蒸着の薄い膜を除去する方
法が、この点では有利であった。蒸着薄膜を除去しない
時は、パターンの位置をＣＣＤカメラで初期認識をかけ
ておきその位置にＬＳＩを送り込んだ。蒸着薄膜を除去
する方法は透過光で観察（モニターをかけながら）しな
がら接続できる点有利であった。
ヤ１の両端にめっきバンプ１１を形成した。この場合は
ホトレジスト１０の上にさらにホトレジスト１０´を施
して２回のめっき厚付けをおこなった。めっきバンプ１
１の高さは２０μｍなのでめっきボンディングワイヤー
の上部に２０μｍ盛り上がった構造となっている、実施
例１、２、３共にめっきボンディングワイヤのパターン
はＬＳＩの電極の位置とリードフレームの先端位置と対
応しており、そのまま位置認識にかけて接続できた。ポ
リイミドは５０μｍとうすいため光を透過できるので記
載が可能であるので、前記の蒸着の薄い膜を除去する方
法が、この点では有利であった。蒸着薄膜を除去しない
時は、パターンの位置をＣＣＤカメラで初期認識をかけ
ておきその位置にＬＳＩを送り込んだ。蒸着薄膜を除去
する方法は透過光で観察（モニターをかけながら）しな
がら接続できる点有利であった。
【００３５】
【発明の効果】以上、詳述したように本発明の製造方法
に係る半導体パッケージによれば、以下のような効果を
有する。
に係る半導体パッケージによれば、以下のような効果を
有する。
【００３６】１．パッケージの小型化が達成できる。
【００３７】例えば、薄型パッケージとしてＴＡＢ等を
用い、０．５ｍｍのパッケージが提案されているが、本
発明によれば、これと同等のパッケージを作ることがで
きる。ＬＳＩなどの半導体素子の厚さは０．２ｍｍまで
薄型加工が可能となっており、本発明の場合銅箔厚さ３
５μｍで、従来のワイヤボンディングのような０．２〜
０．３ｍｍのループ高さ分が必要ないため、０．５ｍｍ
程度の薄型パッケージが実現できる。
用い、０．５ｍｍのパッケージが提案されているが、本
発明によれば、これと同等のパッケージを作ることがで
きる。ＬＳＩなどの半導体素子の厚さは０．２ｍｍまで
薄型加工が可能となっており、本発明の場合銅箔厚さ３
５μｍで、従来のワイヤボンディングのような０．２〜
０．３ｍｍのループ高さ分が必要ないため、０．５ｍｍ
程度の薄型パッケージが実現できる。
【００３８】２．ボンディングワイヤの接続長の短縮が
可能である。
可能である。
【００３９】従来のワイヤボンディングの場合、ループ
高さの関係から、ワイヤ長は０．７〜１．０ｍｍが実現
可能な最短長であり、通常は１．４〜２．０ｍｍ必要で
ある。従ってパッケージの幅寸法も大となり、全体パッ
ケージ形状も大となるが、これに対して本発明によれ
ば、接続長、０．５ｍｍが可能となるので、この分パッ
ケージ全体の形状を小さくできる。
高さの関係から、ワイヤ長は０．７〜１．０ｍｍが実現
可能な最短長であり、通常は１．４〜２．０ｍｍ必要で
ある。従ってパッケージの幅寸法も大となり、全体パッ
ケージ形状も大となるが、これに対して本発明によれ
ば、接続長、０．５ｍｍが可能となるので、この分パッ
ケージ全体の形状を小さくできる。
【００４０】３．電気特性が良好である。
【００４１】ワイヤ長の短縮は接続抵抗の低下となり、
信号の減衰を小さくできる。またワイヤ断面は矩形なの
でインダクタンスが小さくなり、ノイズ低下につなが
る。
信号の減衰を小さくできる。またワイヤ断面は矩形なの
でインダクタンスが小さくなり、ノイズ低下につなが
る。
【００４２】４．一括接続が可能である。
【００４３】３００ピンを１０秒間で接続でき、ワイヤ
ボンディングと比較して大幅な生産性の向上につなが
る。
ボンディングと比較して大幅な生産性の向上につなが
る。
【００４４】５．短絡の心配がない。
【００４５】ループ曲線部がなく、ワイヤー間短絡の心
配がない。
配がない。
【００４６】６．金線が不要となりパッケージコストを
低減できる。
低減できる。
【００４７】７．ＴＡＢテープのインナーリードをボン
ディングワイヤとして用いる方法もあるが、デバイスホ
ールに突き出したインナーリードは、曲がりやすく、特
に小ピッチでは歩留りが悪く問題になっている。またテ
ープ面積が大きいため、先端のみを用いるのは不経済と
なる。本発明はボンディングワイヤのみを作るので、安
価に製造が可能となる。また銅箔と比較して無欠陥にで
きる。
ディングワイヤとして用いる方法もあるが、デバイスホ
ールに突き出したインナーリードは、曲がりやすく、特
に小ピッチでは歩留りが悪く問題になっている。またテ
ープ面積が大きいため、先端のみを用いるのは不経済と
なる。本発明はボンディングワイヤのみを作るので、安
価に製造が可能となる。また銅箔と比較して無欠陥にで
きる。
【図１】本発明の製造方法に係る半導体装置の一実施例
の断面形状を示す断面図である。
の断面形状を示す断面図である。
【図２】本発明に用いられるめっきボンディングワイヤ
テープキャリアのめっきパターンの一実施例の全体図を
示す図である。
テープキャリアのめっきパターンの一実施例の全体図を
示す図である。
【図３】本発明に用いられるめっきボンディングワイヤ
の一実施例拡大斜視図である。
の一実施例拡大斜視図である。
【図４】図３に示されるめっきボンディングワイヤのＡ
−Ａ線断面図である。
−Ａ線断面図である。
【図５】本発明の製造方法に係る半導体装置におけるめ
っきボンディングワイヤによる接続の方法を示す斜視図
である。
っきボンディングワイヤによる接続の方法を示す斜視図
である。
【図６】本発明に用いられるめっきボンディングワイヤ
の別の実施例拡大斜視図である。
の別の実施例拡大斜視図である。
【図７】図６に示されるめっきボンディングワイヤのＢ
−Ｂ線断面図である。
−Ｂ線断面図である。
【図８】ワイヤボンディング方式の従来の半導体装置の
断面図である。
断面図である。
【図９】従来のワイヤボンディングの方法を示す斜視図
である。
である。
１ めっきボンディングワイヤ ２ リードフレーム ３ プリント基板 ４ ＬＳＩチップ（ダイ） ５ バンプ ６ ダイパット ７ ＬＳＩ電極 ８ モールド樹脂 ９ テープキャリア １０ ホトレジスト １１ めっきバンプ １２ 蒸着膜 １３ 錫めっき膜 １４ 接続加熱ツール
Claims (1)
- 【請求項１】ボンディングワイヤによりリードフレーム
または基板と電気的に接続された半導体素子を内蔵した
半導体パッケージを製造する方法において、予めテープ
キャリアと称する別の部材上にめっき法によりボンディ
ングワイヤ用の配線パターンを形成しておき、前記半導
体素子と前記リードフレームまたは基板との間の電気的
接続を前記テープキャリアを用いて行い、この際前記ボ
ンディングワイヤ用の配線パターンを前記半導体素子と
前記リードフレームまたは基板との間の所定位置に転写
してから、前記テープキャリアのテープ部分を除去する
ことを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098901A JP2605999B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098901A JP2605999B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04328839A JPH04328839A (ja) | 1992-11-17 |
| JP2605999B2 true JP2605999B2 (ja) | 1997-04-30 |
Family
ID=14232036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3098901A Expired - Fee Related JP2605999B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605999B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3602453B2 (ja) | 2000-08-31 | 2004-12-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214454A (ja) * | 1985-03-19 | 1986-09-24 | Nippon Mining Co Ltd | 半導体装置用ボンデイングワイヤ |
-
1991
- 1991-04-30 JP JP3098901A patent/JP2605999B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04328839A (ja) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| EP0482940B1 (en) | Method of forming an electrical connection for an integrated circuit | |
| JP4232301B2 (ja) | リードフレームの製造方法、及び、半導体装置の製造方法 | |
| JP2605999B2 (ja) | 半導体パッケージの製造方法 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JPH09129779A (ja) | 超微細電導極を有する半導体パッケージ | |
| JP2001230270A (ja) | 半導体装置及びその製造方法 | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP2000124356A (ja) | 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
| JP3674550B2 (ja) | 半導体装置 | |
| JP2549278Y2 (ja) | 混成集積回路基板 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JP3675374B2 (ja) | 半導体装置 | |
| JPH0878419A (ja) | バンプ及びそれを用いた半導体装置の製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961210 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |