JPH09307019A - 半導体パッケージの製造方法及び半導体パッケージ - Google Patents

半導体パッケージの製造方法及び半導体パッケージ

Info

Publication number
JPH09307019A
JPH09307019A JP8117345A JP11734596A JPH09307019A JP H09307019 A JPH09307019 A JP H09307019A JP 8117345 A JP8117345 A JP 8117345A JP 11734596 A JP11734596 A JP 11734596A JP H09307019 A JPH09307019 A JP H09307019A
Authority
JP
Japan
Prior art keywords
wiring pattern
insulating layer
substrate
electrically insulating
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8117345A
Other languages
English (en)
Inventor
Takatsugu Komatsu
隆次 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Micron Co Ltd
Original Assignee
Nihon Micron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Micron Co Ltd filed Critical Nihon Micron Co Ltd
Priority to JP8117345A priority Critical patent/JPH09307019A/ja
Publication of JPH09307019A publication Critical patent/JPH09307019A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 絞り加工により信頼性の高い半導体パッケー
ジを製造する。 【解決手段】 金属板１０で配線パターン１８を形成す
る面に、電気的絶縁層１４を密着させるための下地処理
を施し、導体層１６をエッチングして配線パターン１８
を形成し、配線パターンのインナーリード１７および接
続パッド１９等のめっき必要個所を除いて前記配線パタ
ーンの形成面を保護皮膜２０で被覆し、配線パターン１
８および電気的絶縁層１４、保護皮膜２０とともに前記
基板を絞り加工して、半導体素子を搭載する収納凹部１
０ａ、ボンディング面１０ｂ、実装面１０ｃ等を成形
し、前記インナーリード、接続パッド、基板の露出面に
金めっき２２を施す。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は金属板をパッケージ
の基板に使用した半導体パッケージの製造方法及び半導
体パッケージに関する。
【０００２】
【従来の技術】半導体素子を搭載した半導体装置には半
導体素子をリードフレームに搭載して樹脂封止したも
の、セラミック基板あるいはプラスチック基板等の回路
基板を使用して半導体素子を搭載したもの等の種々の製
品がある。これらの半導体装置のうち金属板をパッケー
ジの基板に使用する製品も半導体パッケージとして検討
されている。
【０００３】金属板を基板に使用した半導体パッケージ
としては、金属板の表面に電気的絶縁層を介して配線パ
ターンを形成し、半導体素子の搭載部を絞り加工して成
るもの（特開平4-37185 号公報、特開平5-90439 号公
報) がある。この金属板を基板に使用した半導体パッケ
ージは、半導体素子を金属板にじかに搭載するから優れ
た熱放散性を有し、また電気的特性にも優れ、十分な強
度を有して信頼性の高い製品として提供できるという利
点がある。
【０００４】
【発明が解決しようとする課題】しかしながら、金属板
を基板に使用する半導体パッケージを実際に製造するに
際しては、いくつかの問題点があった。すなわち、基板
上には外部接続端子と半導体素子とを電気的に接続する
配線パターンを形成するが、この配線パターンは電気的
絶縁層を介して基板上に形成しなければならない。基板
は絞り加工によって半導体素子を搭載する部位を収納凹
部状に形成するとともに、半導体素子と配線パターンと
を電気的に接続する段差面および外部接続端子を取り付
ける実装面を成形する。
【０００５】この基板の絞り加工は所要の加工精度で行
わなければならないし、実際の加工工程では基板上に電
気的絶縁層と配線パターンを形成した後に、基板と電気
的絶縁層および配線パターンを一体的に絞り加工して所
定の成形形状を得るようにするから、この絞り加工によ
って電気的絶縁層が剥離したり配線パターンが切断した
りしないようにして加工しなければならない。
【０００６】本発明は、このように金属板を絞り加工し
て半導体素子の搭載部および段差面等を成形して成るい
わゆる半導体装置の製造において、良品の製造を可能に
して信頼性の高い製品として提供することができ、かつ
製造工程を複雑にせず製造コストを引き下げることを可
能にする半導体パッケージの製造方法及び半導体パッケ
ージを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、金属板によって
形成した基板の片面上に半導体素子と外部接続端子とを
接続する配線パターンが電気的絶縁層を介して被着形成
され、前記基板とともに前記配線パターン及び前記電気
的絶縁層を絞り加工することにより、半導体素子を搭載
する収納凹部と、該収納凹部の周囲の前記配線パターン
を支持するための１または複数の段差面と、該段差面の
周囲の外部接続端子を接合するための実装面とを形成す
る半導体パッケージの製造方法において、前記金属板の
前記配線パターンを形成する面に電気的絶縁層を密着さ
せるための下地処理を施し、前記基板に電気的絶縁層を
被着形成して該電気的絶縁層の表面に導体層を被着形成
し、前記導体層をエッチングして所定の配線パターンを
形成し、前記配線パターンのインナーリードおよび接続
パッド等のめっき必要個所を除いて前記配線パターンの
形成面を保護皮膜で被覆し、前記基板上で半導体素子搭
載部に被着形成された前記電気的絶縁層を削除した後、
前記配線パターンおよび電気的絶縁層、保護皮膜ととも
に前記基板を絞り加工して、半導体素子を搭載する収納
凹部、前記配線パターンのインナーリードを支持する段
差面、外部接続端子を接続する実装面等を成形し、前記
インナーリード、接続パッド、基板の露出面に金めっき
を施すことを特徴とする。また、前記金属板として、５
％以上の伸び率が確保できる材料を使用することを特徴
とする。また、前記電気的絶縁層として、はんだ付け温
度に耐える耐熱性、１４０℃以上のＴG 値、無電解めっ
きに耐える耐薬品性を有する材料を使用することを特徴
とする。また、前記めっきとして、無電解による下地ニ
ッケルめっき、次いで無電解金めっきを施すことを特徴
とする。また、前記基板上に配線パターンを多層形成す
ることを特徴とする。
【０００８】また、金属板によって形成した基板の片面
上に半導体素子と外部接続端子とを接続する配線パター
ンが電気的絶縁層を介して被着形成され、前記基板とと
もに前記配線パターン及び前記電気的絶縁層が一体に絞
り加工されて、半導体素子を搭載する収納凹部と、該収
納凹部の周囲の前記配線パターンを支持するための１ま
たは複数の段差面と、該段差面の周囲の外部接続端子を
接合するための実装面とが設けられた半導体パッケージ
において、前記収納凹部と段差面とを接続する段差部の
傾斜面の角度を、前記配線パターンを支持する段差部間
あるいは段差面と実装面との間の段差部の傾斜面の角度
よりも急角度に形成したことを特徴とする。また、前記
金属板と前記配線パターンとが前記電気的絶縁層を厚さ
方向に連通して設けた導電部を介して電気的に接続され
たことを特徴とする。また、前記基板に複数の半導体素
子を搭載可能とする収納凹部が設けられたことを特徴と
する。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図１は本発明に係る半導体パッケージ
の製造方法を示す説明図である。図１(a) はパッケージ
の基板として使用する金属板１０を示す。金属板１０は
後工程で半導体素子を搭載するための収納凹部と配線パ
ターンにワイヤボンディングするための段差面を形成す
るために絞り加工を施すから、この絞り加工に適した材
料を使用する必要がある。
【００１０】絞り加工では、半導体素子を搭載する収納
凹部等を成形する際に、部分的に材料が引かれるという
作用が生じる。後述するように絞り加工は基板に配線パ
ターンを形成した後に行うから、この絞り加工の際には
できるだけ変形が生じないようにする必要がある。この
ためには材料の特性として伸び率が重要になり、伸び率
として５％程度以上が容易に確保できる材料が好適に使
用される。
【００１１】本実施形態では金属板１０として銅板を使
用して加工した。実際には純銅に近い銅板を使用した
が、銅合金等であっても所要の伸び率を有するものであ
ればもちろん使用することができる。また、銅板の厚さ
は適宜選択できるが、実施形態では０．４ｍｍ厚のもの
を使用した。
【００１２】この金属板１０にはその片面に電気的絶縁
層を介して配線パターンを形成する。電気的絶縁層はた
とえば電気的絶縁性を有する合成樹脂フィルムを金属板
１０に熱圧着する方法によって形成するが、金属板１０
と電気的絶縁層との密着性を向上させるため、金属板１
０で電気的絶縁層を形成する面に下地処理を施す（図１
(b))。下地処理はたとえば金属板１０に化学処理を施す
ことによる。後工程では金属板１０に電気的絶縁層を被
着形成した状態で無電解めっきを施すから、金属板１０
に電気的絶縁層を確実に密着させることは信頼性の高い
パッケージを得る上できわめて重要である。図１(b) で
１２が下地処理面である。
【００１３】次に、下地処理を施した金属板１０に電気
的絶縁層１４を被着形成する（図１(c))。電気的絶縁層
１４は電気的絶縁性を有する液状の合成樹脂材を塗布す
る方法で形成することも可能であるが、電気的絶縁性を
有する合成樹脂フィルムを貼付する方法が簡便である。
なお、ここで用いる合成樹脂フィルムは未硬化のポリイ
ミドフィルム等のようにそれ自体で接着性を有するもの
を使用する。電気的絶縁層１４に使用する合成樹脂フィ
ルムの厚さはとくに限定はされず、２０μｍ程度の厚さ
のフィルムであっても十分な電気的絶縁性が得られる。
合成樹脂フィルムには確実な電気的絶縁性を得るためピ
ンホールのないフィルムを使用することが必要である。
【００１４】図１(c) に示すように電気的絶縁層１４は
金属板１０の全面に被着形成する。実際の製造工程では
製造効率を上げるため、金属板１０は一度に多数個のパ
ッケージが形成できる大判のものを使用するが、電気的
絶縁層１４はこの大判の金属板１０に下地処理を施した
後、その全面に被着形成する。電気的絶縁層１４は基板
と配線パターンとを電気的に絶縁するためのものである
から、所定の電気的絶縁性を有することはもちろんであ
るが、これに加えて所要の耐熱性、ＴG 値、耐薬品性等
の機能を備えている必要がある。
【００１５】電気的絶縁層１４に要請される耐熱性は、
半導体パッケージに外部接続端子をはんだ付けにより接
合することから、このはんだ付け温度に耐える必要があ
ることによる。なお、半導体パッケージは半導体素子を
ダイ付けする際にも加熱されるし、半導体装置を実装し
た際には半導体素子から発熱するから、信頼性の高い半
導体装置とするためにも電気的絶縁層１２として所要の
耐熱性が求められる。電気的絶縁層１４としては２６０
℃程度の耐熱性が求められる。
【００１６】電気的絶縁層１４に求められるＴG 値（ガ
ラス変移点温度）とは、電気的絶縁層１４としてガラス
変移点温度が一定温度以上であることである。これは、
半導体素子と配線パターンのインナーリードとを確実に
ワイヤボンディングできるようにするために必要とな
る。電気的絶縁層１４は配線パターンの下地層としてイ
ンナーリードを支持しているから、電気的絶縁層１４の
ＴG 値が低いとボンディング時に下地が軟化してしまい
確実なボンディングがなされない。電気的絶縁層１４の
ＴG 値としては通常、１４０℃以上が必要である。
【００１７】電気的絶縁層１４に求められる耐薬品性と
は、半導体パッケージの製造工程で金属板１０に電気的
絶縁層１４を形成した後、、無電解めっきを施す工程が
あることから、このめっき処理に電気的絶縁層１４が耐
えられるものでなければならないことによる。なお、耐
薬品性とともに、電気的絶縁層１４は所要の耐久性が必
要であり、また所定の湿度環境下で所要の絶縁性を有す
るという耐湿性も要求される。電気的絶縁層１４はこれ
ら諸条件を満たすものであれば、その材質等はとくに限
定されるものではない。実施形態では電気的絶縁層１４
としてポリイミド系フィルムを使用した。
【００１８】次に、電気的絶縁層１４の表層に配線パタ
ーンを形成するため銅箔１６を被着形成する（図１
(d))。銅箔１６は後工程での絞り加工で断線等が生じな
いよう基板と同様に１０％程度の伸び率が確保できるも
のである必要がある。所要の伸び率および電気的特性を
有するものであれば銅箔以外の金属箔を使用することも
可能である。銅箔１６は所要の伸び率を有すること、電
気的特性に優れる点で好適に使用できる。
【００１９】銅箔１６は図のように電気的絶縁層１４の
表面全体に被着する。銅箔１６の厚さも適宜選択でき
る。実施形態では１８μｍ〜３５μｍの厚さの銅箔１６
を使用した。薄い銅箔を使用した場合は微細な配線パタ
ーンを形成することが容易であり、厚い銅箔を使用した
場合は配線パターンの断線等をなくし信頼性を高めるこ
とができるという利点がある。実施形態では、銅箔１６
を電気的絶縁層１４の表面に被着形成した後、銅箔１６
と電気的絶縁層１４を熱圧着し、未硬化のポリイミドフ
ィルムを硬化させて金属板１０に電気的絶縁層１４と銅
箔１６とをしっかりと接着するようにした。
【００２０】なお、本実施形態のように電気的絶縁層１
４と銅箔１６を別体として、各々被着形成するという方
法による他に、電気的絶縁性を有するフィルムの片面に
あらかじめ銅箔を被着形成したフィルムを金属板１０に
被着して、熱圧着する方法によることもできる。
【００２１】次に、銅箔１６をエッチングして配線パタ
ーン１８を形成する（図１(e))。この配線パターン１８
は半導体素子と外部接続端子とを電気的に接続するため
のもので、基板の中央部に搭載する半導体素子の搭載部
の周囲を囲むようにインナーリード１７を配置し、基板
の外周縁側の所定幅内に外部接続端子を接続する接続パ
ッド１９を形成する。
【００２２】銅箔１６をエッチングして所定の配線パタ
ーン１８を形成するには通常のパターン形成方法を適用
することができる。たとえば、所定パターンに形成した
ドライフィルムを貼着し、ドライフィルムをマスクとし
て銅箔１６をエッチングする方法、あるいは、感光性レ
ジストを塗布し所定パターンで露光現像してレジストパ
ターンを形成した後、レジストパターンをマスクとして
銅箔１６をエッチングする方法である。
【００２３】インナーリード１７および接続パッド１９
を形成した後、基板の表面を保護皮膜２０で被覆する。
保護皮膜２０は配線パターン１８のうちインナーリード
１７、接続パッド１９等の所要部位を露出させて形成す
る。保護皮膜２０としてはたとえば感光性ソルダレジス
トを使用し、露光、現像操作によりインナーリード１７
等の所要部位を露出させた所定パターンに形成すること
ができる。図１(f) はインナーリード１７と接続パッド
１９を露出させて保護皮膜２０で基板を被覆した状態を
示す。配線パターン１８の露出部分は後工程で無電解め
っきを施す部位である。したがって、保護皮膜２０も電
気的絶縁層１４と同様に無電解めっきに耐える材料を使
用する必要がある。
【００２４】保護皮膜２０を形成した後、金属板１０の
半導体素子搭載面を被覆する電気的絶縁層１４を除去す
る。図１(g) は金属板１０から電気的絶縁層１４を除去
した状態を示す。電気的絶縁層１４は半導体素子を搭載
する部位に合わせてざぐり加工等により基板から削り取
るようにして除去する。
【００２５】次に、プレス加工機を用いて金属板１０を
絞り加工し、半導体素子を搭載する収納凹部１０ａ、イ
ンナーリード１７を支持する段差面１０ｂ、外部接続端
子を取り付ける実装面１０ｃを成形する（図１(h))。収
納凹部１０ａと段差面１０ｂ、段差面１０ｂと実装面１
０ｃとの接続部分は図のように断面形状を曲面として滑
らかに接続するように成形する。
【００２６】この場合、収納凹部１０ａと段差面１０ｂ
との接続部分には配線パターン１８は形成されていない
から傾斜面の角度を急角度に形成することができ、これ
によってボンディング距離を短くすることが可能にな
る。また、段差面１０ｂと実装面１０ｃとの接続部分は
配線パターン１８とともに曲げ成形するから収納凹部１
０ａと段差面１０ｂとの接続部分よりも緩やかな傾斜面
にすることが配線パターン１８の断線等の問題を防止す
る上で有効である。本実施形態では段差面１０ｂと実装
面１０ｃの２段の絞り加工を施した。製品によってはさ
らに多段に形成することも可能である。
【００２７】実際の加工では短冊状に形成した金属板１
０を使用し、プレス加工機では金属板１０に所要の加工
を施すための複数の加工ステージを設け、金属板１０に
位置決め用のガイド孔を設け、ガイド孔により各加工ス
テージで金属板１０を位置決めしながら順送りして加工
する。図１(h）はこうして得られた基板の形状を示す。
なお、金属板１０の絞り加工は電気的絶縁層１４、配線
パターン１８、保護皮膜２０を一体として絞り加工する
ものである。
【００２８】この絞り加工では、前述したように金属板
１０および配線パターン１８に使用する銅箔１６として
所要の伸び率を有するものを使用すること、絞り加工に
よって形成する段差部分を滑らかに成形することが重要
である。段差は適宜寸法で形成すればよい。絞り加工で
０．５〜１．５ｍｍ程度の段差を形成することは容易で
ある。
【００２９】基板を絞り加工した後、基板の露出部分に
保護めっきを施す。図１(i) は保護めっき２２を設けた
状態を示す。保護めっき２２は無電解めっきによって設
けるもので、金属板１０の表裏面で露出する部分および
配線パターン１８の露出部分であるインナーリード１７
と接続パッド１９に設けられる。実施形態では下地めっ
きとしてまず無電解ニッケルめっきを施し、次いで無電
解金めっきを施した。電気的絶縁層１４および保護皮膜
２０が耐薬品性を要請されるのは、この無電解めっきに
耐える必要があるためである。図１(i) はこうして得ら
れた金属板を基板とする半導体パッケージの断面図であ
る。
【００３０】なお、インナーリード１７のボンディング
性を向上させるため、インナーリード１７部分について
無電解めっきを比較的厚く形成する場合には、インナー
リード１７を除く範囲をマスクしてインナーリード１７
のみに無電解めっきが付着するようにすればよい。ま
た、上記実施形態では配線パターン１８は個々独立した
パターンに形成されているから無電解めっきによって保
護めっき２２を設けたが、上記のようにインナーリード
１７部分のみ露出するようにマスクし、マスクを用いて
通電することにより電解めっきすることも可能である。
【００３１】図２に半導体パッケージの平面図を示す。
半導体パッケージは中央部に半導体素子を搭載する収納
凹部１０ａが設けられ、収納凹部１０ａをとり囲んで段
差面１０ｂが設けられ、その外側に実装面１０ｃが設け
られている。段差面１０ｂには配線パターン１８のイン
ナーリード１７が配置され、実装面１０ｃには外部接続
端子を接合するための接続パッド１９がアレイ状に配置
される。
【００３２】図３は上記方法によって作成した半導体パ
ッケージに半導体素子を搭載し、半導体装置を実装した
状態を示す。半導体装置は上記半導体パッケージの収納
凹部１０ａの内底面に半導体素子３０をダイ付けした
後、半導体素子３０とインナーリード１７とをボンディ
ングワイヤ３２によって接続し、ポッティングによって
封止し、はんだボール４０を接続パッド１９に接合して
得られる。３４がポッティング樹脂である。半導体装置
を実装する際は、実装基板３６の接続部３８とはんだボ
ール４０とを位置合わせし、はんだボール４０を接続部
３８にはんだ付けすることによる。
【００３３】上記のように金属板１０を絞り加工して半
導体素子３０の収納凹部１０ａを形成する方法によれ
ば、基板上に複数個の半導体素子３０を搭載する収納凹
部１０ａを絞り加工することも容易である。図４は半導
体素子を複数個搭載するいわゆるマルチチップモジュー
ルとして構成した例を示す。実施形態では基板の内底面
に半導体素子３０を複数個搭載する搭載部を設けて各々
の半導体素子３０と配線パターン１８とを電気的に接続
している。
【００３４】上述した実施形態の半導体パッケージは金
属板１０に単層で配線パターン１８を形成したものであ
るが、配線パターンを多層形成することも可能である。
図５に金属板１０上に配線パターン１８を多層形成する
方法を示す。配線パターン１８を多層形成する方法は、
電気的絶縁層を介して銅箔を被着形成し、層間で配線パ
ターンを電気的に接続する接続孔を形成する部位のみ銅
箔をエッチングして除去し、銅箔をエッチング除去した
部位で電気的絶縁層に接続孔を設け、銅めっきを施して
接続孔部分での層間の電気的導通をとり、最後に銅箔を
所定パターンでエッチングすることにより電気的絶縁層
の表面に配線パターンを形成するという操作を繰り返す
ことによる。
【００３５】図５(a) はまず下地の金属板１０に前述し
た電気的絶縁層１４を介して銅箔１６を被着形成した状
態である。次に、下地の金属板１０と配線パターン１８
とを電気的に接続するため、銅箔１６をエッチングして
金属板１０と配線パターン１８とを層間で電気的に接続
する部位に孔１６ａをあける（図５(b))。孔１６ａは電
気的絶縁層１４に層間接続用の接続孔５０を設けるため
のものである。
【００３６】次に、レーザ光照射により孔１６ａ部分で
電気的絶縁層１４に接続孔５０を設ける。電気的絶縁層
１４の表面は銅箔１６によって被覆されているから、レ
ーザ光は孔１６ａ部分でのみ電気的絶縁層１４に作用
し、下地の金属板１０にまで通じる接続孔５０が形成さ
れる（図５(c))。次に、無電解銅めっきにより、接続孔
５０の内壁面に導電部５２を形成する。なお、導電部５
２は無電解銅めっきと電解銅めっきを併用して形成して
もよい。無電解銅めっきにより導電部５２とともに銅箔
１６の表面にも銅めっき層５４が形成される（図５
(d))。
【００３７】次に、電気的絶縁層１４の表面の銅箔１６
および銅めっき層５４を所定パターンにしたがってエッ
チングすることにより、電気的絶縁層１４に支持されて
所要の配線パターン１８が形成される。配線パターン１
８は導電部５２を介して下地の金属板１０と電気的に接
続する（図５(e))。
【００３８】配線パターン１８の上層にさらに配線パタ
ーンを形成するには、配線パターン１８の表面にさらに
電気的絶縁層１４１を積層して形成し、電気的絶縁層１
４１の表面に銅箔１６１を被着形成し（図５(f))、この
状態から上述したと同様の操作を行えばよい。すなわ
ち、銅箔１６１に孔あけし、レーザ照射により電気的絶
縁層１４１に接続孔を形成し、無電解銅めっきにより導
電部５２１を形成して層間接続をとり、銅箔１６１をエ
ッチングすることによって上層の配線パターン１８１を
形成することができる。図５(g) は配線パターン１８の
上層に導電部５２１を介して電気的に接続して配線パタ
ーン１８１を形成した状態である。
【００３９】こうして、次々と電気的導通をとりながら
配線パターンを多層形成することができる。もちろん、
層間での配線パターンの電気的導通は任意の層間で選択
してとることができるから、適宜層間で配線パターンを
電気的に接続して回路を構成することが可能であり、よ
り複雑な回路を構成することが可能になる。また、抵抗
あるいはキャパシタンスといった回路部品を組み込むこ
とが可能になり、複合化された半導体パッケージとして
提供することも可能になる。本実施形態では下地として
金属板１０を使用しているから金属板１０を接地電位に
設定し、金属板１０と配線パターンとを電気的に接続す
ることで配線パターンの接地電位を得るようにするとい
った使用法も好適である。
【００４０】
【発明の効果】本発明に係る半導体パッケージの製造方
法及び半導体パッケージによれば、上述したように、金
属板を基板として用いた半導体パッケージが容易に製造
でき、また、電気的特性、耐久性、寸法安定性等に優れ
た安定した信頼性の高い製品として提供することが可能
になる等の著効を奏する。
【図面の簡単な説明】
【図１】半導体パッケージの製造方法の一実施形態を示
す説明図である。
【図２】図１に示す製造方法で得られた半導体パッケー
ジの平面図である。
【図３】半導体装置の一実施形態を示す断面図である。
【図４】半導体装置の他の実施形態を示す断面図であ
る。
【図５】配線パターンを多層形成する方法を示す説明図
である。
【符号の説明】
１０ 金属板 １０ａ 収納凹部 １０ｂ 段差面 １０ｃ 実装面 １４ 電気的絶縁層 １６ 銅箔 １７ インナーリード １８ 配線パターン １９ 接続パッド ２０ 保護皮膜 ２２ 保護めっき ３０ 半導体素子 ３２ ボンディングワイヤ ３４ ポッティング樹脂 ３６ 実装基板 ４０ はんだボール ５０ 接続孔 ５２ 導電部 ５４ 銅めっき層 １４１ 電気的絶縁層 １６１ 銅箔 １８１ 配線パターン ５２１ 導電部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 金属板によって形成した基板の片面上に
    半導体素子と外部接続端子とを接続する配線パターンが
    電気的絶縁層を介して被着形成され、前記基板とともに
    前記配線パターン及び前記電気的絶縁層を絞り加工する
    ことにより、半導体素子を搭載する収納凹部と、該収納
    凹部の周囲の前記配線パターンを支持するための１また
    は複数の段差面と、該段差面の周囲の外部接続端子を接
    合するための実装面とを形成する半導体パッケージの製
    造方法において、 前記金属板の前記配線パターンを形成する面に電気的絶
    縁層を密着させるための下地処理を施し、 前記基板に電気的絶縁層を被着形成して該電気的絶縁層
    の表面に導体層を被着形成し、 前記導体層をエッチングして所定の配線パターンを形成
    し、 前記配線パターンのインナーリードおよび接続パッド等
    のめっき必要個所を除いて前記配線パターンの形成面を
    保護皮膜で被覆し、 前記基板上で半導体素子搭載部に被着形成された前記電
    気的絶縁層を削除した後、 前記配線パターンおよび電気的絶縁層、保護皮膜ととも
    に前記基板を絞り加工して、半導体素子を搭載する収納
    凹部、前記配線パターンのインナーリードを支持する段
    差面、外部接続端子を接続する実装面等を成形し、 前記インナーリード、接続パッド、基板の露出面に金め
    っきを施すことを特徴とする半導体パッケージの製造方
    法。
  2. 【請求項２】 前記金属板として、５％以上の伸び率が
    確保できる材料を使用することを特徴とする請求項１記
    載の半導体パッケージの製造方法。
  3. 【請求項３】 前記電気的絶縁層として、はんだ付け温
    度に耐える耐熱性、１４０℃以上のＴG 値、無電解めっ
    きに耐える耐薬品性を有する材料を使用することを特徴
    とする請求項１または２記載の半導体パッケージの製造
    方法。
  4. 【請求項４】 前記めっきとして、無電解による下地ニ
    ッケルめっき、次いで無電解金めっきを施すことを特徴
    とする請求項１、２または３記載の半導体パッケージの
    製造方法。
  5. 【請求項５】 前記基板上に配線パターンを多層形成す
    ることを特徴とする請求項１、２、３または４記載の半
    導体パッケージの製造方法。
  6. 【請求項６】 金属板によって形成した基板の片面上に
    半導体素子と外部接続端子とを接続する配線パターンが
    電気的絶縁層を介して被着形成され、前記基板とともに
    前記配線パターン及び前記電気的絶縁層が一体に絞り加
    工されて、半導体素子を搭載する収納凹部と、該収納凹
    部の周囲の前記配線パターンを支持するための１または
    複数の段差面と、該段差面の周囲の外部接続端子を接合
    するための実装面とが設けられた半導体パッケージにお
    いて、 前記収納凹部と段差面とを接続する段差部の傾斜面の角
    度を、前記配線パターンを支持する段差部間あるいは段
    差面と実装面との間の段差部の傾斜面の角度よりも急角
    度に形成したことを特徴とする半導体パッケージ。
  7. 【請求項７】 金属板と前記配線パターンとが前記電気
    的絶縁層を厚さ方向に連通して設けた導電部を介して電
    気的に接続されたことを特徴とする請求項５記載の半導
    体パッケージ。
  8. 【請求項８】 基板に複数の半導体素子を搭載可能とす
    る収納凹部が設けられたことを特徴とする請求項６また
    は７記載の半導体パッケージ。
JP8117345A 1996-05-13 1996-05-13 半導体パッケージの製造方法及び半導体パッケージ Pending JPH09307019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8117345A JPH09307019A (ja) 1996-05-13 1996-05-13 半導体パッケージの製造方法及び半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8117345A JPH09307019A (ja) 1996-05-13 1996-05-13 半導体パッケージの製造方法及び半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH09307019A true JPH09307019A (ja) 1997-11-28

Family

ID=14709411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8117345A Pending JPH09307019A (ja) 1996-05-13 1996-05-13 半導体パッケージの製造方法及び半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH09307019A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126632A (ja) * 1997-07-02 1999-01-29 Hitachi Cable Ltd Ｂｇａ型半導体装置
JPH11191602A (ja) * 1997-12-26 1999-07-13 Nec Corp 半導体装置とその製造方法
JP2007005839A (ja) * 2006-10-13 2007-01-11 Mitsubishi Electric Corp 表面実装型パッケージ及び半導体装置
CN109285823A (zh) * 2017-07-19 2019-01-29 大口电材株式会社 半导体元件搭载用基板以及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126632A (ja) * 1997-07-02 1999-01-29 Hitachi Cable Ltd Ｂｇａ型半導体装置
JPH11191602A (ja) * 1997-12-26 1999-07-13 Nec Corp 半導体装置とその製造方法
US6111311A (en) * 1997-12-26 2000-08-29 Nec Corporation Semiconductor device and method of forming the same
JP2007005839A (ja) * 2006-10-13 2007-01-11 Mitsubishi Electric Corp 表面実装型パッケージ及び半導体装置
JP4563980B2 (ja) * 2006-10-13 2010-10-20 三菱電機株式会社 表面実装型パッケージ及び半導体装置
CN109285823A (zh) * 2017-07-19 2019-01-29 大口电材株式会社 半导体元件搭载用基板以及其制造方法
JP2019021815A (ja) * 2017-07-19 2019-02-07 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US3781596A (en) Semiconductor chip carriers and strips thereof
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
JP2001024135A (ja) 半導体装置の製造方法
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
JPH0982741A (ja) チップキャリアの構造およびその製造方法
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
JPH06112354A (ja) 薄型オーバーモールデッド半導体デバイスおよびその製造方法
US6271057B1 (en) Method of making semiconductor chip package
CN206301777U (zh) 半导体封装件
JPH09307019A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP3293202B2 (ja) 半導体装置及びその製造方法
JPH0582713A (ja) マルチチツプモジユール及びその製造方法
JPH06334113A (ja) マルチチップモジュール
JPS58134450A (ja) 半導体装置およびその製造方法
JP2784248B2 (ja) 半導体装置の製造方法
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
JPH07249708A (ja) 半導体装置及びその実装構造
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR20060043291A (ko) Ｂｇａ 패키지 및 그 제조 방법
JPH1041436A (ja) 半導体パッケージの製造方法
JP2872531B2 (ja) 半導体モジュール基板，及びそれを用いた半導体装置
JP2784209B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060124