JP2784209B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2784209B2
JP2784209B2 JP1145789A JP14578989A JP2784209B2 JP 2784209 B2 JP2784209 B2 JP 2784209B2 JP 1145789 A JP1145789 A JP 1145789A JP 14578989 A JP14578989 A JP 14578989A JP 2784209 B2 JP2784209 B2 JP 2784209B2
Authority
JP
Japan
Prior art keywords
chip
base film
semiconductor device
lead
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1145789A
Other languages
English (en)
Other versions
JPH0311641A (ja
Inventor
正人 田中
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP1145789A priority Critical patent/JP2784209B2/ja
Publication of JPH0311641A publication Critical patent/JPH0311641A/ja
Application granted granted Critical
Publication of JP2784209B2 publication Critical patent/JP2784209B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は樹脂封止してなる半導体装置に関する。
（従来の技術および解決しようとする課題） 半導体チップの高集積化および大型化にともない、半
導体装置用パッケージは、より多ピンのものが要求され
ている。このため、たとえば、リードフレームなどもリ
ードの配置密度がますます高くなっている。しかしなが
ら、リードフレームでは用いる金属板材の板厚程度まで
しかリード間隔を狭くできないという限界がある。
これに対し、より多数本のリードを高密度で形成し得
るものとしてTAB用テープが提供されている。このTAB用
テープは電気的絶縁性を有するベースフィルム上に導体
回路を形成するので、板厚が薄い導体回路であってもベ
ースフィルムで支持されることによって、リードフレー
ムとくらべると、かなり微細で高密度な導体回路を形成
することができるものである。
このTAB用テープは通常、チップに一括してリードを
ボンディングするようにして用いられるのであるが、リ
ードパターンがきわめて微細であるために、チップとイ
ンナーリードを的確にボンディングすることが技術的に
難しく、また、ボンディング後に樹脂封止するトランス
ファモールドの技術も難しいという問題点がある。
そこで、本発明は上記問題点に鑑みてなされたもので
あり、その目的とするところは、チップとインナーリー
ドとのボンディングが容易にでき、ボンディング後の樹
脂封止も容易にできる半導体装置を提供するにある。
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえ
る。
すなわち、電気的絶縁性を有するベースフィルムの片
面上に導体層を被覆形成し、該導体層により導体回路を
形成し、該導体回路が形成されたベースフィルム面側に
チップを搭載し、チップと前記導体回路の一端側とをワ
イヤボンディングするとともに、前記導体回路の他端側
に外部リードピンを立設し、チップが搭載されたベース
フィルム面側の反対側の面を封止樹脂から露出させて、
封止樹脂が前記ベースフィルム面上の範囲になるように
チップ搭載部を樹脂封止して成ることを特徴とする。
また、チップが搭載されたベースフィルム面側の反対
側の面に放熱体を接合したことを特徴とする。
（作用） 導体回路はベースフィルムに支持して形成するから、
きわめて高密度に形成することが可能で、容易に多ピン
形成することができる。チップはベースフィルム面上に
搭載した後、ワイヤボンディングにより導体回路と電気
的に接続し、チップが搭載されたベースフィルム面上で
チップを樹脂封止する。導体回路の他端をベースフィル
ムから延出させ、あるいは導体回路に外部リードピンを
立設して接続することにより、半導体装置と外部実装基
板等とを電気的に接続することができる。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
第１図は本発明の半導体装置に用いるテープの一実施
例を示す説明図である。
図で10はベースフィルムであり、ポリイミドの長尺な
薄フィルムからなる。12はベースフィルム10の両側縁近
傍に設けたスプロケットホールである。
14は導体回路としてベースフィルム10上に形成したイ
ンナーリード、16はアウターリードである。
18はベースフィルム10に穿設したホールで、ホール18
上にアウターリード16が延在する。
TAB用テープで一般的に用いられているものでは、チ
ップを搭載する部分にデバイスホールが穿設されるが、
本実施例のテープは向かい合ったインナーリード14間に
もベースフィルム10が連続して存在する。20はインナー
リード14の先端間のベースフィルム10上に設けたチップ
接合部である。
インナーリード14、アウターリード16はベースフィル
ム10上に銅箔等の導体層を形成した後、導体層にエッチ
ング、めっき等の処理を施して所定形状に形成するが、
チップ接合部20も、ベースフィルム10上でチップ接合部
20の範囲内の導体層を残すことによって形成することが
できる。なお、導体層は、ベースフィルムに接着剤を介
して接合して得るもの（３層構造）と、めっき、スパッ
タリング等により接着剤を介さずに接合して得るもの
（２層構造）がある。
第２図は上記テープにチップを搭載した後樹脂封止し
た半導体装置を示す断面図である。22はチップで、チッ
プ接合部20上に接合されている。24はチップ22とインナ
ーリード14との間をワイヤボンディングしたワイヤであ
る。26は封止樹脂であって、ワイヤボンディングを行っ
た後、ベースフィルム10のチップ22が接合されている片
面側のみに設けられる。この結果、ベースフィルム10の
チップ22搭載面の反対側の面は外部に露出する。
樹脂封止した後、ベースフィルム10を所定の大きさに
裁断し、図のようにアウターリード16を所定形状にフォ
ーミングする。
なお、インナーリード14およびアウターリード16等の
導体回路部分を構成する銅箔として電解銅箔を用い、そ
のマット面を封止樹脂26に接触する側にして樹脂封止す
ると、マット面上に小さな凹凸があることにより、導体
回路と封止樹脂とのくいつきがよくなり、密着性が向上
する。これによって、半導体装置の耐湿性が向上でき
る。
第３図は、上記例と同様にチップ接合部20にチップ22
を接合して、ワイヤボンディングした後、樹脂封止して
なるものであるが、導体回路に外部リードピン28を立設
して樹脂封止した例を示す。
また、第４図および第５図は上記例の半導体装置に放
熱体30を設けた例を示す。第４図に示すものは、樹脂封
止した後、チップ22の裏面部分に相当するベースフィル
ム10を除去してチップ接合部20上に放熱体30を接合した
ものである。外部リードピン接合部分の裏面はベースフ
ィルム10が接合されて保護されている。
第５図に示すものは、チップ22が搭載された面の反対
側の面全体に放熱体30を接合したものである。
これら各実施例に示す半導体装置では、ベースフィル
ム上にリードパターンを形成するから、リードをより薄
く形成することができ、これによってリードを高密度に
形成することができ、多ピン化の要求に容易に応えるこ
とができる。また、半導体装置はベースフィルムのチッ
プが搭載された片面上でチップを樹脂封止して得られる
から、半導体装置の薄型化を図ることができる。
さらに、チップとリードとの間はワイヤボンディング
によって接続するから、ワイヤボンディングに関する従
来技術がそのまま適用でき、チップとリードとを接続す
る技術的な困難さを解消することができる。
また、半導体装置に放熱体を設けることも容易にで
き、熱放散性を向上させることによって、チップの高集
積化、大型化に容易に対応することができる。
以上、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
（発明の効果） 本発明によれば、上述したように構成したことによ
り、半導体装置の多ピン化が容易にできるとともに、よ
り薄型でコンパクトな半導体装置を得ることができる。
また、製造過程においては、ワイヤボンディング等の従
来技術が適用でき、製造上の技術的な困難さを解消する
ことができる。また、半導体装置に放熱体を設けること
も容易にでき、これによって熱放散性を向上させること
ができる等の著効を奏する。
【図面の簡単な説明】
第１図は本発明の半導体装置に用いるテープの一実施例
を示す概略説明図、第２図、第３図、第４図、第５図は
半導体装置の各実施例を示す断面図である。 10……ベースフィルム、14……インナーリード、16……
アウターリード、18……ホール、20……チップ接合部、
22……チップ、24……ワイヤ、26……封止樹脂、28……
外部リードピン、30……放熱体。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】電気的絶縁性を有するベースフィルムの片
    面上に導体層を被覆形成し、該導体層により導体回路を
    形成し、 該導体回路が形成されたベースフィルム面側にチップを
    搭載し、 チップと前記導体回路の一端側とをワイヤボンディング
    するとともに、前記導体回路の他端側に外部リードピン
    を立設し、 チップが搭載されたベースフィルム面側の反対側の面を
    封止樹脂から露出させて、封止樹脂が前記ベースフィル
    ム面上の範囲になるようにチップ搭載部を樹脂封止して
    成ることを特徴とする半導体装置。
  2. 【請求項２】チップが搭載されたベースフィルム面側の
    反対側の面に放熱体を接合したことを特徴とする請求項
    １記載の半導体装置。
JP1145789A 1989-06-08 1989-06-08 半導体装置 Expired - Lifetime JP2784209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1145789A JP2784209B2 (ja) 1989-06-08 1989-06-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1145789A JP2784209B2 (ja) 1989-06-08 1989-06-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10007703A Division JP2883065B2 (ja) 1998-01-19 1998-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH0311641A JPH0311641A (ja) 1991-01-18
JP2784209B2 true JP2784209B2 (ja) 1998-08-06

Family

ID=15393199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1145789A Expired - Lifetime JP2784209B2 (ja) 1989-06-08 1989-06-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2784209B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962586B2 (ja) * 1991-03-05 1999-10-12 新光電気工業株式会社 半導体装置とその製造方法及びこれに用いる接合体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JPH0311641A (ja) 1991-01-18

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
JP2001015679A (ja) 半導体装置及びその製造方法
JPH03165545A (ja) 高性能オーバーモールド型電子デバイス及びその製造方法
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
JP3031323B2 (ja) 半導体装置とその製造方法
JP2784209B2 (ja) 半導体装置
JP2620611B2 (ja) 電子部品搭載用基板
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP2883065B2 (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JP3271500B2 (ja) 半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2822446B2 (ja) 混成集積回路装置
JP2766361B2 (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
JP2649251B2 (ja) 電子部品搭載用基板
JPH07249708A (ja) 半導体装置及びその実装構造
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH0897315A (ja) 表面実装型半導体装置
JP3405718B2 (ja) 半導体装置
JPH04119653A (ja) 集積回路素子
KR100369501B1 (ko) 반도체패키지
JP2836597B2 (ja) フィルムキャリアテープ及びこれを用いた半導体装置
JPS5923432Y2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20090306

EXPY Cancellation because of completion of term