JP2734463B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2734463B2
JP2734463B2 JP10586389A JP10586389A JP2734463B2 JP 2734463 B2 JP2734463 B2 JP 2734463B2 JP 10586389 A JP10586389 A JP 10586389A JP 10586389 A JP10586389 A JP 10586389A JP 2734463 B2 JP2734463 B2 JP 2734463B2
Authority
JP
Japan
Prior art keywords
metal plate
resin
semiconductor device
semiconductor pellet
film substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10586389A
Other languages
English (en)
Other versions
JPH02285646A (ja
Inventor
整 堀内
村上　　元
博通 鈴木
一 長谷部
寛治 大塚
優之 白井
隆幸 沖永
孝司 江俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP10586389A priority Critical patent/JP2734463B2/ja
Priority to US07/510,844 priority patent/US5032895A/en
Priority to KR1019900005995A priority patent/KR0154858B1/ko
Publication of JPH02285646A publication Critical patent/JPH02285646A/ja
Priority to US07/889,397 priority patent/US5304844A/en
Application granted granted Critical
Publication of JP2734463B2 publication Critical patent/JP2734463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、樹脂封止型半導
体装置に適用して有効な技術に関するものである。
〔従来の技術〕
実装密度が高い樹脂封止型半導体装置としてQFP（Ｑu
ad Ｆlat Ｐackage）構造の面実装型がある。このQFP構
造の樹脂封止型半導体装置はタブ表面に搭載された半導
体ペレットを樹脂封止部（レジン）で封止している、前
記タブは４方向に放射状に複数本配置されたインナーリ
ードの先端で囲まれた領域内に配置される。インナーリ
ードの他端側はアウターリードと一体に構成される。前
記タブ、インナーリード、アウターリードの夫々は同一
のリードフレームから形成される。このリードフレーム
は打抜いて又はエッチングで形成される。インナーリー
ドの先端、半導体ペレットの外部端子（ボンディングパ
ッド）の夫々はボンディングワイヤで電気的に接続され
る。
前記QFP構造の樹脂封止型半導体装置はアウターリー
ドの本数（ピン数）が増加する傾向にある。本発明者が
開発中の樹脂封止型半導体装置は公知技術ではないが20
0本以上のアウターリードで構成される。このように多
ピン化がなされるQFP構造の樹脂封止型半導体装置はリ
ード間ピッチの制約により外形サイズが増加されると共
にリードが微細化される。特に、インナーリードは半導
体ペレットの搭載された位置に向って集中するのでアウ
ターリードに比べてさらに微細化される。また、半導体
ペレットは高集積化によりサイズが縮小されるので、イ
ンナーリードが長くなる。このリードの微細化及びリー
ド長の増加はインダクタンス成分を増大する。リードの
うち電源用リードには半導体ペレットの入出力段回路が
一度に動作した際に大電流が流れる。この大電流は、前
述のインダクタンス成分により、半導体ペレットに搭載
された回路で使用する電源に揺れを生じ、電源ノイズを
発生する。このため、半導体ペレットに搭載された回路
に誤動作が多発し、樹脂封止型半導体装置の電気的信頼
性を低下する。
このような技術課題を解決する技術として、特開昭63
−246851号公報に記載される技術が有効である。この技
術はQFP構造の樹脂封止型半導体装置に電源用金属板を
設けたものである。この電源用金属板はインナーリード
に対向した位置に絶縁材を介在させて配置される。電源
用金属板は半導体ペレットの外部端子にその近傍におい
てボンディングワイヤで電気的に接続される。また、電
源用金属板は電源用インナーリードの他端側にウエルド
法により電気的に接続される。つまり、電源用金属板
は、電源用インナーリードに電気的に並列に挿入され、
電源用インナーリードの抵抗値を低減することができ
る。したがって、QFP構造の樹脂封止型半導体装置は電
源ノイズを前記電源用金属板で吸収することができる。
〔発明が解決しようとする課題〕
本発明者は、前述のQFP構造の樹脂封止型半導体装置
において、次の問題点が生じることを見出した。
前記樹脂封止型半導体装置は、半導体ペレットの外部
端子、電源用インナーリードの夫々と電源用金属板との
間をワイヤボンディング方式及びウエルド方式の２種類
の接続方式で接続する。このため、前記電源用金属板と
の接続構造が複雑になるので、QFP構造の樹脂封止型半
導体装置の構造が複雑になるという問題があった。
また、前記QFP構造の樹脂封止型半導体装置は、２度
の接続工程を必要とするので、製造プロセスが増加する
という問題があった。
また、前記QFP構造の樹脂封止型半導体装置は、複数
種類の電源を使用する場合、前記電源用金属板を複数枚
積み重ねる必要が生じるので、QFP構造の樹脂封止型半
導体装置の構造が複雑になるという問題があった。
また、前記QFP構造の樹脂封止型半導体装置は、樹脂
封止部の全域に電源用金属板を設けるので、電源用金属
板の上下夫々の樹脂の接着面積が低下する。このため、
樹脂封止部に割れが生じるので、QFP構造の樹脂封止型
半導体装置の耐湿性が劣化するという問題があった。
また、前記QFP構造の樹脂封止型半導体装置は、樹脂
封止部の全域に電源用金属板を設けるので、樹脂封止の
際の樹脂の流出経路が低下する。このため、樹脂の流出
性が劣化され、ボイドの発生等、QFP構造の樹脂封止型
半導体装置の歩留りが低下する。
また、前記QFP構造の樹脂封止型半導体装置は電源用
金属板及び絶縁材が打ち抜き加工で形成される。電源用
金属板の端面は打ち抜き加工の際に延性があるのでバリ
として突出し、このバリは電源用金属板とインナーリー
ドとを短絡させる。このため、QFP構造の樹脂封止型半
導体装置の電気的信頼性が低下するという問題があっ
た。
また、前記QFP構造の樹脂封止型半導体装置は前記電
源用金属板の下面全域が露出される。電源用金属板のボ
ンディングワイヤのボンディング領域の表面は金（Au）
メッキ層が設けられる。Auメッキ層はボンダビリティを
向上する目的で設けられる。このため、前記電源用金属
板の下面全域にAuメッキ層が形成されるので、Auの使用
量が増大し、QFP構造の樹脂封止型半導体装置の製造コ
ストが増大するという問題があった。
また、前記QFP構造の樹脂封止型半導体装置は電源用
金属板の下面と樹脂封止部との接着性が悪い。このた
め、前記電源用金属板と樹脂封止部との界面に剥離が生
じ、この剥離は樹脂封止部の割れを誘発するので、QFP
構造の樹脂封止型半導体装置の耐湿性を劣化させるとい
う問題があった。
本発明の目的は、樹脂封止型半導体装置の構造を簡単
化することが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の製造プ
ロセスを低減することが可能な技術を提供することにあ
る。
本発明の他の目的は、樹脂封止型半導体装置の耐湿性
を向上することが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の電気的
信頼性を向上することが可能な技術を提供することにあ
る。
本発明の他の目的は、樹脂封止型半導体装置の歩留り
を向上することが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置の製造コ
ストを低減することが可能な技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
素子形成面に複数の外部端子が形成された方形状の半
導体ペレットと、前記外部端子と接続される複数のイン
ナーリードと、前記半導体ペレットと複数のインナーリ
ードとを封止する樹脂封止体とからなり、前記インナー
リードと一体となったアウターリードが前記樹脂封止体
から突出している半導体装置において、前記封止体によ
って封止される金属板を設け、この金属板に、前記半導
体ペレットが搭載され、この半導体ペレット搭載領域か
ら延在する領域に前記複数のインナーリードの少なくと
も一部が絶縁体を介して配置され、前記複数のインナー
リードと半導体ペレットの外部端子との接続は、インナ
ーリードと前記外部端子とをボンディングワイヤによっ
て接続するものと、インナーリード及び外部端子を夫々
前記金属板に接続することによって金属板を介して接続
するものとがあり、前記複数のインナーリードの内、前
記半導体ペレットの外部端子とボンディングワイヤによ
って接続されるものは、その先端部が半導体ペレットの
近傍に位置し、前記複数のインナーリードの内、前記半
導体ペレットの外部端子と金属板を介してボンディング
ワイヤによって接続されるものは、その先端部が半導体
ペレットから離れて位置している。
〔作用〕
上述した手段（１）によれば、夫々異なる接続位置の
関係にある前記電源用外部端子と金属板との間、電源用
インナーリードと金属板との間を１つのワイヤボンディ
ング方式で接続する（ウエルド方式をなくす）ことがで
きるので、この接続構造を単純化し、QFP構造の樹脂封
止型半導体装置の構造を簡単化することができる。ま
た、前記電源用外部端子と金属板との間、電源用インナ
ーリードと金属板との間の夫々を１度のワイヤボンディ
ング工程で接続することができるので、接続工程数を低
減し、QFP構造の樹脂封止型半導体装置の製造プロセス
を低減することができる。また、前記フィルム基板の金
属板は、前記電源用外部端子と電源用アウターリードと
の間のインダクタンス成分を低減し、電源ノイズを低減
することができるので、半導体ペレットの誤動作を低減
し、QFP構造の樹脂封止型半導体装置の電気的信頼性を
向上することができる。また、前記フィルム基板の金属
板は、半導体ペレットの裏面々積を実質的に増加し、半
導体ペレットで発生した熱を広い面積で樹脂封止部を通
して外部に放出することができるので、QFP構造の樹脂
封止型半導体装置の放熱効率を向上することができる。
上述した手段（２）によれば、前記フィルム基板の金
属板の層数を低減し、フィルム基板の構造を単純化する
ことができるので、樹脂封止型半導体装置の構造を簡単
化することができる。
上述した手段（３）によれば、前記フィルム基板上、
フィルム基板下の夫々の樹脂を前記貫通孔を通して接着
することができるので、樹脂封止部の割れやフィルム基
板と樹脂との剥離を防止し、QFP構造の樹脂封止型半導
体装置の耐湿性を向上することができる。
上述した手段（４）によれば、前記フィルム基板の上
下間に流れる樹脂の流出経路を増加し、樹脂の流出性を
良好な方向に向上することができるので、ボイドの発生
を低減し、QFP構造の樹脂封止型半導体装置の歩留りを
向上することができる。
上述した手段（５）によれば、前記フィルム基板の上
下間に流れる樹脂の流出経路をさらに増加すると共に、
樹脂の流出経路に対称性を持たせ、樹脂の流出性をより
良好な方向に向上することができるので、QFP構造の樹
脂封止型半導体装置の歩留りを向上することができる。
上述した手段（６）によれば、前記フィルム基板上、
フィルム基板下の夫々の樹脂をフィルム基板の周辺部を
除去した領域で接着することができるので、樹脂封止部
の割れやフィルム基板と樹脂との剥離を防止し、QFP構
造の樹脂封止型半導体装置の耐湿性を向上することがで
きると共に、前記フィルム基板の上下間に流れる樹脂の
流出経路を増加し、樹脂の流出性を良好な方向に向上す
ることができるので、ボイドの発生を低減し、QFP構造
の樹脂封止型半導体装置の歩留りを向上することができ
る。
上述した手段（７）によれば、前記フィルム基板の打
ち抜き加工の際に、打ち抜き工具が金属板に当接せず、
金属板の端面のバリの発生がないので、金属板とインナ
ーリードとの間の短絡を防止し。QFP構造の樹脂封止型
半導体装置の電気的信頼性を向上することができる。ま
た、前記フィルム基板の金属板の端部とインナーリード
との間の隔離距離を前記絶縁材で増加することができる
ので、両者間の短絡を防止し、QFP構造の樹脂封止型半
導体装置の電気的信頼性を向上することができる。
上述した手段（８）によれば、前記フィルム基板の絶
縁材に形成されたボンディング用開口で規定された金属
板上の表面にのみ金属メッキ層を形成することができる
ので、前記金属メッキ層の使用量を低減し、QFP構造の
樹脂封止型半導体装置の製造コストを低減することがで
きる。
上述した手段（９）によれば、前記フィルム基板の金
属板の端部を被覆材で覆うことができるので、より金属
メッキ層の使用量を低減し、QFP構造の樹脂封止型半導
体装置の製造コストを低減することができる。
上述した手段（10）によれば、前記フィルム基板の絶
縁材に相当する分、半導体ペレットの裏面側の熱放出経
路の熱抵抗を低減することができるので、QFP構造の樹
脂封止型半導体装置の放熱効率を向上することができ
る。
上述した手段（11）によれば、前記フィルム基板の半
導体ペレットの配置面積に相当する分、前記金属メッキ
層が設けられる領域を低減することができるので、QFP
構造の樹脂封止型半導体装置の製造コストを低減するこ
とができる。
以下、本発明の構成について、QFP構造を採用する樹
脂封止型半導体装置に本発営を適用した実施例とともに
説明する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
〔発明の実施例〕
（実施例Ｉ） 本発明の実施例ＩであるQFP構造を採用する樹脂封止
型半導体装置を第１図（要部平面図）、第２図（第１図
のII−II切断線で切った断面図）の夫々で示す。
QFP構造を採用する樹脂封止型半導体装置１は、第１
図及び第２図に示すように、フィルム基板４上に半導体
ペレット（半導体チップ）２、インナーリード3Aの夫々
が配置される。半導体ペレット２は平面形状が方形状
（本実施例においては実質的に正方形状）で構成され
る。インナーリード3Aは、前記半導体ペレット２を中心
とし、４方向に放射状に配置される。つまり、半導体ペ
レット２はインナーリード3Aの先端（ペレット側の一
端）で周囲を規定された領域内に配置される。前記イン
ナーリード3Aの他端側はアウターリード（ピン）3Bに一
体に構成される。前記半導体ペレット２、インナーリー
ド3A、フィルム基板４の夫々は樹脂封止部（レジン）５
で気密封止される。樹脂封止部５はその各辺が前記半導
体ペレット２の方形状の各辺にほぼ平行な平面形状が方
形状で構成される。本実施例ＩのQFP構造を採用する樹
脂封止型半導体装置１は、40×40［mm2］の外形サイズ
（樹脂封止部５のサイズ）で構成され、232本のアウタ
ーリード3Bを備えている。樹脂封止部５の厚さは約４
［mm］で構成される。
前記半導体ペレット２は例えば単結晶珪素で形成され
る。これに限定されないが、半導体ペレット２は、約1
1.4×11.4［mm2］のペレットサイズで構成され、約0.4
［mm］の厚さで構成される。半導体ペレット２の表面の
素子形成面には複数の半導体素子で形成された所定の回
路が搭載される。これに限定されないが、半導体ペレッ
ト２はCMOSゲートアレイで構成される。
前記インナーリード3Aの先端は半導体ペレット２の各
辺に沿ってそれに対向して配列される。インナーリード
3Aは前述のように半導体ペレット２を中心に放射状に４
方向に配置され、このQFP構造を採用する樹脂封止型半
導体装置１は所謂４方向リード構造で構成される。イン
ナーリード3A、アウターリード3Bの夫々は例えばFe−Ni
合金（例えば42又は50［％］のNiを含有）で構成され
る。インナーリード3A、アウターリード3Bの夫々は同一
のリードフレームから形成される。リードフレームは前
記合金板を打ち抜き加工又はエッチング加工することに
より形成される。インナーリードＡ、アウターリード3B
の夫々は例えば0.15［mm］の厚さで形成される。
また、前記インナーリード3A、アウターリード3Bの夫
々はCu合金又は無酸素銅（OFC）で形成してもよい。
インナーリード3Aのうち、基準電源電圧Vssが印加さ
れるインナーリード3Aはフィルム基板４の周辺部と重な
る程度に他のインナーリード3Aに比べて短く構成され
る。基準電源電圧Vssは例えば半導体ペレット２に搭載
された回路の基準電位０［Ｖ］である。半導体ペレット
２の回路には長い（短くてもよい）インナーリード3Aを
介在させて動作電源電圧Vccが供給される。動作電源電
圧Vccは例えば回路の動作電圧５［Ｖ］である。
前記インナーリード3Aの先端、前記半導体ペレット２
の図示しない外部端子（ボンディングパッド）の夫々は
ボンディングワイヤ６を介在させて電気的に接続され
る。ボンディングワイヤ６は例えばAuワイヤを使用し、
このAuワイヤは例えば30〜32［μｍ］程度の直径のもの
を使用する。ボンディングワイヤ６はこれに限定されな
いがボールボンディング方式又はウエッジボンディング
方式でボンディングされる。インナーリード3Aの前記ボ
ンディングワイヤ６の一端が接続されるボンディング領
域の表面には第２図に示すように金属メッキ層８が設け
られる。この金属メッキ層８は、例えばAgメッキ層で形
成し、例えば約５〜10［μｍ］程度の膜厚で形成する。
金属メッキ層８はインナーリード3Aとボンディングワイ
ヤ６とのボンダビリティを向上する目的で形成される。
半導体ペレット２の外部端子は、図示しないが、基本的
に、アルミニウム合金膜で形成される。このアルミニウ
ム合金膜は半導体ペレット２に搭載される回路間を接続
する配線と同一導電層で形成される。前記外部端子の前
記ボンディングワイヤ６の他端が接続される領域の表面
には少なくともボンダビリティを向上する金属膜を形成
する。
前記フィルム基板４は、第２図に示すように、上層側
（ペレット搭載側）から絶縁材4A、金属板4B、被覆材4C
の夫々を積み重ねた多層構造で構成される。本実施例の
フィルム基板４は同第２図に示すように３層構造で構成
される。
前記フィルム基板４の絶縁材4Aは金属板4Bの半導体ペ
レット２の搭載側の表面上に接着される。この絶縁材4A
は主に金属板4B、インナーリード3Aの夫々を電気的に分
離する目的で構成される。絶縁材4Aは、ガラスエポキシ
系樹脂フィルムで形成され、例えば約1.0［mm］の厚さ
で形成される。絶縁材4Aは、樹脂封止部５の平面サイズ
に比べて小さいサイズを有し、この樹脂封止部５のほぼ
全域に設けられる。絶縁材4Aは例えば約38×38［mm2］
程度の大きなサイズで構成される。
前記絶縁材4A、インナーリード3Aの夫々は図示しない
接着層で接着される。この接着層は例えば約20［μｍ］
程度の膜厚を有するテープ状のエポキシ系樹脂接着剤を
使用する。このテープ状のエポキシ系樹脂接着剤は少な
くとも絶縁材4A、インナーリード3Aの夫々が重合する全
域に設けられる。第１図に示すように、樹脂封止部５の
角部から半導体ペレット２の角部近傍まで、各インナー
リード3Aに沿ってテープ支持用リード3Cが設けられる。
このテープ支持用リード3Cは前記インナーリード3A、ア
ウターリード3Bの夫々と同一のリードフレームから形成
される。テープ支持用リード3Cは、前記テープ状のエポ
キシ系接着剤の糊代として使用され、インナーリード3A
の位置のばらつきを低減できるように構成される。
前記絶縁材4Aの中央部分にはペレット搭載用開口4Kが
構成され、このペレット搭載用開口4Kは下層の金属板4B
の表面を露出させる。前記半導体ペレット２はこのペレ
ット搭載用開口4Kで規定された領域内において金属板4B
の表面上に搭載される。ペレット搭載用開口4Kで規定さ
れた領域内において金属板4Bの表面上には金属メッキ層
７が設けられる。金属メッキ層７は例えばNiメッキ層、
Auメッキ層の夫々を順次積層した複合メッキ層で形成す
る。Niメッキ層は、Auメッキ層の量を低減し、かつ金属
板4Bの表面とAuメッキ層との接着性を向上する。Niメッ
キ層は例えば１〜８［μｍ］程度の膜厚で形成される。
Auメッキ層は、ボンダビリティを向上し、かつ半導体ペ
レット２の裏面とAu−Si共晶合金を形成する目的で形成
される。Auメッキ層は例えば0.3〜1.0［μｍ］程度の膜
厚で形成する。Auメッキ層はNiメッキ層との拡散量が多
い場合に1.0［μｍ］以上の膜厚で形成する。つまり、
前記半導体ペレット２、金属板4Bの夫々は、前記金属メ
ッキ層７を介在させ、Au−Si共晶合金層を形成して固着
される。また、両者は樹脂ペースト等の接着剤によって
接着してもよい。
前記フィルム基板４の絶縁材4Aの前記ペレット搭載用
開口4Aの周囲の近傍にはボンディング用開口4Dが配置さ
れる。このボンディング用開口4Dは半導体ペレット２の
基準電源電圧Vssが印加される外部端子の近傍に配置さ
れる。これに限定されないが、本実施例においてはボン
ディング用開口4Dは８個配置される。一方、絶縁材4Aの
周辺部分（アウターリード3Bの近傍）にはボンディング
用開口4Eが配置される。このボンディング用開口4Eは前
述の基準電源電圧Vssが印加される短いインナーリード3
Aの先端の近傍に配置される。このボンディング用開口4
D、前記ボンディング用開口4Eの夫々はこれに限定され
ないが例えば直径1.0［mm］の貫通穴で形成される。つ
まり、ボンディング用開口4D、4Eの夫々は金属板4Bの表
面を露出させる。前記ボンディング用開口4Dは半導体ペ
レット２の基準電源電圧Vssが印加される外部端子、金
属板4Bの夫々を電気的に接続する開口として使用され
る。同様に、前記ボンディング用開口4Eは基準電源電圧
Vssが印加されるインナーリード3A、金属板4Bの夫々を
電気的に接続する開口として使用される。この外部端子
と金属板4Bとの間の接続、インナーリード3Aと金属板4B
との間の接続の夫々はボンディングワイヤ６で行われ
る。このボンディングワイヤ６は前記半導体ペレット２
の信号、動作電源電圧Vccの夫々が印加される外部端子
とインナーリード3Aとの間を接続するボンディングワイ
ヤ６と同一のものが使用される。これらのボンディング
ワイヤ６は同一ボンディング工程においてボンディング
される。
前記基準電源電圧Vssが印加される外部端子、インナ
ーリード3Aの夫々に接続された金属板4Bは前記外部端
子、インナーリード3Aの夫々の間を電気的に接続する基
準電源電圧用配線として使用される。この基準電源電圧
用配線として使用される金属板4Bは、第１図に示すよう
に、１本のインナーリード3Aの幅寸法に比べてかなり大
きな幅寸法で構成される。単純計算によれば、金属板4B
は232本のインナーリード3Aに対応した面積で形成さ
れ、基準電源電圧Vssが印加されるインナーリード3Aは
８本配置されるので、基準電源電圧Vssが印加される１
本のインナーリード3Aに対して金属板4Bの幅寸法は29本
分のインナーリード３の幅寸法とそれらの隔離寸法とを
加算した寸法に相当する。
前記金属板4Bは、電気伝導性が良好な材料で形成さ
れ、これに併せて熱伝導性を有する材料であれば最適で
ある。つまり、金属板4Bは、前述のように基準電源電圧
用配線として使用されるので、抵抗値が小さい方が良
い。また、金属板4Bは、半導体ペレット２に搭載された
回路動作で発生する熱を半導体ペレット２の裏面（回路
搭載面と対向する面）側から樹脂封止部５を介在させて
その外部に放熱できるように、熱抵抗値が小さい方が良
い。半導体ペレット２が直接搭載された金属板4B（基準
電源電圧用配線として使用される金属板4Bとは同層であ
るが電気的に分離される）は、半導体ペレット２の平面
々積に比べて若干大きなサイズで形成され、広い面積で
半導体ペレット２で発生した熱を外部に放熱できるよう
に構成される。この金属板4Bは例えばCu板（Cu箔）で形
成し、このCu板は約0.6〜0.8［mm］の厚さで形成され
る。
前記金属板4Bは同一層において複数個に分割される。
本実施例において、金属板4Bは４分割される（半導体ペ
レット２の搭載された領域を含めると５分割される）。
本実施例においては４分割された金属板4Bの夫々は同一
基準電源電圧用配線として使用される。これに限定され
ないが、前記分割された金属板4Bは入力段回路用、出力
段回路用、内部回路用の夫々に分けて使用することがで
きる。また、分割された金属板4Bは基準電源電圧用配
線、動作電源電圧用配線の夫々に分けて使用することも
できる。つまり、同一層内において分割された金属板4B
の夫々には複数電源の夫々が印加される。
前記金属板4Bは、絶縁材4Aの平面形状と実質的に同一
形状で形成され、絶縁材4Aの平面サイズに比べて例えば
0.2［mm］程度以上小さく形成される。この金属板4Bの
サイズの縮小化の制御は後述するのがエッチング等によ
り行う。金属板4Bのサイズの縮小化は、フィルム基板４
の外形の打ち抜き加工の際に、フィルム基板４の端面に
おいて、金属板4Bがその延性によりバリが生じることを
防止する目的で行われる。このバリの発生はフィルム基
板４の端面において金属板4Bとインナーリード3Aとの短
絡を生じる。前記金属板4Bのサイズの縮小化は結果的に
金属板4Bとインナーリード3Aとの隔離寸法を絶縁材4Aを
介在させて増加することができる。
前記フィルム基板４の被覆材4Cは前記金属板4Bの前記
絶縁材4Aが接着された面と異なる裏面に接着される。こ
の被覆材4Cは例えば絶縁性を有する約10〜20［μｍ］程
度の膜厚を有するソルダーレジスト膜（例えば熱硬化性
樹脂膜）で形成される。この被覆材4Cは、前記金属板4B
の絶縁材4A側の表面のうち、ボンディング用開口4D、4
E、ペレット搭載用開口4Kの夫々で規定された領域内の
み金属メッキ層７を形成するメッキ用マスクとして使用
される。また、被覆材4Cはフィルム基板４と樹脂封止部
５との接着性を金属板4Bに比べて向上することができ
る。
前記被覆材4Cは絶縁材4Aの平面形状と実質的に等しく
実質的に同一サイズで形成される。つまり、被覆材4C
は、前記金属板4Bの平面サイズに比べて大きく形成さ
れ、金属板4Bの端面を被覆する。つまり、被覆材4Cは前
記金属メッキ層７の不要な領域をより低減することがで
きる。
フィルム基板４は第１図及び第２図に示すように複数
の貫通孔4Fが配置される。貫通孔4Fは、フィルム基板４
の絶縁材4A、金属板4B、被覆材4Cの夫々を通して、フィ
ルム基板４の上下夫々の樹脂封止部５を密着させる。貫
通孔4Fは、これに限定されないが、フィルム基板４のボ
ンディング用開口4D、4Eの夫々で規定された領域内にお
いて、規則的に複数個配置される。この貫通孔4Fは、前
記フィルム基板４の端部と同様に、絶縁材4Aに形成され
る貫通孔（4f）に比べて金属板4Bに形成される貫通孔を
大きく形成する。また、貫通孔4Fのうち金属板4Bに形成
される貫通孔の表面は被覆材4Cで被覆される。この貫通
孔4Fは、これに限定されないが、前記ボンディング用開
口4D、4Eのサイズと実質的に同一サイズで形成される。
また、第１図に示すように、QFP構造の樹脂封止型半
導体装置１は、樹脂封止の際の樹脂の注入口（レジンゲ
ート）を図中左上に配置し、右下に（矢印Ｇ方向に）向
って樹脂を注入する方式を採用する。つまり、樹脂の注
入口の樹脂封止部５の１つの角部に配置される。樹脂の
注入口である樹脂封止部５の角部は他の角部に比べて欠
けており、又タイバー3Cの形状も他の角部と異なってお
り、樹脂の注入口のサイズが大きく取れるように構成さ
れる。このように注入方式を採用するQFP構造の樹脂封
止型半導体装置１は前記フィルム基板４の前記樹脂の注
入口に対向するその近傍に切欠部4Gが設けられる。切欠
部4Gはフィルム基板４の各辺に対して約45度の角度を持
ってフィルム基板４の角部を切り落した形状で構成され
る。切欠部4Gはフィルム基板４の角部から各辺に沿って
約５〜６［mm］の寸法で切り落される。この切欠部4G
は、樹脂封止の際にフィルム基板４の上下間に流れる樹
脂の流出経路の断面サイズを増加することができる。つ
まり、切欠部4Gは、樹脂防止の際の金型（樹脂封止部５
に相当する）の大半の領域を占有するフィルム基板４で
樹脂の流れが阻止されないように、そしてボイドが発生
しないように構成される。
また、前記フィルム基板４は、前記樹脂の注入口の近
傍以外の他のすべての角部に前記切欠部4Gと実質的に同
様の切欠部4H、4I、4Jの夫々が設けられる。つまり、フ
ィルム基板４は、すべての角部に切欠部4G〜4Jを形成
し、対称性を持たせてより樹脂の流れを良好にするよう
に構成される。また、これらの切欠部4G〜4Jは、フィル
ム基板４に形成された貫通孔4Fと同様に、フィルム基板
４の上下夫々の樹脂封止部５の接着性を向上することが
できる。
前記樹脂封止部５は例えばフェノール硬化型エポキシ
系樹脂で形成される。このフェノール硬化型エポキシ系
樹脂にはシリコーンゴム及びフィラーが添加される。シ
リコーンゴムはフェノール硬化型エポキシ系樹脂の熱膨
張率を低下させる作用がある。フィラーは、酸化珪素粒
で形成され、同様にフェノール硬化型エポキシ系樹脂の
熱膨張率を低下させる作用がある。すなわち、このフェ
ノール硬化型エポキシ系樹脂は低熱膨張を有するので低
応力化される。
次に、前記QFP構造の樹脂封止型半導体装置１の形成
方法について、第３図乃至第９図（各形成工程毎に示す
要部断面図）を用いて簡単に説明する。
まず、フィルム基板４の基材の一部となる絶縁材4Aを
用意する。絶縁材4Aは、複数個のQFP構造の樹脂封止型
半導体装置１のフィルム基板４の絶縁材4Aを形成できる
ように、テープ状に形成される。絶縁材4Aには予じめペ
レット搭載用開口4K、ボンディング用開口4D、4E、貫通
孔4Fの一部となる貫通孔4fの夫々が形成される。このペ
レット搭載用開口4K、ボンディング用開口4D、4E、貫通
孔4fの夫々は例えば打ち抜き加工により形成される。
次に、第３図に示すように、前記絶縁材4Aの裏面に金
属板4Bを接着する。金属板4Bは、絶縁材4Aに接着性を有
する場合にはそのまま貼付け、絶縁材4Aに接着性を有し
ない場合には接着剤を介在させて絶縁材4Aを貼付る。
次に、第４図に示すように、前記金属板4Bにパターン
ニングを施し、前記第１図の平面図に示す形状つまり金
属板4Bの外形を規定しかつ貫通孔4Fの一部となる貫通孔
を金属板4Bに形成する。金属板4Bは、フォトリソグラフ
ィ技術で形成されたエッチングマスクを使用し、等方性
エッチングを用いてパターンニングされる。フィルム基
板４の外形となる金属板4Bの端面は後に規定されるフィ
ルム基板４の外形寸法に比べて若干小さいサイズで形成
される。この金属板4Bのサイズの縮小化は、エッチング
のサイドエッチングにより、又予じめエッチングマスク
のサイズを縮小することにより行うことができる。この
金属板4Bの端面の寸法の縮小化と共に、金属板4Bに形成
される貫通孔は前記絶縁材4Aの貫通孔4fに比べて大きい
サイズで形成される。この金属板4Bに貫通孔を形成する
ことにより、前記絶縁材4Aに形成された貫通孔4fと共に
フィルム基板４の貫通孔4Fがほぼ完成する。また、金属
板4Bのパターンニングにより金属板4Bを複数の電源毎に
複数個に分割することができる。
次に、第５図に示すように、前記金属板4Bの露出する
表面上に被覆材4Cを形成する。この被覆材4Cは、ソルダ
ーレジスト膜例えば熱硬化性樹脂膜を塗布し、硬化させ
ることにより形成される。また、この熱硬化性樹脂は金
属板4Bの表面にのみ選択的に塗布される。
次に、前記金属板4Bのペレット搭載用開口4K、ボンデ
ィング用開口4D、4Eの夫々で規定された領域内の露出す
る金属板4Bの表面上に金属メッキ層７を形成する。この
金属メッキ層７の形成に際しては前記絶縁材4A及び被覆
材4Cをメッキ用マスクとして使用する。したがって、金
属メッキ層７は前記規定された領域の少ない領域におい
て形成される。
次に、第６図に示すように、主に前記絶縁材4Aの外形
となる領域を機械加工で打ち抜き、フィルム基板４を形
成する。このフィルム基板４の金属板4Bは、絶縁材4Aの
外形の打ち抜かれた領域に比べて小さいサイズで形成さ
れているので、前記打ち抜きの際の工具が金属板4Bに当
接せず、バリの発生がなくなる。
なお、前記フィルム基板４の貫通孔4Fの形成に際し、
被覆材4Cが貫通孔4F内を埋込む等の支障を生じる場合
は、絶縁材4Aに形成される貫通孔4fをフィルム基板４の
外形の打ち抜きと共に打ち抜き加工で形成してもよい。
次に、第７図に示すように、前記フィルム基板４の絶
縁材4Aの表面上にインナーリード3Aを接着する。このフ
ィルム基板４へのインナーリード3Aの接着は絶縁材4Aの
表面に貼り付けられた図示しないエポキシ系接着剤によ
り行われる。この工程において、インナーリード3Aはア
ウターリード3Bと共に前記第１図に一点鎖線で示すタイ
バー3Dを介在させてリードフレームに支持された状態で
ある。前記リードフレームは打ち抜き加工又はエッチン
グ加工により形成され、インナーリード3Aの先端側の表
面にはリードフレームの形成工程において予じめ金属メ
ッキ層８が形成される。
次に、第８図に示すように、前記フィルム基板４のペ
レット搭載用開口4Kで規定された領域内の金属板4Bの表
面に半導体ペレット２を搭載する。この半導体ペレット
２は金属メッキ層７を介在させて金属板4Bの表面に固着
される。
次に、第９図に示すように、ボンディング工程を施
し、半導体ペレット２の外部端子、インナーリード3Aの
夫々の間をボンディングワイヤ６で電気的に接続する。
この接続と共に、このボンディング工程は、半導体ペレ
ット２の基準電源電圧Vssが印加される外部端子とフィ
ルム基板４の金属板4Bとの間、基準電源電圧Vssが印加
されるインナーリード3Aと金属板4Bとの間の夫々をボン
ディングワイヤ６で電気的に接続する。前者の接続はボ
ンディング用開口4Dを通して、後者の接続はボンディン
グ用開口4Eを通して夫々行う。
次に、前記フィルム基板４、半導体ペレット２、イン
ナーリード3Aの夫々を樹脂で封止し、樹脂封止部５を形
成する。
次に、前記樹脂封止部５の外部に突出するアウターリ
ード4Bをタイバー３から切り離すと共に成型し、前記第
１図及び第２図に示すQFP構造の樹脂封止型半導体装置
１を形成する。
このように、QFP構造の樹脂封止型半導体装置１にお
いて、金属板4B上に絶縁材4Aを積層したフィルム基板４
上のほぼ中央部に半導体ペレット２を配置すると共に、
このフィルム基板４上の周辺に前記フィルム基板４の金
属板4Bと電気的に分離された状態でインナーリード3Aを
配置し、前記半導体ペレット２の外部端子のうち基準電
源電圧Vss用外部端子と前記フィルム基板４の金属板4B
の中央部との間、前記インナーリード3Aのうち基準電源
電圧Vss用インナーリード3Aと前記金属板4Bの周辺Vssと
の間の夫々をボンディングワイヤ６で電気的に接続す
る。この構成により、夫々異なる接続位置の関係にある
前記基準電源電圧Vss用外部端子と金属板4Bとの間、基
準電源電圧Vss用インナーリード3Aと金属板4Bとの間を
１つのワイヤボンディング方式で接続する（ウエルド方
式をなくす）ことができるので、この接続構造を単純化
し、QFP構造の樹脂封止型半導体装置１の構造を簡単化
することができる。また、前記基準電源電圧Vss用外部
端子と金属板4Bとの間、基準電源電圧Vss用インナーリ
ード3Aと金属板4Bとの間の夫々を１度のワイヤボンディ
ング工程で接続することができるので、接続工程数を低
減し、QFP構造の樹脂封止型半導体装置１の製造プロセ
スを低減することができる。また、前記フィルム基板４
の金属板4Bは、前記基準電源電圧Vss用外部端子と基準
電源電圧Vss用アウターリード3Aとの間のインダクタン
ス成分を低減し、電源ノイズを低減することができるの
で、半導体ペレット２の誤動作を低減し、QFP構造の樹
脂封止型半導体装置１の電気的信頼性を向上することが
できる。また、前記フィルム基板４の金属板4Bは、半導
体ペレット２の裏面々積を実質的に増加し、半導体ペレ
ット２で発生した熱を広い面積で樹脂封止部５を通して
外部に放出することができるので、QFP構造の樹脂封止
型半導体装置１の放熱効率を向上することができる。
また、前記フィルム基板４の金属板4Bを同一平面上に
おいて電源の種類毎に複数の分割する。この構成によ
り、前記フィルム基板４の金属板4Bの層数を低減し（単
層化し）、フィルム基板の構造を単純化することができ
るので、QFP構造の樹脂封止型半導体装置１の構造を簡
単化することができる。
また、前記フィルム基板４の周辺部分に複数個の貫通
孔4Fを設ける。この構成により、前記フィルム基板４
上、フィルム基板４下の夫々の樹脂封止部５の樹脂を前
記貫通孔4Fを通して接着することができるので、樹脂封
止部５の割れやフィルム基板４と樹脂との剥離を防止
し、QFP構造の樹脂封止型半導体装置１の耐湿性を向上
することができる。
また、前記フィルム基板４の前記樹脂の注入口の近傍
に切欠部4Gを設ける。この構成により、前記フィルム基
板４の上下間に流れる樹脂の流出経路を増加し、樹脂の
流出性を良好な方向に向上することができるので、ボイ
ドの発生を低減し、QFP構造の樹脂封止型半導体装置１
の歩留りを向上することができる。
また、前記フィルム基板４は平面形状を方形状で構成
し、このフィルム基板４の方形状のすべての角部に切欠
部4G、4H、4I、4Jの夫々を設ける。この構成により、前
記フィルム基板４の上下間に流れる樹脂の流出経路をさ
らに増加すると共に、樹脂の流出経路に対称性を持た
せ、樹脂の流出性をより良好な方向に向上することがで
きるので、QFP構造の樹脂封止型半導体装置１の歩留り
をより向上することができる。
また、前記フィルム基板４の絶縁材4Aを金属板4Bに比
べて若干大きなサイズで構成する。この構成により、フ
ィルム基板４の外形の打ち抜きの際に金属板4Bに打ち抜
き工具が当接せず金属板4Bの端面にバリが発生しないの
で、フィルム基板４の金属板4Bとインナーリード3Aとの
短絡を防止し、QFP構造の樹脂封止型半導体装置１の電
気的信頼性を向上することができる。また、前記フィル
ム基板４の金属板4Bの端部とインナーリード3Aとの間の
離隔距離を前記絶縁材4Aで増加することができるので、
両者間の短絡を防止し、よりQFP構造の樹脂封止型半導
体装置１の電気的信頼性を向上することができる。
また、前記QFP構造の樹脂封止型半導体装置１の形成
方法において、金属板4B上にボンディング用開口4D、4E
の夫々を有する絶縁材4Aを積層したフィルム基板４を形
成する工程と、このフィルム基板４の露出する金属板4B
下の表面を被覆材4Cで覆う工程と、前記フィルム基板４
のボンディング用開口4D、4Eの夫々から露出する金属板
4B上の表面に金属メッキ層７を形成する工程と、前記フ
ィルム基板４上のほぼ中央部に半導体ペレット２を配置
すると共に、このフィルム基板４上の周辺に前記フィル
ム基板４の金属板4Bと電気的に分離された状態で前記イ
ンナーリード3Aを配置する工程と、前記半導体ペレット
２の外部端子のうち基準電源電圧Vss用外部端子と前記
フィルム基板４の金属板4Bの中央部との間、前記インナ
ーリード3Aのうち基準電源電圧Vss用インナーリード3A
と前記金属板4Bの周辺部との間の夫々を前記金属メッキ
層７を介在させてボンディングワイヤ６で電気的に接続
する工程と、前記フィルム基板４、半導体ペレット２、
インナーリード3Aの夫々を樹脂封止部５で封止する工程
とを備える。この構成により、前記フィルム基板４の絶
縁材4Aに形成されたボンディング用開口4D、4Eの夫々で
規定された金属板4B上の表面にのみ金属メッキ層７を形
成することができるので、前記金属メッキ層７の使用量
を低減し、QFP構造の樹脂封止型半導体装置１の製造コ
ストを低減することができる。
また、前記フィルム基板４の金属板4Bは前記絶縁材4
A、被覆材4Cの夫々に比べて小さいサイズで構成され
る。この構成により、前記フィルム基板４の金属板4Bの
端部を被覆材4Cで覆うことができるので、より金属メッ
キ層７の使用量を低減し、QFP構造の樹脂封止型半導体
装置１の製造コストを低減することができる。
また、前記半導体ペレット２はフィルム基板４の絶縁
材4Aを除去した金属板4Bの表面上に搭載される。この構
成により、前記フィルム基板４の絶縁材4Aに相当する
分、半導体ペレット２の裏面側の熱放出経路の熱抵抗を
低減することができるので、QFP構造の樹脂封止型半導
体装置１の放熱効率を向上することができる。
なお、本発明は、前記QFP構造の樹脂封止型半導体装
置１において、前記フィルム基板４の絶縁材4Aの中央部
分にペレット搭載用開口4Kを形成せず、半導体ペレット
２を絶縁材4Aの表面上に直接搭載することができる。こ
の場合、前記フィルム基板４のペレット搭載用開口４の
面積に相当する分、前記金属板4Bの表面に金属メッキ層
７が設けられる領域（Auの使用量を）低減することがで
きるので、QFP構造の樹脂封止型半導体装置１の製造コ
ストを低減することができる。また、フィルム基板４の
絶縁材4Aと金属板4Bとの接着面積が増加するので、金属
板4Bを複数に分割した場合においても、絶縁材4Aと金属
板4Bとの接着性を高め、QFP構造の樹脂封止型半導体装
置１の歩留りを向上することができる。
（実施例II） 本実施例IIは、前記実施例ＩのQFP構造の樹脂封止型
半導体装置において、ノイズをより低減した、本発明の
第２実施例である。
本実施例IIであるQFP構造を採用する樹脂封止型半導
体装置のフィルム基板を第10図（平面図）で示す。
第10図に示すように、本実施例IIのQFP構造の樹脂封
止型半導体装置１は、前記実施例ＩのQFP構造の樹脂封
止型半導体装置１のフィルム基板４と平面構造及び断面
構造が実質的に同一構造で構成される。フィルム基板４
には前記実施例Ｉと異なり貫通孔4Fが設けられていな
い。つまり、半導体ペレット２の基準電源電圧Vss用外
部端子と基準電源電圧Vss用インナーリード3Aとの間に
おいて、前記貫通孔4Fに相当する分、基準電源電圧用配
線として使用される金属板4Bの断面々積を実質的に増加
することができる。
このように構成されるQFP構造の樹脂封止型半導体装
置１は、フィルム基板４の金属板4Bの断面々積を増加す
ることができるので、電源ノイズの発生を低減し、半導
体ペレット２に搭載された回路の誤動作を防止し、電気
的信頼性を向上することができる。
（実施例III） 本実施例IIIは、前記実施例ＩのQFP構造の樹脂封止型
半導体装置において、歩留りを向上しかつ耐湿性を向上
した、本発明の第３実施例である。
本発明の実施例IIIであるQFP構造を採用する樹脂封止
型半導体装置のフィルム基板を第11図（平面図）で示
す。
第11図に示すように、本実施例IIIのQFP構造の樹脂封
止型半導体装置１は、フィルム基板４の半導体ペレット
２の搭載領域及び基準電源電圧用配線として使用される
領域を残存させ、それ以外の領域を除去している。つま
り、フィルム基板４には大きな切欠部が設けられる。
このように、QFP構造の樹脂封止型半導体装置１にお
いて、前記フィルム基板４の周辺部のうち前記基準電源
電圧Vss用外部端子と基準電源電圧Vss用インナーリード
3Aとの間の領域以外の領域を除去する。この構成によ
り、前記フィルム基板４の上下夫々の樹脂封止部５の樹
脂をフィルム基板４の周辺部を除去した領域で接着する
ことができるので、樹脂封止部５の割れやフィルム基板
４との樹脂封止部５との剥離を防止し、QFP構造の樹脂
封止型半導体装置１の耐湿性をより向上することができ
る。また、前記フィルム基板４の上下間に流れる樹脂の
流出経路を増加し、樹脂の流出性を良好な方向に向上す
ることができるので、ボイドの発生を低減し、QFP構造
の樹脂封止型半導体装置１の歩留りをより向上すること
ができる。
以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
例えば、本発明は、前記QFP構造の樹脂封止型半導体
装置１のフィルム基板４の被覆材4CをSn−Ni合金等の金
属メッキ層で形成してもよい。
また、本発明は、前記フィルム基板４の金属板4BをFe
−Ni合金板で形成し、被覆材4Cを排除してもよい。
また、本発明は、QFP構造以外の樹脂封止型半導体装
置具体的にはDIP（Ｄual Ｉｎ−line Ｐackage）構造、
SOP（Ｓmall Ｏut−line Ｐackage）構造、SOJ（Ｓmall
Ｏut−line Ｊbend）構造、ZIP（Ｚigzag Ｉｎ−line
Ｐackage）構造等の樹脂封止型半導体装置に適用するこ
とができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
樹脂封止型半導体装置の構造を簡単化することができ
る。
樹脂封止型半導体装置の製造プロセスを低減すること
ができる。
樹脂封止型半導体装置の耐湿性を向上することができ
る。
樹脂封止型半導体装置の電気的信頼性を向上すること
ができる。
樹脂封止型半導体装置の歩留りを向上することができ
る。
樹脂封止型半導体装置の製造コストを低減することが
できる。
【図面の簡単な説明】
第１図は、本発明の実施例ＩであるQFP構造を採用する
樹脂封止型半導体装置の要部平面図、 第２図は、前記樹脂封止型半導体装置の要部断面図、 第３図乃至第９図は、前記樹脂封止型半導体装置を形成
工程毎に示す要部断面図、 第10図は、本発明の実施例IIであるQFP構造の樹脂封止
型半導体装置のフィルム基板の平面図、 第11図は、本発明の実施例IIIであるQFP構造の樹脂封止
型半導体装置のフィルム基板の平面図である。 図中、１……樹脂封止型半導体装置、２……半導体ペレ
ット、3A……インナーリード、3B……アウターリード、
４……フィルム基板、4A……絶縁材、4B……金属板、4C
……被覆材、4D,4E……ボンディング用開口、4F……貫
通孔、4G〜4J……切欠部、4K……ペレット搭載用開口、
５……樹脂封止部、６……ボンディングワイヤ、7,8…
…金属メッキ層、Ｇ……樹脂の注入方向である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 博通 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 長谷部 一 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 大塚 寛治 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 沖永 隆幸 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイエンジニアリン グ株式会社内 (72)発明者 江俣 孝司 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイエンジニアリン グ株式会社内 (56)参考文献 特開 昭53−108369（ＪＰ，Ａ) 特開 昭64−44027（ＪＰ，Ａ) 実開 平２−38737（ＪＰ，Ｕ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】素子形成面に複数の外部端子が形成された
    方形状の半導体ペレットと、前記外部端子と接続される
    複数のインナーリードと、前記半導体ペレットと複数の
    インナーリードとを封止する樹脂封止体とからなり、前
    記インナーリードと一体となったアウターリードが前記
    樹脂封止体から突出している半導体装置において、 前記封止体によって封止される金属板を設け、この金属
    板に、前記半導体ペレットが搭載され、この半導体ペレ
    ット搭載領域から延在する領域に前記複数のインナーリ
    ードの少なくとも一部が絶縁体を介して配置され、 前記複数のインナーリードと半導体ペレットの外部端子
    との接続は、インナーリードと前記外部端子とをボンデ
    ィングワイヤによって接続するものと、インナーリード
    及び外部端子を夫々前記金属板に接続することによって
    金属板を介して接続するものとがあり、 前記複数のインナーリードの内、前記半導体ペレットの
    外部端子とボンディングワイヤによって接続されるもの
    は、その先端部が半導体ペレットの近傍に位置し、 前記複数のインナーリードの内、前記半導体ペレットの
    外部端子と金属板を介してボンディングワイヤによって
    接続されるものは、その先端部が半導体ペレットから離
    れて位置していることを特徴とする半導体装置。
  2. 【請求項２】素子形成面に複数の外部端子が形成された
    方形状の半導体ペレットと、前記外部端子と接続される
    複数のインナーリードと、前記半導体ペレットと複数の
    インナーリードとを封止する樹脂封止体とからなり、前
    記インナーリードと一体となったアウターリードが前記
    樹脂封止体から突出している半導体装置において、 前記封止体によって封止される金属板を設け、この金属
    板に、前記半導体ペレットが搭載され、この半導体ペレ
    ット搭載領域から延在する領域に前記複数のインナーリ
    ードの少なくとも一部が絶縁体を介して配置され、前記
    延在する領域に複数の貫通孔が設けられ、 前記複数のインナーリードと半導体ペレットの外部端子
    との接続は、インナーリードと前記外部端子とをボンデ
    ィングワイヤによって接続するものと、インナーリード
    及び外部端子を夫々前記金属板に接続することによって
    金属板を介して接続するものとがあり、 前記複数のインナーリードの内、前記半導体ペレットの
    外部端子とボンディングワイヤによって接続されるもの
    は、その先端部が半導体ペレットの近傍に位置し、 前記複数のインナーリードの内、前記半導体ペレットの
    外部端子と金属板を介してボンディングワイヤによって
    接続されるものは、その先端部が半導体ペレットから離
    れて位置していることを特徴とする半導体装置。
  3. 【請求項３】前記半導体ペレットの外部端子に、前記金
    属板を介した接続によって基準電源電圧が供給されるこ
    とを特徴とする請求項１又は請求項２に記載の半導体装
    置。
  4. 【請求項４】前記金属板の前記複数のインナーリードの
    少なくとも一部が配置される領域が、前記半導体ペレッ
    トの搭載される領域から放射状に延在することを特徴と
    する請求項１乃至請求項３の何れか一項に記載の半導体
    装置。
  5. 【請求項５】前記金属板と接続されるインナーリード
    が、前記半導体ペレットの外部端子とボンディングワイ
    ヤによって接続されるインナーリード間に位置すること
    を特徴とする請求項１乃至請求項４の何れか一項に記載
    の半導体装置。
  6. 【請求項６】前記金属板の裏面が被覆材によって覆われ
    ていることを特徴とする請求項１乃至請求項５の何れか
    一項に記載の半導体装置。
  7. 【請求項７】前記被覆材が熱硬化性樹脂であることを特
    徴とする請求項６に記載の半導体装置。
JP10586389A 1989-04-27 1989-04-27 半導体装置 Expired - Fee Related JP2734463B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10586389A JP2734463B2 (ja) 1989-04-27 1989-04-27 半導体装置
US07/510,844 US5032895A (en) 1989-04-27 1990-04-18 Semiconductor device and method of producing the same
KR1019900005995A KR0154858B1 (ko) 1989-04-27 1990-04-27 반도체 장치
US07/889,397 US5304844A (en) 1989-04-27 1992-05-28 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10586389A JP2734463B2 (ja) 1989-04-27 1989-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH02285646A JPH02285646A (ja) 1990-11-22
JP2734463B2 true JP2734463B2 (ja) 1998-03-30

Family

ID=14418814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10586389A Expired - Fee Related JP2734463B2 (ja) 1989-04-27 1989-04-27 半導体装置

Country Status (3)

Country Link
US (2) US5032895A (ja)
JP (1) JP2734463B2 (ja)
KR (1) KR0154858B1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
JP2784209B2 (ja) * 1989-06-08 1998-08-06 新光電気工業株式会社 半導体装置
JP2799472B2 (ja) * 1990-05-31 1998-09-17 イビデン株式会社 電子部品搭載用基板
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
JP2966067B2 (ja) * 1990-09-04 1999-10-25 新光電気工業株式会社 多層リードフレーム
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
JPH05136327A (ja) * 1991-11-12 1993-06-01 Toshiba Corp 半導体パツケージ
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
WO1996015555A1 (en) * 1994-11-10 1996-05-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US5965936A (en) 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US6515359B1 (en) 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
JP3955396B2 (ja) * 1998-09-17 2007-08-08 株式会社ルネサステクノロジ 半導体サージ吸収素子
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
US20030146500A1 (en) * 2002-02-04 2003-08-07 Stmicroelectronics S.R.L. Package for semiconductor device with ground lead connection having high stress resistance
DE10207895B4 (de) * 2002-02-23 2005-11-03 Harman Becker Automotive Systems Gmbh Verfahren zur Spracherkennung und Spracherkennungssystem
EP1707363B1 (en) * 2002-03-18 2012-07-25 Seiko Epson Corporation Liquid jet head and liquid jet apparatus
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US8159052B2 (en) 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
JP7382210B2 (ja) * 2019-11-15 2023-11-16 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US4761681A (en) * 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPS6290953A (ja) * 1985-10-01 1987-04-25 Fujitsu Ltd 樹脂封止型半導体装置
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US4829362A (en) * 1986-04-28 1989-05-09 Motorola, Inc. Lead frame with die bond flag for ceramic packages
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
KR880014671A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 수지로 충진된 반도체 장치
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4933741A (en) * 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
KR900017153A (ko) 1990-11-15
US5304844A (en) 1994-04-19
KR0154858B1 (ko) 1998-10-15
US5032895A (en) 1991-07-16
JPH02285646A (ja) 1990-11-22

Similar Documents

Publication Publication Date Title
JP2734463B2 (ja) 半導体装置
US6002165A (en) Multilayered lead frame for semiconductor packages
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6020637A (en) Ball grid array semiconductor package
JP2547697B2 (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
TWI453838B (zh) 具有散熱器之無引線封裝
JP2005191240A (ja) 半導体装置及びその製造方法
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
JP2005317998A5 (ja)
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
TWI301652B (en) Semiconductor device and its manufacturing method
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP3239874B2 (ja) 半導体装置
JP3968321B2 (ja) 半導体装置およびその製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH03161957A (ja) 半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
JPH08115941A (ja) 半導体装置
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JP2653504B2 (ja) 半導体装置
JP3398556B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees