JP2547697B2 - 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ - Google Patents

多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ

Info

Publication number
JP2547697B2
JP2547697B2 JP5004937A JP493793A JP2547697B2 JP 2547697 B2 JP2547697 B2 JP 2547697B2 JP 5004937 A JP5004937 A JP 5004937A JP 493793 A JP493793 A JP 493793A JP 2547697 B2 JP2547697 B2 JP 2547697B2
Authority
JP
Japan
Prior art keywords
temperature
state adhesive
planar metal
insulating tape
metal member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5004937A
Other languages
English (en)
Other versions
JPH0685157A (ja
Inventor
ロハ゛ート・エイ・ニューマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0685157A publication Critical patent/JPH0685157A/ja
Application granted granted Critical
Publication of JP2547697B2 publication Critical patent/JP2547697B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【０００２】
【発明の分野】この発明は集積回路構造のための多層リ
ードフレームアセンブリを作るための方法およびかかる
方法によって作られた多層プラスチックのカプセル化さ
れた集積回路ダイパッケージに関する。より特定的には
この発明は、形成されているときに熱放散および機械的
支持をパッケージに与えることがまた可能である金属接
地面を含む、集積回路構造のための多層リードフレーム
アセンブリの形成に関する。
【０００３】
【関連技術の説明】集積回路構造のパッケージングにお
いて、金属面として電気的に機能してインダクタンスを
低減し、それにより装置の性能の速度を上げ、かつ熱シ
ンクまたは放散手段を提供する金属部分を、集積回路ダ
イに隣接して与えることが公知である。
【０００４】たとえば、アンドリュー（Andrew）の米国
特許第4,147,889 号は、各表面上で形成された金属層を
有する印刷回路基板を含むチップキャリヤを開示する。
一表面上の金属層は実質表面領域の外的な熱シンクを含
み、一方チップが接合される側の金属層はパターン化さ
れて、リードフィンガーとチップが接合される中心金属
熱シンクとを形成する。特許権者によると、印刷回路基
板に穴が設けられてもよく、穴は後で金属で充填され
て、チップが接合される熱シンクと外的な熱シンクとの
間で直接の金属コンタクトを提供する。
【０００５】バット（Butt）の米国特許第4,410,927 号
は、ダイがその上にエポキシ接着剤を使用して接合され
る金属ベース部材を有する集積回路ダイ等の電気構成要
素のためのケーシングを教示する。リードフレームもま
た金属ベース部材に封止されかつ接合される。ハウジン
グ部材はベース部材上に周辺的に取付けられて、ダイ上
の取り囲まれたケーシングを形成する。
【０００６】ダニエルズ（Daniels ）他の米国特許第4,
680,613 号は、中心パドルのないリードフレームと、ダ
イアタッチ面を形成しかつリードフレームから間隔を開
けられかつそれに並行である接地プレートとを含む、集
積回路ダイのための低インピーダンスパッケージを開示
する。誘電体層はリードフレームと接地プレートとの間
で形成される。
【０００７】カタギリ（Katagiri）の日本特許文書59-2
07645 は半導体装置およびリードフレームを開示し、熱
放散プレートは良好な熱導体である取付剤によって半導
体チップに接続される。ワイヤを介してチップをリード
に接続した後、チップおよびリードは、熱放散プレート
の表面が露出されるようにモールド形層によって封止さ
れる。
【０００８】カリ（Currie）他の米国特許第4,446,477
号は、接地面と、ポリイミド絶縁層によって互いから分
離されかつリードアウトピンバイアによって多層アセン
ブリに垂直に位置決めされるリードアウトピンのアレイ
に電気的に接続される信号方向ラインのいくつかの層と
を含む多層アセンブリを開示する。
【０００９】しかしながら通常は、金属接地面／熱シン
クをプラスチックのカプセル化された集積回路パッケー
ジ中に組入れることはより困難である、なぜならカプセ
ル化ステップに先行して、集積回路ダイ、リードフレー
ム、および接地面／熱シンクを配向しかつ機械的にとも
に組立てることは困難であるからであり、カプセル化ス
テップはそれからパッケージを含む構成要素の機械的接
合を提供するように作用する。
【００１０】したがって、電気的接地面および熱シンク
として機能することが可能な金属部材を中に組入れる多
層リードフレームアセンブリを含むプラスチックのカプ
セル化された集積回路パッケージと、カプセル化に先行
して機械的に安定しかつ強い構造を提供するかかる構造
を組立てる方法とを提供することが所望されるであろ
う。
【００１１】
【発明の概要】この発明は、平面金属リードフレーム
と、各表面上にＢ状態の接着剤を与えられた少なくとも
１層の絶縁テープと、接地面層および熱シンクとして機
能することが可能な平面金属部材とを含む、集積回路ダ
イパッケージのための多層リードフレームアセンブリを
作るための方法を提供する。この方法は、集積回路ダイ
を結果として生じる多層リードアセンブリに取付けるこ
とに先行して、平面金属リードフレームと、１つ以上の
絶縁テープと、平面金属部材とを多層リードフレームア
センブリとしてともに接合することを含む。
【００１２】平面金属部材と平面リードフレームとは、
金属部材（またはリードフレーム）を絶縁テープの表面
上でＢ状態接着剤と接触させ、それから金属部材（また
はリードフレーム）と絶縁テープとをＢ状態接着剤の硬
化温度に加熱して金属部材（またはリードフレーム）を
絶縁テープに接合することによって、絶縁テープの表面
にそれぞれ接合される。多層リードフレームアセンブリ
の組立ての後、集積回路ダイは後で同一の態様で絶縁テ
ープの表面に接合されてもよく、またはダイは導電接着
剤を使用してリードフレームまたは金属部材のいずれか
の表面に直接接合されてもよい。
【００１３】この発明は以下の説明および添付の図面に
よってより詳しく理解されるであろう。
【００１４】
【詳細な説明】ここで図１を参照して、３層の絶縁テー
プアセンブリ１０は一般に、絶縁層またはテープ３０の
一側面または表面に接合された第１のＢ状態接着層２０
と、絶縁層またはテープ３０の対向する側面または表面
に接合された第２のＢ状態エポキシ接着層４０とを含ん
で示される。図面に描かれるこれらの層の表現は寸法通
りではなく、いくつかの層の厚さが例示のために誇張さ
れていることが理解されるであろう。
【００１５】図１において、Ｂ状態接着層２０および４
０はそれぞれ接着剤２４および３４によって絶縁テープ
３０の対向する表面に接合されて示される。以下に詳細
に説明されるように、かかる付加的接着剤の使用は任意
のものにすぎず、かつＢ状態接着層２０および４０を加
熱しかつ硬化させることに先行して、Ｂ状態接着層２０
および４０のそれぞれをテープ３０に一時的に接着する
ために使用され得る。
【００１６】接着剤がＢ状態接着層２０および／または
４０を電気絶縁膜３０に接合するために使用されると
き、高温抵抗接着剤、つまりＢ状態接着剤を硬化させる
ために使用される高温に耐えることが可能な接着剤が、
接着剤２４および／または３４として好ましくは使用さ
れ得る。かかる高温抵抗接着剤の例はＣＬ１０１であ
り、これは３００℃もの高温に耐えることが可能なコメ
リックス・カンパニー（Chomerics company ）から入手
可能な高温エポキシ接着剤である。
【００１７】絶縁テープ層３０は、以下に説明されるよ
うに、後で層３０に接合されるべき、リードフレームと
金属部材との間に電気絶縁を与える材料を含む。絶縁層
３０の厚さは約１ミルから３ミルの範囲であり、好まし
くはたとえばカプトン等のポリイミド膜を含む。絶縁層
３０は電気絶縁特性を示す一方でまた、熱導体として機
能し得る。かかる材料はたとえばアルミナ充填されたポ
リイミド膜として商業的に入手可能である。
【００１８】Ｂ状態接着膜層２０および４０はエポキシ
接着剤または等価の接着剤等の架橋接合可能な接着樹脂
を含み、それはチーズ様の程度まで部分的に硬化または
架橋接合され非粘着性の固体となり、それはなお可撓的
でありかつさらなる硬化が可能であり、またアセンブリ
１０に熱を加えると他の材料に接着可能である。Ｂ状態
のエポキシ接着剤に等価な他のかかるＢ状態接着剤は、
架橋接合可能なポリイミド、フェノールゴム、および先
にＢ状態に硬化したポリエステル樹脂を含む。
【００１９】Ｂ状態接着層２０および４０の厚さは一般
に約１ミルか３ミルの範囲である。この発明の実施にお
いて使用され得る商業的に入手可能なＢ状態エポキシ樹
脂の例は、ダブリュー・アール・グレース・アンド・カ
ンパニー（W.R.Grace and Company ）の一部門であるエ
マーソン・アンド・カミング・インコーポレーテッド
（Emerson and Cuming,Inc.)から入手可能なアミコン
（Amicon）Ｃ９９０エポキシ樹脂（銀薄片フィラーな
し）である。
【００２０】この発明の一局面に従って、以下により詳
細に説明されるように、平面金属リードフレームと、接
地面および熱シンクの両方として作動可能な金属部材と
を絶縁テープ３０の対向する表面に別個に接合させるた
めに、Ｂ状態接着層２０および４０は異なる温度で硬化
可能であるように予め選択される。たとえば、Ｂ状態接
着層２０は１７５℃の温度で硬化可能であり得るが一
方、Ｂ状態接着層４０は２７５℃で硬化可能であり得る
ので、その結果Ｂ状態層はリードフレームをＢ状態層４
０を硬化させない温度で絶縁テープ層３０に接合するた
めに使用され、それに続いて後に金属部材を絶縁テープ
の対向する表面に別個に接合することを可能にする。
【００２１】ここで図２を参照して、３層の絶縁テープ
アセンブリ１０は第１のステップにおいて、従来の平面
金属リードフレーム５０に接合されて示され、平面金属
リードフレームには図２および図５で示される実施例に
おいて中心ダイパドル５２およびリードフィンガー５４
が設けられ、リードフィンガーは図２、図４および図５
に示されるようにリードフレーム５０の四方から放射状
に広がる。
【００２２】テープアセンブリ１０とリードフレーム５
０とは、リードフレーム５０の一表面をテープアセンブ
リ１０上のＢ状態接着層２０と接触させ、それからテー
プアセンブリ１０とリードフレーム５０とをＢ状態接着
層２０の硬化温度、たとえば約１７５℃まで加熱するこ
とによって、ともに接合される。Ｂ状態接着層２０がこ
の温度で硬化すると、それはテープアセンブリ１０の絶
縁層３０とリードフレームアセンブリ５０との両方に永
久接合を形成する。もし高温抵抗接着剤がＢ状態接着層
２０を絶縁テープ３０に接合するために最初に使用され
ていれば、Ｂ状態接着層２０を硬化させるために使用さ
れた硬化温度は、Ｂ状態接着層２０と絶縁層３０との間
の接合に影響しないであろう。しかしながら、もし高温
接着剤が使用されていなければ、Ｂ状態接着層２０の硬
化は絶縁層３０とここでは硬化された接着層２０との間
で永久接合を形成をした結果としても生じるであろう。
【００２３】従来では銅を使用して形成され、かつ迅速
に、つまり２００℃を越える温度で１５秒−２０秒内で
酸化可能な金属リードフレームを酸化させるのに十分な
温度／時間期間について、平面金属リードフレーム５０
は（酸化雰囲気中で）加熱されないことがこの発明の実
施において重要であるということが理解されるべきであ
る。
【００２４】Ｂ状態接着層２０および４０、ならびにた
とえば集積回路ダイをリードフレーム５０のダイパドル
５２に接合する接着剤として使用される導電エポキシ樹
脂等の使用されるいかなる硬化可能な接着剤も、窒素ま
たは他の非酸化雰囲気中で構造をリードフレーム５０の
かかる酸化を回避する温度に加熱することによって硬化
し得る。
【００２５】この実施例において、Ｂ状態接着層４０は
処理中においてこの時点では硬化しない、なぜならその
硬化温度はＢ状態接着層２０のものよりも高いからであ
るということが理解されるであろう。
【００２６】代替的に、図３で示されるように金属部材
６０は、金属部材６０の一表面をより低い硬化温度のＢ
状態接着層２０と接触させ、それからその成分をＢ状態
接着層２０の硬化温度に加熱することによってまず絶縁
テープアセンブリ１０に接合され得る。
【００２７】平面金属リードフレーム５０または金属部
材６０のいずれかがこうして絶縁テープアセンブリ１０
にまず接合される一方で、成分をともに組立てるために
自動テープ供給装置を使用する時には、リードフレーム
５０を絶縁テープアセンブリ１０にまず接合することが
好ましく、それに続いて金属部材６０を絶縁層３０の対
向する表面上でＢ状態接着層４０と接触させることによ
って絶縁テープアセンブリ１０を金属部材６０に接合す
るステップが続く。
【００２８】図３および図５中で絶縁テープアセンブリ
１０に接合されて示される金属部材６０は、任意の電気
的および熱的伝導の金属材料を含み得る。金属部材６０
はたとえば銅、アルミニウム、金、銀等の金属、または
ニッケル−鉄合金の合金４２等の合金材料を含み得る。
好ましくは金属部材６０はその優秀な電気的および熱的
伝導性と、貴金属と比較したそのコストとのために銅を
含むであろう。金属部材６０は厚さが約１．５ミルから
２０ミルの範囲の金属箔またはシートのストックを含み
得る。所望される電気的接地面を設け、かつ良好な熱伝
導性を与えるために、好ましくはこの厚さは約７ミルか
ら１２ミルの範囲である。好ましい厚さの範囲の金属箔
は商業的に入手可能である。
【００２９】平面金属リードフレーム５０または金属部
材６０のどちらが絶縁テープアセンブリ１０にまず接合
されるかどうかに関係なく、他の金属成分は引続き絶縁
テープ層３０の対向する表面上でより高い温度硬化のＢ
状態接着層と接触させられ、かつアセンブリはＢ状態接
着層４０のより高い硬化温度、たとえば２７５℃に加熱
されて他の金属成分を絶縁層３０の対向する側面または
表面に接合して、図５に示される構造を結果として生
じ、これは絶縁テープ３０の一側面が（リードフレーム
５０が絶縁テープ層３０にまず接合されるときには、Ｂ
状態接着層２０を介して）平面金属リードフレーム５０
に接合され、かつその対向する側面は（リードフレーム
５０が既に絶縁層３０に接合された後に金属部材６０が
絶縁層３０に接合されるときには、Ｂ状態接着層４０を
介して）金属部材６０に接合される。
【００３０】図２−図４で見られるように、リードフレ
ーム５０と接触している、テープアセンブリ１０の面積
は中心ダイパドル５２の面積よりも広く、その結果、絶
縁テープアセンブリ１０はリードフレームリード５４の
内部端部と接触しかつそれに接合され、一方金属部材６
０の面積は絶縁テープ層１０のものと同一である。これ
は、それによってそれぞれのリード５４を互いに電気的
に分離するために当該技術分野で一般に実践されている
ように、リードフレーム５０の外部部分５６が分断され
た後に、リードフレーム／絶縁テープ／金属部材のとも
に接合された複合アセンブリに機械的強さを与える。
【００３１】通常かかる分断動作は、集積回路ダイをリ
ードフレームに組立てかつ接続し、必要な機械的安定性
を与えてリードフレーム５０の外部リード部分をリード
５４から分断することを可能にするためのプラスチック
カプセル剤（encapsulant ）内でダイおよびリードフレ
ームをカプセル化するまでは実行されないであろう。こ
の発明に従う多層リードフレーム／絶縁テープ／金属部
材複合体の形成は、所望されればダイの取付けまたはパ
ッケージのカプセル化のいずれかに先行してかかる分断
が実行されることを許容する。
【００３２】絶縁テープアセンブリ１０と、平面金属フ
レーム５０と、金属部材６０とを含む多層リードフレー
ム複合アセンブリの組立てに続いて、集積回路ダイ１０
０は好ましくはエポキシ接着剤等の導電接着剤を使用し
て中心ダイパドル５２に直接接続され、図１０に示され
る構造を結果として生じ得る。それぞれのリード５４の
内部端部のダイ１００上の適切なダイパッドへの電気的
接続は、ボンドワイヤを使用してここで慣用的になされ
得る。これは通常、たとえばクリッケ・アンド・ソファ
・インダストリーズ・インコーポレーテッド（Kulicke
and Soffa Industries,Inc. ）から入手可能なＫ＆Ｓ
１４８２金ワイヤボンダ等の自動ワイヤボンダで達成さ
れる。かかるリード付着は金属部材６０中にたとえば接
地面を設けるために７０で示されるようにリードの１つ
と金属部材６０との間で電気的接続の形成を含んでもよ
い。電気的接続７０は実際のワイヤリード（図９の実施
例で示される）を含んでもよく、または図１０および図
１１の実施例で図示されるように、リードの１つと金属
部材６０との間で多層アセンブリの端縁に沿って、導電
プラスチック材料、たとえば導電エポキシを使用するこ
とによって形成される電気的に導通な橋を含んでもよ
い。
【００３３】この構造はそれからプラスチックでにカプ
セル化されてプラスチック集積回路ダイパッケージのア
センブリを完成し得る。この構造はスミトモ（Sumitom
o）６３００Ｈ等のエポキシノボラックプラスチックカ
プセル化材料８０でカプセル化され得る。
【００３４】ここで図６−図８に移って、この方法の他
の実施例が示され、平面金属リードフレーム５０′上の
中心ダイパドル５２は、リードフレーム５０′の絶縁テ
ープアセンブリ１０′への接合の間またはそれに先行し
て取除かれ、その中に開口５８を残す。対応する開口１
８は、接合ステップの準備のために絶縁テープアセンブ
リ１０′と平面金属リードフレーム５０とを互いに接触
させるステップの間に実行されるパンチ動作によって、
便利に絶縁テープアセンブリ１０′中に設けられる。テ
ープアセンブリ１０′中に形成される開口１８のサイズ
はリードフレームアセンブリ５０′中の開口５８のサイ
ズと近似しており、それは図８中の点線１００で示され
るように開口１８および５８内に取付けられるべきダイ
の断面よりもわずかに大きく、かかる集積回路ダイの長
さおよび幅を描く。（図７および図８中に示されるさま
ざまな層の厚さ比はかかるダイの厚さに関して不均衡で
あるということが理解されるであろう。）図６−図８中
に示される実施例において、図２に示される構造の形成
に関連して先に議論されたプロセスのステップに続い
て、中に開口５８を有する平面金属リードフレーム５
０′は、Ｂ状態接着層２０′の硬化を介してまず絶縁テ
ープアセンブリ１０′の絶縁テープ層３０′に接合さ
れ、それから金属部材６０は、Ｂ状態接着層４０を使用
して金属部材６０を接合するために先に議論されたのと
同一の態様で、Ｂ状態接着層４０′の硬化によって、絶
縁テープアセンブリ１０′の対向する側面に接合され
る。
【００３５】金属部材６０を絶縁テープアセンブリ１
０′の反対側に接合して図８に示される構造を形成する
ステップに続いて、ダイ１００は絶縁テープアセンブリ
１０′およびリードフレーム５０′に面する金属部材６
０の表面に直接接合されてもよく、図９に示される構造
を結果として生じる。導電エポキシ等の導電接着剤は、
ダイ１００を金属部材６０に直接接合するために使用さ
れてもよい。先の実施例のように、電気的接続７０は金
属部材６０と１つのリード５２との間で作られて、（も
しダイ１００の裏側が接地電位ならば）金属部材６０中
に接地面を設け、またはダイ１００の裏側を維持するた
めに所望される任意の電位でのパワー面を提供する。
【００３６】さらに他の実施例において、図５で示され
る構造は、第２の絶縁テープアセンブリ８０を平面金属
リードフレーム５０の対向する表面上で接合して図１１
に示される構造を形成するために、１つ以上のさらなる
ステップが施され得る。テープアセンブリ８０は、絶縁
層３０と類似した材料で構成されてもよい絶縁層８４を
含み、かつ第１のＢ状態接着層８２および第２のＢ状態
接着層８６がさらに設けられてもよい。
【００３７】かかる第２のテープアセンブリ８０が使用
されるとき、Ｂ状態接着剤８２は第１の絶縁テープアセ
ンブリ１０中のＢ状態接着層２０と同一の温度で硬化可
能な接着剤を含んでもよい。両方のテープアセンブリは
それから平面金属リードフレーム５０の対向する側面に
同時に接合され、それに続いて金属部材６０を第１の絶
縁テープアセンブリ１０の対向する表面に接合する。
【００３８】第２のＢ状態接着剤８６を第２のテープア
センブリ８０上に与えることは任意に過ぎない、なぜな
ら図１１に示されるようにダイ１００は、ダイが絶縁テ
ープアセンブリ８０に接合されるべきときに絶縁テープ
８４に与えられる適切な接着剤を使用して、第２のテー
プアセンブリ８０の絶縁層８４に接合され得るからであ
る。代替的に、Ｂ状態接着剤２０、４０、および８２の
硬化温度よりも高いがなおダイ１００を損傷しないよう
に十分低い温度で硬化可能なＢ状態接着剤８６が使用さ
れるであろう。
【００３９】もし追加の導電層が必要または所望されれ
ば、他の導電層が第２の絶縁テープアセンブリ８０に接
合されることがさらに理解されるべきである。実際この
発明のプロセスは繰返されて、絶縁層の表面上で先に形
成された、Ｂ状態接着剤を使用して金属層に接合されて
いる絶縁層によって分離される多数の導電層を形成し得
る。
【００４０】こうしてこの発明はプラスチックのカプセ
ル化された集積回路パッケージの形成において使用する
ために、多層リードアセンブリを組立てるための改良さ
れた方法を提供し、予め組立てられた金属接地面／絶縁
層／平面金属リードフレームサブアセンブリは集積回路
ダイに接合され、かつダイはプラスチック中でのカプセ
ル化に先行してリードフレームリードに電気的に接続さ
れ、それにより金属接地面／絶縁層／リードフレーム／
ダイアセンブリは、カプセル化に先行してアセンブリを
ともに保持するために外的手段を必要とすることなく、
プラスチックのカプセル化モールド中に位置され得る機
械的に強力なアセンブリである。
【００４１】さらに、図９−図１１で示される、この発
明に従って構成された集積回路構造は、慣用的に形成さ
れたプラスチック−カプセル化された集積回路構造と比
較して熱放散についてテストされた。先行技術の構造で
は、２ワットレベルで動作されると電力１ワット当り平
均３３℃の温度上昇を有することが発見された。対称的
にこの発明に従って構成されたプラスチック−カプセル
化された集積回路構造は、同一の電力レベルで１ワット
当り平均２６℃の温度上昇であった。この発明に従って
構成された８０２８６ダイ等の論理型のプラスチック−
カプセル化された集積回路構造は、接地面層として機能
する金属部材６０から結果として生じる、より低いイン
ダクタンスのためにより速い速度で動作することが発見
された。
【００４２】たとえば８０２８６個のダイの分割ウェハ
ランは、６８ＰＬＣＣパッケージ中に従来的に組込まれ
たウェハの２分の１（慣用的にパッケージされた接地面
のないプラスチックのカプセル化されたチップ）は、１
６ｍＨｚでは６７％の歩留まりを示し、一方、この発明
に従って（この発明に従って構成された多層リードフレ
ームアセンブリを使用して）パッケージされた同一のウ
ェハの残りの２分の１は１６ｍＨｚでは８８％の歩留ま
りを結果として示した。
【図面の簡単な説明】
【図１】多層リードフレームアセンブリを作るためにこ
の発明のプロセスで使用する絶縁テープを示し、Ｂ状態
接着剤が絶縁テープの両面上で形成されて示される縦断
面図である。
【図２】リードフレームを絶縁テープの表面のうちの１
つに接合する第１のステップの後の、図１の多層リード
フレームアセンブリを示す部分縦断面図である。
【図３】代替的に金属部材を絶縁テープの表面のうちの
１つにまず接合した後の、図１の多層リードフレームア
センブリを示す部分縦断面図である。
【図４】絶縁テープアセンブリがリードフレームの下側
に接合されて点線で示される平面金属リードフレームを
示す図２の構造の部分上面図である。
【図５】リードフレームおよび金属部材をそれぞれ絶縁
テープの両表面に接合するステップの後の図１の多層リ
ードフレームアセンブリを示す部分縦断面図である。
【図６】絶縁テープ層およびリードフレームの両方の中
心部分が集積回路ダイを金属部材の一表面に直接取付け
ることを許容するために取除かれることを除いていは、
図２および図４の実施例と類似の多層リードフレームア
センブリの他の実施例の部分上面図である。
【図７】平面金属リードフレームと絶縁テープアセンブ
リとがともに接合されて示される図６の多層リードフレ
ームアセンブリの部分縦断面図である。
【図８】金属部材をアセンブリに接合した後の図６およ
び図７の多層リードフレームアセンブリの部分縦断面図
である。
【図９】絶縁テープおよび平面金属リードフレーム中に
形成された中心開口内で金属部材の一表面に直接取付け
られた集積回路ダイを示す、図８の多層リードフレーム
アセンブリの部分縦断面図である。
【図１０】リードフレーム上のリードの１つが金属部材
に電気的に接続されて示され、リードフレームの一表面
の中心部分に直接接合された集積回路ダイを示す、図４
の多層リードフレームアセンブリの部分縦断面図であ
る。
【図１１】第２の絶縁テープが平面金属リードフレーム
の対向する表面に接合され、かつ集積回路が第２の絶縁
テープの対向する表面に接合される、図４に示されるよ
うな多層リードフレームアセンブリの部分縦断面図であ
る。
【図１２】この発明のプロセスを示すフローシートの図
である。
【符号の説明】
１０ 絶縁テープアセンブリ ２０ Ｂ状態接着剤 ３０ 電気的絶縁テープ ４０ Ｂ状態接着剤 ５０ リードフレーム ６０ 金属部材 ８０ 第２の絶縁テープアセンブリ ８６ Ｂ状態接着剤 １００ 集積回路ダイ
フロントページの続き (56)参考文献 特開 平３−64386（ＪＰ，Ａ) 特開 平２−15663（ＪＰ，Ａ) 特開 平２−296882（ＪＰ，Ａ) 特開 昭60−102751（ＪＰ，Ａ) 特開 平３−132063（ＪＰ，Ａ) 特開 平１−93156（ＪＰ，Ａ)

Claims (35)

    (57)【特許請求の範囲】
  1. 【請求項１】 集積回路構造のための多層リードフレー
    ムアセンブリを作る方法であって、 ａ） 第１の温度で硬化し得る第１のＢ状態の接着剤を
    使用して絶縁テープの第１の表面を平面金属リードフレ
    ームに接合するステップと、 ｂ） 前記第１の温度と異なる第２の温度で硬化し得る
    第２のＢ状態接着剤を使用して前記絶縁テープの第２の
    表面を接地面として作動可能な平面金属部材に接合する
    ステップとを含む、方法。
  2. 【請求項２】 前記絶縁テープの前記第１の表面を、前
    記第１のＢ状態接着剤を使用して前記平面金属リードフ
    レームに接合する前記ステップは、前記第１の温度でま
    ず実行され、かつ前記絶縁テープの前記第２の表面を、
    前記第２のＢ状態接着剤を使用して接地面として作動可
    能な前記平面金属部材に接合する前記ステップは前記第
    １の温度よりも高い前記第２の温度で後に実行される、
    請求項１に記載の方法。
  3. 【請求項３】 前記絶縁テープの前記第２の表面を、前
    記第２のＢ状態接着剤を使用して接地面として作動可能
    な前記平面金属部材に接合する前記ステップは、前記絶
    縁テープの前記第１の表面を、前記第１のＢ状態接着剤
    を使用して前記平面金属リードフレームに接合する前記
    ステップの前に実行され、かつ前記絶縁層の前記第１の
    表面を前記リードフレームに接合するために使用される
    前記第１の温度よりも低い前記第２の温度で行なわれ
    る、請求項１に記載の方法。
  4. 【請求項４】 前記絶縁層の前記第１の表面を前記平面
    金属リードフレームに接合する前記ステップは、 ａ） 前記平面金属リードフレームを、前記絶縁層の前
    記第１の表面を含む前記第１の温度で硬化可能なＢ状態
    接着剤と接触させるステップと、 ｂ） 前記リードフレームおよび前記絶縁テープを前記
    第１の温度に加熱して、前記Ｂ状態接着剤を硬化させる
    ことによって、前記絶縁テープを前記リードフレームに
    接合するステップとをさらに含む、請求項２に記載の方
    法。
  5. 【請求項５】 前記絶縁テープの前記第２の表面を、接
    地面として作動可能な前記平面金属部材に接合する前記
    ステップは、 ａ） 前記平面金属部材を、前記絶縁テープの前記第２
    の表面を含む前記第１のＢ状態接着剤よりも高い第２の
    温度で硬化可能な第２のＢ状態接着剤の層と接触させる
    ステップと、 ｂ） 前記金属部材と既にそこに接合された前記平面金
    属リードフレームを有する前記絶縁テープとを前記第２
    の温度に加熱して、前記第２のＢ状態接着剤を硬化させ
    ることによって前記金属部材を前記絶縁テープに接合す
    るステップとをさらに含む、請求項４に記載の方法。
  6. 【請求項６】 接地面として作動可能な前記平面金属部
    材は、前記平面金属リードフレーム上の少なくとも１つ
    のリードに電気的に接続される、請求項１に記載の方
    法。
  7. 【請求項７】 接地面および熱シンクの両方として作動
    可能な平面金属部材を含む集積回路構造のための多層リ
    ードフレームアセンブリを作る方法であって、 ａ） 平面金属リードフレームを、第１のＢ状態接着剤
    を有する絶縁テープの一表面に接合するステップを含
    み、前記第１のＢ状態接着剤は前記絶縁テープの前記一
    表面上にあり、このステップは、 ｉ） 前記リードフレームを前記絶縁テープの前記一表
    面上で第１の温度で硬化し得る前記第１のＢ状態接着剤
    と接触させるステップと、 ｉｉ） 前記リードフレームと前記絶縁テープとを前記
    第１のＢ状態接着剤を硬化させるように前記第１の温度
    に加熱して、前記リードフレームと前記絶縁テープとを
    前記第１のＢ状態接着剤の前記硬化によってともに接合
    するステップとを含み、さらに ｂ） 接地面および熱シンクの両方として作動可能な平
    面金属部材を、前記第１の温度と異なる第２の温度で硬
    化し得る第２のＢ状態接着剤をその上に有する前記絶縁
    層の対向する表面に接合するステップを含み、このステ
    ップは、 ｉ） 前記金属部材を前記絶縁テープの前記対向する表
    面上で前記第２のＢ状態接着剤と接触させるステップ
    と、 ｉｉ） 前記金属部材と前記絶縁層とを前記第２のＢ状
    態接着剤を硬化させるように前記第２の温度に加熱し
    て、前記金属部材と絶縁テープとを前記第２のＢ状態接
    着剤の前記硬化によってともに接合するステップとを含
    む、方法。
  8. 【請求項８】 前記第１のＢ状態接着剤が硬化し得る前
    記第１の温度は前記第２のＢ状態接着剤が硬化し得る前
    記第２の温度よりも低く、前記リードフレームと前記絶
    縁層とを前記第１のＢ状態接着剤の前記第１の硬化温度
    に加熱することによって、前記平面金属リードフレーム
    を前記絶縁テープに接合する前記ステップは、前記平面
    金属部材を前記絶縁層に接合する前記ステップに先行し
    て実行され、かつ前記平面金属部材を前記絶縁層に接合
    する前記ステップは、前記第２のＢ状態接着剤の前記よ
    り高い第２の硬化温度で引続き実行される、請求項７に
    記載の方法。
  9. 【請求項９】 前記第２のＢ状態接着剤が硬化し得る前
    記第２の硬化温度は前記第１のＢ状態接着剤が硬化し得
    る温度よりも低く、前記平面金属部材を前記絶縁層に接
    合する前記ステップは、前記平面金属リードフレームを
    前記絶縁層に接合する前記ステップに先行して、前記第
    ２のＢ状態接着剤の前記より低い第２の硬化温度で実行
    され、かつ前記平面金属リードフレームを前記絶縁テー
    プに接合する前記ステップは、前記リードフレームと前
    記絶縁層とを前記第１のＢ状態接着剤の前記より高い第
    １の硬化温度に加熱することによって引続き実行され
    る、請求項７に記載の方法。
  10. 【請求項１０】 接地面および熱シンクの両方として作
    動可能な平面金属部材を含む集積回路構造のための多層
    リードフレームアセンブリを作る方法であって、 ａ） 平面金属リードフレームを、第１の温度で硬化可
    能な第１のＢ状態接着剤をその上に有する絶縁テープの
    一表面に接合するステップを含み、前記第１のＢ状態接
    着剤は前記絶縁テープの前記一表面上にあり、このステ
    ップは、 ｉ） 前記リードフレームを前記絶縁テープの前記一表
    面上で前記第１のＢ状態接着剤と接触させるステップ
    と、 ｉｉ） 前記リードフレームと前記絶縁テープとを前記
    第１の温度に加熱して、前記リードフレームを前記第１
    のＢ状態接着剤を硬化させることによって前記絶縁テー
    プに接合するステップとを含み、さらに ｂ） 接地面および熱シンクの両方として作動可能な平
    面金属部材を、前記第１の温度よりも高い第２の温度で
    硬化可能な第２のＢ状態接着剤をその上に有する前記絶
    縁層の対向する表面に接合するステップを含み、このス
    テップは、 ｉ） 前記金属部材を前記絶縁テープの前記対向する表
    面上で前記第２のＢ状態接着剤と接触させるステップ
    と、 ｉｉ） 前記金属部材と既にそこに接合された前記平面
    金属リードフレームを有する前記絶縁層とを前記第２の
    温度に加熱して、前記金属部材と前記絶縁テープとを前
    記第２のＢ状態接着剤を硬化させることによってともに
    接合するステップとを含む、方法。
  11. 【請求項１１】 前記平面金属リードフレーム上の少な
    くとも１つのリードを前記平面金属部材に電気的に接続
    するステップをさらに含む、請求項１０に記載の方法。
  12. 【請求項１２】 ａ） 第２の絶縁テープの一表面を前
    記平面金属リードフレームの対向する表面の中心部分に
    接合するステップと、 ｂ） 集積回路ダイを前記第２の絶縁テープの対向する
    表面に接合するステップとをさらに含む、請求項１１に
    記載の方法。
  13. 【請求項１３】 前記第２の絶縁テープには、前記第１
    の絶縁テープ上の前記第１のＢ状態接着剤と同一の温度
    で硬化可能な第３のＢ状態接着剤がその前記一表面上に
    設けられ、それにより前記第２の絶縁層は、前記第１の
    Ｂ状態接着剤の前記硬化によって前記第１の絶縁テープ
    が前記リードフレームに接合されるのと同時に、前記平
    面金属リードフレームの前記対向する表面に接合され得
    る、請求項１２に記載の方法。
  14. 【請求項１４】 前記平面金属部材／第１の絶縁テープ
    ／平面金属リードフレーム／第２の絶縁テープ／集積回
    路ダイアセンブリをプラスチックカプセル剤中でカプセ
    ル化するステップをさらに含む、請求項１２に記載の方
    法。
  15. 【請求項１５】 集積回路ダイを前記平面金属リードフ
    レームの対向する表面の中心部分に直接接合するステッ
    プをさらに含む、請求項１０に記載の方法。
  16. 【請求項１６】 前記集積回路ダイを前記平面金属リー
    ドフレームの前記中心部分に直接接合する前記ステップ
    は、前記集積回路ダイを前記リードフレームの前記中心
    部分に接合するために導電接着剤を使用することをさら
    に含む、請求項１５に記載の方法。
  17. 【請求項１７】 前記平面金属リードフレーム上の少な
    くとも１つのリードを前記平面金属部材に電気的に接続
    するステップをさらに含む、請求項１６に記載の方法。
  18. 【請求項１８】 前記平面金属部材／絶縁テープ／平面
    金属リードフレーム／集積回路ダイアセンブリをプラス
    チックカプセル剤中でカプセル化するステップをさらに
    含む、請求項１７に記載の方法。
  19. 【請求項１９】 前記平面金属リードフレームには集積
    回路ダイの寸法よりもわずかに大きい中心開口がその中
    に設けられ、かつほぼ同一の寸法の中心開口は、前記リ
    ードフレームと前記絶縁テープとを前記第１の温度に加
    熱して前記第１のＢ状態接着剤の硬化によって前記リー
    ドフレームと前記絶縁テープとをともに接合する前記ス
    テップに先行して、前記絶縁テープ中で形成される、請
    求項１０に記載の方法。
  20. 【請求項２０】 前記集積回路ダイを、前記絶縁層の前
    記対向する表面に面する前記平面金属部材の表面の中心
    部分に接合するステップをさらに含む、請求項１９に記
    載の方法。
  21. 【請求項２１】 前記集積回路ダイを、前記絶縁層の前
    記対向する表面に面する前記平面金属部材の前記表面の
    前記中心部分に直接接合する前記ステップは、前記集積
    回路ダイを前記金属部材に接合するために導電接着剤を
    使用することをさらに含む、請求項２０に記載の方法。
  22. 【請求項２２】 前記平面金属部材／絶縁テープ／平面
    金属リードフレームおよび集積回路ダイアセンブリをプ
    ラスチックカプセル剤中でカプセル化するステップをさ
    らに含む、請求項２１に記載の方法。
  23. 【請求項２３】 多層集積回路ダイパッケージであっ
    て、 ａ） 第１の絶縁層と、 ｂ） 第１の温度で硬化させられる第１のＢ状態接着剤
    によって前記第１の絶縁層の第１の表面に接合され、接
    地面および熱シンクの両方として作動可能な平面金属部
    材と、 ｃ） 前記第１の温度より高い第２の温度で硬化させら
    れる第２のＢ状態接着剤によって第１の表面が前記第１
    の絶縁層の第２の表面に接合された平面金属リードフレ
    ームと、 ｄ） 前記金属部材を前記リードフレーム上の少なくと
    も１つのリードと接続する電気的接続と、 ｅ） 第１の表面が前記リードフレームの第２の表面に
    接合された第２の絶縁層と、 ｆ） 前記第２の絶縁層の第２の表面に接合された集積
    回路ダイとを含む、多層集積回路ダイパッケージ。
  24. 【請求項２４】 （ａ）第１および第２の表面を有する
    絶縁層と、 （ｂ）前記絶縁層の前記第１の表面に接合されていて第
    １の温度で硬化し得る第１のＢ状態接着剤層と、 （ｃ）前記第１の温度と異なる第２の温度で硬化し得る
    第２のＢ状態接着剤によって前記絶縁層の前記第２の表
    面に接合されていて接地面および熱シンクの両方として
    作用可能な平面金属部材とを含む、集積回路ダイパッケ
    ージを形成するための多層構造。
  25. 【請求項２５】 （ａ）第１および第２の表面を有する
    絶縁層と、 （ｂ）前記絶縁層の前記第１の表面に接合されていて第
    １の温度で硬化し得る第１のＢ状態接着剤層と、 （ｃ）前記第１の温度と異なる第２の温度で硬化しうる
    第２のＢ状態接着剤によって前記絶縁層の前記第２の表
    面に接合された第１の表面を有する平面金属リードフレ
    ームとを含む、集積回路ダイパッケージを形成するため
    の多層構造。
  26. 【請求項２６】 前記リードフレームの第２の表面に接
    合された第１の表面を有する第２の絶縁層をさらに含
    む、請求項２５に記載の多層構造。
  27. 【請求項２７】 前記第２の絶縁層の第２の表面に接合
    された他のＢ状態接着剤層をさらに含む、請求項２６に
    記載の多層構造。
  28. 【請求項２８】 前記第２の絶縁層の第２の表面に接合
    された集積回路ダイをさらに含む、請求項２６に記載の
    多層構造。
  29. 【請求項２９】 前記第２の絶縁層の第２の表面に接合
    された第１の表面を有する導体層をさらに含む、請求項
    ２６に記載の多層構造。
  30. 【請求項３０】 前記導体層の第２の表面に接合された
    他のＢ状態接着剤層をさらに含む、請求項２９に記載の
    多層構造。
  31. 【請求項３１】 前記導体層の第２の表面に接合された
    第１の表面を有する第３の絶縁層をさらに含む、請求項
    ２９に記載の多層構造。
  32. 【請求項３２】 前記第３の絶縁層の第２の表面に接合
    された他のＢ状態接着剤層をさらに含む、請求項３１に
    記載の多層構造。
  33. 【請求項３３】 ａ）第１の温度で硬化し得る第１のＢ
    状態接着剤を用いて絶縁テープの第１の表面を平面金属
    リードへ接合するステップと、 ｂ）前記第１の温度と異なる第２の温度で硬化し得る第
    ２のＢ状態接着剤を用いて前記絶縁テープの第２の表面
    を接地面として作用可能な平面金属部材へ接合するステ
    ップとを含む、集積回路構造のための多層リードフレー
    ムアセンブリを作る方法。
  34. 【請求項３４】 前記平面金属リードフレームの対向す
    る面の１つの中央部分へ集積回路ダイを直接接合するス
    テップをさらに含む、請求項７に記載の方法。
  35. 【請求項３５】 前記平面リードフレームは集積回路ダ
    イの寸法より大きな中央開口を備えていて、前記金属リ
    ードフレーム中の前記開口に一致して前記絶縁テープ内
    にほぼ同一寸法の中央開口が形成されており、前記方法
    は、前記絶縁層の前記対向する面に対面する前記平面金
    属部材の表面の中央部分へ前記集積回路ダイを接合する
    ステップをさらに含む、請求項７に記載の方法。
JP5004937A 1992-01-15 1993-01-14 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ Expired - Lifetime JP2547697B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US822330 1992-01-15
US07/822,330 US5208188A (en) 1989-10-02 1992-01-15 Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process

Publications (2)

Publication Number Publication Date
JPH0685157A JPH0685157A (ja) 1994-03-25
JP2547697B2 true JP2547697B2 (ja) 1996-10-23

Family

ID=25235744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5004937A Expired - Lifetime JP2547697B2 (ja) 1992-01-15 1993-01-14 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ

Country Status (4)

Country Link
US (1) US5208188A (ja)
EP (1) EP0553557A1 (ja)
JP (1) JP2547697B2 (ja)
KR (1) KR930017156A (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559369A (en) * 1989-10-02 1996-09-24 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5488623A (en) * 1990-11-07 1996-01-30 Fuji Electric Co., Ltd. Mold-type semiconductor laser device with reduced light-emitting point displacement during operation
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
KR100269281B1 (ko) * 1992-12-17 2000-10-16 윤종용 반도체장치
US5441918A (en) * 1993-01-29 1995-08-15 Lsi Logic Corporation Method of making integrated circuit die package
US5438277A (en) * 1993-03-19 1995-08-01 Advanced Micro Devices, Inc. Ground bounce isolated output buffer
US5343074A (en) * 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
KR0148080B1 (ko) * 1995-07-31 1998-08-01 김광호 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
DE19655310B4 (de) * 1995-09-19 2006-11-02 National Semiconductor Corp., Santa Clara Halbleiterkomponentensatz
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
DE19637285B4 (de) * 1995-09-19 2004-08-26 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Halbleiterbauelement und Verfahren zum Zusammenbau hiervon
US6551845B1 (en) * 1996-01-02 2003-04-22 Micron Technology, Inc. Method of temporarily securing a die to a burn-in carrier
WO1997027627A1 (en) * 1996-01-25 1997-07-31 Advanced Micro Devices, Inc. Lead frame with circular lead tip layout and improved assembly
US5672547A (en) * 1996-01-31 1997-09-30 Industrial Technology Research Institute Method for bonding a heat sink to a die paddle
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6017776A (en) 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
US6534724B1 (en) * 1997-05-28 2003-03-18 International Business Machines Corporation Enhanced design and process for a conductive adhesive
US5980682A (en) * 1998-05-14 1999-11-09 Lexmark International, Inc. Thermal printhead manufacture
US6064286A (en) * 1998-07-31 2000-05-16 The Whitaker Corporation Millimeter wave module with an interconnect from an interior cavity
US6274939B1 (en) 1998-09-11 2001-08-14 American Electronic Components Resin ceramic compositions having magnetic properties
US6329713B1 (en) 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
JP3677403B2 (ja) * 1998-12-07 2005-08-03 パイオニア株式会社 発熱素子の放熱構造
US6210522B1 (en) 1999-06-15 2001-04-03 Lexmark International, Inc. Adhesive bonding laminates
US6361146B1 (en) 1999-06-15 2002-03-26 Lexmark International, Inc. Adhesive bonding laminates
JP3344372B2 (ja) * 1999-06-29 2002-11-11 日本電気株式会社 半導体装置の製造方法
TW434854B (en) * 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
US6627517B1 (en) * 1999-12-08 2003-09-30 Altera Corporation Semiconductor package with improved thermal cycling performance, and method of forming same
US6429515B1 (en) 2000-05-05 2002-08-06 Amkor Technology, Inc. Long wire IC package
US6326235B1 (en) * 2000-05-05 2001-12-04 Amkor Technology, Inc. Long wire IC package fabrication method
US20030129438A1 (en) * 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US6833629B2 (en) 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US20030183954A1 (en) * 2002-03-15 2003-10-02 Wolf Ronald J. Magnetic resin composition and method of processing
US7109588B2 (en) * 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US7176044B2 (en) 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
WO2004084317A2 (en) * 2003-03-20 2004-09-30 Firecomms Limited An optical sub-assembly for a transceiver
US6943061B1 (en) * 2004-04-12 2005-09-13 Ns Electronics Bangkok (1993) Ltd. Method of fabricating semiconductor chip package using screen printing of epoxy on wafer
US8278751B2 (en) * 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
US7446407B2 (en) * 2005-08-31 2008-11-04 Chipmos Technologies Inc. Chip package structure
DE112006003866B4 (de) * 2006-03-09 2019-11-21 Infineon Technologies Ag Eine elektronische Mehrfachchip-Baugruppe mit reduzierter Spannung und Verfahren zu deren Herstellung
US20080308915A1 (en) * 2006-03-17 2008-12-18 Chipmos Technologies Inc. Chip package
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
KR20090020382A (ko) * 2007-08-23 2009-02-26 엘에스엠트론 주식회사 비열경화형 반도체 패키징 방법
US7927921B2 (en) * 2009-05-27 2011-04-19 Microchip Technology Incorporated Semiconductor die attachment method using non-conductive screen print and dispense adhesive
US8963305B2 (en) 2012-09-21 2015-02-24 Freescale Semiconductor, Inc. Method and apparatus for multi-chip structure semiconductor package
JP2016162985A (ja) * 2015-03-05 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
JPS60102751A (ja) * 1983-11-09 1985-06-06 Nitto Electric Ind Co Ltd 半導体素子固定用接着フイルム
JPS63148670A (ja) * 1986-12-12 1988-06-21 Texas Instr Japan Ltd リ−ドフレ−ム材
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP2532041B2 (ja) * 1987-10-05 1996-09-11 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JPH0215663A (ja) * 1988-07-04 1990-01-19 Tomoegawa Paper Co Ltd リードフレーム用両面接着テープ
US5019535A (en) * 1989-03-28 1991-05-28 General Electric Company Die attachment method using nonconductive adhesive for use in high density interconnected assemblies
JP2817947B2 (ja) * 1989-05-11 1998-10-30 ジャパンゴアテックス株式会社 多層印刷回路基板用接着シート
JP2603543B2 (ja) * 1989-08-03 1997-04-23 株式会社 巴川製紙所 電子部品用接着テープ
JPH03132063A (ja) * 1989-10-18 1991-06-05 Dainippon Printing Co Ltd リードフレーム
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5093989A (en) * 1990-11-13 1992-03-10 Frenchtown Ceramics Co. Method of making heat-resistant hermetic packages for electronic components

Also Published As

Publication number Publication date
KR930017156A (ko) 1993-08-30
US5208188A (en) 1993-05-04
JPH0685157A (ja) 1994-03-25
EP0553557A1 (en) 1993-08-04

Similar Documents

Publication Publication Date Title
JP2547697B2 (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
JP2704213B2 (ja) 多層接地平面組立体、それを収容するプラスチックでカプセル封止された集積回路のパッケージ、およびそれらの製造方法
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6902952B2 (en) Multi-part lead frame with dissimilar materials and method of manufacturing
JP2816239B2 (ja) 樹脂封止型半導体装置
US5198964A (en) Packaged semiconductor device and electronic device module including same
US5237205A (en) Ground plane for plastic encapsulated integrated circuit die packages
JP2734463B2 (ja) 半導体装置
JP2932432B2 (ja) 半導体パッケージの構造及びパッケージ方法
US5559369A (en) Ground plane for plastic encapsulated integrated circuit die packages
US11538742B2 (en) Packaged multichip module with conductive connectors
JPH0722454A (ja) 半導体集積回路装置
US6111308A (en) Ground plane for plastic encapsulated integrated circuit die packages
JPH0831879A (ja) 半導体装置とｔａｂテープ及びそれぞれの製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP3294998B2 (ja) 半導体装置
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP2986661B2 (ja) 半導体装置の製造方法
JP3420673B2 (ja) 半導体装置及びその製造方法
JPH11354673A (ja) 半導体装置
JPH08255868A (ja) 半導体装置およびその製造方法
JP2784209B2 (ja) 半導体装置
JP2883065B2 (ja) 半導体装置
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514