JP3420673B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3420673B2 JP3420673B2 JP32243496A JP32243496A JP3420673B2 JP 3420673 B2 JP3420673 B2 JP 3420673B2 JP 32243496 A JP32243496 A JP 32243496A JP 32243496 A JP32243496 A JP 32243496A JP 3420673 B2 JP3420673 B2 JP 3420673B2
- Authority
- JP
- Japan
- Prior art keywords
- support frame
- resin
- circuit board
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、レジン封止半導体
パッケージ等の半導体装置及びその製造方法に関する。
パッケージ等の半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体パッケージの構造は、高密度実装
化を図るために小型・薄型化する方向に進んでいる。ま
た、１チップ当りの情報処理量も増大する傾向にあり、
１パッケージ当りの入出力用のピン数が増加する傾向に
ある。しかし、パッケージのサイズを余り大きくするこ
とはできないためにピン数が増加することにより、各リ
ードピン間隔が非常に狭くなる傾向にある。このため、
回路基板上に実装する上で高度な実装技術が求められて
いるのが現状である。この実装性を容易にすべく、近年
において、パッケージの外部接続形態が従来の構造とは
違うＰＧＡ（ピングリッド アレイ）やＢＧＡ（ボール
グリッド アレイ）といった外部接続構造をもつパッ
ケージが見られるようになってきた。このＢＧＡパッケ
ージを生産する上で好適な構造としては、特開平７−２
７３２４６号公報において知られている。
化を図るために小型・薄型化する方向に進んでいる。ま
た、１チップ当りの情報処理量も増大する傾向にあり、
１パッケージ当りの入出力用のピン数が増加する傾向に
ある。しかし、パッケージのサイズを余り大きくするこ
とはできないためにピン数が増加することにより、各リ
ードピン間隔が非常に狭くなる傾向にある。このため、
回路基板上に実装する上で高度な実装技術が求められて
いるのが現状である。この実装性を容易にすべく、近年
において、パッケージの外部接続形態が従来の構造とは
違うＰＧＡ（ピングリッド アレイ）やＢＧＡ（ボール
グリッド アレイ）といった外部接続構造をもつパッ
ケージが見られるようになってきた。このＢＧＡパッケ
ージを生産する上で好適な構造としては、特開平７−２
７３２４６号公報において知られている。
【０００３】
【発明が解決しようとする課題】先に提案したＢＧＡパ
ッケージを高信頼化するため、さらなる耐湿信頼性の向
上を図る必要のあることが明らかとなった。
ッケージを高信頼化するため、さらなる耐湿信頼性の向
上を図る必要のあることが明らかとなった。
【０００４】本発明の目的は、上記課題を解決すべく、
高信頼性を有するＢＧＡパッケージ構造を実現した半導
体装置及びその製造方法を提供することにある。
高信頼性を有するＢＧＡパッケージ構造を実現した半導
体装置及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、表面側にＩＣチップを搭載して電気的に
接続し、裏面側に外部と接続する電極部を設けた回路基
板を備えた半導体装置において、前記表面側において前
記回路基板を固定支持する支持フレームを有し、前記回
路基板上の支持フレームの一部を露出した形で、且つ前
記回路基板の裏面側を露出した状態で前記ＩＣチップを
含めて表面側を有機物にて封止したことを特徴とする。
また本発明は、表面側にＩＣチップを搭載して電気的に
接続し、裏面側に外部と接続する電極部を設けた回路基
板を備えた半導体装置において、前記表面側において前
記回路基板を複数個所において接着剤によって固定支持
する支持フレームを有し、該支持フレームにおける複数
の接着個所が露出した形で、且つ前記回路基板の側面を
覆うように前記ＩＣチップを含めて表面側を有機物にて
封止したことを特徴とする。
に、本発明は、表面側にＩＣチップを搭載して電気的に
接続し、裏面側に外部と接続する電極部を設けた回路基
板を備えた半導体装置において、前記表面側において前
記回路基板を固定支持する支持フレームを有し、前記回
路基板上の支持フレームの一部を露出した形で、且つ前
記回路基板の裏面側を露出した状態で前記ＩＣチップを
含めて表面側を有機物にて封止したことを特徴とする。
また本発明は、表面側にＩＣチップを搭載して電気的に
接続し、裏面側に外部と接続する電極部を設けた回路基
板を備えた半導体装置において、前記表面側において前
記回路基板を複数個所において接着剤によって固定支持
する支持フレームを有し、該支持フレームにおける複数
の接着個所が露出した形で、且つ前記回路基板の側面を
覆うように前記ＩＣチップを含めて表面側を有機物にて
封止したことを特徴とする。
【０００６】また本発明は、表面側にＩＣチップを搭載
して電気的に接続し、裏面側に外部と接続する電極部を
設けた回路基板を備えた半導体装置において、前記回路
基板と支持フレームの基板接着部分のフレーム部に貫通
穴を設け、その直上の封止レジンを除去した形態で、且
つ前記回路基板の側面を覆うように前記ＩＣチップを含
めて表面側を有機物にて封止したことを特徴とする。ま
た本発明は、表面側にＩＣチップを搭載して電気的に接
続し、裏面側に外部と接続する電極部を設けた回路基板
を備えた半導体装置において、支持フレームの基板と接
着する基板固定用リードを各々独立した形状とし、その
直上の封止レジンを除去した形態で、且つ前記回路基板
の側面を覆うように前記ＩＣチップを含めて表面側を有
機物にて封止したことを特徴とする。
して電気的に接続し、裏面側に外部と接続する電極部を
設けた回路基板を備えた半導体装置において、前記回路
基板と支持フレームの基板接着部分のフレーム部に貫通
穴を設け、その直上の封止レジンを除去した形態で、且
つ前記回路基板の側面を覆うように前記ＩＣチップを含
めて表面側を有機物にて封止したことを特徴とする。ま
た本発明は、表面側にＩＣチップを搭載して電気的に接
続し、裏面側に外部と接続する電極部を設けた回路基板
を備えた半導体装置において、支持フレームの基板と接
着する基板固定用リードを各々独立した形状とし、その
直上の封止レジンを除去した形態で、且つ前記回路基板
の側面を覆うように前記ＩＣチップを含めて表面側を有
機物にて封止したことを特徴とする。
【０００７】また本発明は、前記半導体装置において、
前記回路基板上の支持フレームの一部を露出した形とし
て回路基板と支持フレームを固定した部分の直上の有機
物を穴形状あるいは切り欠き形状にしてなくしたことを
特徴とする。また本発明は、前記半導体装置において、
前記支持フレームの固定する部分に貫通穴を穿設したこ
とを特徴とする。また本発明は、前記半導体装置におい
て、前記支持フレームを金属材料で構成したことを特徴
とする。また本発明は、回路基板を支持フレーム上に接
着剤により複数個所を固定支持させる第１の工程と、前
記回路基板にＩＣチップを搭載して電気的に接続して半
導体装置を得る第２の工程と、前記支持フレームを成形
金型を構成する上型、下型の間に挟持させ、支持フレー
ムにおける複数の接着個所が露出した形に成形する突起
物で前記支持フレームを押し付け、成形金型により前記
回路基板の側面を覆うように前記ＩＣチップを含めて表
面側を有機物で充填封止する第３の工程とを有すること
を特徴とする半導体装置の製造方法である。
前記回路基板上の支持フレームの一部を露出した形とし
て回路基板と支持フレームを固定した部分の直上の有機
物を穴形状あるいは切り欠き形状にしてなくしたことを
特徴とする。また本発明は、前記半導体装置において、
前記支持フレームの固定する部分に貫通穴を穿設したこ
とを特徴とする。また本発明は、前記半導体装置におい
て、前記支持フレームを金属材料で構成したことを特徴
とする。また本発明は、回路基板を支持フレーム上に接
着剤により複数個所を固定支持させる第１の工程と、前
記回路基板にＩＣチップを搭載して電気的に接続して半
導体装置を得る第２の工程と、前記支持フレームを成形
金型を構成する上型、下型の間に挟持させ、支持フレー
ムにおける複数の接着個所が露出した形に成形する突起
物で前記支持フレームを押し付け、成形金型により前記
回路基板の側面を覆うように前記ＩＣチップを含めて表
面側を有機物で充填封止する第３の工程とを有すること
を特徴とする半導体装置の製造方法である。
【０００８】また本発明は、前記半導体装置の製造方法
における前記第３の工程において、前記突起物における
少なくとも前記支持フレームと接する表面をプラスチッ
ク製の柔軟物で被覆または装着したことを特徴とする。
以上説明したように、前記構成により、ＢＧＡパッケー
ジの耐湿信頼性の向上を図ってパッケージクラックの発
生を防止することができる。また前記構成により、レジ
ン成形時に発生する基板電極面側のレジンバリを防止で
き、生産効率の向上、安定生産が可能となる。
における前記第３の工程において、前記突起物における
少なくとも前記支持フレームと接する表面をプラスチッ
ク製の柔軟物で被覆または装着したことを特徴とする。
以上説明したように、前記構成により、ＢＧＡパッケー
ジの耐湿信頼性の向上を図ってパッケージクラックの発
生を防止することができる。また前記構成により、レジ
ン成形時に発生する基板電極面側のレジンバリを防止で
き、生産効率の向上、安定生産が可能となる。
【０００９】
【発明の実施の形態】本発明に係る実施の形態につい
て、図１〜図１９を用いて説明する。本発明に係る半導
体装置の第１の実施の形態について説明する。図１は、
本発明に係る半導体装置の第１の実施の形態であるＢＧ
Ａ（Ball Grid Array ：ボール グリッド アレイ）パ
ッケージ構造の概略を表す斜視図である。図２は、図１
に示すＡ部における拡大断面図である。ＢＧＡパッケー
ジの構成は、ＩＣチップ１と、実装面上にある外部導通
用の電極３及びそれに接合して外部の電極となる金属バ
ンプ４を備えた積層回路基板２と、それらを固定するた
めの支持フレーム５とより成り立っている。すなわち、
支持フレーム５は、外枠１５（図３に示す。）と基板固
定用枠吊りリード６と基板固定用枠７より構成されてい
る。基板固定用枠７には、接着剤１３により積層回路基
板２と接着する部分において貫通穴８を備えている。そ
して、積層回路基板２は、この部分にて基板固定用枠７
と接着剤１３により接着した状態となっている。積層回
路基板２の基材としては、絶縁物であれば良い。ＩＣチ
ップ１のパッド部９と基板２の配線パッド部１０とは、
金線１１等によるワイヤボンディングにて電気的に接続
される。積層回路基板２において、ワイヤボンディング
で接続された表面のパッド１０からは、裏面にある電極
３と導通を得るための配線（図示せず）がなされてい
る。これら電気配線は、絶縁物（図示せず）で保護され
ていることは云うまでもない。積層回路基板２におい
て、裏面へと導通したものはそれぞれの電極３へと配線
されている。この状態において、基板固定用枠７上の貫
通穴８の部分の上を除いた（露出した）状態で、ＩＣチ
ップ１を搭載した基板面上から基板２の側面までをレジ
ン１２より封止して保護し、パッケージ形状の完成とな
る。レジン封止後、この電極３へ金属バンプ例えばはん
だボール等を接合し電気配線が完了となり製品となる。
て、図１〜図１９を用いて説明する。本発明に係る半導
体装置の第１の実施の形態について説明する。図１は、
本発明に係る半導体装置の第１の実施の形態であるＢＧ
Ａ（Ball Grid Array ：ボール グリッド アレイ）パ
ッケージ構造の概略を表す斜視図である。図２は、図１
に示すＡ部における拡大断面図である。ＢＧＡパッケー
ジの構成は、ＩＣチップ１と、実装面上にある外部導通
用の電極３及びそれに接合して外部の電極となる金属バ
ンプ４を備えた積層回路基板２と、それらを固定するた
めの支持フレーム５とより成り立っている。すなわち、
支持フレーム５は、外枠１５（図３に示す。）と基板固
定用枠吊りリード６と基板固定用枠７より構成されてい
る。基板固定用枠７には、接着剤１３により積層回路基
板２と接着する部分において貫通穴８を備えている。そ
して、積層回路基板２は、この部分にて基板固定用枠７
と接着剤１３により接着した状態となっている。積層回
路基板２の基材としては、絶縁物であれば良い。ＩＣチ
ップ１のパッド部９と基板２の配線パッド部１０とは、
金線１１等によるワイヤボンディングにて電気的に接続
される。積層回路基板２において、ワイヤボンディング
で接続された表面のパッド１０からは、裏面にある電極
３と導通を得るための配線（図示せず）がなされてい
る。これら電気配線は、絶縁物（図示せず）で保護され
ていることは云うまでもない。積層回路基板２におい
て、裏面へと導通したものはそれぞれの電極３へと配線
されている。この状態において、基板固定用枠７上の貫
通穴８の部分の上を除いた（露出した）状態で、ＩＣチ
ップ１を搭載した基板面上から基板２の側面までをレジ
ン１２より封止して保護し、パッケージ形状の完成とな
る。レジン封止後、この電極３へ金属バンプ例えばはん
だボール等を接合し電気配線が完了となり製品となる。
【００１０】すなわち、積層回路基板２と基板固定用枠
７とは貫通穴８のある部分で接着剤１３により固定され
ており、この上のレジンを除いた穴形状１４、すなわ
ち、接着部分を露出した状態でレジン１２により封止を
したことになる。このように接着部分の露出状態を、接
着部分の支持フレーム（基板固定用枠７）上に貫通穴８
を有する場合においては少なくともその穴径より広い面
積の形状とすることが有効である。これにより、接着部
分における接着剤１３中の水分は、基板固定用枠７上の
貫通穴８を通して速やかに除去でき、耐湿信頼性を向上
させることができる効果が得られる。
７とは貫通穴８のある部分で接着剤１３により固定され
ており、この上のレジンを除いた穴形状１４、すなわ
ち、接着部分を露出した状態でレジン１２により封止を
したことになる。このように接着部分の露出状態を、接
着部分の支持フレーム（基板固定用枠７）上に貫通穴８
を有する場合においては少なくともその穴径より広い面
積の形状とすることが有効である。これにより、接着部
分における接着剤１３中の水分は、基板固定用枠７上の
貫通穴８を通して速やかに除去でき、耐湿信頼性を向上
させることができる効果が得られる。
【００１１】図３〜図５には、製造プロセスの概略とそ
れぞれの概略図を併せて示す。レジン成形は、多数個取
りの成形が通常行われており、この場合の製造プロセス
について以降説明する。図３は、構成部品であるＩＣチ
ップ１、基板２、支持フレーム５を組み立てるときの工
程の概略を（ａ）に、その概略図を（ｂ）（ｃ）に示し
たものである。即ち、支持フレーム５は、複数個の成形
ができるように多連となり図３（ｂ）に示すような構造
となる。この多連支持フレーム５は、ステップ４１にお
いて、各基板吊りリード６と各基板固定用枠７部との交
点部分において接着剤１３などにより基板２を固定し、
次に積層回路基板２上の所定位置にＩＣチップ１を接着
剤などにより固定する。この多連支持フレーム５の外枠
１５上には各製造プロセスを自動的に行うためのガイド
穴１６を設けている。その後、ステップ４２においてＩ
Ｃチップ１上のパッド部９と基板２上のパット部１０と
を金線１１等によるワイヤボンディングを行って基板２
との導通を取り、その結果ステップ４３において図３
（ｃ）に示すようにチップ／基板搭載多連支持フレーム
１７を完成する。このように、積層回路基板２を支持フ
レーム５に接着剤１３を用いて接着すると云うことは、
各工程間を移動搬送することを簡便に行うためである。
従って、接着部は各工程を移送中に支持フレームからの
落下、剥離を起さない接着強度を持つ必要が有る。この
接着剤としては、例えば熱硬化性樹脂系の接着剤では、
エポキシ系接着剤、ポリイミド系接着剤、シリコーン系
接着剤、フェノール系接着剤等を用いることができ、熱
可塑性樹脂系の接着剤では、ポリスルホン系接着剤、ポ
リエーテルイミド系接着剤、ポリアミド系接着剤等を用
いることができる。これら接着剤を用いた時、各工程間
を安定的に搬送するためには、少なくとも２ケ所以上を
接着する必要が有る。このとき、接着強度を得るために
は、ある程度の接着面積が必要となり、支持フレームに
おける基板固定用枠及び基板固定用枠リード部の寸法
は、その幅を０．１〜０．５ｍｍ程度が良好である。
れぞれの概略図を併せて示す。レジン成形は、多数個取
りの成形が通常行われており、この場合の製造プロセス
について以降説明する。図３は、構成部品であるＩＣチ
ップ１、基板２、支持フレーム５を組み立てるときの工
程の概略を（ａ）に、その概略図を（ｂ）（ｃ）に示し
たものである。即ち、支持フレーム５は、複数個の成形
ができるように多連となり図３（ｂ）に示すような構造
となる。この多連支持フレーム５は、ステップ４１にお
いて、各基板吊りリード６と各基板固定用枠７部との交
点部分において接着剤１３などにより基板２を固定し、
次に積層回路基板２上の所定位置にＩＣチップ１を接着
剤などにより固定する。この多連支持フレーム５の外枠
１５上には各製造プロセスを自動的に行うためのガイド
穴１６を設けている。その後、ステップ４２においてＩ
Ｃチップ１上のパッド部９と基板２上のパット部１０と
を金線１１等によるワイヤボンディングを行って基板２
との導通を取り、その結果ステップ４３において図３
（ｃ）に示すようにチップ／基板搭載多連支持フレーム
１７を完成する。このように、積層回路基板２を支持フ
レーム５に接着剤１３を用いて接着すると云うことは、
各工程間を移動搬送することを簡便に行うためである。
従って、接着部は各工程を移送中に支持フレームからの
落下、剥離を起さない接着強度を持つ必要が有る。この
接着剤としては、例えば熱硬化性樹脂系の接着剤では、
エポキシ系接着剤、ポリイミド系接着剤、シリコーン系
接着剤、フェノール系接着剤等を用いることができ、熱
可塑性樹脂系の接着剤では、ポリスルホン系接着剤、ポ
リエーテルイミド系接着剤、ポリアミド系接着剤等を用
いることができる。これら接着剤を用いた時、各工程間
を安定的に搬送するためには、少なくとも２ケ所以上を
接着する必要が有る。このとき、接着強度を得るために
は、ある程度の接着面積が必要となり、支持フレームに
おける基板固定用枠及び基板固定用枠リード部の寸法
は、その幅を０．１〜０．５ｍｍ程度が良好である。
【００１２】図４は、レジン成形する工程の概略を
（ａ）に、その概略図を（ｂ）〜（ｅ）に示したもので
ある。ここでは、ステップ４４において、熱硬化型樹脂
であるエポキシレジンを用いてトランスファ成形する場
合について説明する。図４（ｂ）に示すチップ／基板搭
載多連支持フレーム１７を、図４（ｃ）に示すように成
形金型１８内に設けられたキャビティ１９内に設置す
る。この時、成形金型１８は、エポキシレジンが硬化す
る温度に加熱した状態にある。次に、成型加工されたレ
ジンタブレット（図示せず）を金型内のポット部（図示
せず）に投入し、プランジャ（図示せず）にて押圧す
る。プランジャにて押圧されたレジン１２は、図４
（ｄ）（ｅ）に示すように、加熱溶融し金型内のランナ
２０からゲート２１へと流動し、ゲート２１を介してキ
ャビティ１９内へと流入し、硬化反応により硬化し成形
品となる。キャビティ１９内の状態を、図４（ｄ）
（ｅ）に示す拡大断面図を用いて説明する。すなわち、
上型２２と下型２３の間にチップ／基板搭載多連支持フ
レーム１７を挟みキャビティ１９内に設置する。この
時、チップ／基板搭載多連支持フレーム１７の位置は、
支持フレーム５上に設けた位置決め穴（図示せず）と金
型内の位置決めピン（図示せず）によりキャビティ１９
内での位置決めをすることは云うまでもない。１５は、
支持フレーム５の外枠を示す。このように、キャビティ
１９内に設置した状態でレジン１２を流入させ、図４
（ｅ）に示すように、基板電極部側以外を蓋いレジン封
止を完成する。また、基板固定用枠７と基板２を接着し
た部分でのキャビティの拡大断面図を図４（ｅ）に示
す。上型２２部より穴形状を形成するために設けた突起
部２４によって、基板固定用枠７を介して基板２は下型
２３部へと押さえ付けられた状態となっている。このた
め、基板２の電極３側へのレジン侵入を防ぐことがで
き、レジンバリの発生を防止する効果が得られる。更
に、上記突起部２４が当接されているので、基板固定用
枠７の表面へのレジン侵入を同時に防ぐことができ、レ
ジンバリ発生の防止効果が得られる。ところで、上記突
起部２４の底面（先端面）に柔軟物２５を介在させるこ
とで、レジンバリの発生防止効果を一層向上させること
ができる。柔軟物としては、例えばシリコーン樹脂やポ
リ４フッ化エチレン樹脂がよい。ここでは、金型内の突
起部２４にて穴形状を形成したが、先に、穴形状を形成
するための障害物（部材）を支持フレーム上に設置し、
レジン封止後この障害物（部材）を除去して穴形状を形
成しても同様の効果があることは云うまでもない。
（ａ）に、その概略図を（ｂ）〜（ｅ）に示したもので
ある。ここでは、ステップ４４において、熱硬化型樹脂
であるエポキシレジンを用いてトランスファ成形する場
合について説明する。図４（ｂ）に示すチップ／基板搭
載多連支持フレーム１７を、図４（ｃ）に示すように成
形金型１８内に設けられたキャビティ１９内に設置す
る。この時、成形金型１８は、エポキシレジンが硬化す
る温度に加熱した状態にある。次に、成型加工されたレ
ジンタブレット（図示せず）を金型内のポット部（図示
せず）に投入し、プランジャ（図示せず）にて押圧す
る。プランジャにて押圧されたレジン１２は、図４
（ｄ）（ｅ）に示すように、加熱溶融し金型内のランナ
２０からゲート２１へと流動し、ゲート２１を介してキ
ャビティ１９内へと流入し、硬化反応により硬化し成形
品となる。キャビティ１９内の状態を、図４（ｄ）
（ｅ）に示す拡大断面図を用いて説明する。すなわち、
上型２２と下型２３の間にチップ／基板搭載多連支持フ
レーム１７を挟みキャビティ１９内に設置する。この
時、チップ／基板搭載多連支持フレーム１７の位置は、
支持フレーム５上に設けた位置決め穴（図示せず）と金
型内の位置決めピン（図示せず）によりキャビティ１９
内での位置決めをすることは云うまでもない。１５は、
支持フレーム５の外枠を示す。このように、キャビティ
１９内に設置した状態でレジン１２を流入させ、図４
（ｅ）に示すように、基板電極部側以外を蓋いレジン封
止を完成する。また、基板固定用枠７と基板２を接着し
た部分でのキャビティの拡大断面図を図４（ｅ）に示
す。上型２２部より穴形状を形成するために設けた突起
部２４によって、基板固定用枠７を介して基板２は下型
２３部へと押さえ付けられた状態となっている。このた
め、基板２の電極３側へのレジン侵入を防ぐことがで
き、レジンバリの発生を防止する効果が得られる。更
に、上記突起部２４が当接されているので、基板固定用
枠７の表面へのレジン侵入を同時に防ぐことができ、レ
ジンバリ発生の防止効果が得られる。ところで、上記突
起部２４の底面（先端面）に柔軟物２５を介在させるこ
とで、レジンバリの発生防止効果を一層向上させること
ができる。柔軟物としては、例えばシリコーン樹脂やポ
リ４フッ化エチレン樹脂がよい。ここでは、金型内の突
起部２４にて穴形状を形成したが、先に、穴形状を形成
するための障害物（部材）を支持フレーム上に設置し、
レジン封止後この障害物（部材）を除去して穴形状を形
成しても同様の効果があることは云うまでもない。
【００１３】図５は、成形品〜完成品までの工程の概略
を（ａ）に、その概略図を（ｂ）〜（ｅ）に示したもの
である。図５（ｂ）には、ステップ４５において、レジ
ン封止された成形品２６を示す。レジン封止された成形
品２６において、レジン成形後不用となる支持フレーム
の外枠部分１５並びにゲート２１、ランナ２２部分は、
ステップ４６において図５（ｃ）に示すように切断金型
２７によって切断されて成形品２６から分離される。図
５（ｄ）に示すようにステップ４７において得られた切
断成形品２８は、ステップ４８において基板実装面の電
極部（図示せず）へ例えばボール状のはんだ４を供給し
て加熱接合して外部電極部を形成し、図５（ｅ）に示す
ようにレジン封止型のＢＧＡパッケージを完成する。こ
のように、チップ／基板搭載多連支持フレーム１７を用
いることでレジン封止工程は、現状行われている一般的
なトランスファ成形手法でできるため生産コストの低
減、生産効率の向上が図れる。
を（ａ）に、その概略図を（ｂ）〜（ｅ）に示したもの
である。図５（ｂ）には、ステップ４５において、レジ
ン封止された成形品２６を示す。レジン封止された成形
品２６において、レジン成形後不用となる支持フレーム
の外枠部分１５並びにゲート２１、ランナ２２部分は、
ステップ４６において図５（ｃ）に示すように切断金型
２７によって切断されて成形品２６から分離される。図
５（ｄ）に示すようにステップ４７において得られた切
断成形品２８は、ステップ４８において基板実装面の電
極部（図示せず）へ例えばボール状のはんだ４を供給し
て加熱接合して外部電極部を形成し、図５（ｅ）に示す
ようにレジン封止型のＢＧＡパッケージを完成する。こ
のように、チップ／基板搭載多連支持フレーム１７を用
いることでレジン封止工程は、現状行われている一般的
なトランスファ成形手法でできるため生産コストの低
減、生産効率の向上が図れる。
【００１４】次に本発明に係る半導体装置の第２の実施
の形態について説明する。図６は、本発明に係る半導体
装置の第２の実施の形態であるＢＧＡパッケージ構造の
概略を表す斜視図である。図７は、図６に示すＡ部にお
ける拡大断面図である。ＢＧＡパッケージの構成は、図
１に示す第１の実施の形態と同様に、ＩＣチップ１と、
実装面上にある外部導通用の電極３及びそれに接合して
外部の電極となる金属バンプ４を備えた積層回路基板２
と、それらを固定するための支持フレーム５とより成り
立っている。すなわち、支持フレーム５は、外枠１５と
基板固定用枠吊りリード６と基板固定用枠７より構成さ
れている。基板固定用枠７には、接着剤１３により積層
回路基板２と接着する部分において貫通穴８を備えてい
る。そして、積層回路基板２は、この部分にて基板固定
用枠７と接着剤１３により接着した状態となっている。
積層回路基板２の基材としては、絶縁物であれば良い。
ＩＣチップ１のパッド部９と基板２の配線パッド部１０
とは、金線１１等によるワイヤボンディングにて電気的
に接続される。積層回路基板２において、ワイヤボンデ
ィングで接続された表面のパッド１０からは、裏面にあ
る電極３と導通を得るための配線（図示せず）がなされ
ている。これら電気配線は、絶縁物（図示せず）で保護
されていることは云うまでもない。積層回路基板２にお
いて、裏面へと導通したものはそれぞれの電極３へと配
線されている。本第２の実施の形態の場合には、基板固
定用枠吊りリード部分６の直上のレジンを切り欠き状２
９になくして露出するように構成にした。このようにレ
ジンをなくした部分を切り欠き状２９にして広くしたこ
とで、接着剤１３中の水分の除去が容易となる効果が得
られる。すなわち、基板２と基板固定用枠７は貫通穴８
のある部分で接着剤１３により固定されており、この上
のレジンを切り欠き形状２９、すなわち、接着部分を含
んだ上でパッケージの外形部までレジンを除いた形で封
止したパッケージ形状とする。
の形態について説明する。図６は、本発明に係る半導体
装置の第２の実施の形態であるＢＧＡパッケージ構造の
概略を表す斜視図である。図７は、図６に示すＡ部にお
ける拡大断面図である。ＢＧＡパッケージの構成は、図
１に示す第１の実施の形態と同様に、ＩＣチップ１と、
実装面上にある外部導通用の電極３及びそれに接合して
外部の電極となる金属バンプ４を備えた積層回路基板２
と、それらを固定するための支持フレーム５とより成り
立っている。すなわち、支持フレーム５は、外枠１５と
基板固定用枠吊りリード６と基板固定用枠７より構成さ
れている。基板固定用枠７には、接着剤１３により積層
回路基板２と接着する部分において貫通穴８を備えてい
る。そして、積層回路基板２は、この部分にて基板固定
用枠７と接着剤１３により接着した状態となっている。
積層回路基板２の基材としては、絶縁物であれば良い。
ＩＣチップ１のパッド部９と基板２の配線パッド部１０
とは、金線１１等によるワイヤボンディングにて電気的
に接続される。積層回路基板２において、ワイヤボンデ
ィングで接続された表面のパッド１０からは、裏面にあ
る電極３と導通を得るための配線（図示せず）がなされ
ている。これら電気配線は、絶縁物（図示せず）で保護
されていることは云うまでもない。積層回路基板２にお
いて、裏面へと導通したものはそれぞれの電極３へと配
線されている。本第２の実施の形態の場合には、基板固
定用枠吊りリード部分６の直上のレジンを切り欠き状２
９になくして露出するように構成にした。このようにレ
ジンをなくした部分を切り欠き状２９にして広くしたこ
とで、接着剤１３中の水分の除去が容易となる効果が得
られる。すなわち、基板２と基板固定用枠７は貫通穴８
のある部分で接着剤１３により固定されており、この上
のレジンを切り欠き形状２９、すなわち、接着部分を含
んだ上でパッケージの外形部までレジンを除いた形で封
止したパッケージ形状とする。
【００１５】図８には、上記第２の実施の形態を成形す
るための成形金型のキャビティ部の拡大断面図を示す。
上型部２２と切り欠き部形成突起部３０は一体化した構
造とした。これにより、基板２を下型部２３に押しつけ
るための面積が増加するため、基板電極側にレジンバリ
が発生することを防止する効果が向上する。そして、基
板固定用枠上の接着部分でも同様の効果が向上すること
は云うまでもない。さらに、レジンバリの発生を防止す
ることより、成形安定性が向上する効果もある。また、
パッケージ外周部で上型と一体化することで突起部の角
度（パッケージ外形の傾斜角）を小さくできることよ
り、キャビティ厚さ（レジン封止厚さ）が厚くなっても
対応することができる効果が得られる。以上第１および
第２の実施の形態においては、接着剤１３中の水分を基
板固定用枠７上の貫通穴８を通して速やかに除去するこ
とができ、耐湿信頼性を向上させることができる効果が
得られる。また、レジン成形時に基板２を下型部２３に
強制的に押しつけることより、基板固定用枠表面並びに
基板電極部側に発生するレジンバリを防止する効果が得
られる。
るための成形金型のキャビティ部の拡大断面図を示す。
上型部２２と切り欠き部形成突起部３０は一体化した構
造とした。これにより、基板２を下型部２３に押しつけ
るための面積が増加するため、基板電極側にレジンバリ
が発生することを防止する効果が向上する。そして、基
板固定用枠上の接着部分でも同様の効果が向上すること
は云うまでもない。さらに、レジンバリの発生を防止す
ることより、成形安定性が向上する効果もある。また、
パッケージ外周部で上型と一体化することで突起部の角
度（パッケージ外形の傾斜角）を小さくできることよ
り、キャビティ厚さ（レジン封止厚さ）が厚くなっても
対応することができる効果が得られる。以上第１および
第２の実施の形態においては、接着剤１３中の水分を基
板固定用枠７上の貫通穴８を通して速やかに除去するこ
とができ、耐湿信頼性を向上させることができる効果が
得られる。また、レジン成形時に基板２を下型部２３に
強制的に押しつけることより、基板固定用枠表面並びに
基板電極部側に発生するレジンバリを防止する効果が得
られる。
【００１６】図９には、第１および第２の実施の形態で
用いた支持フレーム５における１成形品部分のパターン
を示し、（ａ）はその平面図、（ｂ）は（ａ）における
Ａ−Ａ矢視断面図である。外枠１５と基板固定用枠７
は、基板固定用枠吊りリード６により連結された構造と
なっている。図１０には、図９で示した支持フレーム５
を用いてレジン封止した時の第１の実施の形態における
パッケージ形態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるＡ−Ａ矢視断面図である。図１０（ａ）
に示すように、レジン封止部の４ケ所に穴形状１４を形
成する。穴部底面では、支持フレーム５に形成された貫
通穴８と基板固定用枠吊りリード６と基板固定用枠７の
一部が露出した状態となっている。このように、穴形状
１４を形成するために設けた突起部２４によって、基板
固定用枠７を介して基板２を下型部２３へと押さえ付け
られた状態でレジン封視止が行われるため、リード表面
へのレジンバリの発生をなくすことができ、しかも貫通
穴８が露出しているため接着剤１３中の水分を速やかに
除去することができ、耐湿信頼性を向上させることがで
きる。なお、外枠１５は、成形後切断除去されることは
云うまでもない。
用いた支持フレーム５における１成形品部分のパターン
を示し、（ａ）はその平面図、（ｂ）は（ａ）における
Ａ−Ａ矢視断面図である。外枠１５と基板固定用枠７
は、基板固定用枠吊りリード６により連結された構造と
なっている。図１０には、図９で示した支持フレーム５
を用いてレジン封止した時の第１の実施の形態における
パッケージ形態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるＡ−Ａ矢視断面図である。図１０（ａ）
に示すように、レジン封止部の４ケ所に穴形状１４を形
成する。穴部底面では、支持フレーム５に形成された貫
通穴８と基板固定用枠吊りリード６と基板固定用枠７の
一部が露出した状態となっている。このように、穴形状
１４を形成するために設けた突起部２４によって、基板
固定用枠７を介して基板２を下型部２３へと押さえ付け
られた状態でレジン封視止が行われるため、リード表面
へのレジンバリの発生をなくすことができ、しかも貫通
穴８が露出しているため接着剤１３中の水分を速やかに
除去することができ、耐湿信頼性を向上させることがで
きる。なお、外枠１５は、成形後切断除去されることは
云うまでもない。
【００１７】図１１には、図９で示した支持フレーム５
を用いてレジン封止した時の第２の実施の形態における
パッケージ形態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるＡ−Ａ矢視断面図である。図１１（ａ）
に示すように、レジン封止部の４ケ所に切り欠き形状２
９が形成される。穴部底面では、支持フレーム５に形成
された貫通穴８と基板固定用枠吊りリード６と基板固定
用枠７の一部がパッケージ外形まで露出した状態となっ
ている。この第２の実施の形態では、基板２を下型部２
３に押しつけるための面積が増加するため、基板電極側
にレジンバリが発生することを防止する効果を向上させ
ることができる。さらに、レジンバリの発生を防止する
ことにより、成形安定性が向上する効果もある。従っ
て、リード表面へのレジンバリの発生がない状態で、レ
ジン封止を行うことができ、しかも貫通穴８が露出して
いるため接着剤１３中の水分を速やかに除去することが
でき、耐湿信頼性を向上させることができる。なお、外
枠１５は、成形後切断除去されることは云うまでもな
い。
を用いてレジン封止した時の第２の実施の形態における
パッケージ形態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるＡ−Ａ矢視断面図である。図１１（ａ）
に示すように、レジン封止部の４ケ所に切り欠き形状２
９が形成される。穴部底面では、支持フレーム５に形成
された貫通穴８と基板固定用枠吊りリード６と基板固定
用枠７の一部がパッケージ外形まで露出した状態となっ
ている。この第２の実施の形態では、基板２を下型部２
３に押しつけるための面積が増加するため、基板電極側
にレジンバリが発生することを防止する効果を向上させ
ることができる。さらに、レジンバリの発生を防止する
ことにより、成形安定性が向上する効果もある。従っ
て、リード表面へのレジンバリの発生がない状態で、レ
ジン封止を行うことができ、しかも貫通穴８が露出して
いるため接着剤１３中の水分を速やかに除去することが
でき、耐湿信頼性を向上させることができる。なお、外
枠１５は、成形後切断除去されることは云うまでもな
い。
【００１８】図１２には、図９に示す支持フレームの構
造と異なる構造を有する支持フレーム５における１成形
品部分のパターンを示し、（ａ）はその平面図、（ｂ）
は（ａ）におけるＡ−Ａ矢視断面図である。この支持フ
レームの構造については、基板固定用枠吊りリード６を
１２ケ所に増加し、これら１２ケ所において基板２を接
着剤１３によって支持するように構成した。図１３に
は、図１２で示した支持フレームを用いてレジン封止し
た時の第３の実施の形態におけるパッケージ形態を示
し、（ａ）はその平面図、（ｂ）は（ａ）におけるＡ−
Ａ矢視断面図である。図１３（ａ）に示すように、基板
固定用枠吊りリード６のある１２ケ所に対応した形でレ
ジン封止部に穴形状１４を形成する。穴部底面では、支
持フレームの貫通穴８と基板固定用枠吊りリード６と基
板固定用枠７の一部が露出した状態となっている。さら
に、封止レジンにおいて、リード表面へのレジンバリの
発生はない。これにより、穴形状１４を形成するために
設けた突起部２４が増加して下型部２３への基板押しつ
けが強くなり基板電極側でのレジンバリの発生の防止効
果を向上させることができる。さらに、基板固定用枠吊
りリードを増やすことで基板２の外形が大きくなっても
レジンバリの発生を防止する効果があり、しかも貫通穴
８が露出しているため接着剤１３中の水分を速やかに除
去することができ、耐湿信頼性を向上させることができ
る。なお、外枠１５は成形後切断除去されることは云う
までもない。
造と異なる構造を有する支持フレーム５における１成形
品部分のパターンを示し、（ａ）はその平面図、（ｂ）
は（ａ）におけるＡ−Ａ矢視断面図である。この支持フ
レームの構造については、基板固定用枠吊りリード６を
１２ケ所に増加し、これら１２ケ所において基板２を接
着剤１３によって支持するように構成した。図１３に
は、図１２で示した支持フレームを用いてレジン封止し
た時の第３の実施の形態におけるパッケージ形態を示
し、（ａ）はその平面図、（ｂ）は（ａ）におけるＡ−
Ａ矢視断面図である。図１３（ａ）に示すように、基板
固定用枠吊りリード６のある１２ケ所に対応した形でレ
ジン封止部に穴形状１４を形成する。穴部底面では、支
持フレームの貫通穴８と基板固定用枠吊りリード６と基
板固定用枠７の一部が露出した状態となっている。さら
に、封止レジンにおいて、リード表面へのレジンバリの
発生はない。これにより、穴形状１４を形成するために
設けた突起部２４が増加して下型部２３への基板押しつ
けが強くなり基板電極側でのレジンバリの発生の防止効
果を向上させることができる。さらに、基板固定用枠吊
りリードを増やすことで基板２の外形が大きくなっても
レジンバリの発生を防止する効果があり、しかも貫通穴
８が露出しているため接着剤１３中の水分を速やかに除
去することができ、耐湿信頼性を向上させることができ
る。なお、外枠１５は成形後切断除去されることは云う
までもない。
【００１９】図１４には、図１２で示した支持フレーム
を用いてレジン封止した時の第４の実施の形態における
パッケージ形態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるＡ−Ａ矢視断面図である。図１３（ａ）
に示すように、基板固定用枠吊りリード６のある１２ケ
所に対応した形でレジン封止部に切り欠き形状２９を形
成する。穴部底面では、支持フレームに形成された貫通
穴８と基板固定用枠吊りリード６と基板固定用枠７の一
部がパッケージ外形まで露出した状態となっている。さ
らに、封止レジンのリード表面へのレジンバリの発生は
ない。基板２を下型部２３に押しつけるための面積が増
加するため、基板電極側にレジンバリが発生することを
防止する効果が向上する。そして、成形安定性が向上す
る効果もある。さらに、基板の外形が大きくなってもレ
ジンバリの発生を防止する効果もあり、しかも貫通穴８
が露出しているため接着剤１３中の水分を速やかに除去
することができ、耐湿信頼性を向上させることができ
る。なお、外枠１５は成形後切断除去されることは云う
までもない。
を用いてレジン封止した時の第４の実施の形態における
パッケージ形態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるＡ−Ａ矢視断面図である。図１３（ａ）
に示すように、基板固定用枠吊りリード６のある１２ケ
所に対応した形でレジン封止部に切り欠き形状２９を形
成する。穴部底面では、支持フレームに形成された貫通
穴８と基板固定用枠吊りリード６と基板固定用枠７の一
部がパッケージ外形まで露出した状態となっている。さ
らに、封止レジンのリード表面へのレジンバリの発生は
ない。基板２を下型部２３に押しつけるための面積が増
加するため、基板電極側にレジンバリが発生することを
防止する効果が向上する。そして、成形安定性が向上す
る効果もある。さらに、基板の外形が大きくなってもレ
ジンバリの発生を防止する効果もあり、しかも貫通穴８
が露出しているため接着剤１３中の水分を速やかに除去
することができ、耐湿信頼性を向上させることができ
る。なお、外枠１５は成形後切断除去されることは云う
までもない。
【００２０】以上説明した第３および第４の実施の形態
では、下型部への基板押し付けが強くなり基板電極側並
びに基板固定用枠の接着部表面でのレジンバリの発生の
防止効果を向上させることができると共に基板固定用枠
吊りリードを増やすことで基板の外形が大きくなっても
レジンバリの発生を防止する効果が得られ、しかも貫通
穴８が露出しているため接着剤１３中の水分を速やかに
除去することができ、耐湿信頼性を向上させることがで
きる。図１５には、図９および図１２に示す支持フレー
ムの構造と異なる構造を有する支持フレーム５における
１成形品部分のパターンを示し、（ａ）はその平面図、
（ｂ）は（ａ）におけるＡ−Ａ矢視断面図である。この
支持フレームの構造については、基板固定用枠７の形態
を３１で示す基板固定用リード形状で形成し、これら４
ケ所において基板２を接着剤１３によって支持するよう
に構成した。
では、下型部への基板押し付けが強くなり基板電極側並
びに基板固定用枠の接着部表面でのレジンバリの発生の
防止効果を向上させることができると共に基板固定用枠
吊りリードを増やすことで基板の外形が大きくなっても
レジンバリの発生を防止する効果が得られ、しかも貫通
穴８が露出しているため接着剤１３中の水分を速やかに
除去することができ、耐湿信頼性を向上させることがで
きる。図１５には、図９および図１２に示す支持フレー
ムの構造と異なる構造を有する支持フレーム５における
１成形品部分のパターンを示し、（ａ）はその平面図、
（ｂ）は（ａ）におけるＡ−Ａ矢視断面図である。この
支持フレームの構造については、基板固定用枠７の形態
を３１で示す基板固定用リード形状で形成し、これら４
ケ所において基板２を接着剤１３によって支持するよう
に構成した。
【００２１】図１６には、図１５で示した支持フレーム
を用いてレジン封止した時の第５の実施の形態における
パッケージ形態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるＡ−Ａ矢視断面図である。図１６（ａ）
に示すように、基板固定用リード３１のある４ケ所で基
板２のコーナ部を接着剤１３で固定し、これに対応した
形でレジン封止部に切り欠き形状２９を形成する。穴部
底面では、基板固定用リード３１がパッケージ外形まで
露出した状態となっている。このように接着部分の露出
状態を、接着部分の支持フレーム上に貫通穴８を有しな
い場合においては少なくとも接着面積より広い面積と
し、基板固定用枠７または基板固定用枠リード６の幅よ
り大きい形状にすることが有効である。これにより、接
着部分における接着剤１３中の水分は、基板固定用リー
ド３１の外側を通して速やかに除去でき、耐湿信頼性を
向上させることができる効果が得られる。この支持フレ
ーム形状では、基板固定用リード３１がそれぞれ独立し
ているため、リード部の接着部が例え剥離してもパッケ
ージ内部へは剥離が進行しないため耐湿信頼性を向上さ
せることができる効果がある。特に、接着部１３がそれ
ぞれ独立しているため、リード３１の表面に設けた貫通
穴の有無にかかわらず同様の効果があることは云うまで
もない。また、支持フレーム形状がさらに簡略化できる
ため低コスト化が図れる効果がある。封止レジンは、リ
ード表面へのレジンバリの発生はない。なお、外枠１５
は成形後切断除去されることは云うまでもない。
を用いてレジン封止した時の第５の実施の形態における
パッケージ形態を示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるＡ−Ａ矢視断面図である。図１６（ａ）
に示すように、基板固定用リード３１のある４ケ所で基
板２のコーナ部を接着剤１３で固定し、これに対応した
形でレジン封止部に切り欠き形状２９を形成する。穴部
底面では、基板固定用リード３１がパッケージ外形まで
露出した状態となっている。このように接着部分の露出
状態を、接着部分の支持フレーム上に貫通穴８を有しな
い場合においては少なくとも接着面積より広い面積と
し、基板固定用枠７または基板固定用枠リード６の幅よ
り大きい形状にすることが有効である。これにより、接
着部分における接着剤１３中の水分は、基板固定用リー
ド３１の外側を通して速やかに除去でき、耐湿信頼性を
向上させることができる効果が得られる。この支持フレ
ーム形状では、基板固定用リード３１がそれぞれ独立し
ているため、リード部の接着部が例え剥離してもパッケ
ージ内部へは剥離が進行しないため耐湿信頼性を向上さ
せることができる効果がある。特に、接着部１３がそれ
ぞれ独立しているため、リード３１の表面に設けた貫通
穴の有無にかかわらず同様の効果があることは云うまで
もない。また、支持フレーム形状がさらに簡略化できる
ため低コスト化が図れる効果がある。封止レジンは、リ
ード表面へのレジンバリの発生はない。なお、外枠１５
は成形後切断除去されることは云うまでもない。
【００２２】図１７には、図９、図１２および図１５に
示す支持フレームの構造と異なる構造を有する支持フレ
ーム５における１成形品部分のパターンを示し、（ａ）
はその平面図、（ｂ）は（ａ）におけるＡ−Ａ矢視断面
図である。この支持フレームの構造については、図１５
に示す基板固定用リード３１の数を増加した形状として
形成し、これら１２ケ所において基板２を接着剤１３に
よって支持するように構成した。図１８には、図１７で
示した支持フレームを用いてレジン封止した時の第６の
実施の形態におけるパッケージ形態を示し、（ａ）はそ
の平面図、（ｂ）は（ａ）におけるＡ−Ａ矢視断面図で
ある。図１６（ａ）に示すように、基板固定用リード３
１のある１２ヶ所に対応した形でレジン封止部に切り欠
き形状２９を形成する。穴部底面では、基板固定用リー
ド３１がパッケージ外形まで露出した状態となってい
る。この支持フレーム形状では、基板固定用リード３１
がそれぞれ独立しているため、リード部の接着部が例え
剥離してもパッケージ内部へは剥離が進行しないため耐
湿信頼性を向上させることができる効果がある。また、
支持フレーム形状がさらに簡略化できるため低コスト化
が図れる効果がある。さらに、接着部がそれぞれ独立し
ているため、リード３１の表面に設けた貫通穴の有無に
かかわらず同様の効果があることは云うまでもない。さ
らに、封止レジンは、リード表面へのレジンバリの発生
はない。
示す支持フレームの構造と異なる構造を有する支持フレ
ーム５における１成形品部分のパターンを示し、（ａ）
はその平面図、（ｂ）は（ａ）におけるＡ−Ａ矢視断面
図である。この支持フレームの構造については、図１５
に示す基板固定用リード３１の数を増加した形状として
形成し、これら１２ケ所において基板２を接着剤１３に
よって支持するように構成した。図１８には、図１７で
示した支持フレームを用いてレジン封止した時の第６の
実施の形態におけるパッケージ形態を示し、（ａ）はそ
の平面図、（ｂ）は（ａ）におけるＡ−Ａ矢視断面図で
ある。図１６（ａ）に示すように、基板固定用リード３
１のある１２ヶ所に対応した形でレジン封止部に切り欠
き形状２９を形成する。穴部底面では、基板固定用リー
ド３１がパッケージ外形まで露出した状態となってい
る。この支持フレーム形状では、基板固定用リード３１
がそれぞれ独立しているため、リード部の接着部が例え
剥離してもパッケージ内部へは剥離が進行しないため耐
湿信頼性を向上させることができる効果がある。また、
支持フレーム形状がさらに簡略化できるため低コスト化
が図れる効果がある。さらに、接着部がそれぞれ独立し
ているため、リード３１の表面に設けた貫通穴の有無に
かかわらず同様の効果があることは云うまでもない。さ
らに、封止レジンは、リード表面へのレジンバリの発生
はない。
【００２３】なお、図９、図１２、図１５および図１７
に示す支持フレームとしては、例えば、Ｆｅ−Ｎｉ合
金、Ｃｕ合金等金属材料を用いても良い。以上説明した
ように、接着部分の露出状態を、接着部分の支持フレー
ム（基板固定用枠７）上に貫通穴８を有する場合におい
ては少なくともその穴径より広い面積の形状とし、接着
部分の支持フレーム上に貫通穴８を有しない場合におい
ては少なくとも接着面積より広い面積とし、基板固定用
枠７または基板固定用枠リード６の幅より大きい形状に
することが有効である。これにより、接着部分における
接着剤１３中の水分は、基板固定用枠７上の貫通穴８ま
たは基板固定用枠７または基板固定用枠リード６の外側
を通して速やかに除去でき、耐湿信頼性を向上させるこ
とができる効果が得られる。
に示す支持フレームとしては、例えば、Ｆｅ−Ｎｉ合
金、Ｃｕ合金等金属材料を用いても良い。以上説明した
ように、接着部分の露出状態を、接着部分の支持フレー
ム（基板固定用枠７）上に貫通穴８を有する場合におい
ては少なくともその穴径より広い面積の形状とし、接着
部分の支持フレーム上に貫通穴８を有しない場合におい
ては少なくとも接着面積より広い面積とし、基板固定用
枠７または基板固定用枠リード６の幅より大きい形状に
することが有効である。これにより、接着部分における
接着剤１３中の水分は、基板固定用枠７上の貫通穴８ま
たは基板固定用枠７または基板固定用枠リード６の外側
を通して速やかに除去でき、耐湿信頼性を向上させるこ
とができる効果が得られる。
【００２４】図１９には、パッケージクラック及びリー
ド接着界面剥離の発生を不良発生率比としてまとめその
一実施の形態を示す。これは、湿中放置後に赤外線ラン
プ照射による急加熱を行った時の結果である。実験条件
は、湿中放置を８５℃／９５％ＲＨ、１６８ｈ放置＋３
０℃／８５％ＲＨ、１６８ｈ放置後に赤外線ランプを用
いて最高温度を２４０℃とし１０秒間保持した後のもの
である。その結果、従来例の各不良発生率比を１００と
した時、パッケージクラックにおいては、第１〜第４の
実施の形態で発生率比５と１／２０に低減した。また、
第５、第６の実施の形態においては発生率比０となっ
た。これは、先にも述べたように、基板固定用リードが
各々独立し、かつ、パッケージ面へ露出していることに
よる効果である。一方、リード接着界面剥離では、すべ
ての実施例で発生率比は５となり１／２０と低減した。
これは、リード部に設けた貫通穴８を設けたこと、切り
欠き形状として露出部を広くしたことによる効果と考え
る。
ド接着界面剥離の発生を不良発生率比としてまとめその
一実施の形態を示す。これは、湿中放置後に赤外線ラン
プ照射による急加熱を行った時の結果である。実験条件
は、湿中放置を８５℃／９５％ＲＨ、１６８ｈ放置＋３
０℃／８５％ＲＨ、１６８ｈ放置後に赤外線ランプを用
いて最高温度を２４０℃とし１０秒間保持した後のもの
である。その結果、従来例の各不良発生率比を１００と
した時、パッケージクラックにおいては、第１〜第４の
実施の形態で発生率比５と１／２０に低減した。また、
第５、第６の実施の形態においては発生率比０となっ
た。これは、先にも述べたように、基板固定用リードが
各々独立し、かつ、パッケージ面へ露出していることに
よる効果である。一方、リード接着界面剥離では、すべ
ての実施例で発生率比は５となり１／２０と低減した。
これは、リード部に設けた貫通穴８を設けたこと、切り
欠き形状として露出部を広くしたことによる効果と考え
る。
【００２５】
【発明の効果】本発明によれば、基板と支持フレームの
接着部のレジンを除くことで耐湿信頼性が向上し、パッ
ケージクラックの発生を防止する効果が得られる。ま
た、本発明によれば、レジン成形時に発生する基板電極
面側のレジンバリを防止でき、生産効率の向上、安定生
産が可能となる。
接着部のレジンを除くことで耐湿信頼性が向上し、パッ
ケージクラックの発生を防止する効果が得られる。ま
た、本発明によれば、レジン成形時に発生する基板電極
面側のレジンバリを防止でき、生産効率の向上、安定生
産が可能となる。
【図１】本発明に係る半導体装置の第１の実施の形態で
あるＢＧＡパッケージ構造を示す斜視図である。
あるＢＧＡパッケージ構造を示す斜視図である。
【図２】図１に示すＡ部の拡大断面図である。
【図３】チップ／基板搭載多連フレーム完成までの工程
図である。
図である。
【図４】レジン成形するまでの工程図である。
【図５】成形品から完成までの工程図である。
【図６】本発明に係る半導体装置の第２の実施の形態で
あるＢＧＡパッケージ構造を示す斜視図である。
あるＢＧＡパッケージ構造を示す斜視図である。
【図７】図６に示すＡ部の拡大断面図である。
【図８】第２の実施の形態を成形するための金型キャビ
ティ部の断面図である。
ティ部の断面図である。
【図９】第１及び第２の実施の形態で用いた支持フレー
ムの形状を示す平面図およびＡ−Ａ矢視断面図である。
ムの形状を示す平面図およびＡ−Ａ矢視断面図である。
【図１０】第１の実施の形態でレジン封止した時のパッ
ケージ構造を示す平面図およびＡ−Ａ矢視断面図であ
る。
ケージ構造を示す平面図およびＡ−Ａ矢視断面図であ
る。
【図１１】第１の実施の形態でレジン封止した時のパッ
ケージ構造を示す平面図およびＡ−Ａ矢視断面図であ
る。
ケージ構造を示す平面図およびＡ−Ａ矢視断面図であ
る。
【図１２】本発明に係る半導体装置の第３及び第４の実
施の形態で用いた支持フレームの形状を示す平面図およ
びＡ−Ａ矢視断面図である。
施の形態で用いた支持フレームの形状を示す平面図およ
びＡ−Ａ矢視断面図である。
【図１３】本発明に係る半導体装置の第３の実施の形態
でレジン封止した時のパッケージ構造を示す平面図およ
びＡ−Ａ矢視断面図である。
でレジン封止した時のパッケージ構造を示す平面図およ
びＡ−Ａ矢視断面図である。
【図１４】本発明に係る半導体装置の第４の実施の形態
でレジン封止した時のパッケージ構造を示す平面図およ
びＡ−Ａ矢視断面図である。
でレジン封止した時のパッケージ構造を示す平面図およ
びＡ−Ａ矢視断面図である。
【図１５】本発明に係る半導体装置の第５の実施の形態
で用いた支持フレームの形状を示す平面図およびＡ−Ａ
矢視断面図である。
で用いた支持フレームの形状を示す平面図およびＡ−Ａ
矢視断面図である。
【図１６】本発明に係る半導体装置の第５の実施の形態
でレジン封止した時のパッケージ構造を示す平面図およ
びＡ−Ａ矢視断面図である。
でレジン封止した時のパッケージ構造を示す平面図およ
びＡ−Ａ矢視断面図である。
【図１７】本発明に係る半導体装置の第６の実施の形態
で用いた支持フレームの形状を示す平面図およびＡ−Ａ
矢視断面図である。
で用いた支持フレームの形状を示す平面図およびＡ−Ａ
矢視断面図である。
【図１８】本発明に係る半導体装置の第６の実施の形態
でレジン封止した時のパッケージ構造を示す平面図およ
びＡ−Ａ矢視断面図である。
でレジン封止した時のパッケージ構造を示す平面図およ
びＡ−Ａ矢視断面図である。
【図１９】本発明に係る半導体装置における不良発生率
比を示す比較図である。
比を示す比較図である。
１…ＩＣチップ、 ２…積層回路基板、 ３…電極、
４…金属性バンプ、５…支持フレーム、 ６…基板固定
用枠吊りリード、 ７…基板固定用枠、 ８…貫通穴、
９…パッド部、 １０…配線パッド部、１１…金線、
１２…レジン（有機物）、 １３…接着剤、 １４…穴
形状、 １７…チップ／基板搭載多連支持フレーム、
２４…突起部、 ２５…柔軟物、 ２９…切り欠き形
状、 ３０…切り欠き部形成突起部、 ３１…基板固定
用リード
４…金属性バンプ、５…支持フレーム、 ６…基板固定
用枠吊りリード、 ７…基板固定用枠、 ８…貫通穴、
９…パッド部、 １０…配線パッド部、１１…金線、
１２…レジン（有機物）、 １３…接着剤、 １４…穴
形状、 １７…チップ／基板搭載多連支持フレーム、
２４…突起部、 ２５…柔軟物、 ２９…切り欠き形
状、 ３０…切り欠き部形成突起部、 ３１…基板固定
用リード
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 23/31
(72)発明者 春田 亮
東京都小平市上水本町五丁目20番１号株
式会社日立製作所半導体事業部内
(72)発明者 一谷 昌弘
東京都小平市上水本町五丁目20番１号株
式会社日立製作所半導体事業部内
(72)発明者 山口 利博
東京都小平市上水本町五丁目20番１号株
式会社日立製作所半導体事業部内
(56)参考文献 特開 平７−273246（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/447
H01L 21/449
H01L 21/60
H01L 21/603
H01L 21/607
H01L 23/12 - 23/15
Claims (5)
- 【請求項１】表面側にＩＣチップを搭載して電気的に接
続し、裏面側に外部と接続する電極部を設けた回路基板
を備えた半導体装置において、 前記表面側において前記回路基板を複数個所において接
着剤によって固定支持する支持フレームを有し、該支持
フレームにおける複数の接着個所が露出した形で、且つ
前記回路基板の側面を覆うように前記ＩＣチップを含め
て表面側を有機物にて封止したことを特徴とする半導体
装置。 - 【請求項２】前記支持フレームにおける複数の接着個所
を露出した形として、前記有機物を穴形状あるいは切り
欠き形状にしたことを特徴とする請求項１記載の半導体
装置。 - 【請求項３】前記支持フレームを金属材料で構成したこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項４】回路基板を支持フレーム上に複数個所にお
いて接着剤により固定支持させる第１の工程と、該第１の工程で前記支持フレーム上に固定支持させた 前
記回路基板にＩＣチップを搭載して電気的に接続して半
導体装置を得る第２の工程と、該第２の工程で得られた前記半導体装置を成形金型を構
成する上型および下型のキャビテイ内に設置し、前記半
導体装置の前記支持フレームを前記上型と前記下型 との
間に挟持させ、前記上型に設けられた複数の突起物で前
記支持フレームにおける前記複数の接着個所を押し付け
ることによって前記回路基板が前記下型に押し付けられ
た状態にして、前記キャビテイ内に有機物を流入させ
て、前記複数の突起物により前記支持フレームの複数の
接着個所が露出した形で、且つ前記キャビテイにより前
記回路基板の側面を覆うように前記ＩＣチップを含めて
前記回路基板の表面側を前記有機物で充填封止する第３
の工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項５】前記第３の工程において、前記突起物にお
ける少なくとも前記支持フレームと接する表面をプラス
チック製の柔軟物で被覆または装着したことを特徴とす
る請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32243496A JP3420673B2 (ja) | 1996-12-03 | 1996-12-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32243496A JP3420673B2 (ja) | 1996-12-03 | 1996-12-03 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163369A JPH10163369A (ja) | 1998-06-19 |
| JP3420673B2 true JP3420673B2 (ja) | 2003-06-30 |
Family
ID=18143637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32243496A Expired - Fee Related JP3420673B2 (ja) | 1996-12-03 | 1996-12-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420673B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6607408B2 (ja) * | 2015-01-08 | 2019-11-20 | 株式会社村田製作所 | 圧電振動部品及びその製造方法 |
| JP6798436B2 (ja) * | 2017-07-12 | 2020-12-09 | 株式会社オートネットワーク技術研究所 | 回路装置、回路装置の製造方法、およびコネクタ |
-
1996
- 1996-12-03 JP JP32243496A patent/JP3420673B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163369A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| JP2547697B2 (ja) | 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| KR100500919B1 (ko) | 수지봉입형 반도체장치 및 그 제조방법 | |
| JP2704213B2 (ja) | 多層接地平面組立体、それを収容するプラスチックでカプセル封止された集積回路のパッケージ、およびそれらの製造方法 | |
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| JP2556294B2 (ja) | 樹脂封止型半導体装置 | |
| KR20030007040A (ko) | 반도체 장치 및 그 제조 방법 | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| JP4408475B2 (ja) | ボンディングワイヤを採用しない半導体装置 | |
| JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH10200016A (ja) | ボールグリッドアレイ半導体パッケージ用印刷回路基板及びこれを用いるボールグリッドアレイ半導体パッケージのモールディング方法 | |
| JP3405202B2 (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP5619381B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JP3420673B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JP3404438B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2004015015A (ja) | 半導体装置及びその製造方法 | |
| JP3686267B2 (ja) | 半導体装置の製造方法 | |
| KR100391124B1 (ko) | 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |