KR100391124B1 - 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 - Google Patents

반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 Download PDF

Info

Publication number
KR100391124B1
KR100391124B1 KR10-2001-0027342A KR20010027342A KR100391124B1 KR 100391124 B1 KR100391124 B1 KR 100391124B1 KR 20010027342 A KR20010027342 A KR 20010027342A KR 100391124 B1 KR100391124 B1 KR 100391124B1
Authority
KR
South Korea
Prior art keywords
lead frame
pad
lead
leads
package
Prior art date
Application number
KR10-2001-0027342A
Other languages
English (en)
Other versions
KR20020088592A (ko
Inventor
박찬익
Original Assignee
에쓰에쓰아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에쓰에쓰아이 주식회사 filed Critical 에쓰에쓰아이 주식회사
Priority to KR10-2001-0027342A priority Critical patent/KR100391124B1/ko
Publication of KR20020088592A publication Critical patent/KR20020088592A/ko
Application granted granted Critical
Publication of KR100391124B1 publication Critical patent/KR100391124B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

인쇄회로기판과 같은 3차원적인 회로 배치와 연결을 이루는 동시에 마이크로 리이드 프레임 수준의 핀 밀도를 갖는 다양한 형태의 리이드프레임 결합체 및 반도체 패키지의 베이스, 반도체 패키지 및 그 제조방법이 개시된다. 본 발명의 리이드프레임 결합체는, 반도체 칩 본딩을 위한 제1 패드와 그 주변에 상기 제1 패드와 이격된 내부단자로서의 복수개의 제1 리이드들을 포함하는 제1 리이드프레임부와 상기 제1 리이드프레임부의 제1 리이드들에 대응하여 그 저면에 전기적으로 도통하도록 접착되어 있으며, 동시에 그 외부단자부들이 상기 제1 패드의 저면과 전기적으로 절연되면서 상기 제1 패드의 하부에서 면 배치를 이루도록 연장되어 있는 복수개의 제2 리이드들을 포함하는 제2 리이드프레임부로 이루어지며, 패키지 베이스는 상기 제1 리이드들과 제1 패드의 상부면 및 상기 제2 리이드들의 외부단자부의 저면을 노출시키면서 상기 제1 리이드프레임부와 제2 리이드프레임부 사이에 몰드성형된 몰딩물질을 포함한다.

Description

반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및 그 제조방법{Base of semiconductor package, semiconductor package using the same and method of manufacturing thereof}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 두장의 리이드프레임을 이용한 비지에이(BGA; Ball Grid Array)형 칩 스케일 패키지(CSP; Chip Scale Package) 및 그 제조방법에 관한 것이다.
BGA형 반도체 패키지는 외부단자의 배치가 주로 일차원적인 선 배치인 일반 반도체 패키지에 반하여 2차원적인 면 배치를 하고 있으며, 거기다가 표면실장성을 향상하기 위해 외부단자에 솔더 볼을 부착한 것이다. 이러한 BGA형 패키지의 패키지 외부단자의 면 배치는 소형화 및 다핀화로 패키지의 밀도를 일차원적인 선 배치에 비하여 획기적으로 향상시킨다. 이를 위해 플라스틱 또는 세라믹 같은 절연판의 양면에 패키지의 내부 회로 요소와 외부단자 요소를 적절히 구분하여 중첩되게 형성하고, 비어홀이라는 미세 천공에 전도성 충전물로 상하면의 회로에 전기적 연결과 회로적 연관성을 부여한 인쇄회로기판 형태를 사용한다.
CSP는 BGA 기법을 이용하여 전체 패키지 면적 대비 반도체 칩의 면적이 90%가 넘는 소형화 패키지를 의미한다. 결국 BGA형 CSP는 전체 패키지 면적 대비 핀 수 및 칩 크기의 밀도를 획기적으로 향상시킨 패키지이며, 기본적으로 3차원적인 회로 배치 및 연결을 이루는 기판을 바탕으로 패키지의 조립이 가능하다. 그러나 BGA형 CSP는 그 기판이 고가라는 원가면에서의 부담이 따르며, 덧씌어지는 플라스틱 봉지재와의 접착성이 취약하다는 신뢰성의 문제가 따르며, 절연기판의 취약한 열방출이라는 기능적 불리함이 따른다.
반면에 인쇄회로기판 형태가 아닌 리이드프레임을 사용하는 일반적인 반도체 패키지의 경우 열방출성 및 봉지재와의 접착성이 우수하고, 원가면에서 경제적이라는 장점이 있지만, 리이드프레임이라는 전도성 금속판을 화학적식각 또는 기계적 타발 가공에 의해 제작함으로써, 2차적 회로 배치 밖에 할 수 없다는 점 때문에 전체 패키지 면적 대비 수용가능한 핀 수 및 칩 크기에 매우 제한적이라는 단점이 있다.
최근 마이크로 리이드 프레임(MLF; Micro Lead Frame)이라는 패키지 기술이 개발되면서, 인쇄회로기판이 아닌 리이드프레임을 사용한 패키지로서 BGA형 패키지와 같이 외부단자를 면 배치하면서 제한적이지만 보다 효과적인 다핀화를 이루었다. 그럼에도 불구하고 이러한 마이크로 리이드 프레임 패키지는 2차원적인 회로 배치로서 칩 스케일 패키지의 달성에는 한계가 있다.
본 발명의 목적은, 두장의 리이드프레임을 중첩 조합하고 재가공함으로써 인쇄회로기판과 같은 3차원적인 회로 배치와 연결을 이루는 동시에 외부단자를 면 배치함으로써 마이크로 리이드 프레임 수준의 핀 밀도를 갖는 다양한 형태의 리이드프레임 결합체 및 반도체 패키지의 베이스를 제공하는 데 있다.
본 발명의 다른 목적은 상기 본 발명에 따른 반도체 패키지의 베이스를 이용한 다양한 형태의 BGA형 반도체 패키지 및 그 제조방법을 제공하는 데 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 제조하기 위한 제1 리이드프레임을 나타내는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 제조시 사용되는 스페이서 프레임을 나타내는 사시도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 제조하기 위한 제2 리이드프레임을 나타내는 사시도이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 반도체 패키지를 제조하기 위한제2 리이드프레임의 다른 형태들을 나타내는 사시도들이다.
도 7은 도 1의 제1 프레임상에 도전성 및 절연성 접착제를 도포한 단계를 나타내는 사시도이다.
도 8은 도 7의 제1 프레임상에 도 2의 스페이서 프레임을 장착한 단계를 나타낸 사시도이다.
도 9는 도 8의 스페이서 프레임상에 도 3의 제2 리이드프레임을 장착한 단계를 나타내는 사시도이다.
도 10은 도 9의 리이드프레임 결합체로부터 제1 리이드프레임의 최소 연결부들을 타발하여 제거한 단계를 나타내는 사시도이다.
도 11은 도 10에서 제1 리이드프레임의 외곽부와 스페이서 프레임을 제거한 단계를 나타내는 사시도이다.
도 12는 도 11의 배면 사시도이다.
도 13은 도 11의 리이드프레임 결합체에 대하여 플라스틱 몰딩공정을 수행한 본 발명에 따른 반도체 패키지의 베이스를 나타내는 사시도이다.
도 14는 본 발명의 일 형태에 따른 반도체 패키지의 베이스에 대한 도 13의 배면 사시도이다.
도 15는 본 발명의 다른 형태에 따른 반도체 패키지의 베이스에 대한 도 13의 배면 사시도이다.
도 16은 도 11의 리이드프레임 결합체를 도 13의 베이스로 형성하지 않고 동일 몰딩물질을 일체로 형성한 반도체 패키지의 단면도이다.
도 17a는 도 14의 단면도로써, 패키지 베이스의 플라스틱 체부를 보강하고 여기에 솔더 볼을 용이하게 장착하기 위한 홈을 형성토록 몰딩공정이 수행된 도면이다.
도 17b는 도 15의 단면도이다.
도 18a는 도 17a의 반도체 패키지 베이스를 이용한 솔더 볼이 부착된 플라스틱 봉지형 반도체 패키지를 나타내는 단면도이다.
도 18b는 도 17a의 반도체 패키지 베이스를 이용한 솔더 볼이 부착된 에어캐비티형 반도체 패키지를 나타내는 단면도이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지의 베이스는, 반도체 칩 본딩을 위한 제1 패드와 그 주변에 상기 제1 패드와 이격된 내부단자로서의 복수개의 제1 리이드들을 포함하는 제1 리이드프레임부와 상기 제1 리이드프레임부의 제1 리이드들에 대응하여 그 저면에 전기적으로 도통하도록 접착되어 있으며, 동시에 그 외부단자부들이 상기 제1 패드의 저면과 전기적으로 절연되면서 상기 제1 패드의 하부에서 면 배치를 이루도록 연장되어 있는 복수개의 제2 리이드들을 포함하는 제2 리이드프레임부로 이루어진 리이드프레임 결합체 및 상기 제1 리이드들과 제1 패드의 상부면 및 상기 제2 리이드들의 외부단자부의 저면을 노출시키면서 상기 제1 리이드프레임부와 제2 리이드프레임부 사이에 몰드성형된 몰딩물질을 포함한다.
상기 제2 리이드프레임부의 외부단자부들은 상기 제1 패드의 하부에서 지그재그 형태로 배열되는 적어도 2열 이상의 면 배치를 이루며, 상기 제2 리이드프레임부는 상기 제1 패드의 저면에 전기적으로 도통하도록 접착된 제2 패드를 더 포함하거나, 포함하지 않을 수 있다.
상기 몰딩물질은 상기 제2 리이드프레임부의 외부단자부들 및 제2 패드부의 저면과 동일 평면을 하거나, 상기 저면 보다 하향으로 두껍게 형성될 수 있으며, 이때는 상기 외부단자부를 노출시키는 홈이 형성될 수 있다.
한편, 본 발명의 상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는, 반도체 칩 본딩을 위한 제1 패드와 그 주변에 상기 제1 패드와 이격된 내부단자로서의 복수개의 제1 리이드들을 포함하는 제1 리이드프레임부; 상기 제1 리이드프레임부의 제1 리이드들에 대응하여 그 저면에 전기적으로 도통하도록 접착되어 있으며, 동시에 그 외부단자부들이 상기 제1 패드의 저면과 전기적으로 절연되면서 상기 제1 패드의 하부에서 면 배치를 이루도록 연장되어 있는 복수개의 제2 리이드들을 포함하는 제2 리이드프레임부; 상기 제1 패드상에 접착제를 개재하여 본딩된 반도체 칩; 상기 반도체 칩과 상기 제1 리이드를 전기적으로 결선하는 본딩와이어; 상기 제2 리이드의 외부단자부들의 저면을 노출시키면서 상기 제1 리이드프레임부, 제2 리이드프레임부, 반도체 칩 및 본딩와이어를 매몰하면서 패키지의 몸체를 이루도록 한 플라스틱 봉합물질; 및 상기 노출된 제2 리이드부의 외부단자부들의 저면에 부착된 솔더물질을 포함한다.
상기 플라스틱 봉합물질은 상기 제1 리이드들과 제1 패드의 상부면 및 상기 제2 리이드들의 외부단자부의 저면을 노출시키면서 상기 제1 리이드프레임부와 제2 리이드프레임부 사이에 몰드성형되어 상기 제1 리이드프레임부 및 제2 리이드프레임부와 함께 반도체 패키지의 베이스를 구성하는 몰딩한 봉합물질과, 상기 반도체 패키지의 베이스상에서 상기 반도체 칩과 본딩와이어를 매몰하여 패키지 몸체를 이루도록 도포한 봉합물질로 이루어질 수 있으며, 다른 한편으로는 상기 제1 리이드프레임부 및 제2 리이드프레임부로 이루어진 리이드플레임 결합체상에 반도체 칩과 본딩 와이어를 본딩한 후 일체로 몰드성형된 단일의 몰딩물질일 수도 있다.
또한 상기 반도체 패키지는 상기 도포한 봉합물질 대신에 반도체 패키지의 베이스상에서 상기 반도체 칩과 본딩 와이어를 내포하며 상기 베이스상에 부착된몰딩한 덮개를 포함하는 에어캐비티형 패키지일 수도 있다.
또한 상기 본 발명의 다른 목적을 달성하기 위한 본 발명에 따른 반도체 패키지의 제조방법은, 사각형의 내부공간을 갖는 제1 외곽부, 상기 제1 외곽부의 중심에 위치하며 제2 연결부에 의해 상기 제1 외곽부에 연결된 제1 패드, 상기 제1 패드의 주변을 따라 서로 간에 제1 연결부에 의해 띠 형태로 일체화되어 상기 제1 외곽부에 연결된 내부단자로서의 복수개의 제1 리이드들을 포함하는 제1 리이드프레임부를 준비하는 단계; 사각형의 내부공간을 가지며 상기 제1 외곽부에 대응하는 형상의 제2 외곽부, 상기 제1 리이드들에 대응하여 상기 제2 외곽부로부터 상기 제1 패드의 저면으로 연장되고 그 말단부인 외부단자들이 상기 제1 패드의 하부에서 면 배치를 이루는 복수개의 제2 리이드들을 포함하는 제2 리이드프레임부를 준비하는 단계; 사각형의 내부공간을 가지며 상기 제1 외곽부 및 제2 외곽부에 대응하는 형상을 갖는 스페이서 프레임을 준비하는 단계; 상기 제1 리이드의 저면에 도전성 접착제를 도포하고, 상기 제1 패드의 저면 가장자리를 따라 절연성 접착제를 도포하는 단계; 상기 접착제가 도포된 제1 리이드프레임부의 저면상에 상기 스페이서 프레임을 정렬하는 단계; 상기 스페이서 프레임상에 상기 제2 리이드프레임부를 정렬하여 상기 제1 리이드들과 제2 리이드들이 서로 도전성 접착으로 하며, 상기 제1 패드의 저면과 상기 제2 리이드들의 외부단자부들이 서로 절연성 접착을 하도록 상기 제1 리이드프레임부와 제2 리이드프레임부를 접착하는 단계; 상기 제1 리이드프레임부의 제1 연결부 및 제2 연결부를 타발하여 제거하는 단계; 및 상기 제1 리이드프레임부의 제1 외곽부 및 상기 스페이서 프레임을 제거하여 리이드프레임결합체를 준비하는 단계를 포함한다.
상기 리이드프레임 결합체를 준비하는 단계 후에, 상기 제1 리이드프레임부의 제1 패드 및 제1 리이드의 상부면이 노출되며, 상기 제2 리이드프레임부의 외부단자부의 저면이 노출되도록 봉합물질을 몰드성형하여 반도체 패키지 베이스를 형성하는 단계; 상기 패키지 베이스의 제1 패드상에 반도체 칩을 본딩하는 단계; 상기 제1 리이드와 상기 반도체 칩 사이를 와이어 본딩하는 단계; 상기 패키지 베이스상의 반도체 칩 및 본딩 와이어를 매몰하도록 봉합물질을 도포하고 경화하는 단계; 상기 패키지 베이스의 노출된 외부단자부에 솔더물질을 형성하는 단계; 및 상기 제2 리이드프레임부의 제2 외곽부를 제거하여 패키지를 완성하는 단계를 더 포함할 수 있다.
또한, 상기 리이드프레임 결합체를 준비하는 단계 후에, 상기 리이드프레임 결합체의 제1 패드상에 반도체 칩을 본딩하는 단계; 상기 제1 리이드와 상기 반도체 칩 사이를 와이어 본딩하는 단계; 상기 리이드프레임 결합체의 외부단자부를 노출시키면서, 상기 리이드프레임 결합체, 반도체 칩 및 본딩와이어를 매몰하도록 봉합물질을 몰드 성형하는 단계; 상기 노출된 외부단자부에 솔더물질을 형성하는 단계; 및 상기 제2 리이드프레임부의 제2 외곽부를 제거하여 패키지를 완성하는 단계를 더 포함할 수도 있다.
본 발명에 의하면, 제1 리이드프레임부와 제2 리이드프레임부를 상하로 중첩중첩 조합하고 재가공함으로써 인쇄회로기판과 같은 3차원적인 회로 배치와 연결을 이룰 수 있으며, 동시에 제2 리이드프레임부의 외부단자부를 적어도 2열 이상 면배치함으로써 핀 밀도를 보다 크게 가져갈 수 있다.
이하 첨부된 도면들을 참조하면서 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 본 실시예들은 본 발명을 한정하는 것이 아니라, 본 발명의 구체적인 실시예로서 본 발명의 사상을 쉽게 이해할 수 있도록 예시한 것에 불과하며, 첨부되는 특허청구범위에서 청구되는 본 발명의 사상 범위내에서 다양하게 변형 실시할 수 있음은 물론이다.
< 본 발명의 리이드프레임 결합체 >
도11 및 도12는 본 발명의 일 실시예에 따라 제작된 리이드프레임 결합체의 상면 및 배면을 각각 나타내는 사시도이며, 이하 도1 내지 도12를 참조하여 본 발명의 리이드프레임 결합체의 구성과 그 제조방법을 상세히 설명한다.
먼저, 도11 및 도12를 참조하여 본 발명의 리이드프레임 결합체의 구성을 구체적으로 살펴보면, 반도체 칩 본딩을 위한 제1 패드(106)와 그 주변에 상기 제1 패드(106)와 이격된 내부단자로서의 복수개의 제1 리이드(104)들을 포함하는 제1 리이드프레임부와, 상기 제1 리이드프레임부의 제1 리이드(104)들에 대응하여 그 저면에 전기적으로 도통하도록 접착되어 있으며, 동시에 그 외부단자부들이 상기 제1 패드(106)의 저면과 전기적으로 절연되면서 상기 제1 패드(106)의 하부에서 면 배치를 이루도록 연장되어 있는 복수개의 제2 리이드(124)들을 포함하는 제2 리이드프레임부로 이루어진다.
본 발명에서 상기 제2 리이드프레임부는 도3 내지 도6에서 도시된 바와 같이다양한 형태로 구성될 수 있으며, 본 실시예에서는 도3에 도시된 것을 기준으로 설명한다. 즉, 내부에 사각형의 공간을 갖는 제2 외곽부(122)의 중심에 제2 연결부(128)에 의해 연결된 사각형상의 제2 패드(126)가 형성된다. 제2 패드(126)는 제1 리이드프레임부의 제1 패드(106) 보다 작은 크기로 구성되며, 제1 패드(106)의 저면에 도전성 접착제, 예를 들어 비교적 내열성이 있는 고온 용융 솔더 크림(Solder Cream)에 의해 접착되어 있다. 상기 제2 패드(126)는 패키지의 방열성을 향상시키기 위한 방열패드로서의 역할을 수행하며, 도6에 도시된 바와 같이 몰딩 수지면을 확장하기 위해서 제2 패드가 반드시 존재해야 되는 것은 아니다.
한편, 상기 제2 패드(126)의 주변부에는 상기 외곽부(122)로부터 상기 제1 패드(106)의 저면과 중첩되도록 연장된 복수개의 제2 리이드(124)들이 구성된다. 제2 리이드(124)의 말단은 외부단자부(124a)의 역할을 하며, 제2 리이드(124)의 형상은 도3 내지 도5에서 보여지는 바와 같이 다양한 형태로 구성할 수 있다. 즉 제2 리이드(124)는, 도4에서와 같이 외부단자부(124a)를 제외하고는 봉합 수지 성형으로 매몰될 수 있도록 반 식각처리된 것을 사용할 수 있으며, 도3에서와 같이 후술하는 반도체 패키지의 베이스 형태로 제작할 경우 제1 리이드(104) 위로 몰드 후레쉬의 발생을 억제하기 위하여 그 말단에 형성된 외부단자부(124a)외에도 상기 제1 리이드(104)와 접착하는 위치에 돌출부(124b) 형상이 남도록 반 식각 처리에서 제외된 것을 사용할 수 있으며, , 도5에서와 같이 제2 리이드(124)의 전체에 걸쳐 동일한 두께의 것을 사용할 수 있다.
한편, 상기 제2 리이드(124)는 제1 리이드프레임부를 구성하는 제1리이드(104)와 도전성 접착제로 접착되지만, 상기 제1 패드(106)와 중첩되는 부분은 절연성 접착제, 예를 들어 전술한 도전성 접착제인 솔더 크림과 용융온도가 비슷한 저 융점 유리 충전물이나 내열성이 강한 접착제에 의해 접착되어 있다.
한편, 본 발명에서는 핀 밀도를 향상시키기 위하여 제2 리이드(124)의 말단에 형성되는 외부단자부(124a)는 제1 패드(106)의 하부에서 적어도 2열 이상의 면 배치가 되도록 구성되며, 본 실시예에서는 지그재그 형태, 즉 정마름모꼴의 꼭지점에 각 외부단자부(124a)들이 배치되도록 하였다.
다음으로, 도1 내지 도12를 참조하여 본 발명의 리이드프레임 결합체의 제조과정을 구체적으로 살펴본다.
도1은 본 실시예에 따른 리이드프레임 결합체를 제조하기 위한 제1 리이드프레임(100)을 나타내는 사시도이며, 도2는 본 실시예에 사용되는 스페이서 프레임(110)을 나타내는 사시도이며, 도3은 본 실시예에 사용되는 제2 리이드프레임(120)을 나타내는 사시도이다.
도1을 참조하면, 제1 리이드프레임(100)은 사각형상의 제1 외곽부(102), 상기 제1 외곽부(102)에 제2 연결부(108b)에 의해 연결된 제1 패드(106) 및 상기 제1 패드(106)의 주변을 따라 제1 연결부(108a)에 의해 서로 띠 모양으로 연결되고 전체적으로 상기 제1 외곽부(102)에 연결된 복수개의 제1 리이드(104)로 구성되어 있다. 도2를 참조하면, 스페이서 프레임(110)은 상기 제1 리이드프레임(100)의 제1 외곽부(102)에 대응하는 중앙이 빈 사각형상을 하고 있다.
제2 리이드프레임(120)은 도11 및 도12와 관련하여 전술한 바와 같으며, 도4내지 도6에 제2 리이드프레임(130, 140, 150)의 다양한 형태들이 도시되어 있다.
본 발명의 리이드프레임 결합체를 제조하기 위해, 먼저 도7에 도시된 바와 같이, 도1의 제1 프레임(100)상에 도전성 접착제(109a) 및 절연성 접착제(109b)를 도포한다. 즉, 제1 리이드(104) 및 제1 패드(106)의 중앙부의 저면에는 솔더 크림과 같은 비교적 내열성이 있는 고온용융의 접착제(109a)를 도포하며, 제1 패드(106)의 저면 가장자리를 따라 상기 솔더 크림과 용융온도가 비슷한 저융점 유리 충전물이나 내열성이 강한 절연성 접착제(109b)를 도포한다. 이때 상기 접착제들은 상기 스페이서 프레임(110)의 두께 이상이 되도록 충분히 도포한다.
이어서, 도8에 도시된 바와 같이, 도전성 접착제(109a) 및 절연성 접착제(109b)가 도포된 제1 리이드프레임(100)의 저면상에 도2에 도시된 스페이서 프레임(110)을 정렬하여 올려놓는다.
이어서, 도9에 도시된 바와 같이, 외부단자부(124a)들이 외측으로 노출되며, 상기 접착제들과 접촉되도록 제2 리이드프레임(120)을 상기 스페이서 프레임(110)에 정렬시킨다. 이어서, 상기 전도성 접착제(109a) 및 절연성 접착제(109b)를 용융 및 경화시켜 상기 제1 리이드프레임(100)과 제2 리이드프레임(120)을 결합시킨다.
이어서, 도10에 도시된 바와 같이, 리이드프레임 결합체로부터 제1 리이드프레임의 최소 연결부들인 제1 연결부(108a) 및 제2 연결부(108b)들을 타발하여 제거하고, 계속하여 리이드프레임 결합체로부터 분리된 제1 리이드프레임(100)의 제1 외곽부(102)와 스페이서 프레임(110)을 제거하여 도11 및 도12에 도시된 리이드프레임 결합체를 완성한다.
< 본 발명에 의한 반도체 패키지의 베이스 >
도13 내지 도15는 도11의 리이드프레임 결합체에 대하여 플라스틱 몰드 성형공정을 수행한 반도체 패키지의 베이스를 나타내는 사시도들로써, 도13은 상면 사시도이며, 도14 및 도15는 서로 다른 형태에 따른 반도체 패키지의 베이스에 대한 배면 사시도들이다.
본 발명에 따른 반도체 패키지 베이스의 상부면은 도13에 도시된 바와 같이,상기 제1 리이드(104)들과 제1 패드(106)의 상부표면이 노출된 형태가 되도록 상기 제1 리이드(104) 및 제1 패드(106)의 두께 만큼 몰딩물질(160)이 몰드성형되어 있다.
본 발명에서는 반도체 패키지의 베이스의 저면은 두가지의 실시예를 제시한다. 즉, 도14에 도시된 바와 같이, 제2 리이드프레임(120)의 저면으로부터 일정한 두께 만큼 하향되도록 몰딩물질(160)을 몰드성형하는 경우와 도15에 도시된 바와 같이 제2 리이드프레임(120)의 저면으로부터 몰딩물질(160)이 하향되지 않도록 하는 경우이다. 도15에서는 제2 패드(126) 및 상기 제2 리이드(124)들의 외부단자부(124a) 및 돌출부(124b)가 그대로 노출되지만, 도14에서는 제2 패드(126)와 외부단자부(124a) 또는 돌출부(124b)가 노출되도록 상기 부위를 몰드 다이로 압착하여 상기 부위상에 몰딩물질(160)의 유입을 막아 노출시킨다. 특히, 상기 외부단자부의 노출은 후속되는 솔더 볼과의 접속이 용이하도록 솔더 볼의 포켓 형태로 하는 것이 바람직하다.
< 본 발명의 반도체 패키지 및 그 제조방법 >
본 발명에 따른 반도체 패키지는 첨부하는 특허청구범위의 기술적 사상의 범위내에서 다양한 형태로 제조할 수 있으나, 본 실시예에서는 크게 두가지 형태로 제조된다. 즉, 도11에 도시된 리이드프레임 결합체로부터 직접 제조하는 형태와 도13에 도시된 반도체 패키지의 베이스를 사용하여 제조하는 형태이다. 또한, 도13에 도시된 베이스를 사용하는 경우에도 도14 또는 도15에 도시된 베이스를 사용하여 각기 다른 형태로 제조될 수 있으며, 본 발명의 리이드프레임 결합체 또는 패키지 베이스를 각기 사용하는 경우에도 반도체 칩 및 본딩 와이어상에 내부 공간이 없는 몰딩형 또는 도포형 수지로 제조하거나 내부 공간이 존재하는 에어캐비티(air-cavity)형으로 제조할 수도 있다. 또한, 외부단자와 접속하는 솔더물질도 솔더 볼 또는 솔더 패드 형태로 제조할 수 있다.
우선, 도16을 참조하여 리이드프레임 결합체로부터 직접 패키지를 제조하는 과정을 살펴보면, 도11의 리이드프레임 결합체에서 제1 패드(106)상에 반도체 칩을 접착제를 개재하여 본딩하고, 이어서 본딩 와이어로 제1 리이드(104)의 노출면과 상기 반도체 칩을 본딩한 후, 상기 반도체 칩(164), 본딩 와이어(166)를 매몰하도록 플라스틱 봉합물질(168)로 몰드성형한다. 이때 제2 패드(126) 및 상기 제2 리이드(124)들의 외부단자부(124a) 및 돌출부(124b)의 저면에는 솔더 패드(170)를 더 형성할 수 있으며, 상기 몰드 성형공정과 솔더 패드(170)를 부착한 후 싱귤레이션(sigulation)공정을 수행하여 도16에 도시된 것과 같은 봉합수지 일체의반도체 패키지를 제조한다.
한편, 본 발명의 패키지 베이스를 사용하여 패키지를 제조하는 과정을 도면을 참조하여 구체적으로 살펴본다.
도17a는 도15의 반도체 패키지 베이스의 단면도를 나타낸 것이며, 도17b는 도14의 반도체 패키지 베이스의 단면도를 나타낸 것이다. 도18a는 도17b의 베이스를 이용하여 형성된 반도체 패키지의 단면을 나타낸 것이고, 도18b는 도17b의 베이스에 에어캐비티를 형성한 경우의 패키지 단면을 도시한 것이다.
도17b 및 도18a를 참조하면, 베이스 상부면의 노출된 제1 패드(106)상에 접착제(162)를 도포한 후 반도체 칩(164)를 본딩하고, 상기 반도체 칩(164)과 노출된 제1 리이드(104)를 내부 결선하기 위해 본딩 와이어(166)를 본딩한다. 이어서, 상기 반도체 칩(164), 본딩 와이어(166)를 매몰하도록 액상 플라스틱 봉합물질(174)로 도포하고 경화한다. 이어서 솔더 볼 포켓 형태로 노출된 제2 패드(126) 및 외부단자부(124a)에 솔더 볼(172)을 부착한 후, 제2 리이드프레임부의 제2 외곽부(122)를 제거하여 패키지를 완성한다.
한편, 도17b 및 도18b를 참조하면, 도18a에서와 같이 반도체 칩(164) 및 본딩 와이어(166)에 대한 본딩공정을 수행한 후, 본딩 와이어(166)의 일단과 접속된 제1 리이드(124)를 포함하여 베이스의 가장자리를 따라 접착제(176)를 도포하고, 반도체 칩(164)상에 내부 공간을 형성할 수 있는 세라믹 또는 플라스틱 덮개(178)로 밀봉한다. 이어서, 상기 외부로 노출된 외부단자부(124a) 및 제2 패드(126)의 저면에는 솔더 볼(172)을 부착한 후 싱귤레이션공정을 수행하여 도14에 도시된 제2리이드프레임의 제2 외곽부(122)를 제거하여 패키지를 완성한다.
이상에서 본 발명의 실시예들을 구체적으로 설명하였지만, 본 발명은 이에 한정되지 않고 다양한 변형 실시가 가능함은 물론이다. 즉, 본 발명의 리이드프레임 결합체, 패키지 베이스 및 반도체 패키지를 구성하는 구성부품의 크기나 재질등을 다양하게 선택하여 사용할 수 있음은 물론이며, 전술한 바와 같이 외부단자부의 형태를 다양하게 설계하여 사용할 수 있음은 물론이다.
따라서 본 발명에 의하면, 두장의 리이드프레임을 중첩하여 재가공하여 리이드프레임 결합체를 형성함으로써 인쇄회로기판과 같은 3차원적 회로 배치나 연결을 용이하게 달성하고 동시에 외부단자부를 면 배치함으로써 마이크로 프레임 패키지 수준의 핀 밀도와 인쇄회로기판을 이용한 수준의 BGA형 CSP를 달성할 수 있다.
또한 본 발명에 따르면, 리이드프레임을 사용함으로써 경제성이 향상되고, 몰딩물질과의 양호한 접착성으로 인하여 패키지의 신뢰성이 향상되었으며, 두장의 리이드프레임을 사용함으로써 방열효과도 매우 향상되었다.

Claims (10)

  1. 반도체 칩 본딩을 위한 제1 패드와 그 주변에 상기 제1 패드와 이격된 내부단자로서의 복수개의 제1 리이드들을 포함하는 제1 리이드프레임부;
    상기 제1 리이드프레임부의 제1 리이드들에 대응하여 그 저면에 전기적으로 도통하도록 접착되어 있으며, 동시에 그 외부단자부들이 상기 제1 패드의 저면과전기적으로 절연되면서 상기 제1 패드의 하부에서 면 배치를 이루도록 연장되어 있는 복수개의 제2 리이드들을 포함하는 제2 리이드프레임부; 및
    상기 제1 리이드들과 제1 패드의 상부면 및 상기 제2 리이드들의 외부단자부의 저면을 노출시키면서 상기 제1 리이드프레임부와 제2 리이드프레임부 사이에 몰드성형된 몰딩물질을 포함하는 반도체 패키지의 베이스.
  2. 제1항에 있어서, 상기 제2 리이드프레임부의 외부단자부들은 상기 제1 패드의 하부에서 지그재그 형태로 배열되는 적어도 2열 이상의 면 배치를 이루는 것을 특징으로 하는 반도체 패키지의 베이스.
  3. 제1항에 있어서, 상기 제2 리이드프레임부는 상기 제1 패드의 저면에 전기적으로 도통하도록 접착된 제2 패드를 더 포함하는 것을 특징으로 하는 반도체 패키지의 베이스.
  4. 제3항에 있어서, 상기 몰딩물질은 상기 제2 리이드프레임부의 외부단자부들 및 제2 패드부의 저면 보다 하향으로 두껍게 형성되어 있으며, 상기 외부단자부를 노출시키는 홈이 형성되어 있는 것을 특징으로 하는 반도체 패키지의 베이스.
  5. 반도체 칩 본딩을 위한 제1 패드와 그 주변에 상기 제1 패드와 이격된 내부단자로서의 복수개의 제1 리이드들을 포함하는 제1 리이드프레임부;
    상기 제1 리이드프레임부의 제1 리이드들에 대응하여 그 저면에 전기적으로 도통하도록 접착되어 있으며, 동시에 그 외부단자부들이 상기 제1 패드의 저면과 전기적으로 절연되면서 상기 제1 패드의 하부에서 면 배치를 이루도록 연장되어 있는 복수개의 제2 리이드들을 포함하는 제2 리이드프레임부;
    상기 제1 패드상에 접착제를 개재하여 본딩된 반도체 칩;
    상기 반도체 칩과 상기 제1 리이드를 전기적으로 결선하는 본딩와이어;
    상기 제2 리이드의 외부단자부들의 저면을 노출시키면서 상기 제1 리이드프레임부, 제2 리이드프레임부, 반도체 칩 및 본딩와이어를 매몰하면서 패키지의 몸체를 이루도록 한 플라스틱 봉합물질; 및
    상기 노출된 제2 리이드부의 외부단자부들의 저면에 부착된 솔더물질을 포함하는 반도체 패키지.
  6. 제5항에 있어서, 상기 플라스틱 봉합물질은 상기 제1 리이드들과 제1 패드의 상부면 및 상기 제2 리이드들의 외부단자부의 저면을 노출시키면서 상기 제1 리이드프레임부와 제2 리이드프레임부 사이에 몰드성형되어 상기 제1 리이드프레임부 및 제2 리이드프레임부와 함께 반도체 패키지의 베이스를 구성하는 몰딩한 봉합물질과, 상기 반도체 패키지의 베이스상에서 상기 반도체 칩과 본딩와이어를 매몰하여 패키지 몸체를 이루도록 도포한 봉합물질로 이루어진 것을 특징으로 하는 반도체 패키지.
  7. 제5항에 있어서, 상기 플라스틱 봉합물질은 상기 제1 리이드들과 제1 패드의 상부면 및 상기 제2 리이드들의 외부단자부의 저면을 노출시키면서 상기 제1 리이드프레임부와 제2 리이드프레임부 사이에 몰드성형되어 상기 제1 리이드프레임부 및 제2 리이드프레임부와 함께 반도체 패키지의 베이스를 구성하는 몰딩한 봉합물질과, 상기 반도체 패키지의 베이스상에서 상기 반도체 칩과 본딩와이어를 내포하는 에어캐비티를 형성할 수 있도록 상기 베이스상에 부착된 덮개로 이루어진 것을 특징으로 하는 반도체 패키지.
  8. 사각형의 내부공간을 갖는 제1 외곽부, 상기 제1 외곽부의 중심에 위치하며 제2 연결부에 의해 상기 제1 외곽부에 연결된 제1 패드, 상기 제1 패드의 주변을 따라 서로 간에 제1 연결부에 의해 띠 형태로 일체화되어 상기 제1 외곽부에 연결된 내부단자로서의 복수개의 제1 리이드들을 포함하는 제1 리이드프레임부를 준비하는 단계;
    사각형의 내부공간을 가지며 상기 제1 외곽부에 대응하는 형상의 제2 외곽부, 상기 제1 리이드들에 대응하여 상기 제2 외곽부로부터 상기 제1 패드의 저면으로 연장되고 그 말단부인 외부단자들이 상기 제1 패드의 하부에서 면 배치를 이루는 복수개의 제2 리이드들을 포함하는 제2 리이드프레임부를 준비하는 단계;
    사각형의 내부공간을 가지며 상기 제1 외곽부 및 제2 외곽부에 대응하는 형상을 갖는 스페이서 프레임을 준비하는 단계;
    상기 제1 리이드의 저면에 도전성 접착제를 도포하고, 상기 제1 패드의 저면가장자리를 따라 절연성 접착제를 도포하는 단계;
    상기 접착제가 도포된 제1 리이드프레임부의 저면상에 상기 스페이서 프레임을 정렬하는 단계;
    상기 스페이서 프레임상에 상기 제2 리이드프레임부를 정렬하여 상기 제1 리이드들과 제2 리이드들이 서로 도전성 접착으로 하며, 상기 제1 패드의 저면과 상기 제2 리이드들의 외부단자부들이 서로 절연성 접착을 하도록 상기 제1 리이드프레임부와 제2 리이드프레임부를 접착하는 단계;
    상기 제1 리이드프레임부의 제1 연결부 및 제2 연결부를 타발하여 제거하는 단계; 및
    상기 제1 리이드프레임부의 제1 외곽부 및 상기 스페이서 프레임을 제거하여 리이드프레임 결합체를 준비하는 단계를 포함하는 반도체 패키지의 제조방법.
  9. 제8항에 있어서, 상기 리이드프레임 결합체를 준비하는 단계 후에,
    상기 제1 리이드프레임부의 제1 패드 및 제1 리이드의 상부면이 노출되며, 상기 제2 리이드프레임부의 외부단자부의 저면이 노출되도록 봉합물질을 몰드성형하여 반도체 패키지 베이스를 형성하는 단계;
    상기 패키지 베이스의 제1 패드상에 반도체 칩을 본딩하는 단계;
    상기 제1 리이드와 상기 반도체 칩 사이를 와이어 본딩하는 단계;
    상기 패키지 베이스상의 반도체 칩 및 본딩 와이어를 매몰하도록 봉합물질을 도포하고 경화하는 단계;
    상기 패키지 베이스의 노출된 외부단자부에 솔더물질을 형성하는 단계; 및
    상기 제2 리이드프레임부의 제2 외곽부를 제거하여 패키지를 완성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제8항에 있어서, 상기 리이드프레임 결합체를 준비하는 단계 후에,
    상기 리이드프레임 결합체의 제1 패드상에 반도체 칩을 본딩하는 단계;
    상기 제1 리이드와 상기 반도체 칩 사이를 와이어 본딩하는 단계;
    상기 리이드프레임 결합체의 외부단자부를 노출시키면서, 상기 리이드프레임 결합체, 반도체 칩 및 본딩와이어를 매몰하도록 봉합물질을 몰드 성형하는 단계;
    상기 노출된 외부단자부에 솔더물질을 형성하는 단계; 및
    상기 제2 리이드프레임부의 제2 외곽부를 제거하여 패키지를 완성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR10-2001-0027342A 2001-05-18 2001-05-18 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 KR100391124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0027342A KR100391124B1 (ko) 2001-05-18 2001-05-18 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0027342A KR100391124B1 (ko) 2001-05-18 2001-05-18 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법

Publications (2)

Publication Number Publication Date
KR20020088592A KR20020088592A (ko) 2002-11-29
KR100391124B1 true KR100391124B1 (ko) 2003-07-12

Family

ID=27705479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0027342A KR100391124B1 (ko) 2001-05-18 2001-05-18 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법

Country Status (1)

Country Link
KR (1) KR100391124B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722758B1 (ko) * 2005-07-04 2007-05-30 주식회사 삼우테크 리드프레임 제조방법
KR100956375B1 (ko) * 2007-12-17 2010-05-07 삼성전기주식회사 박판 인쇄회로기판 제조공정용 더미 및 이를 이용한 박판인쇄회로기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221243A (ja) * 1994-02-07 1995-08-18 Mitsubishi Electric Corp 半導体製造方法
WO1996015555A1 (en) * 1994-11-10 1996-05-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
KR100248203B1 (ko) * 1997-05-22 2000-03-15 김영환 마이크로-볼 그리드 어레이 패키지
KR100335658B1 (ko) * 2000-07-25 2002-05-06 장석규 플라스틱 패캐지의 베이스 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221243A (ja) * 1994-02-07 1995-08-18 Mitsubishi Electric Corp 半導体製造方法
WO1996015555A1 (en) * 1994-11-10 1996-05-23 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
KR100248203B1 (ko) * 1997-05-22 2000-03-15 김영환 마이크로-볼 그리드 어레이 패키지
KR100335658B1 (ko) * 2000-07-25 2002-05-06 장석규 플라스틱 패캐지의 베이스 및 그 제조방법

Also Published As

Publication number Publication date
KR20020088592A (ko) 2002-11-29

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP3793628B2 (ja) 樹脂封止型半導体装置
US6518654B1 (en) Packages for semiconductor die
US6395579B2 (en) Controlling packaging encapsulant leakage
US7109067B2 (en) Semiconductor device and method for fabricating same
US7772687B2 (en) Multiple electronic component containing substrate
US20020089053A1 (en) Package having array of metal pegs linked by printed circuit lines
TWI353046B (en) Land grid array semiconductor device packages, ass
JP2001015679A (ja) 半導体装置及びその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US20040262752A1 (en) Semiconductor device
JP5378643B2 (ja) 半導体装置及びその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP2000243875A (ja) 半導体装置
JP4626063B2 (ja) 半導体装置の製造方法
JP4030363B2 (ja) 半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH0555430A (ja) リードフレームとそれを用いた樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080702

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee