JPH07221243A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPH07221243A JPH07221243A JP6013751A JP1375194A JPH07221243A JP H07221243 A JPH07221243 A JP H07221243A JP 6013751 A JP6013751 A JP 6013751A JP 1375194 A JP1375194 A JP 1375194A JP H07221243 A JPH07221243 A JP H07221243A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- semiconductor chip
- mold
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 規格化された大きさの半導体装置内に大型の
半導体チップを収納することができると共に、半導体装
置の品質と信頼性を向上させる。 【構成】 複数のダイパッド吊りリード１１によりダイ
パッド１０を支持する第１リードフレーム上１に、接続
リード２１、２５を有する第２リードフレーム２を重ね
て、これら第１、第２リードフレーム１、２を第１金型
５上に設置し、ダイパッド１０と第２リードフレームの
接続リード２１、２５のインナーリード２２、２６とを
第１金型５の第１キャビティ５１内に配置すると共に、
前記ダイパッド吊りリード１１の段差部１２を第１キャ
ビティ５１の外側に配置し、第２金型６を第１金型５に
被せて溶融樹脂を充填してパッケージ３５を成型する。
パッケージ３５を第１、第２金型５、６から型抜きし
て、該パッケージ３５の外側に露出した段差部１２及び
接続リード２１、２５を切断する。
半導体チップを収納することができると共に、半導体装
置の品質と信頼性を向上させる。 【構成】 複数のダイパッド吊りリード１１によりダイ
パッド１０を支持する第１リードフレーム上１に、接続
リード２１、２５を有する第２リードフレーム２を重ね
て、これら第１、第２リードフレーム１、２を第１金型
５上に設置し、ダイパッド１０と第２リードフレームの
接続リード２１、２５のインナーリード２２、２６とを
第１金型５の第１キャビティ５１内に配置すると共に、
前記ダイパッド吊りリード１１の段差部１２を第１キャ
ビティ５１の外側に配置し、第２金型６を第１金型５に
被せて溶融樹脂を充填してパッケージ３５を成型する。
パッケージ３５を第１、第２金型５、６から型抜きし
て、該パッケージ３５の外側に露出した段差部１２及び
接続リード２１、２５を切断する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を製造する
ための半導体製造方法に関する。
ための半導体製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置は図１６に示すような
パッケージ構造になっている。図１６において、半導体
装置１００はダイパッド吊りリード１０２を有するダイ
パッド１０１を備えている。このダイパッド１０１の上
には半導体チップ１１０が搭載されており、半導体チッ
プ１１０の電極１１１とダイパッド１０１の周囲に配置
された複数の接続リード１０３とが金線やアルミニウム
線等の金属線１１２によって電気的に接続されている。
そして、このような電気的回路全体が、接続リード１０
３の端部（アウターリード）を露出させた状態で、絶縁
樹脂製のパッケージ１２０によって封止されている。
パッケージ構造になっている。図１６において、半導体
装置１００はダイパッド吊りリード１０２を有するダイ
パッド１０１を備えている。このダイパッド１０１の上
には半導体チップ１１０が搭載されており、半導体チッ
プ１１０の電極１１１とダイパッド１０１の周囲に配置
された複数の接続リード１０３とが金線やアルミニウム
線等の金属線１１２によって電気的に接続されている。
そして、このような電気的回路全体が、接続リード１０
３の端部（アウターリード）を露出させた状態で、絶縁
樹脂製のパッケージ１２０によって封止されている。
【０００３】この半導体装置１００は、ダイパッド１０
１、ダイパッド吊りリード１０２、接続リード１０３が
一体に連結した薄平板状のリードフレームにおいて、ダ
イパッド１０１上の半導体チップ１１０と接続リード１
０３とに金属線１１２の両端をそれぞれワイヤボンディ
ングした後、薄平板状のリードフレームを金型に配置
し、ダイパッド１０１の両側から一本づつ突出したダイ
パッド吊りリード１０２を金型の合せ面で支持した状態
で、溶融した樹脂を金型内に充填してパッケージ１２０
を成型する。しかる後、パッケージ１２０を金型から型
抜きし、ダイパッド吊りリード１０２のパッケージ１２
０外周面から延出する部分を切断すると共に、接続リー
ド１０３を所定の長さで切り落とすことにより製造され
る。
１、ダイパッド吊りリード１０２、接続リード１０３が
一体に連結した薄平板状のリードフレームにおいて、ダ
イパッド１０１上の半導体チップ１１０と接続リード１
０３とに金属線１１２の両端をそれぞれワイヤボンディ
ングした後、薄平板状のリードフレームを金型に配置
し、ダイパッド１０１の両側から一本づつ突出したダイ
パッド吊りリード１０２を金型の合せ面で支持した状態
で、溶融した樹脂を金型内に充填してパッケージ１２０
を成型する。しかる後、パッケージ１２０を金型から型
抜きし、ダイパッド吊りリード１０２のパッケージ１２
０外周面から延出する部分を切断すると共に、接続リー
ド１０３を所定の長さで切り落とすことにより製造され
る。
【０００４】ところで、薄平板状のリードフレームにお
いては、ダイパッド１０１と接続リード１０３の内端
（インナーリード）とが面一にあるので、接続リード１
０３が半導体チップ１１０の上面よりかなり低い位置に
位置することになる。従って、この状態で金属線１１２
を接続すると、図１８に実線で示すように、金属線１１
２が半導体チップ１１０に触れてショートする虞があ
る。このショート現象を防止するために図１７に示すよ
うに、従来の半導体装置１００においては、リードフレ
ームの製造の際、ダイパッド１０１と該ダイパッド１０
１に連結するダイパッド吊りリード１０２の基部とに下
方への絞りを加えて、図１８に破線でに示すように、接
続リード１０３を半導体チップ１１０の上面近くまで持
上げ、金属線１１２が半導体チップ１１０に接触しない
ようにしている。すなわち、図１７に示すように、半導
体装置１００は、ダイパッド吊りリード１０２の基部が
下方への段差を有し、この段差部１０２ａに連続するダ
イパッド１０１が接続リード１０３に対して下側に位置
した構造になっており、肉厚のパッケージ１２０によっ
て段差部１０２ａが包み込まれている。
いては、ダイパッド１０１と接続リード１０３の内端
（インナーリード）とが面一にあるので、接続リード１
０３が半導体チップ１１０の上面よりかなり低い位置に
位置することになる。従って、この状態で金属線１１２
を接続すると、図１８に実線で示すように、金属線１１
２が半導体チップ１１０に触れてショートする虞があ
る。このショート現象を防止するために図１７に示すよ
うに、従来の半導体装置１００においては、リードフレ
ームの製造の際、ダイパッド１０１と該ダイパッド１０
１に連結するダイパッド吊りリード１０２の基部とに下
方への絞りを加えて、図１８に破線でに示すように、接
続リード１０３を半導体チップ１１０の上面近くまで持
上げ、金属線１１２が半導体チップ１１０に接触しない
ようにしている。すなわち、図１７に示すように、半導
体装置１００は、ダイパッド吊りリード１０２の基部が
下方への段差を有し、この段差部１０２ａに連続するダ
イパッド１０１が接続リード１０３に対して下側に位置
した構造になっており、肉厚のパッケージ１２０によっ
て段差部１０２ａが包み込まれている。
【０００５】
【発明が解決しようとする課題】しかし、前記した従来
の半導体装置１００では、パッケージ１２０が段差部１
０２ａを包み込む構造になっているので、この段差部１
０２ａが障害となって、外形寸法が規格化され予め決め
られている半導体装置１００内に収納される半導体チッ
プ１１０のサイズを拡大することが難しいという問題点
があった。すなわち、段差部１０２ａの長さは設計上
０．５ｍｍ〜０．７ｍｍ程度の比較的大きな寸法が必要
であるので、この段差部１０２ａを包み込む封止樹脂１
２０の肉厚は、本来クラックの発生や水分の侵入等を防
止するために必要な肉厚よりも大きなものになってしま
う。この結果、図１７に示すように、外形寸法Ｌ１が規
格化されている半導体装置１００においては、収納する
ことができる半導体チップ１１０の寸法Ｌ２に制限が加
わることになり、大型の半導体チップ１１０を収納する
ことができない。従って、小型化、高集積化が進み、サ
イズの大きな半導体チップを収納する必要が生じている
近年の半導体装置、特にメモリ用の半導体装置等に対し
て、前記従来の半導体装置製造方法を適用することがで
きないという問題点があった。
の半導体装置１００では、パッケージ１２０が段差部１
０２ａを包み込む構造になっているので、この段差部１
０２ａが障害となって、外形寸法が規格化され予め決め
られている半導体装置１００内に収納される半導体チッ
プ１１０のサイズを拡大することが難しいという問題点
があった。すなわち、段差部１０２ａの長さは設計上
０．５ｍｍ〜０．７ｍｍ程度の比較的大きな寸法が必要
であるので、この段差部１０２ａを包み込む封止樹脂１
２０の肉厚は、本来クラックの発生や水分の侵入等を防
止するために必要な肉厚よりも大きなものになってしま
う。この結果、図１７に示すように、外形寸法Ｌ１が規
格化されている半導体装置１００においては、収納する
ことができる半導体チップ１１０の寸法Ｌ２に制限が加
わることになり、大型の半導体チップ１１０を収納する
ことができない。従って、小型化、高集積化が進み、サ
イズの大きな半導体チップを収納する必要が生じている
近年の半導体装置、特にメモリ用の半導体装置等に対し
て、前記従来の半導体装置製造方法を適用することがで
きないという問題点があった。
【０００６】また、前記従来の半導体装置１００では、
プレス成形等によりダイパッド吊りリード１０２に絞り
を加えて段差部１０２ａを形成してダイパッド１０１を
沈めているので、該段差部１０２ａは機械的に伸長され
て、その強度が低下している。このため、ダイパッド１
０１の両側から一本づつ突出したダイパッド吊りリード
１０２を金型で支持した状態で、金型内に封止樹脂１２
０を充填すると、段差部１０２ａが上下に変位したり捩
れたりして、ダイパッド１０１が所期の位置からずれて
しまい、半導体装置１００の品質と信頼性が低下すると
いう問題点があった。
プレス成形等によりダイパッド吊りリード１０２に絞り
を加えて段差部１０２ａを形成してダイパッド１０１を
沈めているので、該段差部１０２ａは機械的に伸長され
て、その強度が低下している。このため、ダイパッド１
０１の両側から一本づつ突出したダイパッド吊りリード
１０２を金型で支持した状態で、金型内に封止樹脂１２
０を充填すると、段差部１０２ａが上下に変位したり捩
れたりして、ダイパッド１０１が所期の位置からずれて
しまい、半導体装置１００の品質と信頼性が低下すると
いう問題点があった。
【０００７】これに対処すべく、図１９に示すように、
ダイパッド１０１や接続リード１０３が連結されたリー
ドフレーム１０６に２本のダイパッド吊りリード１０２
を形成することが考えられる。すなわち、ダイパッド１
０１の両側に各々２本のダイパッド吊りリード１０２を
設けて絞りによる強度低下を補償しようとするものであ
る。しかし、リードフレーム１０６をこのような構造に
すると、半導体装置１００の内側に入り込ませるべき接
続リード１０３のインナーリード１０３−１を、２本の
ダイパッド吊りリード１０２で囲まれた斜線部分Ｇに入
り込ませることができない。このような構造では、図２
０に示すように、インナーリード１０３−１と半導体チ
ップ１１０の電極１１１との距離Ｋが長くなってしまう
ので、それらインナーリード１０３−１と半導体チップ
１１０とを、長さが規格化されて予め定められている金
属線１１２により接続することが困難になるという問題
が生じる。
ダイパッド１０１や接続リード１０３が連結されたリー
ドフレーム１０６に２本のダイパッド吊りリード１０２
を形成することが考えられる。すなわち、ダイパッド１
０１の両側に各々２本のダイパッド吊りリード１０２を
設けて絞りによる強度低下を補償しようとするものであ
る。しかし、リードフレーム１０６をこのような構造に
すると、半導体装置１００の内側に入り込ませるべき接
続リード１０３のインナーリード１０３−１を、２本の
ダイパッド吊りリード１０２で囲まれた斜線部分Ｇに入
り込ませることができない。このような構造では、図２
０に示すように、インナーリード１０３−１と半導体チ
ップ１１０の電極１１１との距離Ｋが長くなってしまう
ので、それらインナーリード１０３−１と半導体チップ
１１０とを、長さが規格化されて予め定められている金
属線１１２により接続することが困難になるという問題
が生じる。
【０００８】この発明は上述したような問題点を解消す
るためになされたもので、外形寸法（サイズ）が規格化
されている半導体装置に、可及的に大型の半導体チップ
を収納することができると共に、半導体装置の品質と信
頼性を向上させることができる半導体製造方法を提供す
ることを目的とする。
るためになされたもので、外形寸法（サイズ）が規格化
されている半導体装置に、可及的に大型の半導体チップ
を収納することができると共に、半導体装置の品質と信
頼性を向上させることができる半導体製造方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、請求項１の発明に係る半導体製造方法は、半導体チ
ップが搭載されたダイパッドを、段差部を有する複数の
ダイパッド吊りリードにより支持する第１リードフレー
ム上に、前記半導体チップ上の電極近傍まで延出する接
続リードを有する第２リードフレームを重ねて、前記接
続リードのインナーリードと前記半導体チップ上の電極
とを金属線により電気的に接続する第１工程と、前記第
１、第２リードフレームを第１金型上に設置し、前記ダ
イパッドと前記インナーリードとを第１金型の第１キャ
ビティ内に配置すると共に、前記ダイパッド吊りリード
の段差部を前記第１キャビティの外側に配置し、第２キ
ャビティを有する第２金型を前記第１金型に被せて前記
第１、第２キャビティにより樹脂充填室を画成すると共
に、前記第１及び第２金型の合せ面により前記段差部を
含む前記第１、第２リードフレームを保持する第２工程
と、前記樹脂充填室内に樹脂を充填してパッケージを成
型する第３工程と、前記パッケージを前記第１、第２金
型から型抜きして、該パッケージの外側に露出した前記
段差部をパッケージから切り離すと共に前記接続リード
を所定長さ残して切り離す第４工程とを備える。
め、請求項１の発明に係る半導体製造方法は、半導体チ
ップが搭載されたダイパッドを、段差部を有する複数の
ダイパッド吊りリードにより支持する第１リードフレー
ム上に、前記半導体チップ上の電極近傍まで延出する接
続リードを有する第２リードフレームを重ねて、前記接
続リードのインナーリードと前記半導体チップ上の電極
とを金属線により電気的に接続する第１工程と、前記第
１、第２リードフレームを第１金型上に設置し、前記ダ
イパッドと前記インナーリードとを第１金型の第１キャ
ビティ内に配置すると共に、前記ダイパッド吊りリード
の段差部を前記第１キャビティの外側に配置し、第２キ
ャビティを有する第２金型を前記第１金型に被せて前記
第１、第２キャビティにより樹脂充填室を画成すると共
に、前記第１及び第２金型の合せ面により前記段差部を
含む前記第１、第２リードフレームを保持する第２工程
と、前記樹脂充填室内に樹脂を充填してパッケージを成
型する第３工程と、前記パッケージを前記第１、第２金
型から型抜きして、該パッケージの外側に露出した前記
段差部をパッケージから切り離すと共に前記接続リード
を所定長さ残して切り離す第４工程とを備える。
【００１０】請求項２の発明に係る半導体製造方法は、
半導体チップが搭載されたダイパッドと、そのダイパッ
ドに接続され、段差部を有するダイパッド吊りリード
と、前記ダイパッドの近傍まで延出する接続リードとを
有するリードフレームの前記ダイパッド上に半導体チッ
プを搭載し、前記接続リードのインナーリードと前記半
導体チップ上の電極とを金属線により電気的に接続する
第１工程と、前記リードフレームを第１金型上に設置し
て、該リードフレームの前記ダイパッドと前記接続リー
ドのインナーリードとを前記第１金型の第１キャビティ
内に配置すると共に、前記ダイパッド吊りリードの段差
部を前記第１キャビティの外側に配置し、第２キャビテ
ィを有する第２金型を前記第１金型に被せて前記第１、
第２キャビティにより樹脂充填室を画成すると共に、前
記第１及び第２金型の合せ面により前記段差部を含むリ
ードフレームを保持する第２工程と、前記樹脂充填室内
に樹脂を充填してパッケージを成型する第３工程と、前
記パッケージを前記第１、第２金型から型抜きして、該
パッケージの外側に露出した前記段差部をパッケージか
ら切り離すと共に前記接続リードを所定長さ残して切り
離す第４工程とを備える。
半導体チップが搭載されたダイパッドと、そのダイパッ
ドに接続され、段差部を有するダイパッド吊りリード
と、前記ダイパッドの近傍まで延出する接続リードとを
有するリードフレームの前記ダイパッド上に半導体チッ
プを搭載し、前記接続リードのインナーリードと前記半
導体チップ上の電極とを金属線により電気的に接続する
第１工程と、前記リードフレームを第１金型上に設置し
て、該リードフレームの前記ダイパッドと前記接続リー
ドのインナーリードとを前記第１金型の第１キャビティ
内に配置すると共に、前記ダイパッド吊りリードの段差
部を前記第１キャビティの外側に配置し、第２キャビテ
ィを有する第２金型を前記第１金型に被せて前記第１、
第２キャビティにより樹脂充填室を画成すると共に、前
記第１及び第２金型の合せ面により前記段差部を含むリ
ードフレームを保持する第２工程と、前記樹脂充填室内
に樹脂を充填してパッケージを成型する第３工程と、前
記パッケージを前記第１、第２金型から型抜きして、該
パッケージの外側に露出した前記段差部をパッケージか
ら切り離すと共に前記接続リードを所定長さ残して切り
離す第４工程とを備える。
【００１１】請求項３の発明に係る半導体製造方法は、
前記第１工程において、前記ダイパッド吊りリードに沈
め加工を施して前記段差部を形成し、前記ダイパッド上
に前記半導体チップを搭載し、この半導体チップ上の電
極と前記接続リードのインナーリードとを金属線により
電気的に接続する。
前記第１工程において、前記ダイパッド吊りリードに沈
め加工を施して前記段差部を形成し、前記ダイパッド上
に前記半導体チップを搭載し、この半導体チップ上の電
極と前記接続リードのインナーリードとを金属線により
電気的に接続する。
【００１２】請求項４の発明に係る半導体製造方法は、
前記第１工程において、前記リードフレームに前記ダイ
パッド吊りリードを構成する複数の第１突出片とこの第
１突出片の先端を横切る接続リードとを形成すると共
に、前記ダイパッドから水平に延びる複数の第２突出片
を形成し、この第２突出片が前記第１突出片の先端を横
切る接続リードの下を通って前記第１突出片の下に位置
するように前記ダイパッドを配設した後、これら第１及
び第２突出片同士を連結部材を介して連結することによ
り複数のダイパッド吊りリードを形成する。
前記第１工程において、前記リードフレームに前記ダイ
パッド吊りリードを構成する複数の第１突出片とこの第
１突出片の先端を横切る接続リードとを形成すると共
に、前記ダイパッドから水平に延びる複数の第２突出片
を形成し、この第２突出片が前記第１突出片の先端を横
切る接続リードの下を通って前記第１突出片の下に位置
するように前記ダイパッドを配設した後、これら第１及
び第２突出片同士を連結部材を介して連結することによ
り複数のダイパッド吊りリードを形成する。
【００１３】請求項５の発明に係る半導体製造方法は、
前記連結部材を接着部材で形成した。
前記連結部材を接着部材で形成した。
【００１４】請求項６の発明に係る半導体製造方法は、
前記連結部材を、前記第１突出片と前記第１突出片の先
端を横切る接続リードとの下側に配置され前記第１及び
第２突出片間に接着されたスペーサーで形成した。
前記連結部材を、前記第１突出片と前記第１突出片の先
端を横切る接続リードとの下側に配置され前記第１及び
第２突出片間に接着されたスペーサーで形成した。
【００１５】請求項７の発明に係る半導体製造方法は、
前記連結部材を、前記第１及び第２突出片の一方に突設
され他方の突出片に接着された突起部で形成した。
前記連結部材を、前記第１及び第２突出片の一方に突設
され他方の突出片に接着された突起部で形成した。
【００１６】請求項８の発明に係る半導体製造方法は、
前記第１工程において、前記複数のダイパッド吊りリー
ドの間から上方に突出する支持台により前記第１突出片
の先端を横切る接続リードの先端部を支持した状態で、
前記半導体チップ上の電極と前記第１突出片の先端を横
切る接続リードとを前記金属線により電気的に接続す
る。
前記第１工程において、前記複数のダイパッド吊りリー
ドの間から上方に突出する支持台により前記第１突出片
の先端を横切る接続リードの先端部を支持した状態で、
前記半導体チップ上の電極と前記第１突出片の先端を横
切る接続リードとを前記金属線により電気的に接続す
る。
【００１７】
【作用】請求項１の半導体製造方法においては、第１工
程では、第１リードフレーム上に第２リードフレームが
重ねられて、第２リードフレームの接続リードのインナ
ーリードと第１リードフレームのダイパッド上に搭載さ
れた半導体チップの電極とが金属線により電気的に接続
される。そして、第２工程では、第１及び第２リードフ
レームが重ねられた状態で第１金型上に設置され、ダイ
パッドと接続リードのインナーリードとが前記第１金型
の第１キャビティ内に配置されると共に、前記ダイパッ
ド吊りリードの段差部が前記第１キャビティの外側に配
置される。その後、第２金型が前記第１金型に被せられ
て第１、第２キャビティにより樹脂充填室を画成すると
共に、前記段差部を含むリードフレームが前記第１及び
第２金型の合せ面により保持される。次に、第３工程で
は、樹脂充填室内に樹脂が充填されてパッケージが成型
される。そして、第４工程によって、成形されたパッケ
ージが型抜きされた後、パッケージの外側面から露出し
た段差部と接続リードとが切り離される。
程では、第１リードフレーム上に第２リードフレームが
重ねられて、第２リードフレームの接続リードのインナ
ーリードと第１リードフレームのダイパッド上に搭載さ
れた半導体チップの電極とが金属線により電気的に接続
される。そして、第２工程では、第１及び第２リードフ
レームが重ねられた状態で第１金型上に設置され、ダイ
パッドと接続リードのインナーリードとが前記第１金型
の第１キャビティ内に配置されると共に、前記ダイパッ
ド吊りリードの段差部が前記第１キャビティの外側に配
置される。その後、第２金型が前記第１金型に被せられ
て第１、第２キャビティにより樹脂充填室を画成すると
共に、前記段差部を含むリードフレームが前記第１及び
第２金型の合せ面により保持される。次に、第３工程で
は、樹脂充填室内に樹脂が充填されてパッケージが成型
される。そして、第４工程によって、成形されたパッケ
ージが型抜きされた後、パッケージの外側面から露出し
た段差部と接続リードとが切り離される。
【００１８】請求項２の半導体製造方法においては、第
１工程では、ダイパッド吊リードによりリードフレーム
に支持されたダイパッド上に半導体チップが搭載され、
該リードフレームの接続リードのインナーリードと前記
半導体チップ上の電極とが金属線を介して電気的に接続
される。第２工程では、リードフレームが第１金型上に
設置され、該リードフレームのダイパッドと接続リード
のインナーリードとが前記第１金型の第１キャビティ内
に配置されると共に、前記ダイパッド吊りリードの段差
部が前記第１キャビティの外側に配置される。その後、
第２金型が前記第１金型に被せられて第１、第２キャビ
ティにより樹脂充填室を画成すると共に、前記段差部を
含むリードフレームが前記第１及び第２金型の合せ面に
より保持される。次いで、第３工程では、前記樹脂充填
室内に樹脂が充填されてパッケージが成型される。最後
に、第４工程では、成形されたパッケージが前記第１、
第２金型から型抜きして、該パッケージの外側に露出し
た前記段差部がパッケージから切り離されると共に前記
接続リードが所定長さ残して切り離される。
１工程では、ダイパッド吊リードによりリードフレーム
に支持されたダイパッド上に半導体チップが搭載され、
該リードフレームの接続リードのインナーリードと前記
半導体チップ上の電極とが金属線を介して電気的に接続
される。第２工程では、リードフレームが第１金型上に
設置され、該リードフレームのダイパッドと接続リード
のインナーリードとが前記第１金型の第１キャビティ内
に配置されると共に、前記ダイパッド吊りリードの段差
部が前記第１キャビティの外側に配置される。その後、
第２金型が前記第１金型に被せられて第１、第２キャビ
ティにより樹脂充填室を画成すると共に、前記段差部を
含むリードフレームが前記第１及び第２金型の合せ面に
より保持される。次いで、第３工程では、前記樹脂充填
室内に樹脂が充填されてパッケージが成型される。最後
に、第４工程では、成形されたパッケージが前記第１、
第２金型から型抜きして、該パッケージの外側に露出し
た前記段差部がパッケージから切り離されると共に前記
接続リードが所定長さ残して切り離される。
【００１９】請求項３の半導体製造方法においては、第
１工程において、前記ダイパッド吊りリードに沈め加工
を施すことにより段差部が形成され、前記ダイパッド上
に前記半導体チップが搭載される。その後、半導体チッ
プ上の電極と前記接続リードのインナーリードとが金属
線により電気的に接続される。
１工程において、前記ダイパッド吊りリードに沈め加工
を施すことにより段差部が形成され、前記ダイパッド上
に前記半導体チップが搭載される。その後、半導体チッ
プ上の電極と前記接続リードのインナーリードとが金属
線により電気的に接続される。
【００２０】請求項４の半導体製造方法においては、第
１工程において、前記リードフレームに前記ダイパッド
吊りリードを構成する複数の第１突出片とこの第１突出
片の先端を横切る接続リードとが形成されると共に、前
記ダイパッドから水平に延びる複数の第２突出片が形成
される。この第２突出片が前記第１突出片の先端を横切
る接続リードの下を通って前記第１突出片の下に位置す
るように前記ダイパッドが配設される。その後、これら
第１及び第２突出片同士は連結部材を介して連結されて
複数のダイパッド吊りリードを形成する。
１工程において、前記リードフレームに前記ダイパッド
吊りリードを構成する複数の第１突出片とこの第１突出
片の先端を横切る接続リードとが形成されると共に、前
記ダイパッドから水平に延びる複数の第２突出片が形成
される。この第２突出片が前記第１突出片の先端を横切
る接続リードの下を通って前記第１突出片の下に位置す
るように前記ダイパッドが配設される。その後、これら
第１及び第２突出片同士は連結部材を介して連結されて
複数のダイパッド吊りリードを形成する。
【００２１】請求項５の半導体製造方法においては、接
着部材によりダイパッド吊りリードを容易に形成するこ
とができる。
着部材によりダイパッド吊りリードを容易に形成するこ
とができる。
【００２２】請求項６の半導体製造方法においては、第
１突出片の先端を横切る接続リードの変位がスペーサー
によって阻止され、該接続リードと第２突出片とのショ
ートが防止される。
１突出片の先端を横切る接続リードの変位がスペーサー
によって阻止され、該接続リードと第２突出片とのショ
ートが防止される。
【００２３】請求項７の半導体製造方法においては、突
起部によって第１突出片と第２突出片との間に段差が確
保され、接続リードに対してダイパッドを十分沈めるこ
とができる。
起部によって第１突出片と第２突出片との間に段差が確
保され、接続リードに対してダイパッドを十分沈めるこ
とができる。
【００２４】請求項８の半導体製造方法においては、第
１工程において、前記複数のダイパッド吊りリードの間
まで延びる接続リードの先端部が支持台により支持され
るので、該接続リードと金属線との接続を簡単、且つ確
実に行なうことができる。
１工程において、前記複数のダイパッド吊りリードの間
まで延びる接続リードの先端部が支持台により支持され
るので、該接続リードと金属線との接続を簡単、且つ確
実に行なうことができる。
【００２５】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。 実施例１．図１乃至図１１は本発明の第一実施例による
半導体製造方法を表しており、この実施例は、第１工程
としてのダイパッド沈め及びワイヤボンディング工程
と、第２工程としてのフレーム配置工程と、第３工程と
しての成型工程と、第４工程としてのリード切断工程と
を備えている。
て説明する。 実施例１．図１乃至図１１は本発明の第一実施例による
半導体製造方法を表しており、この実施例は、第１工程
としてのダイパッド沈め及びワイヤボンディング工程
と、第２工程としてのフレーム配置工程と、第３工程と
しての成型工程と、第４工程としてのリード切断工程と
を備えている。
【００２６】まず、第１工程としてのダイパッド沈め及
びワイヤボンディング工程について説明する。図１はダ
イパッド沈め及びワイヤボンディング工程を示す平面図
であり、図２は図１の矢視Ａ−Ａ断面図であり、図３は
ボンディング時に使用する支持台を示す斜視図である。
図１において、符号１は、ダイパッド１０を有する第１
リードフレームである。この第１リードフレーム１は、
中央部にダイパッド１０を有し、このダイパッド１０の
両側（図１には左側のみ記載）には、各々複数（図示例
では２本）のダイパッド吊りリード１１、１１が形成さ
れ、これらダイパッド吊りリード１１を介して、ダイパ
ッド１０が枠部１９に連結された構造になっている。そ
して、このような第１リードフレーム１のダイパッド１
０には沈め加工がなされる。具体的には、図２に示すよ
うに、プレス成形等によりダイパッド１０をダイパッド
吊りリード１１と一体に下方向に沈めて、ダイパッド吊
りリード１１に、枠部１９からダイパッド１０側に下降
傾斜する段差部１２と、この段差部１２からダイパッド
１０まで延びる水平部１３とを形成する。そして、この
ように形成した第１リードフレーム１のダイパッド１０
上に半導体チップ３を搭載する。
びワイヤボンディング工程について説明する。図１はダ
イパッド沈め及びワイヤボンディング工程を示す平面図
であり、図２は図１の矢視Ａ−Ａ断面図であり、図３は
ボンディング時に使用する支持台を示す斜視図である。
図１において、符号１は、ダイパッド１０を有する第１
リードフレームである。この第１リードフレーム１は、
中央部にダイパッド１０を有し、このダイパッド１０の
両側（図１には左側のみ記載）には、各々複数（図示例
では２本）のダイパッド吊りリード１１、１１が形成さ
れ、これらダイパッド吊りリード１１を介して、ダイパ
ッド１０が枠部１９に連結された構造になっている。そ
して、このような第１リードフレーム１のダイパッド１
０には沈め加工がなされる。具体的には、図２に示すよ
うに、プレス成形等によりダイパッド１０をダイパッド
吊りリード１１と一体に下方向に沈めて、ダイパッド吊
りリード１１に、枠部１９からダイパッド１０側に下降
傾斜する段差部１２と、この段差部１２からダイパッド
１０まで延びる水平部１３とを形成する。そして、この
ように形成した第１リードフレーム１のダイパッド１０
上に半導体チップ３を搭載する。
【００２７】一方、図１において、符号２は、複数の第
１接続リード２５と、それら第１接続リード２５よりも
長い第２接続リード２１とを有する第２リードフレーム
である。第２接続リード２１は、矩形のダイパッド１０
の両端（短辺側、図１には左側のみ記載）位置に各々一
対づつ配置されており、その先端部すなわちインナーリ
ード２２は第１リードフレーム１のダイパッド吊りリー
ド１１の水平部１３を跨ぐように延出している。ダイパ
ッド１０の両側の第２接続リード２１間には複数の第１
接続リード２５が配置され、これら第２接続リード２１
と第１接続リード２５とが枠部２９に連結されて第２リ
ードフレーム２が構成されている。この第２リードフレ
ーム２の第１接続リード２１と半導体チップ３の電極と
を電気的に接続する金線、アルミニウム線等の金属線３
１のワイヤボンディング加工は次のように行われる。
１接続リード２５と、それら第１接続リード２５よりも
長い第２接続リード２１とを有する第２リードフレーム
である。第２接続リード２１は、矩形のダイパッド１０
の両端（短辺側、図１には左側のみ記載）位置に各々一
対づつ配置されており、その先端部すなわちインナーリ
ード２２は第１リードフレーム１のダイパッド吊りリー
ド１１の水平部１３を跨ぐように延出している。ダイパ
ッド１０の両側の第２接続リード２１間には複数の第１
接続リード２５が配置され、これら第２接続リード２１
と第１接続リード２５とが枠部２９に連結されて第２リ
ードフレーム２が構成されている。この第２リードフレ
ーム２の第１接続リード２１と半導体チップ３の電極と
を電気的に接続する金線、アルミニウム線等の金属線３
１のワイヤボンディング加工は次のように行われる。
【００２８】図１に示すように、まず、枠部１９、２９
同士を合せ、第１リードフレーム１の上に第２リードフ
レーム２を重ねた状態で、図示しないワイヤボンディン
グ治具にセットする。すると、図２に示したように、第
１リードフレーム１のダイパッド１０とダイパッド吊り
リード１１の水平部１３とが沈められた状態になるの
で、第２リードフレーム２の第２接続リード２１の先端
部２２が、ダイパッド吊りリード１１の水平部１３と接
触することなく該水平部１３上を超えて、半導体チップ
３の中心軸Ｍの近傍まで進入した状態になる。そして、
図３に示すように、前記ワイヤボンディング治具に設け
られた支持台４を２本のダイパッド吊りリード１１の間
の間隙から上方に突出させ、その上面を第２接続リード
２１の先端部すなわとインナーリード２２下面に当接さ
せる。これにより、図１に示すように、金属線３１の両
端を第２接続リード２１のインナーリード２２と半導体
チップ３上面の電極３２とにそれぞれボンディングする
ことができる。この際、第２接続リード２１の先端部す
なわちインナーリード２２を支持台４の上面に当接させ
て固定支持できるので、金属線３１の一端を該インナー
リード２２に確実且つ容易にワイヤボンディングするこ
とができる。
同士を合せ、第１リードフレーム１の上に第２リードフ
レーム２を重ねた状態で、図示しないワイヤボンディン
グ治具にセットする。すると、図２に示したように、第
１リードフレーム１のダイパッド１０とダイパッド吊り
リード１１の水平部１３とが沈められた状態になるの
で、第２リードフレーム２の第２接続リード２１の先端
部２２が、ダイパッド吊りリード１１の水平部１３と接
触することなく該水平部１３上を超えて、半導体チップ
３の中心軸Ｍの近傍まで進入した状態になる。そして、
図３に示すように、前記ワイヤボンディング治具に設け
られた支持台４を２本のダイパッド吊りリード１１の間
の間隙から上方に突出させ、その上面を第２接続リード
２１の先端部すなわとインナーリード２２下面に当接さ
せる。これにより、図１に示すように、金属線３１の両
端を第２接続リード２１のインナーリード２２と半導体
チップ３上面の電極３２とにそれぞれボンディングする
ことができる。この際、第２接続リード２１の先端部す
なわちインナーリード２２を支持台４の上面に当接させ
て固定支持できるので、金属線３１の一端を該インナー
リード２２に確実且つ容易にワイヤボンディングするこ
とができる。
【００２９】また、図２に示すように、第２接続リード
２１がダイパッド吊りリード１１の水平部１３の上位に
あり、半導体チップ３の上面近傍に位置しているので、
金属線３１が半導体チップ３に接触してショートする虞
もない。さらに、第２接続リード２１の先端部すなわち
インナーリード２２が、水平部１３上を超えて半導体チ
ップ３の中心軸Ｍの近傍まで進入した状態になるので、
インナーリード２２と電極３２との距離Ｑが短くなり、
規格内の長さの金属線３１を用いることができる。
２１がダイパッド吊りリード１１の水平部１３の上位に
あり、半導体チップ３の上面近傍に位置しているので、
金属線３１が半導体チップ３に接触してショートする虞
もない。さらに、第２接続リード２１の先端部すなわち
インナーリード２２が、水平部１３上を超えて半導体チ
ップ３の中心軸Ｍの近傍まで進入した状態になるので、
インナーリード２２と電極３２との距離Ｑが短くなり、
規格内の長さの金属線３１を用いることができる。
【００３０】次に、第２工程としてのフレーム配置工程
について説明する。図４は第１リードフレーム１と第２
リードフレーム２とを金型に配置した状態を示す平面図
であり、図５は図４の矢視Ｂ−Ｂ断面図であり、図６は
図４の矢視Ｃ−Ｃ断面図であり、図７は図４の矢視Ｄ−
Ｄ断面図であり、図８は図４の矢視Ｅ−Ｅ断面図であ
る。
について説明する。図４は第１リードフレーム１と第２
リードフレーム２とを金型に配置した状態を示す平面図
であり、図５は図４の矢視Ｂ−Ｂ断面図であり、図６は
図４の矢視Ｃ−Ｃ断面図であり、図７は図４の矢視Ｄ−
Ｄ断面図であり、図８は図４の矢視Ｅ−Ｅ断面図であ
る。
【００３１】ここで、図４乃至図８を参照して、本実施
例に適用される半導体製造用金型について説明する。図
４乃至図８において、本実施例で使用される金型は、第
１リードフレーム１と第２リードフレーム２とを載置す
るための第１金型としての下金型５と、この下金型５に
合せられる第２金型としての上金型６とから構成され
る。下金型５には、成型すべきパッケージ３５（図５乃
至図８の破線部）の略下半部の外形状を規定する下キャ
ビティ５１が凹設されている。そして、この下キャビテ
ィ５１の両側（図５及び図６は左側のみを記載）の各々
には、第１リードフレーム１のダイパッド吊りリード１
１の形状、即ち段差部１２と水平部１３とで構成される
く字状の形状に対応した２本の吊りリード収容溝５２を
有する位置決め凹部５３が凹設されている。そして、こ
の位置決め凹部５３の先端には、第１リードフレーム１
の枠部１９を収容するための枠収納凹部５４が凹設され
ている。尚、符号５５は、リードパーティング面であ
り、下キャビティ５１の外周を形成している。
例に適用される半導体製造用金型について説明する。図
４乃至図８において、本実施例で使用される金型は、第
１リードフレーム１と第２リードフレーム２とを載置す
るための第１金型としての下金型５と、この下金型５に
合せられる第２金型としての上金型６とから構成され
る。下金型５には、成型すべきパッケージ３５（図５乃
至図８の破線部）の略下半部の外形状を規定する下キャ
ビティ５１が凹設されている。そして、この下キャビテ
ィ５１の両側（図５及び図６は左側のみを記載）の各々
には、第１リードフレーム１のダイパッド吊りリード１
１の形状、即ち段差部１２と水平部１３とで構成される
く字状の形状に対応した２本の吊りリード収容溝５２を
有する位置決め凹部５３が凹設されている。そして、こ
の位置決め凹部５３の先端には、第１リードフレーム１
の枠部１９を収容するための枠収納凹部５４が凹設され
ている。尚、符号５５は、リードパーティング面であ
り、下キャビティ５１の外周を形成している。
【００３２】一方、上金型６にも、下金型５の下キャビ
ティ５１に対応する位置において、成型すべきパッケー
ジ３５の略上半部の外形状を規定し、下キャビティ５１
と協同して樹脂充填室を画成する上キャビティ６１が凹
設されている。そして、この上キャビティ６１の両側の
各々には、位置決め凹部５３の形状に対応して形成さ
れ、該位置決め凹部５３に嵌合してダイパッド吊りリー
ド１１を吊りリード収容溝５２内に閉じ込める位置決め
凸部６３が突設されており、この位置決め凸部６３の先
端には、第２リードフレーム２の枠部２９を収納するた
めの枠収納凹部６４が凹設されている。
ティ５１に対応する位置において、成型すべきパッケー
ジ３５の略上半部の外形状を規定し、下キャビティ５１
と協同して樹脂充填室を画成する上キャビティ６１が凹
設されている。そして、この上キャビティ６１の両側の
各々には、位置決め凹部５３の形状に対応して形成さ
れ、該位置決め凹部５３に嵌合してダイパッド吊りリー
ド１１を吊りリード収容溝５２内に閉じ込める位置決め
凸部６３が突設されており、この位置決め凸部６３の先
端には、第２リードフレーム２の枠部２９を収納するた
めの枠収納凹部６４が凹設されている。
【００３３】これにより、位置決め凸部６３の下面に合
せ面としてのダイパッドパーティング面６２が形成さ
れ、上キャビティ６１の外周に下金型５のリードパーテ
ィング面５５に対応したリードパーティング面６５が形
成される。このリードパーティング面６５には、第２接
続リード２１と第１接続リード２５とが嵌合されるリー
ド嵌合溝６６が刻設されている。尚、図８において、符
号６７は、ダイパッドパーティング面６２とリードパー
ティング面６５とを結ぶパーティング線であり、このパ
ーティング線６７で、下金型５と上金型６とが噛み合う
ようになっている。
せ面としてのダイパッドパーティング面６２が形成さ
れ、上キャビティ６１の外周に下金型５のリードパーテ
ィング面５５に対応したリードパーティング面６５が形
成される。このリードパーティング面６５には、第２接
続リード２１と第１接続リード２５とが嵌合されるリー
ド嵌合溝６６が刻設されている。尚、図８において、符
号６７は、ダイパッドパーティング面６２とリードパー
ティング面６５とを結ぶパーティング線であり、このパ
ーティング線６７で、下金型５と上金型６とが噛み合う
ようになっている。
【００３４】本フレーム配置工程では、前記構造の下金
型５上に重ね合わされた第１リードフレーム１と第２リ
ードフレーム２とを配置した後、上金型６を下金型５に
重ね合わせる。具体的には、図４に示すように、下側の
第１リードフレーム１を下金型５に載せ、前記の如くワ
イヤボンディングされた半導体チップ３が搭載されたダ
イパッド１０を下金型５の下キャビティ５１内に配置す
ると共に、ダイパッド吊りリード１１を吊りリード収容
溝５２内に収納させた状態で、枠部１９を枠収納凹部５
４内に嵌め込む。
型５上に重ね合わされた第１リードフレーム１と第２リ
ードフレーム２とを配置した後、上金型６を下金型５に
重ね合わせる。具体的には、図４に示すように、下側の
第１リードフレーム１を下金型５に載せ、前記の如くワ
イヤボンディングされた半導体チップ３が搭載されたダ
イパッド１０を下金型５の下キャビティ５１内に配置す
ると共に、ダイパッド吊りリード１１を吊りリード収容
溝５２内に収納させた状態で、枠部１９を枠収納凹部５
４内に嵌め込む。
【００３５】これにより、ダイパッド１０と、ダイパッ
ド吊りリード１１の水平部１３の基部１３ａと、第２接
続リード２１の先端部２２と、第１接続リード２５の先
端部とが下キャビティ５１内に位置した状態となる。こ
の状態で、上金型６を降ろして下金型５に重ね合わせて
型締めする。すなわち、上金型６の枠収納凹部６４を第
２リードフレーム２の枠部２９に嵌合し、位置決め凸部
６３を下金型５の位置決め凹部５３に嵌合すると共に、
リード嵌合溝６６を第２接続リード２１と第１接続リー
ド２５に嵌合させることによって、リードパーティング
面５５とリードパーティング面６５、パーティング線６
７同士、及びダイパッドパーティング面６２と位置決め
凹部５３上面とを密着させる。
ド吊りリード１１の水平部１３の基部１３ａと、第２接
続リード２１の先端部２２と、第１接続リード２５の先
端部とが下キャビティ５１内に位置した状態となる。こ
の状態で、上金型６を降ろして下金型５に重ね合わせて
型締めする。すなわち、上金型６の枠収納凹部６４を第
２リードフレーム２の枠部２９に嵌合し、位置決め凸部
６３を下金型５の位置決め凹部５３に嵌合すると共に、
リード嵌合溝６６を第２接続リード２１と第１接続リー
ド２５に嵌合させることによって、リードパーティング
面５５とリードパーティング面６５、パーティング線６
７同士、及びダイパッドパーティング面６２と位置決め
凹部５３上面とを密着させる。
【００３６】これにより、ダイパッド１０とダイパッド
吊りリード１１の基部１３ａと第２接続リード２１の先
端部すなわちインナーリード２２と第１接続リード２５
の先端部すなわちインナーリード２６とが、下キャビテ
ィ５１と上キャビティ６１とで画成された樹脂充填室内
に配置される一方、ダイパッド吊りリード１１が吊りリ
ード収容溝５２内に閉じ込められた状態で、位置決め凸
部６３によって保持される。すなわち、２本のダイパッ
ド吊りリード１１の段差部１２と水平部１３の大半部が
位置決め凸部６３によって強固に保持される。
吊りリード１１の基部１３ａと第２接続リード２１の先
端部すなわちインナーリード２２と第１接続リード２５
の先端部すなわちインナーリード２６とが、下キャビテ
ィ５１と上キャビティ６１とで画成された樹脂充填室内
に配置される一方、ダイパッド吊りリード１１が吊りリ
ード収容溝５２内に閉じ込められた状態で、位置決め凸
部６３によって保持される。すなわち、２本のダイパッ
ド吊りリード１１の段差部１２と水平部１３の大半部が
位置決め凸部６３によって強固に保持される。
【００３７】次いで、第３工程としての成型工程につい
て説明する。前記フレーム配置工程で下金型５と上金型
６との型締めをした後、溶融した封止用樹脂を下キャビ
ティ５１と上キャビティ６１とで画成された樹脂充填室
内に充填し、硬化させる。このとき、半導体チップ３が
搭載されたダイパッド１０を支持するダイパッド吊りリ
ード１１の段差部１２が樹脂充填室の外側に配置されて
いる。すなわち、段差部１２が下金型５の吊りリード収
容溝５２内に閉じ込められた状態で、上金型６の位置決
め凸部６３によって抑えられ、ダイパッド１０が強度低
下の生じていない基部１３ａによって支持されているの
で、溶融樹脂充填時にダイパッド１０に対して不均一な
圧力が加わったとしても、ダイパッド１０が上下に変位
することはない。しかも、２本のダイパッド吊りリード
１１の基部１３ａでダイパッド１０を支持しているの
で、ダイパッド１０の上下変位をさらに防止できるだけ
でなく、ダイパッド１０の回動も防止することができ
る。
て説明する。前記フレーム配置工程で下金型５と上金型
６との型締めをした後、溶融した封止用樹脂を下キャビ
ティ５１と上キャビティ６１とで画成された樹脂充填室
内に充填し、硬化させる。このとき、半導体チップ３が
搭載されたダイパッド１０を支持するダイパッド吊りリ
ード１１の段差部１２が樹脂充填室の外側に配置されて
いる。すなわち、段差部１２が下金型５の吊りリード収
容溝５２内に閉じ込められた状態で、上金型６の位置決
め凸部６３によって抑えられ、ダイパッド１０が強度低
下の生じていない基部１３ａによって支持されているの
で、溶融樹脂充填時にダイパッド１０に対して不均一な
圧力が加わったとしても、ダイパッド１０が上下に変位
することはない。しかも、２本のダイパッド吊りリード
１１の基部１３ａでダイパッド１０を支持しているの
で、ダイパッド１０の上下変位をさらに防止できるだけ
でなく、ダイパッド１０の回動も防止することができ
る。
【００３８】最後に、第４工程としてのリード切断工程
について説明する。図９は型抜きされた半導体装置の中
間製品を示す断面図であり、図１０はリード切断後の半
導体装置の断面図であり、図１１は半導体装置の完成品
を示す斜視図である。前記成型工程における溶融樹脂硬
化後、上金型６を下金型５から外し、図９に示すように
パッケージ３５が成型された半導体装置の中間製品を取
り出す。しかる後、不要となったパッケージ３５の外側
に出ている第１リードフレーム１のダイパッド吊りリー
ド１１の露出部分を枠部１９と一体にプレス切断すると
共に、第２接続リード２１と第１接続リード２５とを所
定長さ残して第２リードフレーム２の枠部２９から切り
離すことにより、半導体装置を完成させる。
について説明する。図９は型抜きされた半導体装置の中
間製品を示す断面図であり、図１０はリード切断後の半
導体装置の断面図であり、図１１は半導体装置の完成品
を示す斜視図である。前記成型工程における溶融樹脂硬
化後、上金型６を下金型５から外し、図９に示すように
パッケージ３５が成型された半導体装置の中間製品を取
り出す。しかる後、不要となったパッケージ３５の外側
に出ている第１リードフレーム１のダイパッド吊りリー
ド１１の露出部分を枠部１９と一体にプレス切断すると
共に、第２接続リード２１と第１接続リード２５とを所
定長さ残して第２リードフレーム２の枠部２９から切り
離すことにより、半導体装置を完成させる。
【００３９】このようにして完成された半導体装置は、
図９及び図１０に示すように、半導体チップ３を囲むパ
ッケージ３５の壁部３６を水平部１３の基部１３ａ上に
形成することができるので、壁部３６の厚さを薄くする
ことができる。従って、図１７に示した従来の半導体装
置に比べて、壁部３６を薄くした分だけ、半導体チップ
３の外形寸法を大きくすることができるので、ダイパッ
ド１０に大型の半導体チップ３を搭載することができ
る。例えば、外形寸法Ｌ１が１０．７９〜４１．２７ｍ
ｍで厚さＨが２．６〜３．１ｍｍに規格化されているパ
ッケージ３５においては、段差部１２形成のために必要
な長さＭは０．３〜０．５ｍｍであり、上記段差部１２
を形成するために金型で挟む水平部１３の長さＮは０．
１ｍｍ必要である。従って、図１７に示した従来の半導
体装置では、この段差部１０２ａとその両端の水平部と
の上に壁部が形成されるので、壁部の厚さは０．５〜
０．７ｍｍになってしまう。しかし、本実施例の半導体
製造方法によれば、水平部１３の基部１３ａの上に壁部
３６を形成することができるので、その厚さＰを０．２
〜０．４ｍｍにすることができる。従って、従来の半導
体チップ１１０よりも、 （（０．５〜０．７）−（０．２〜０．４））×２ ＝０．２〜１．０（ｍｍ） だけ、外形寸法Ｌ３を増加させた半導体チップ３を収納
することができる。
図９及び図１０に示すように、半導体チップ３を囲むパ
ッケージ３５の壁部３６を水平部１３の基部１３ａ上に
形成することができるので、壁部３６の厚さを薄くする
ことができる。従って、図１７に示した従来の半導体装
置に比べて、壁部３６を薄くした分だけ、半導体チップ
３の外形寸法を大きくすることができるので、ダイパッ
ド１０に大型の半導体チップ３を搭載することができ
る。例えば、外形寸法Ｌ１が１０．７９〜４１．２７ｍ
ｍで厚さＨが２．６〜３．１ｍｍに規格化されているパ
ッケージ３５においては、段差部１２形成のために必要
な長さＭは０．３〜０．５ｍｍであり、上記段差部１２
を形成するために金型で挟む水平部１３の長さＮは０．
１ｍｍ必要である。従って、図１７に示した従来の半導
体装置では、この段差部１０２ａとその両端の水平部と
の上に壁部が形成されるので、壁部の厚さは０．５〜
０．７ｍｍになってしまう。しかし、本実施例の半導体
製造方法によれば、水平部１３の基部１３ａの上に壁部
３６を形成することができるので、その厚さＰを０．２
〜０．４ｍｍにすることができる。従って、従来の半導
体チップ１１０よりも、 （（０．５〜０．７）−（０．２〜０．４））×２ ＝０．２〜１．０（ｍｍ） だけ、外形寸法Ｌ３を増加させた半導体チップ３を収納
することができる。
【００４０】また、本実施例に適用された半導体製造用
金型によれば、図５乃至図８に示したように、ダイパッ
ドパーティング面５３、６２とリードパーティング面５
５、６５とを結ぶパーティング線６７をパッケージ３５
の稜線に設けずに、第２接続リード２１及び第１接続リ
ード２５が出ていない側面に設けることにより、図９に
示した樹脂封止後の半導体装置の中間製品を下金型５及
び上金型６から抜き取ることを容易にするテーパー（パ
ッケージ３５の側面に傾斜をつける）を設けることが可
能となっている。さらに、前記パーティング線６７を有
する位置決め凹部５３と位置決め凸部６３との嵌合によ
って、下金型５と上金型６との位置決めを行うことがで
きるので、金型の位置決め精度が向上する（例えば、
上、下金型６、５がそれぞれ複数に分割して構成され、
上、下金型６、５の位置決め部がキャビティから離れた
位置に形成された場合に比べて、１０μｍ程度向上す
る）。
金型によれば、図５乃至図８に示したように、ダイパッ
ドパーティング面５３、６２とリードパーティング面５
５、６５とを結ぶパーティング線６７をパッケージ３５
の稜線に設けずに、第２接続リード２１及び第１接続リ
ード２５が出ていない側面に設けることにより、図９に
示した樹脂封止後の半導体装置の中間製品を下金型５及
び上金型６から抜き取ることを容易にするテーパー（パ
ッケージ３５の側面に傾斜をつける）を設けることが可
能となっている。さらに、前記パーティング線６７を有
する位置決め凹部５３と位置決め凸部６３との嵌合によ
って、下金型５と上金型６との位置決めを行うことがで
きるので、金型の位置決め精度が向上する（例えば、
上、下金型６、５がそれぞれ複数に分割して構成され、
上、下金型６、５の位置決め部がキャビティから離れた
位置に形成された場合に比べて、１０μｍ程度向上す
る）。
【００４１】実施例２．図１２及び図１３は本発明の第
二実施例による半導体製造方法を示しており、第１工程
としてのダイパッド沈め及びワイヤボンディング工程
と、第２工程としてのフレーム配置工程と、第３工程と
しての成型工程と、第４工程としてのリード切断工程と
を備えている点は、前記第一実施例と同様であるが、ダ
イパッド沈め及びワイヤボンディング工程で形成される
フレームの構造が前記第一実施例と異なる。図１２は本
実施例の半導体製造方法を示す、図１と同様の平面図で
あり、図１３は図１２の矢視Ｆ−Ｆ断面図である。尚、
理解を容易にするため、前記第一実施例と同一部につい
ては同一符号を付して説明する。
二実施例による半導体製造方法を示しており、第１工程
としてのダイパッド沈め及びワイヤボンディング工程
と、第２工程としてのフレーム配置工程と、第３工程と
しての成型工程と、第４工程としてのリード切断工程と
を備えている点は、前記第一実施例と同様であるが、ダ
イパッド沈め及びワイヤボンディング工程で形成される
フレームの構造が前記第一実施例と異なる。図１２は本
実施例の半導体製造方法を示す、図１と同様の平面図で
あり、図１３は図１２の矢視Ｆ−Ｆ断面図である。尚、
理解を容易にするため、前記第一実施例と同一部につい
ては同一符号を付して説明する。
【００４２】図１２及び図１３において、符号７は、第
２接続リード２１と複数の第１接続リード２５とを有す
るリードフレームであり、その両側をなす枠部７９には
各々、第２接続リード２１の先端部すなわちインナーリ
ード２２に対向する２本の第１突出片としての上突出片
７１が水平に突設されている。一方、半導体チップ３が
搭載されたダイパッド１０の両側には、上突出片７１と
対応した位置に２本の第２突出片としての下突出片７２
が上突出片７１側を向いて水平に突設されている。本実
施例のダイパッド沈め及びワイヤボンディング工程で
は、このようなリードフレーム７とダイパッド１０とを
連結部材としての接着部材７５を介して連結することに
より、ダイパッド吊りリード７０を形成している。具体
的には、図１３に示すように、ダイパッド１０の下突出
片７２がリードフレーム７の第２接続リード２１の下を
通ってその先端部７６が上突出片７１の先端部７７の真
下に位置するようにダイパッド１０を配設する。そし
て、上、下突出片７１、７２の先端部７７、７６同士を
接着剤や接着テープからなる接着部材７５で連結して、
ダイパッド吊りリード７０を形成する。
２接続リード２１と複数の第１接続リード２５とを有す
るリードフレームであり、その両側をなす枠部７９には
各々、第２接続リード２１の先端部すなわちインナーリ
ード２２に対向する２本の第１突出片としての上突出片
７１が水平に突設されている。一方、半導体チップ３が
搭載されたダイパッド１０の両側には、上突出片７１と
対応した位置に２本の第２突出片としての下突出片７２
が上突出片７１側を向いて水平に突設されている。本実
施例のダイパッド沈め及びワイヤボンディング工程で
は、このようなリードフレーム７とダイパッド１０とを
連結部材としての接着部材７５を介して連結することに
より、ダイパッド吊りリード７０を形成している。具体
的には、図１３に示すように、ダイパッド１０の下突出
片７２がリードフレーム７の第２接続リード２１の下を
通ってその先端部７６が上突出片７１の先端部７７の真
下に位置するようにダイパッド１０を配設する。そし
て、上、下突出片７１、７２の先端部７７、７６同士を
接着剤や接着テープからなる接着部材７５で連結して、
ダイパッド吊りリード７０を形成する。
【００４３】これにより、接着部材７５が前記第一実施
例の段差部１２に対応する段差部を形成し、下突出片７
２が水平部１３に対応する水平部を形成する。この結
果、第２接続リード２１が下突出片７２を跨ぐように下
突出片７２の上方に位置して、ダイパッド１０が第２接
続リード２１に対して下方向に沈んだ状態になる。本実
施例のフレーム配置工程に適用される半導体製造用金型
においては、下金型５の位置決め凹部５３の形状をダイ
パッド吊りリード７０の形状、即ち上突出片７１と下突
出片７２と接着部材７５とで構成されるＬ字状の形状に
対応して形成すると共に、２本の吊りリード収容溝５２
の形状もダイパッド吊りリード７０の形状に対応して凹
設する。そして、この位置決め凹部５３の形状に対応し
た形状の位置決め凸部６３を上金型６に突設する。これ
により、成型工程において、接着部材７５が外側に露出
したパッケージ３５を成型することができる。本実施例
では、第１接続リード２５、第２接続リード２１及びダ
イパッド吊りリード１１とを一体的に形成したので、前
記第一実施例のように、ダイパッド吊りリード１１を備
えた第１リードフレーム１と、第１及び第２接続リード
２５、２１を備えた第２リードフレーム２とを別体に構
成してから、それらを所定位置で重ね合わせる必要が無
いので、リードフレームの金型への設置作業が簡単にな
り、作業効率を改善することができる。その他の構成、
作用効果は前記第一実施例と同様であるので、その記載
は省略する。
例の段差部１２に対応する段差部を形成し、下突出片７
２が水平部１３に対応する水平部を形成する。この結
果、第２接続リード２１が下突出片７２を跨ぐように下
突出片７２の上方に位置して、ダイパッド１０が第２接
続リード２１に対して下方向に沈んだ状態になる。本実
施例のフレーム配置工程に適用される半導体製造用金型
においては、下金型５の位置決め凹部５３の形状をダイ
パッド吊りリード７０の形状、即ち上突出片７１と下突
出片７２と接着部材７５とで構成されるＬ字状の形状に
対応して形成すると共に、２本の吊りリード収容溝５２
の形状もダイパッド吊りリード７０の形状に対応して凹
設する。そして、この位置決め凹部５３の形状に対応し
た形状の位置決め凸部６３を上金型６に突設する。これ
により、成型工程において、接着部材７５が外側に露出
したパッケージ３５を成型することができる。本実施例
では、第１接続リード２５、第２接続リード２１及びダ
イパッド吊りリード１１とを一体的に形成したので、前
記第一実施例のように、ダイパッド吊りリード１１を備
えた第１リードフレーム１と、第１及び第２接続リード
２５、２１を備えた第２リードフレーム２とを別体に構
成してから、それらを所定位置で重ね合わせる必要が無
いので、リードフレームの金型への設置作業が簡単にな
り、作業効率を改善することができる。その他の構成、
作用効果は前記第一実施例と同様であるので、その記載
は省略する。
【００４４】実施例３．図１４は本発明の第三実施例に
よる半導体製造方法を示すもので、この実施例は連結部
材としてスペーサーを用いた点が前記第二実施例と異な
る。図１４は本実施例の半導体製造方法を示す、図１３
と同様の断面図である。尚、理解を容易にするため、前
記第一及び第二実施例と同一部分については同一符号を
付して説明する。前記第二実施例では、大きな厚さを得
ることができない接着部材７５を用いて上、下突出片７
１、７２の先端部７７、７６同士を連結するので、第２
接続リード２１と下突出片７２とが露出した状態で近接
対向することになり、成型工程における溶融樹脂充填時
に、第２接続リード２１と下突出片７２とが接触してシ
ョートする虞がある。そこで、本実施例では、厚みのあ
る非接着性の絶縁性スペーサー８０を上突出片７１と第
２接続リード２１との下側に配設し、接着材８１を上、
下突出片７１、７５とスペーサー８０とに接着させる構
造とした。これにより、溶融樹脂充填時における第２接
続リード２１の下方変位を絶縁性スペーサー８０によっ
て阻止して、第２接続リード２１と下突出片７２との接
触を防止することができる。その他の構成、作用効果は
前記第一及び第二実施例と同様であるので、その記載は
省略する。
よる半導体製造方法を示すもので、この実施例は連結部
材としてスペーサーを用いた点が前記第二実施例と異な
る。図１４は本実施例の半導体製造方法を示す、図１３
と同様の断面図である。尚、理解を容易にするため、前
記第一及び第二実施例と同一部分については同一符号を
付して説明する。前記第二実施例では、大きな厚さを得
ることができない接着部材７５を用いて上、下突出片７
１、７２の先端部７７、７６同士を連結するので、第２
接続リード２１と下突出片７２とが露出した状態で近接
対向することになり、成型工程における溶融樹脂充填時
に、第２接続リード２１と下突出片７２とが接触してシ
ョートする虞がある。そこで、本実施例では、厚みのあ
る非接着性の絶縁性スペーサー８０を上突出片７１と第
２接続リード２１との下側に配設し、接着材８１を上、
下突出片７１、７５とスペーサー８０とに接着させる構
造とした。これにより、溶融樹脂充填時における第２接
続リード２１の下方変位を絶縁性スペーサー８０によっ
て阻止して、第２接続リード２１と下突出片７２との接
触を防止することができる。その他の構成、作用効果は
前記第一及び第二実施例と同様であるので、その記載は
省略する。
【００４５】実施例４．図１５は本発明の第四実施例に
よる半導体製造方法を示しており、この実施例は連結部
材として突起部を用いた点が前記第二実施例及び第三実
施例と異なる。図１５は本実施例の半導体製造方法を示
す図１４と同様の断面図である。尚、理解を容易にする
ため、前記第一乃至第三施例と同一部については同一符
号を付して説明する。図１５において、符号９０は下突
出片７２の先端部７６に形成された突起部であり、上突
出片７１の先端部７７側に向かって突出している。そし
て、この突起部９０の上部と上突出片７１とを接着材９
１によって接着した構造になっている。これにより、突
起部９０の突出高さと接着材９１の厚みとの和の十分な
間隙を第２接続リード２１と下突出片７２との間に確保
することができるので、溶融樹脂充填時において、第２
接続リード２１が下方変位しても下突出片７２に接触す
ることはない。その他の構成、作用効果は前記第一乃至
第三実施例と同様であるので、その記載は省略する。
よる半導体製造方法を示しており、この実施例は連結部
材として突起部を用いた点が前記第二実施例及び第三実
施例と異なる。図１５は本実施例の半導体製造方法を示
す図１４と同様の断面図である。尚、理解を容易にする
ため、前記第一乃至第三施例と同一部については同一符
号を付して説明する。図１５において、符号９０は下突
出片７２の先端部７６に形成された突起部であり、上突
出片７１の先端部７７側に向かって突出している。そし
て、この突起部９０の上部と上突出片７１とを接着材９
１によって接着した構造になっている。これにより、突
起部９０の突出高さと接着材９１の厚みとの和の十分な
間隙を第２接続リード２１と下突出片７２との間に確保
することができるので、溶融樹脂充填時において、第２
接続リード２１が下方変位しても下突出片７２に接触す
ることはない。その他の構成、作用効果は前記第一乃至
第三実施例と同様であるので、その記載は省略する。
【００４６】尚、本発明は前記第一乃至第四実施例に限
定されるものではなく、本発明の要旨の範囲内において
種々の変形が可能である。例えば、前記第一実施例にお
いて、別体の第１リードフレーム１と第２リードフレー
ム２とを用い、ダイパッド１０の両側に各２本のダイパ
ッド吊りリード１１を設けたが、これら第１リードフレ
ーム１と第２リードフレーム２とを１つのリードフレー
ムで形成し、ダイパッド１０の両側に各１本のダイパッ
ド吊りリード１１を設けて、第２接続リード２１をこの
ダイパッド吊りリード１１近傍まで延出させたリードフ
レーム構造にしてもよいことは勿論である。そして、こ
の場合には、半導体製造用金型として、１本の吊りリー
ド収容溝５２を含む位置決め凹部５３を有する下金型５
を用いて、ダイパッド吊りリード１１を保持するように
することができる。
定されるものではなく、本発明の要旨の範囲内において
種々の変形が可能である。例えば、前記第一実施例にお
いて、別体の第１リードフレーム１と第２リードフレー
ム２とを用い、ダイパッド１０の両側に各２本のダイパ
ッド吊りリード１１を設けたが、これら第１リードフレ
ーム１と第２リードフレーム２とを１つのリードフレー
ムで形成し、ダイパッド１０の両側に各１本のダイパッ
ド吊りリード１１を設けて、第２接続リード２１をこの
ダイパッド吊りリード１１近傍まで延出させたリードフ
レーム構造にしてもよいことは勿論である。そして、こ
の場合には、半導体製造用金型として、１本の吊りリー
ド収容溝５２を含む位置決め凹部５３を有する下金型５
を用いて、ダイパッド吊りリード１１を保持するように
することができる。
【００４７】
【発明の効果】以上のように、請求項１の半導体製造方
法によれば、半導体チップが搭載されたダイパッドを、
段差部を有する複数のダイパッド吊りリードにより支持
する第１リードフレーム上に、前記半導体チップ上の電
極近傍まで延出する接続リードを有する第２リードフレ
ームを重ねて、前記接続リードのインナーリードと前記
半導体チップ上の電極とを金属線により電気的に接続す
る第１工程と、前記第１、第２リードフレームを第１金
型上に設置し、前記ダイパッドと前記インナーリードと
を第１金型の第１キャビティ内に配置すると共に、前記
ダイパッド吊りリードの段差部を前記第１キャビティの
外側に配置し、第２キャビティを有する第２金型を前記
第１金型に被せて前記第１、第２キャビティにより樹脂
充填室を画成すると共に、前記第１及び第２金型の合せ
面により前記段差部を含む第１、第２リードフレームを
保持する第２工程と、前記樹脂充填室内に樹脂を充填し
てパッケージを成型する第３工程と、前記パッケージを
前記第１、第２金型から型抜きして、該パッケージの外
側に露出した前記段差部をパッケージから切り離すと共
に前記接続リードを所定長さ残して切り離す第４工程と
を備えるので、ダイパッド吊りリードによりダイパッド
を金型内で支持する際に、強度の低下している段差部が
樹脂充填室の外側に配置されて第１及び第２金型の合せ
面により挟持され、該ダイパッド吊りリードの樹脂充填
室内に配置される部分には局部的に強度低下している部
分は存在しない。従って、ダイパッド吊りリードにより
樹脂充填時のダイパッドの変位や回動を効果的に防止で
き、さらに、複数のダイパッド吊りリードでダイパッド
を支持することにより、ダイパッドの変位や回動を一層
確実に防止でき、信頼性の高い高品質の半導体装置を製
造することができる。また、パッケージ内にはダイパッ
ド吊りリードの段差部が存在しないので、パッケージの
厚さを薄くすることができ、この結果、外形寸法が規格
化されているパッケージ内に、従来よりもサイズの大き
な半導体チップを収納することができる。さらに、イン
ナーリードを、ダイパッド吊りリードの段差部を超えて
半導体チップ近傍まで進入させることができるので、イ
ンナーリードと電極との距離が短くなり、それらの間を
電気的に接続する金属線の長さを予め定められて規格化
された長さ以内に収めることができる効果がある。
法によれば、半導体チップが搭載されたダイパッドを、
段差部を有する複数のダイパッド吊りリードにより支持
する第１リードフレーム上に、前記半導体チップ上の電
極近傍まで延出する接続リードを有する第２リードフレ
ームを重ねて、前記接続リードのインナーリードと前記
半導体チップ上の電極とを金属線により電気的に接続す
る第１工程と、前記第１、第２リードフレームを第１金
型上に設置し、前記ダイパッドと前記インナーリードと
を第１金型の第１キャビティ内に配置すると共に、前記
ダイパッド吊りリードの段差部を前記第１キャビティの
外側に配置し、第２キャビティを有する第２金型を前記
第１金型に被せて前記第１、第２キャビティにより樹脂
充填室を画成すると共に、前記第１及び第２金型の合せ
面により前記段差部を含む第１、第２リードフレームを
保持する第２工程と、前記樹脂充填室内に樹脂を充填し
てパッケージを成型する第３工程と、前記パッケージを
前記第１、第２金型から型抜きして、該パッケージの外
側に露出した前記段差部をパッケージから切り離すと共
に前記接続リードを所定長さ残して切り離す第４工程と
を備えるので、ダイパッド吊りリードによりダイパッド
を金型内で支持する際に、強度の低下している段差部が
樹脂充填室の外側に配置されて第１及び第２金型の合せ
面により挟持され、該ダイパッド吊りリードの樹脂充填
室内に配置される部分には局部的に強度低下している部
分は存在しない。従って、ダイパッド吊りリードにより
樹脂充填時のダイパッドの変位や回動を効果的に防止で
き、さらに、複数のダイパッド吊りリードでダイパッド
を支持することにより、ダイパッドの変位や回動を一層
確実に防止でき、信頼性の高い高品質の半導体装置を製
造することができる。また、パッケージ内にはダイパッ
ド吊りリードの段差部が存在しないので、パッケージの
厚さを薄くすることができ、この結果、外形寸法が規格
化されているパッケージ内に、従来よりもサイズの大き
な半導体チップを収納することができる。さらに、イン
ナーリードを、ダイパッド吊りリードの段差部を超えて
半導体チップ近傍まで進入させることができるので、イ
ンナーリードと電極との距離が短くなり、それらの間を
電気的に接続する金属線の長さを予め定められて規格化
された長さ以内に収めることができる効果がある。
【００４８】請求項２の半導体製造方法によれば、半導
体チップが搭載されたダイパッドと、そのダイパッドに
接続され、段差部を有するダイパッド吊りリードと、前
記ダイパッドの近傍まで延出する接続リードとを有する
リードフレームの前記ダイパッド上に半導体チップを搭
載し、前記接続リードのインナーリードと前記半導体チ
ップ上の電極とを金属線により電気的に接続する第１工
程と、前記リードフレームを第１金型上に設置して、該
リードフレームの前記ダイパッドと前記接続リードのイ
ンナーリードとを前記第１金型の第１キャビティ内に配
置すると共に、前記ダイパッド吊りリードの段差部を前
記第１キャビティの外側に配置し、第２キャビティを有
する第２金型を前記第１金型に被せて前記第１、第２キ
ャビティにより樹脂充填室を画成すると共に、前記第１
及び第２金型の合せ面により前記段差部を含むリードフ
レームを保持する第２工程と、前記樹脂充填室内に樹脂
を充填してパッケージを成型する第３工程と、前記パッ
ケージを前記第１、第２金型から型抜きして、該パッケ
ージの外側に露出した前記段差部をパッケージから切り
離すと共に前記接続リードを所定長さ残して切り離す第
４工程とを備えるので、ダイパッド吊りリードによりダ
イパッドを金型内で支持する際に、強度の低下している
段差部が樹脂充填室の外側に配置されて第１及び第２金
型の合せ面により挟持され、該ダイパッド吊りリードの
樹脂充填室内に配置される部分には局部的に強度低下し
ている部分は存在しない。従って、樹脂充填時にダイパ
ッドに対して不均一な圧力が加わったとしても、ダイパ
ッド吊りリードによりダイパッドの変位や回動を効果的
に防止でき、半導体装置の品質と信頼性の向上を図るこ
とができる。さらに、パッケージ内にはダイパッド吊り
リードの段差部が存在しないので、パッケージの厚さを
薄くすることができ、この結果、外形寸法が規格化され
ているパッケージ内に、従来よりもサイズの大きな半導
体チップを収納することができる。従って、小型化、高
集積化が進み、大型の半導体チップを収納する必要が生
じている近年の半導体装置、特にメモリ用の半導体装置
に対して有効に適用することができる優れた半導体装置
の製造方法が得られる効果がある。
体チップが搭載されたダイパッドと、そのダイパッドに
接続され、段差部を有するダイパッド吊りリードと、前
記ダイパッドの近傍まで延出する接続リードとを有する
リードフレームの前記ダイパッド上に半導体チップを搭
載し、前記接続リードのインナーリードと前記半導体チ
ップ上の電極とを金属線により電気的に接続する第１工
程と、前記リードフレームを第１金型上に設置して、該
リードフレームの前記ダイパッドと前記接続リードのイ
ンナーリードとを前記第１金型の第１キャビティ内に配
置すると共に、前記ダイパッド吊りリードの段差部を前
記第１キャビティの外側に配置し、第２キャビティを有
する第２金型を前記第１金型に被せて前記第１、第２キ
ャビティにより樹脂充填室を画成すると共に、前記第１
及び第２金型の合せ面により前記段差部を含むリードフ
レームを保持する第２工程と、前記樹脂充填室内に樹脂
を充填してパッケージを成型する第３工程と、前記パッ
ケージを前記第１、第２金型から型抜きして、該パッケ
ージの外側に露出した前記段差部をパッケージから切り
離すと共に前記接続リードを所定長さ残して切り離す第
４工程とを備えるので、ダイパッド吊りリードによりダ
イパッドを金型内で支持する際に、強度の低下している
段差部が樹脂充填室の外側に配置されて第１及び第２金
型の合せ面により挟持され、該ダイパッド吊りリードの
樹脂充填室内に配置される部分には局部的に強度低下し
ている部分は存在しない。従って、樹脂充填時にダイパ
ッドに対して不均一な圧力が加わったとしても、ダイパ
ッド吊りリードによりダイパッドの変位や回動を効果的
に防止でき、半導体装置の品質と信頼性の向上を図るこ
とができる。さらに、パッケージ内にはダイパッド吊り
リードの段差部が存在しないので、パッケージの厚さを
薄くすることができ、この結果、外形寸法が規格化され
ているパッケージ内に、従来よりもサイズの大きな半導
体チップを収納することができる。従って、小型化、高
集積化が進み、大型の半導体チップを収納する必要が生
じている近年の半導体装置、特にメモリ用の半導体装置
に対して有効に適用することができる優れた半導体装置
の製造方法が得られる効果がある。
【００４９】請求項３の半導体製造方法によれば、前記
第１工程において、前記ダイパッド吊りリードに沈め加
工を施して前記段差部を形成し、前記ダイパッド上に前
記半導体チップを搭載し、この半導体チップ上の電極と
前記接続リードのインナーリードとを金属線により電気
的に接続したので、ダイパッド吊りリードに沈め加工を
施すことにより段差部を簡単容易に形成することがで
き、ダイパッド吊りリードと接続リードとを１つのリー
ドフレームに一体的に設けた場合でも、ダイパッド吊り
リードの段差部により、ダイパッド上の電極と接続リー
ドとの間の段差を減少させて、金属線が半導体チップに
接触するのを効果的に防止することができる効果があ
る。
第１工程において、前記ダイパッド吊りリードに沈め加
工を施して前記段差部を形成し、前記ダイパッド上に前
記半導体チップを搭載し、この半導体チップ上の電極と
前記接続リードのインナーリードとを金属線により電気
的に接続したので、ダイパッド吊りリードに沈め加工を
施すことにより段差部を簡単容易に形成することがで
き、ダイパッド吊りリードと接続リードとを１つのリー
ドフレームに一体的に設けた場合でも、ダイパッド吊り
リードの段差部により、ダイパッド上の電極と接続リー
ドとの間の段差を減少させて、金属線が半導体チップに
接触するのを効果的に防止することができる効果があ
る。
【００５０】請求項４の半導体製造方法によれば、前記
第１工程において、前記リードフレームに前記ダイパッ
ド吊りリードを構成する複数の第１突出片とこの第１突
出片の先端を横切る接続リードとを形成すると共に、前
記ダイパッドから水平に延びる複数の第２突出片を形成
し、この第２突出片が前記第１突出片の先端を横切る接
続リードの下を通って前記第１突出片の下に位置するよ
うに前記ダイパッドを配設した後、これら第１及び第２
突出片同士を連結部材を介して連結することにより複数
のダイパッド吊りリードを形成したので、前記第１及び
第２突出片同士を連結部材により連結することにより段
差部を簡単容易に形成することができ、ダイパッド吊り
リードと接続リードとを１つのリードフレームに一体的
に設けた場合でも、ダイパッド吊りリードの段差部によ
り、ダイパッド上の電極と接続リードとの間の段差を減
少させて、金属線が半導体チップに接触するのを効果的
に防止することができる効果がある。
第１工程において、前記リードフレームに前記ダイパッ
ド吊りリードを構成する複数の第１突出片とこの第１突
出片の先端を横切る接続リードとを形成すると共に、前
記ダイパッドから水平に延びる複数の第２突出片を形成
し、この第２突出片が前記第１突出片の先端を横切る接
続リードの下を通って前記第１突出片の下に位置するよ
うに前記ダイパッドを配設した後、これら第１及び第２
突出片同士を連結部材を介して連結することにより複数
のダイパッド吊りリードを形成したので、前記第１及び
第２突出片同士を連結部材により連結することにより段
差部を簡単容易に形成することができ、ダイパッド吊り
リードと接続リードとを１つのリードフレームに一体的
に設けた場合でも、ダイパッド吊りリードの段差部によ
り、ダイパッド上の電極と接続リードとの間の段差を減
少させて、金属線が半導体チップに接触するのを効果的
に防止することができる効果がある。
【００５１】請求項５の半導体製造方法によれば、前記
連結部材を接着部材で形成したので、前記第１及び第２
突出片同士を接着部材により連結することにより段差部
を極めて簡単容易に形成することができる効果がある。
連結部材を接着部材で形成したので、前記第１及び第２
突出片同士を接着部材により連結することにより段差部
を極めて簡単容易に形成することができる効果がある。
【００５２】請求項６の半導体製造方法によれば、前記
連結部材を、前記第１突出片と前記第１突出片の先端を
横切る接続リードとの下側に配置され前記第１及び第２
突出片間に接着されたスペーサーで形成したので、前記
スペーサーにより前記第１突出片の先端を横切る接続リ
ードの第２突出片への接触を確実に阻止して、それらの
間のショートを防止することができる効果がある。
連結部材を、前記第１突出片と前記第１突出片の先端を
横切る接続リードとの下側に配置され前記第１及び第２
突出片間に接着されたスペーサーで形成したので、前記
スペーサーにより前記第１突出片の先端を横切る接続リ
ードの第２突出片への接触を確実に阻止して、それらの
間のショートを防止することができる効果がある。
【００５３】請求項７の半導体製造方法によれば、前記
連結部材を、前記第１及び第２突出片の一方に突設され
他方の突出片に接着された突起部で形成したので、突起
部の高さでダイパッドの沈め量（段差）を確保すること
ができ、前記接続リードの変位による第２突出片への接
触を防止することができる効果がある。
連結部材を、前記第１及び第２突出片の一方に突設され
他方の突出片に接着された突起部で形成したので、突起
部の高さでダイパッドの沈め量（段差）を確保すること
ができ、前記接続リードの変位による第２突出片への接
触を防止することができる効果がある。
【００５４】請求項８の半導体製造方法によれば、前記
第１工程において、前記複数のダイパッド吊りリードの
間から上方に突出する支持台により該ダイパッド吊りリ
ードの間まで延びる接続リードの先端部を支持した状態
で、前記半導体チップ上の電極と該接続リードとを金属
線により電気的に接続するので、前記複数のダイパッド
吊りリードの間まで延びる前記接続リードの先端部を前
記支持台により確実に支持した状態で、前記金属線の該
接続リードへの接続を確実に行なうことができる効果が
ある。
第１工程において、前記複数のダイパッド吊りリードの
間から上方に突出する支持台により該ダイパッド吊りリ
ードの間まで延びる接続リードの先端部を支持した状態
で、前記半導体チップ上の電極と該接続リードとを金属
線により電気的に接続するので、前記複数のダイパッド
吊りリードの間まで延びる前記接続リードの先端部を前
記支持台により確実に支持した状態で、前記金属線の該
接続リードへの接続を確実に行なうことができる効果が
ある。
【図１】第一実施例に係るダイパッド沈め及びワイヤボ
ンディング工程を示す平面図である。
ンディング工程を示す平面図である。
【図２】図１の矢視Ａ−Ａ断面図である。
【図３】ボンディング時に使用する支持台を示す斜視図
である。
である。
【図４】ダイパッドリードフレームとインナーリードフ
レームとを金型に配置する状態を示す平面図である。
レームとを金型に配置する状態を示す平面図である。
【図５】図４の矢視Ｂ−Ｂ断面図である。
【図６】図４の矢視Ｃ−Ｃ断面図である。
【図７】図４の矢視Ｄ−Ｄ断面図である。
【図８】図４の矢視Ｅ−Ｅ断面図である。
【図９】型抜きされた半導体装置の中間製品を示す断面
図である。
図である。
【図１０】プレス後の半導体装置の断面図である。
【図１１】半導体装置の完成品を示す斜視図である。
【図１２】第二実施例の半導体製造方法を示す平面図で
ある。
ある。
【図１３】図１２の矢視Ｆ−Ｆ断面図である。
【図１４】第三本実施例の半導体製造方法を示す断面図
である。
である。
【図１５】第四実施例の半導体製造方法を示す断面図で
ある。
ある。
【図１６】従来例に係る半導体装置を一部破断して示す
斜視図である。
斜視図である。
【図１７】図１６の半導体装置の断面図である。
【図１８】ワイヤボンディング状態を示す正面図であ
る。
る。
【図１９】２本のダイパッド吊りリードを設けた従来の
リードフレームの平面図である。
リードフレームの平面図である。
【図２０】図１９のリードフレームの第２接続リードと
半導体チップ上の電極とを金属線により接続した状態を
示す平面図である。
半導体チップ上の電極とを金属線により接続した状態を
示す平面図である。
１ 第１リードフレーム ２ 第２リードフレーム ３ 半導体チップ ５ 第１金型としての下金型 ６ 第２金型としての上金型 １０ ダイパッド １１ ダイパッド吊りリード １２ 段差部 １３ 水平部 ２１ 第１突出片の先端を横切る接続リードとしての第
２接続リード ２２ インナーリード ２６ インナーリード ３１ 金属線 ３２ 電極 ３５ パッケージ ５１ 第１キャビティ ６１ 第２キャビティ
２接続リード ２２ インナーリード ２６ インナーリード ３１ 金属線 ３２ 電極 ３５ パッケージ ５１ 第１キャビティ ６１ 第２キャビティ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 直人 熊本県菊池郡西合志町御代志997 三菱電 機株式会社熊本製作所内
Claims (8)
- 【請求項１】 半導体チップが搭載されたダイパッド
を、段差部を有する複数のダイパッド吊りリードにより
支持する第１リードフレーム上に、前記半導体チップ上
の電極近傍まで延出する接続リードを有する第２リード
フレームを重ねて、前記接続リードのインナーリードと
前記半導体チップ上の電極とを金属線により電気的に接
続する第１工程と、 前記第１、第２リードフレームを第１金型上に設置し、
前記ダイパッドと前記インナーリードとを第１金型の第
１キャビティ内に配置すると共に、前記ダイパッド吊り
リードの段差部を前記第１キャビティの外側に配置し、
第２キャビティを有する第２金型を前記第１金型に被せ
て前記第１、第２キャビティにより樹脂充填室を画成す
ると共に、前記第１及び第２金型の合せ面により前記段
差部を含む前記第１、第２リードフレームを保持する第
２工程と、 前記樹脂充填室内に樹脂を充填してパッケージを成型す
る第３工程と、 前記パッケージを前記第１、第２金型から型抜きして、
該パッケージの外側に露出した前記段差部をパッケージ
から切り離すと共に前記接続リードを所定長さ残して切
り離す第４工程と、 を備えることを特徴とする半導体製造方法。 - 【請求項２】 半導体チップが搭載されたダイパッド
と、そのダイパッドに接続され、段差部を有するダイパ
ッド吊りリードと、前記ダイパッドの近傍まで延出する
接続リードとを有するリードフレームの前記ダイパッド
上に半導体チップを搭載し、前記接続リードのインナー
リードと前記半導体チップ上の電極とを金属線により電
気的に接続する第１工程と、 前記リードフレームを第１金型上に設置して、該リード
フレームの前記ダイパッドと前記接続リードのインナー
リードとを前記第１金型の第１キャビティ内に配置する
と共に、前記ダイパッド吊りリードの段差部を前記第１
キャビティの外側に配置し、第２キャビティを有する第
２金型を前記第１金型に被せて前記第１、第２キャビテ
ィにより樹脂充填室を画成すると共に、前記第１及び第
２金型の合せ面により前記段差部を含むリードフレーム
を保持する第２工程と、 前記樹脂充填室内に樹脂を充填してパッケージを成型す
る第３工程と、 前記パッケージを前記第１、第２金型から型抜きして、
該パッケージの外側に露出した前記段差部をパッケージ
から切り離すと共に前記接続リードを所定長さ残して切
り離す第４工程と、 を備えることを特徴とする半導体製造方法。 - 【請求項３】 前記第１工程において、前記ダイパッド
吊りリードに沈め加工を施して前記段差部を形成し、前
記ダイパッド上に前記半導体チップを搭載し、この半導
体チップ上の電極と前記接続リードのインナーリードと
を金属線により電気的に接続することを特徴とする請求
項１または請求項２に記載の半導体製造方法。 - 【請求項４】 前記第１工程において、前記リードフレ
ームに前記ダイパッド吊りリードを構成する複数の第１
突出片とこの第１突出片の先端を横切る接続リードとを
形成すると共に、前記ダイパッドから水平に延びる複数
の第２突出片を形成し、この第２突出片が前記第１突出
片の先端を横切る接続リードの下を通って前記第１突出
片の下に位置するように前記ダイパッドを配設した後、
これら第１及び第２突出片同士を連結部材を介して連結
することにより複数のダイパッド吊りリードを形成する
ことを特徴とする請求項１または請求項２に記載の半導
体製造方法。 - 【請求項５】 前記連結部材を接着部材で形成したこと
を特徴とする請求項４に記載の半導体製造方法。 - 【請求項６】 前記連結部材を、前記第１突出片と前記
第１突出片の先端を横切る接続リードとの下側に配置さ
れ前記第１及び第２突出片間に接着されたスペーサーで
形成したことを特徴とする請求項４に記載の半導体製造
方法。 - 【請求項７】 前記連結部材を、前記第１及び第２突出
片の一方に突設され他方の突出片に接着された突起部で
形成したことを特徴とする請求項４に記載の半導体製造
方法。 - 【請求項８】 前記第１工程において、前記複数のダイ
パッド吊りリードの間から上方に突出する支持台により
該ダイパッド吊りリードの間まで延びる接続リードの先
端を支持した状態で、前記半導体チップ上の電極と該接
続リードとを前記金属線により電気的に接続することを
特徴とする請求項３または請求項４に記載の半導体製造
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6013751A JP2866572B2 (ja) | 1994-02-07 | 1994-02-07 | 半導体製造方法 |
| DE19503823A DE19503823C2 (de) | 1994-02-07 | 1995-02-06 | Verfahren zur Herstellung einer Halbleitervorrichtung |
| US08/386,808 US5508232A (en) | 1994-02-07 | 1995-02-06 | Method of manufacturing a semiconductor device |
| KR1019950002160A KR0185790B1 (ko) | 1994-02-07 | 1995-02-07 | 반도체 장치의 제조방법 |
| TW084100949A TW269740B (ja) | 1994-02-07 | 1995-02-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6013751A JP2866572B2 (ja) | 1994-02-07 | 1994-02-07 | 半導体製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221243A true JPH07221243A (ja) | 1995-08-18 |
| JP2866572B2 JP2866572B2 (ja) | 1999-03-08 |
Family
ID=11841960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6013751A Expired - Lifetime JP2866572B2 (ja) | 1994-02-07 | 1994-02-07 | 半導体製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5508232A (ja) |
| JP (1) | JP2866572B2 (ja) |
| KR (1) | KR0185790B1 (ja) |
| DE (1) | DE19503823C2 (ja) |
| TW (1) | TW269740B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100391124B1 (ko) * | 2001-05-18 | 2003-07-12 | 에쓰에쓰아이 주식회사 | 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 |
| TWI462194B (zh) * | 2011-08-25 | 2014-11-21 | Chipmos Technologies Inc | 半導體封裝結構及其製作方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260550A (ja) * | 1996-03-22 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| US6600215B1 (en) * | 1998-04-02 | 2003-07-29 | Micron Technology, Inc. | Method and apparatus for coupling a semiconductor die to die terminals |
| TW434756B (en) | 1998-06-01 | 2001-05-16 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| US6199743B1 (en) | 1999-08-19 | 2001-03-13 | Micron Technology, Inc. | Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies |
| US6221748B1 (en) * | 1999-08-19 | 2001-04-24 | Micron Technology, Inc. | Apparatus and method for providing mechanically pre-formed conductive leads |
| US20060278962A1 (en) * | 2005-06-09 | 2006-12-14 | Tessera, Inc. | Microelectronic loop packages |
| JP2008218776A (ja) * | 2007-03-06 | 2008-09-18 | Renesas Technology Corp | 半導体装置 |
| US7763958B1 (en) * | 2007-05-25 | 2010-07-27 | National Semiconductor Corporation | Leadframe panel for power packages |
| WO2017111773A1 (en) * | 2015-12-23 | 2017-06-29 | Juan Landeros | Reverse mounted gull wing electronic package |
| US10867894B2 (en) * | 2018-10-11 | 2020-12-15 | Asahi Kasei Microdevices Corporation | Semiconductor element including encapsulated lead frames |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445271A (en) * | 1981-08-14 | 1984-05-01 | Amp Incorporated | Ceramic chip carrier with removable lead frame support and preforated ground pad |
| JP2582013B2 (ja) * | 1991-02-08 | 1997-02-19 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
| JPS5966157A (ja) * | 1982-10-08 | 1984-04-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS60113932A (ja) * | 1983-11-26 | 1985-06-20 | Mitsubishi Electric Corp | 樹脂封止半導体装置の組立方法 |
| JPH01201947A (ja) * | 1988-02-05 | 1989-08-14 | Nec Corp | 半導体装置 |
| US5018003A (en) * | 1988-10-20 | 1991-05-21 | Mitsubishi Denki Kabushiki Kaisha | Lead frame and semiconductor device |
| JPH02253650A (ja) * | 1989-03-28 | 1990-10-12 | Nec Corp | リードフレーム |
| US5278101A (en) * | 1989-06-28 | 1994-01-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US5334872A (en) * | 1990-01-29 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad |
| JPH0760837B2 (ja) * | 1990-03-13 | 1995-06-28 | 株式会社東芝 | 樹脂封止型半導体装置 |
| US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
| JP2877479B2 (ja) * | 1990-09-27 | 1999-03-31 | 株式会社東芝 | 半導体装置用リードフレーム |
| JPH04192450A (ja) * | 1990-11-27 | 1992-07-10 | Sumitomo Metal Mining Co Ltd | 複合リードフレーム |
| JPH04249348A (ja) * | 1991-02-05 | 1992-09-04 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| JP3215851B2 (ja) * | 1991-02-13 | 2001-10-09 | 日立化成工業株式会社 | 樹脂封止型半導体装置およびその製造法 |
| US5214846A (en) * | 1991-04-24 | 1993-06-01 | Sony Corporation | Packaging of semiconductor chips |
| KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
| US5327008A (en) * | 1993-03-22 | 1994-07-05 | Motorola Inc. | Semiconductor device having universal low-stress die support and method for making the same |
-
1994
- 1994-02-07 JP JP6013751A patent/JP2866572B2/ja not_active Expired - Lifetime
-
1995
- 1995-02-06 US US08/386,808 patent/US5508232A/en not_active Expired - Lifetime
- 1995-02-06 DE DE19503823A patent/DE19503823C2/de not_active Expired - Lifetime
- 1995-02-07 KR KR1019950002160A patent/KR0185790B1/ko not_active IP Right Cessation
- 1995-02-07 TW TW084100949A patent/TW269740B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100391124B1 (ko) * | 2001-05-18 | 2003-07-12 | 에쓰에쓰아이 주식회사 | 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 |
| TWI462194B (zh) * | 2011-08-25 | 2014-11-21 | Chipmos Technologies Inc | 半導體封裝結構及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5508232A (en) | 1996-04-16 |
| JP2866572B2 (ja) | 1999-03-08 |
| DE19503823C2 (de) | 2001-01-25 |
| KR950025963A (ko) | 1995-09-18 |
| KR0185790B1 (ko) | 1999-03-20 |
| TW269740B (ja) | 1996-02-01 |
| DE19503823A1 (de) | 1995-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691678B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US5278446A (en) | Reduced stress plastic package | |
| US7294907B2 (en) | Solid-state imaging device and method for manufacturing the same | |
| US6737736B2 (en) | Semiconductor device | |
| US7728412B2 (en) | Semiconductor device having plurality of leads | |
| US20020037604A1 (en) | Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package | |
| US20090290054A1 (en) | Solid-state imaging device | |
| JPH07221243A (ja) | 半導体製造方法 | |
| JPH05206354A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP2010177272A (ja) | 半導体装置及びその製造方法 | |
| JPH06151520A (ja) | 半導体装置 | |
| JP2908978B2 (ja) | 半導体装置及びその製造装置 | |
| JP5285289B2 (ja) | 回路装置およびその製造方法 | |
| JP2973506B2 (ja) | 樹脂封止形半導体装置の製造方法 | |
| JP2752803B2 (ja) | 半導体装置の製造方法 | |
| KR100214532B1 (ko) | 칼럼 리드 패키지의 제조 방법 | |
| JPS6113636A (ja) | 絶縁型樹脂封止半導体素子の製造方法 | |
| KR100214563B1 (ko) | 반도체 패키지용 기판 및 반도체 패키지 제조방법 | |
| JPH0824156B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH07122580A (ja) | 半導体装置 | |
| JPH06210678A (ja) | 半導体装置の樹脂封止用金型及び樹脂封止方法 | |
| JPH05145001A (ja) | リードフレームとそれを用いた半導体装置の製造方法 | |
| JP2000100844A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS624857B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |