KR0185790B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR0185790B1
KR0185790B1 KR1019950002160A KR19950002160A KR0185790B1 KR 0185790 B1 KR0185790 B1 KR 0185790B1 KR 1019950002160 A KR1019950002160 A KR 1019950002160A KR 19950002160 A KR19950002160 A KR 19950002160A KR 0185790 B1 KR0185790 B1 KR 0185790B1
Authority
KR
South Korea
Prior art keywords
lead
die pad
semiconductor device
mold
connection
Prior art date
Application number
KR1019950002160A
Other languages
English (en)
Other versions
KR950025963A (ko
Inventor
테쯔야 우에다
카즈나리 미찌이
유따까 코야마
나오또 우에다
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR950025963A publication Critical patent/KR950025963A/ko
Application granted granted Critical
Publication of KR0185790B1 publication Critical patent/KR0185790B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 장치의 제조방법.
복수의 다이패드 지지리드(11)로 다이패드(10)를 지지하는 제1리드프레임(1)상에 접속리드(21,25)를 가지는 제2리드프레임(2)이 중첩되고, 제1 및 제2리드프레임(1,2)을 제1금형(5)내에 배치하되, 다이패드(10)와 제2리드프레임의 내부리드(21,25)의 내부 리드부(22,26)가 제1금형(5)의 제1캐비티(51)내에 수납되는 반면 다이패드 지지리드(11)의 단차부(12)는 제1캐비티(51)의 외측에 배치되도록 하고, 제2금형(6)은 제1금형(5)상으로 클램프되어 이후 용융된 수지로 충전되어 패키지(35)를 형성하게 되는 수지 몰딩 챔버를 규정한다.
제1 및 제2금형(5,6)으로 부터 패키지(35)를 제거한 후, 단차부(12)는 패키지(35)로부터 절단되고, 접속리드(21,25)는 소정길이로 절단된다.
가능한한 큰 사이즈의 반도체칩이 반도체 장치의 우수한 품질과 향상된 신뢰성이 유지되면서 표준 반도체 장치내에 수납된다.

Description

반도체 장치의 제조방법
제1도는 본 발명의 제1실시예에 따른 반도체 장치의 제조방법에 있어서 다이패드 스탬핑(die pad stamping) 및 와이어 본딩(wire bonding) 공정을 나타내는 평면도.
제2도는 제1도의 A-A선을 따라 화살표로 표시된 방향에서 나타낸 단면도.
제3도는 와이어 본딩공정에서 사용된 지지대를 나타내는 사시도.
제4도는 금형 캐비티(molding cavity)내에 배치된 제1리드 프레임과 제2리드 프레임을 나타내는 평면도.
제5도는 제4도의 B-B선을 따라 화살표로 표시된 방향에서 나타낸 단면도.
제6도는 제4도의 C-C선을 따라 화살표로 표시된 방향에서 나타낸 단면도.
제7도는 제4도의 D-D선을 따라 화살표로 표시된 방향에서 나타낸 단면도.
제8도는 제4도의 E-E선을 따라 화살표로 표시된 방향에서 나타낸 단면도.
제9도는 금형에서 제거한 후의 중간 상태의 반도체 장치를 나타내는 단면도.
제10도는 리드가 절단된 후의 반도체 장치를 나타내는 단면도.
제11도는 완성된 상태의 반도체 장치를 나타내는 사시도.
제12도는 본 발명의 제2실시예에 따라 반도체 장치를 제조하는 방법을 나타내는 평면도.
제13도는 제12의 F-F선을 따라 화살표로 표시된 방향에서 나타낸 단면도.
제14도는 본 발명의 제3실시예에 따라 반도체 장치를 제조하는 방법을 나타내는 제13도와 유사한 단면도.
제15도는 본 발명의 제4실시예에 따라 반도체 장치를 제조하는 방법을 나타내는 제14도와 유사한 단면도.
제16도는 종래의 반도체 장치를 일부를 절단하여 나타낸 사시도.
제17도는 종래의 반도체 장치의 단면도.
제18도는 와이어 본딩공정을 나타내는 정면도.
제19,20도는 한 쌍의 다이패드 지지리드(die pad suspending leads)가 구비된 종래의 리드 프레임의 평면도.
본 발명은 반도체 장치를 제조하는 방법에 관한 것이다.
더욱 구체적으로, 본 발명은 표준 크기로 패키지된 반도체 장치 내에 대규모의 반도체칩을 수납할 수 있으면서, 수율이 높은 뿐만 아니라 품질이 우수하고 신뢰성이 높은 반도체 장치를 제조할 수 있는 방법에 관한 것이다.
제16도에 표시된 바와 같은 패키지 구조에 수납된 반도체 장치가 잘 알려져 있고 널리 사용된다.
본 발명을 쉽게 이해하기 위하여, 선행기술을 자세히 설명한다.
제16도를 참조하면, 지금까지 알려진 반도체 장치(100)는 다이패드 지지리드(die pad supporting leads)(102)가 있는 다이패드(101)를 포함한다.
다이패드(101)상에는, 금 또는 알루미늄과 같은 금속 와이어(112)를 본딩함으로써 다이패드(101)의 외주면을 따라서 배치되거나 근처에 배치된 복수의 접속리드(103)에 전기적으로 접속되어 있는 전극(111)을 포함하는 반도체칩(110)이 탑재되어 있다.
이러한 반도체 전기 회로칩은 대체적으로 접속리드(103)의 외측 단부(즉, 외측 리드부)가 바깥쪽으로 노출된 상태로, 수지와 같은 절연물질의 패키지(120) 내에 봉지되어 있다.
상술한 구조의 반도체 장치(100)를 제조하기 위하여, 다이패드(101), 다이패드 지지리드(102) 및 접속리드(103)가 서로 일체로 결합되어 있는 판 형태의 리드 프레임을 준비한다.
다이패드(101) 상에 탑재된 반도체칩(101)과 접속리드(103)을 금속 와이어의 양단에서 본딩하여 전기적으로 접속한 후, 각각 다이패드(101)의 양측으로부터 돌출한 다이패드 지지리드(102)가 서로 겹친 금형의 이웃하는 면 사이에서 지지되는 상태에서, 판 형태의 리드 프레임이 금형 내에 배치된다.
이러한 상태에서, 금형으로 규정된 몰딩 챔버(molding chamber)가 용융된 수지물질로 충전되어 패키지(120)를 형성한다.
수지가 경화한 후, 패키지(120)를 금형으로부터 제거하고, 패키지(120)의 외주면으로부터 돌출된 다이패드 지지리드(102)의 부분을 절단하는 한편, 접속리드(103)를 소정의 길이로 절단한다.
이러한 방법으로, 판 형태의 리드 프레임, 접속리드(103)의 내측 단부(내부리드)가 동일 평면에서 다이패드(101)와 같은 높이로 배치된다.
결과적으로, 접속리드(103)는 반도체칩(110)의 상면에 비하여 상대적으로 낮게 된다.
이 결과, 금속 와이어(112)가 접속 리드(103)에 접속될 때, 금속 와이어(112)가 반도체칩(110)과 접촉하여, 제18도의 실선의 원으로 표시된 것과 같이, 단락회로(short-circuit)가 형성되는 바람직하지 않은 상황이 발생하게 된다.
지금까지 알려진 반도체 장치(100)에서, 상술한 문제점은 제17도에서와 같이 리드 프레임을 제조한 즉시, 다이패드(101)와 다이패드(101)에 접속된 다이패드 지지리드(102)의 기부에 누르는 힘(stamping force)을 가하여, 접속리드(103)가 반도체칩(110)의 상면 가까운 위치로 올려져, 제18도의 점선으로 표시된 것과 같이, 금속 와이어(112)가 반도체칩(110)과 접촉하는 것을 방지하는 방법으로 해결하였다.
따라서, 제조된 반도체 장치(100)는, 다이패드 지지리드(102)가 각각의 기부가 제17도에서와 같이 아래쪽으로 굽어진 부분(이하, 단차부(offset portion)라고 칭한다)을 가지게 되어, 다이패드 지지리드(102)에 일체로 접속된 다이패드(101)는 접속리드(103)에 비하여 상대적으로 낮게 위치하고, 굽어진 혹은 단차부(102a)는 두꺼운 패키지(120) 내에 완전히 싸이거나 포함된다.
그러나 단차부(102a)가 패키지(120) 내에 완전히 싸여지는 지금까지 알려진 구조의 반도체 장치(100)는, 단차부(102a)에 의하여 발생하는 장애로 인하여 소정의 표준 외형치수를 가지는 반도체 장치(100) 내에 구비되는 반도체칩(110)의 규모를 확대하기가 곤란한 문제점이 있다.
더욱 구체적으로, 단차부(102a)의 설계상의 길이는 0.1㎜∼0.7㎜정도의 비교적 큰 치수로 선택될 필요가 있기 때문에, 수지 패키지(120)의 두께는 크랙(crack)의 발생과 수분의 침입 등을 방지하기 위하여 필요한 값 이상으로 확대된다.
그 결과, 표준 외형치수 L1을 가지는 반도체 장치(100)에 있어서, 패키지(120) 내에 수납될 수 있는 반도체칩(110)의 크기 L2에 제한이 생겨서, 반도체 장치내에 큰 규모의 반도체칩(110)을 수납하는 것이 불가능하게 된다.
이러한 상황에서, 상술한 종래의 제조방법은, 반도체 장치가 응용되는 컴퓨터등과 같은 시스템의 최근의 소형화 추세에 편승하여 확대되는 반도체 장치의 소형화와 고집적화 요구에 적합하도록 큰 규모의 반도체칩을 수납하기 위하여 필요한 반도체 장치에 있어서, 특히 메모리용으로 사용되는 반도체 장치의 제조에는 적용할 수 없다.
지금까지 알려진 반도체 장치(100)와 관련하여, 단차부(102a)는 다이패드(101)의 위치를 더욱 낮게 하기 위하여 프레스 성형 공정 등으로 단차부(102a)에 누르는 힘을 가하는 것에 의하여 형성되기 때문에, 단차부(102a)가 기계적으로 신장되어, 결국 단차부의 강도가 저하된다는 사실에 주목해야 한다.
그 결과, 다이패드(101)가 금형 상에서 다이패드(101)로부터 양측면으로 각각 연장되어 있는 다이패드 지지리드(102)에 의하여 지지되는 상태에서 용융된 수지가 금형 내로 주입될 때, 단차부(102a)는 위쪽이나 아래쪽으로 향하거나 혹은 트위스트 되어 소정의 위치로부터 이탈할 가능성이 있고, 이것은 반도체 장치(100)의 품질뿐만 아니라 신뢰성이 저하되는 문제점을 가져온다.
물론, 완성품의 수율도 저하된다.
상술한 문제점을 해결하기 위해서는, 한 쌍의 다이패드 지리리드(102)를 각각 가지는, 다이패드(101) 또는 접속리드(103)가 접속된 리드 프레임(106)을 구비하는 것을 생각할 수 있다.
더욱 구체적으로는, 한 쌍의 다이패드 지지리드(102)는 다이패드(101)의 양측면에 각각 형성되어, 누르는 힘에 의하여 초래된 기계적인 신장저하를 보상할 수 있다.
그러나, 리드 프레임(106)이 상술한 구조 내에 수납될 때, 내부리드(103-1)를 두 개의 다이패드 지지리드(102)로 둘러싸인 영역(제19도의 빗금 친 영역 G)내에 위치하도록 하는 것이 더욱 곤란하거나 불가능하게 된다.
또한, 상술한 구조에서, 내부리드(103-1)와 반도체칩(110)의 전극(111)간의 거리 K가 증가하여, 내부리드(103-1)와 반도체칩(110)을, 길이가 미리 규격화된 금속와이어(112)로 접속시키는 것이 곤란하게 된다.
상술한 기술상태를 고려하여, 본 발명의 목적은 외형치수(규모)가 규격화된 반도체 장치 내에 가능한 한 큰 규모의 반도체칩을 수납하는 것이 가능하면서, 완성품의 수율이 높은 뿐만 아니라 반도체 장치의 품질이 우수하고 신뢰성이 향상되는 반도체 장치의 제조방법을 제공하는 것이다.
상술한 다른 목적이 다음의 설명을 통하여 더욱 분명해질 것이며, 본 발명의 제1특징에 따른 반도체 장치의 제조방법에 있어서, 그 방법은, 단차부를 각각 가지는 복수개의 다이패드 지지리드에 의해 지지되고 반도체칩을 탑재하고 있는 다이패드를 포함하는 제1리드 프레임(i)과 상기 반도체칩의 전극에 근접하여 연장되어 있는 접속리드를 가지는 제2리드 프레임(ii)을 중첩하여 배치하고, 상기 접속리드의 각각의 내부리드부를 금속 와이어로 상기 반도체칩의 해당 전극에 전기적으로 접속시키는 제1공정과, 상기 다이패드와 상기 내부리드부가 제1금형내의 제1캐비티 내에 배치되는 한편 상기 다이패드 지지리드의 상기 차단부가 상기 제1캐비티의 외측에 배치되도록 상기 제1,2리드 프레임을 상기 제1금형 상에 배치하고, 제2캐비티를 가지는 제2금형을 상기 제1금형 상에 중첩시켜 수지 몰딩 챔버를 형성하고, 상기 제1,2금형의 이웃하는 면 사이에 클램프된 단차부를 상기 제1,2리드 프레임이 포함되도록 하는 제2공정과, 상기 수지 몰딩 챔버를 수지로 충전함으로써 패키지를 형성하는 제3공정과, 상기 제1,2금형으로부터 상기 패키지를 제거하고, 상기 패키지 외부로 노출된 상기 차단부를 절단하고, 상기 접속리드를 소정의 길이로 자르는 제4공정을 포함한다.
상술한 바와 같이 제1,2금형의 이웃하는 면 사이에서 고정되는 다이패드 지지리드에 의하여 몰딩 캐비티 내에서 다이패드가 지지될 때 강도가 저하된 다이패드 지지리드의 단차부가 몰딩 챔버의 외측에 배치되는 구조에서는, 수지 몰딩 챔버 내에 위치한 다이패드 지지리드가 국부적으로 약화된 부분이 없게 된다.
따라서, 수지 몰딩 챔버가 용융된 수지로 충전될 때, 위치 재결정, 회전, 트위스트 등과 같은 다이패드의 불필요한 변위가 효과적으로 억제될 수 있다.
더구나, 복수의 다이패드 지지리드로 다이패드를 지지함으로서, 다이패드의 변위가 용이하게 억제되어, 품질이 우수하고 신뢰성이 높은 반도체 장치를 높은 수율로 제조할 수 있다.
또한, 다이패드 지지리드의 단차부가 패키지 내에 수납되지 않기 때문에, 그 두께가 작아질 수 있고, 그 결과 지금까지 알려진 장치와 비교해 볼 때, 큰 규모의 반도체칩이 외형치수가 규격화된 패키지 내에 수납될 수 있다.
따라서, 접속리드의 내부리드부가 단차부 상방의 반도체칩에 가까운 위치로 삽입될 수 있고, 내부리드부와 반도체칩의 전극간의 거리가 짧아질 수 있으므로, 내부리드부와 전극을 전기적으로 접속하는 데 사용되는 금속 와이어가 평균적인 길이로 가능한 이점이 있다.
본 발명의 제2특징에 따른 반도체 장치의 제조방법은, 다이패드와, 상기 다이패드에 접속되고 단차부를 가지는 다이패드 지지리드와, 상기 다이패드에 인접하는 위치로 연장된 접속리드를 포함하는 리드 프레임을 형성하고, 상기 다이패드 상에 반도체칩을 탑재하고, 상기 접속리드의 내부리드부를 금속 와이어로 상기 반도체칩의 전극에 전기적으로 접속시키는 제1공정과, 상기 접속리드의 상기 내부리드부와 상기 다이패드가 제1금형 내의 제1캐비티 내에 배치되는 한편 상기 다이패드 지지리드의 상기 차단부가 상기 제1캐비티의 외측에 배치되도록 상기 리드 프레임을 상기 제1금형 상에 위치시키고, 제2캐비티를 가지는 제2금형을 상기 제1금형 상에 중첩시켜, 상기 제1,2금형의 이웃하는 면 사이에 클램프된 단차부를 포함하는 상기 리드 프레임의 일부로써 수지 몰디 챔버를 형성하는 제2공정과, 상기 수지 몰딩 챔버를 수지로 충전함으로써 패키지를 형성하는 제3공정과, 상기 제1,2금형으로부터 상기 패키지를 제거하고, 상기 패키지 외부로 노출된 상기 단차부를 절단하고, 상기 접속리드를 소정의 길이로 자르는 제4공정을 포함한다.
상술한 바와 같이 제1,2금형의 이웃하는 면 사이에 고정된 다이패드 지지리드에 의하여 다이패드가 몰딩 캐비티 내에서 지지될 때, 강도가 저하된 다이패드 지지리드의 단차부가 몰딩 챔버의 외측에 배치되는 구조에서는, 수지 몰딩 챔버 내에 위치한 다이패드 지지리드가 국부적으로 약화되는 부분이 없다.
따라서, 일정하지 않은 압력이 몰딩 챔버를 수지로 충전할 때, 다이패드에 주어지는 경우도, 다이패드는 다이패드 지지리드에 의하여 직선의 또는 각이 있는 변위로부터 보호될 수 있으므로, 완성된 반도체 장치의 품질이나 신뢰성이 향상될 수 있고 높은 수율도 유지된다.
또한, 다이패드 지지리드의 단차부는 패키지 내에 수납되지 않고, 그 두께가 감소되므로, 지금까지 알려진 장치에 비하여 큰 규모의 반도체칩이 외형치수가 규격화된 패키지 내에 수납될 수 있다.
따라서, 소형화와 고집적화가 향상된다.
다시 말하면, 본 발명에 따른 반도체 장치 제조방법은 반도체 메모리용과 같은 큰 스케일의 반도체 장치를 포함하는 반도체 장치의 제조에 용이하에 적용할 수 있다.
본 발명을 실행하는 바람직한 예에서, 제1공정은 상기 다이패드 지지리드는 아래쪽으로 압력을 받아 상기 단차부를 형성하고, 상기 반도체칩은 상기 다이패드 상에 탑재되고, 금속 와이어를 본딩함으로써 상기 반도체칩의 전극과 상기 접속리드의 내부리드부 사이가 전기적으로 접속되는 세부공정을 포함할 수 있다.
스탬핑 혹은 프레스 공정을 다이패드 지지리드에 실행함으로서, 단차부가 용이하게 형성될 수 있다.
다이패드 지지리드와 접속리드가 단일의 리드 프레임으로 일체로 형성되는 경우에도, 다이패드의 전극과 접속리드간의 단차(즉, 레벨과 높이가 다른)가 감소하여 금속 와이어가 반도체칩과 접촉하는 것을 방지할 수 있다.
본 발명에 다른 반도체 장치 제조방법의 제1공정을 실행하는 다른 바람직한 예에서는, 상기 리드 프레임은, 상기 다이패드 지지리드의 일부인 복수개의 제1돌출편과, 상기 다이패드로부터 연장되는 복수개의 제2돌출편을 포함하고, 접속리드 각각은 상기 제1돌출편의 선단을 횡단하여 연장되며, 각각의 상기 제2돌출편은 상기 접속리드로부터 거리를 두도록 상기 다이패드를 배치한 후, 각각의 제1,2돌출편을 연결부재로 접속하여 상기 복수개의 다이패드 지지리드를 형성한다.
연결부재로 제1,2돌출편을 접속하는 것에 의하여, 단차부가 용이하게 형성된다.
다이패드 지지리드와 접속리드가 단일의 리드 프레임으로 일체로 형성되는 경우에도, 다이패드의 전극과 접속리드간의 단차가 감소하여, 금속 와이어가 반도체칩과 접촉하는 것을 용이하게 방지할 수 있다.
본 발명을 실행하는 또 다른 실시예에서, 상기 연결부재는 접착제이다.
연결부재로 접착제를 사용하는 것에 의하여, 제1,2돌출편은 그 사이에 접착제를 게재하여 간단히 접속될 수 있으므로 단차부가 지극히 용이하게 형성될 수 있다.
본 발명의 또 다른 바람직한 실시예에서는, 상기 연결부재는, 상기 제1돌출편의 반대쪽에 배치되어 있는 스페이서를 포함하고, 상기 제1돌출편들 중의 하나와 상기 제1,2돌출편 사이에 위치한 상기 제2돌출편들 중의 하나에 접착되어 있고, 상기 접속리드는 상기 제1돌출편의 선단을 횡단하여 연장되어 있다.
상술한 바와 같이 연결부재로 사용되는 스페이서는 제1돌출편의 선단을 가로질러 연장되는 접속리드를 접속리드의 제2돌출편과 접촉하는 것을 방지하는 데 매우 효과적이고, 따라서 쇼트 발생의 가능성을 배제할 수 있다.
본 발명을 실행하는 더욱 바람직한 실시예에서는, 상기 연결부재가, 상기 제1,2돌출편 중의 하나 위의 돌기부를 포함하고, 상기 제1,2돌출편 중의 다른 하나에 접착되어 있다.
상술한 연결부재를 실현하기 위해서는, 다이패드의 단차크기(높이 혹은 레벨의 차)가 돌출의 높이를 조정하는 것에 의하여 선택적으로 결정되어야 하며, 이것은 접속리드가 제2돌출편과 접촉하는 것을 방지하는 데 유리하다.
본 발명을 실행하는 또 다른 바람직한 실시예에서, 반도체칩의 전극과 접속 리드간의 전기적 접속은, 다이패드 지지리드 사이까지 연장된 접속리드의 선단부가 복수의 다이패드 지지리드의 인접하는 것들의 사이의 상방 사이에서 위쪽으로 돌출한 지지대 위에서 지지될 수 있는 상태에서 금속 와이어를 본딩하여 형성될 수 있다.
상술한 구조에서, 접속리드에 금속 와이어를 본딩하는 것은 접속리드의 선단부가 지지대 위에서 용이하게 지지될 수 있는 상태에서 실행될 수 있다.
상술한 또는 그 이외의 본 발명의 목적, 특징 및 이점은 도면과 관련한 다음의 바람직한 실시예의 설명에서 더욱 잘 이해될 것이다.
이제, 도면을 참조하여 바람직한 실시예 또는 일예를 들어 본 발명을 상세히 설명한다.
이하의 설명에서 여러 도면에 있어서 동일한 참조부호는 동일하거나 대응하는 부분을 나타낸다.
또한, 이하의 실시예에서, '좌측', '우측', '상', '하', '위쪽으로', '아래쪽으로' 등의 단어는 편의를 위한 것이며, 제한적인 것이 아니다.
[실시예 1]
제1∼11도는 본 발명의 제1실시예에 따른 반도체 장치의 제조방법을 나타내는 것으로서, 제1공정으로서 다이패드 스탬핑 공정과 와이어 본딩공정을, 제2공정으로서 프레임 배치공정을, 제3공정으로서 성형공정을 그리고 제4공정으로서 리드 절단공정을 포함한다.
우선, 제1공정으로서의 다이패드 스탬핑 공정과 와이어 본딩공정을 설명한다.
제1도는 본 발명의 제1실시예에 따른 다이패드 스탬핑 공정과 와이어 본딩공정을 설명하는 평면도이고, 제2도는 제1도의 라인 A-A를 따른 단면도이며, 제3도는 와이어 본딩공정에서 사용되는 지지대를 나타내는 사시도이다.
제1도를 참조하면, 참조번호1은 일반적으로 다이패드(10)를 포함하는 제1리드 프레임을 나타낸다.
더욱 구체적으로, 제1리드 프레임(1)에는, 중앙에 위치하며, 다이패드(10)와 일체로 형성되어 다이패드(10)의 양측으로부터 연장되어 있는(제1도에는 그 좌측만이 표시되어 있다)복수의 다이패드 지지리드(11)를 포함하는 다이패드(10)가 구비되어 있고, 다이패드(10)는 다이패드 지지리드(11)에 의하여 프레임 부재(19)에 접속되어 있다.
본 발명의 기술에 의하면, 제1리드 프레임(1)의 다이패드(10)는 후술하는 프레스-다운(press down) 혹은 스탬핑(stamping)공정을 거치게 된다.
제2도를 참조하면, 다이패드(10)는 프레스 성형 등을 이용하여 다이패드 지지리드와 함께 아래쪽으로 스탬프 혹은 프레스되어, 프레임 부재(19)로부터 다이패드(10)쪽으로 연장되어 있고 다이패드에 비하여 경사가 있는 단차부(12)와, 다이패드 지지리드(11)의 각각에 단차부(12)로부터 다이패드(10)로 연장되어 있는 수평부(13)를 형성하게 된다.
반도체칩(3)은 이렇게 형성된 제1리드 프레임(10)의 다이패드(10)상에 탑재된다.
제1도로 돌아가면, 복수의 제1접속리드(25)와, 제1접속리드(25)보다 더 긴 복수의 제2접속리드(21)를 포함하는 제2리드 프레임(2)이 또한 구비되어 있다.
더욱 구체적으로, 제2접속리드(21)는 직사각형 모양의 다이패드(10)의 양측면(짧은 면)에 한 쌍이 각각 형성되고, 제2접속리드(21) 각각의 선단부 혹은 내부리드부(22)는 연결되어 있는 다이패드 지지리드(11)의 수평부(13)위를 지나서 연장된다.
다이패드(10)의 일측에 위치한 제2접속리드(21) 사이에는 상술한 복수의 제1접속리드(25)가 있고, 제2접속리드(21)와, 제1접속리드(25)는 프레임부(29)에 접속되어, 제2리드 프레임(2)을 구성한다.
제2리드 프레임(2)의 제2접속리드(21)는 금, 알루미늄 와이어와 같은 금속 와이어(31)를 후술하는 방법으로 본딩하여 반도체칩(3)의 전극에 전기적으로 접속된다.
제1리드 프레임(1)과 제2리드 프레임(2)은, 프레임 부재(19)와 프레임 부재(29)가 공축으로 위치하는 상태에서 서로 중첩되어 있고 와이어 본딩 지그(jig)(도시되지 않음)는 제1도에서와 같이 본딩 위치에 맞춰진다.
이러한 상태에서, 제1리드 프레임(1)의 다이패드(10)뿐만 아니라 다이패드 지지리드(11)의 수평부(13)도 제2도에서와 같이 제2리드 프레임(2)의 평면에 비하여 아래쪽으로 치우쳐진 위치가 된다.
따라서, 제2리드 프레임(2)의 제2접속리드(21)의 각각의 내부리드부(22)는, 제1,2도에서와 같이, 수평부(13)와 접촉하지 않고, 반도체칩(3)의 중심 혹은 세로축 M에 가까운 위치로 다이패드 지지리드(11)의 수평부(13) 상방을 지나 안쪽으로 연장될 수 있다.
계속해서, 상술한 와이어 본딩 지그의 지지대(4)가, 제3도에서와 같이, 지지대(4)의 상면이 제2접속리드(21)의 내부리드부(22)의 저면에 접하게 될 때까지 한쌍의 다이패드 지지리드(11) 사이에 형성된 갭을 통과하여 위쪽으로 돌출되도록 위치된다.
이러한 상태에서, 금속 와이어(31)의 양단부는 제2접속리드(21)의 내부리드부(22)와 반도체칩(3)의 상면의 전극(32)에 각각 접속된다.
이러한 경우에, 제2접속리드(21)의 선단부(22)가 지지대(4)의 상면 위에서 고정되어 지지될 수 있기 때문에, 각 금속 와이어(31)의 일단이 제2접속리드(21)의 내부리드부(22)에 용이하게 접속될 수 있다.
또한, 제2접속리드(21)가 반도체칩(3)의 상면 근방에서 다이패드 지지리드(11)의 수평부(13) 상방에 위치하기 때문에, 금속 와이어(31)가 반도체칩(3)에 접촉되지 않아 형성되는 쇼트의 가능성을 긍정적으로 배제할 수 있다.
또한, 제2접속리드(21)의 선단부 혹은 내부리드부(22)가 다이패드 지지리드(11)의 수평부(11)의 상방을 지나 반도체칩(3)의 중심 혹은 세로축 M에 가까운 위치로 연장되기 때문에, 내부리드부(22)와 전극(32)간의 거리 Q가 더욱 짧게 되어, 내부리드부(22)와 전극(32)의 본딩에 사용되는 기준을 만족시키는 길이의 금속 와이어(31)가 가능하게 된다.
이어서, 프레임 위치결정 공정이 제2공정으로서 이행된다.
이와 관련하여, 제4도는 금형 내에 위치한 제1리드 프레임(1)과 제2리드 프레임(2)의 평면도를 나타내고, 제5도는 제4도의 라인 B-B를 따라 화살표로 표시된 방향에서 나타낸 단면도이고, 제6도는 제4도의 라인 C-C를 따라 화살표로 표시된 방향에서 나타낸 단면도이며, 제7도는 라인 D-D를 따라 화살표로 표시된 방향에서 나타낸 단면도이며, 제8도는 제4도의 라인 E-E를 따라 화살표로 표시된 방향에서 나타낸 단면도이다.
이제, 본 발명의 실시예에 따른 반도체 장치의 제조방법을 실행하는 데 사용되는 금형 장치를 설명한다.
제4∼8도를 참조하면, 사용되는 금형장치는, 제1리드 프레임(1)과 제2리드 프레임(2)이 그 상면에 배치되어 있는 제1금형으로서 기능한 하부금형과, 하부금형(5)위에 적절히 배치된 상부금형(6)으로 이루어져 있다.
하부금형(5)에는, 패키지(35)(제5∼8도에서 실선으로 표시된)의 외형이나 거의 하반의 형태를 규정하기 위한 하부 캐비티(51)가 형성된다.
하부 캐비티(51)의 양측(제5도와 제6도에서는 좌측만이 표시되어 있다)의 각각에는, 단차부(12)와 수평부(13)를 포함하는 제1리드 프레임(1)의 다이패드 지지리드(11)를 수납하는 형상의 한 쌍의 지지리드 수납구(52)가 교차부의 평탄한 V-자 형상에서 접속되도록 위치결정 리세스(positioning recess)(53) 가 형성되어 있다.
위치결정 리세스(53)의 단부에는 제1리드 프레임(1)의 프레임 부재(19)를 수납하기 위한 프레임 수납 리세스(54)가 형성된다.
또한, 참조번호 55는 하부 캐비티(51)의 외주면을 규정하는 리드 분리면을 나타낸다.
반면, 하부금형(5)의 하부 캐비티(51)에 대응하는 위치에는, 상부 캐비티(61)가 있는 상부금형(6)이 형성되어 패키지(35)의 외형이나 거의 상반의 형태를 규정한다.
하부 캐비티(51)와 상부 캐비티(61)는 용융된 수지물질로 충전되는 몰딩 챔버를 형성한다.
상부 캐비티(61)의 양측에는, 위치결정 리세스(53)에 대응하는 형태로 형성되고 위치결정 리세스(53)에 적합하게 끼워져 지지리드 수납구(52)를 밀폐하기 위한 위치결정 돌기부(63)가 형성되어, 제2리드 프레임(2)의 프레임 부재(29)를 수납하는 프레임 수납 리세스(64)가 위치결정 돌기부(63)의 외측 단부에 인접하게 형성된다.
따라서, 다이패드 분리면(62)은 이웃하는 면으로 기능하는 위치결정 돌기부(63)의 저면에 형성되는 반면, 리드 분리면(65)은 하부금형(5)의 리드 분리면(55)에 대응하여 상부 캐비티(61)의 외주면에 형성된다.
또한, 제2접속리드(21)와 제1접속리드(25)를 끼우기 위한 리드 설치 홈(lead engaging groove)(66)이 리드 분리면(65)에 형성된다.
제8도에서, 참조번호 67은 다이패드 분리면(62)과 리드 분리면(65)간의 분리선을 나타낸다.
하부금형(5)과 상부금형(6)은 분리선(67)을 따라 서로 맞물리도록 형성된다.
프레임 배치공정에서, 서로 중첩되어 있는 제1리드 프레임(1)과 제2리드 프레임(2)이 하부금형(5) 상에 배치되어, 상부금형(6)이 하부금형(5)위에 겹쳐지게 된다.
더욱 구체적으로, 아래에 놓여 있는 제1리드 프레임(1)이 하부금형(5) 위에 배치된다.
이어서, 반도체칩(3)이 탑재되어 있고 상술한 와이어 본딩공정을 거친 다이패드(10)가 하부금형(5)의 하부 캐비티(51) 내에 배치되고, 프레임 부재(19)는, 다이패드 지지리드(11)가 지지리드 수납구(52) 내에 수납된 상태에서 프레임 수납 리세스(54)내로 수용된다.
이러한 방법으로, 다이패드(10), 다이패드 지지리드(11)의 수평부(13)의 기부(13a), 제2접속리드(21)의 내부리드(22) 및 제1접속리드(25)의 내부 선단부가 하부 캐비티(51)내에 배치된다.
이러한 상태에서, 상부금형(6)이 하부금형(5)에 이웃할 때가지 아래쪽으로 이동하여, 하부금형(5)과 상부금형(6)이 서로 고정된다.
더욱 구체적으로, 제2리드 프레임(2)의 프레임 부재(29)는 위치결정 돌기부(63)가 하부금형(5)의 리세스(53)내로 맞춰진 상태에서 상부금형(6)의 프레임 수납 리세스(64)에 수용되는 한편, 제2접속리드(21)와 제1접속리드(25)가 리드 감합구(66)내에 수납되어, 다이패드 분리면(62)과 위치결정 리세스(53)의 상면뿐만 아니라 리드 분리면(55,65)이 각각 서로 밀착된다.
따라서, 다이패드(10), 다이패드 지지리드(11)의 기부(13a), 제2접속리드(21)의 내부리드(22) 및 제1접속리드(25)의 내부리드(26)가 하부 및 상부 캐비티(51,61)에 의하여 규정된 수지 몰딩 챔버 내에 배치되고, 다이패드 지지리드(11)는 지지리드 수납부(52)내에 밀폐된 상태에서 위치결정 돌기부(63)에 의하여 고정된다.
다시 말하면, 한 쌍의 다이패드 지지리드(11)의 단차부(12)와 수평부(13)의 주요부가 위치결정 돌기부(63)에 의하여 고정되거나 지지된다.
이제 성형 또는 몰딩공정에 대하여 설명한다.
상술한 프레임 배치공정에서, 하부금형(5)과 상부금형(6)을 클램프한 뒤, 용융된 봉지용 수지를 하부 또는 상부 캐비티(51,61)에 의하여 형성된 수지 챔버에 충전되어 경화된다.
이러한 경우에, 반도체칩(3)이 탑재된 다이패드(10)를 지지하는 다이패드 지지리드(11)의 단차부(12)가 하부 및 상부 캐비티(51,61)에 의하여 형성된 수지로 충전된 챔버의 외측에 형성된다.
더욱 구체적으로, 단차부(12)가 하부금형(5)의 지지리드 수납구(52) 내에 밀폐된 상태에서 상부금형(6)의 위치결정 돌기부(63)에 의하여 억제되어, 다이패드(10)는 강도가 본래대로 유지되는 기부(13a)에 의하여 단단히 지지되기 때문에, 용융된 수지를 충전할 때 일정하지 않은 압력이 가해지는 경우에도 다이패드(10)가 위쪽이나 아래쪽으로 배치되지 않는다.
또한, 다이패드(10)가 한 쌍의 다이패드 지지리드(11)의 기부(13a)에 의하여 지지되기 때문에, 상하변동을 방지하는 것에 더하여 다이패드(10)의 회전 또한 억제된다.
마지막으로, 제4공정으로서 절단공정을 실행한다.
제9도는 금형장치로부터 제거한 후 중간상태의 반도체 장치를 나타내는 단면도이며, 제10도는 리드가 절단된 후의 반도체 장치를 나타내는 단면도이고, 제11도는 완료된 상태의 반도체 장치를 나타내는 사시도이다.
상술한 몰딩공정에서 수지가 경화된 후, 상부금형(6)은 하부금형(5)으로부터 분리되고, 제9도에서 표시된 바와 같이 몰딩된 패키지(35)를 가지는 반도체 장치의 중간제품이 하부금형으로부터 분리된다.
이어서, 패키지(35)로부터 외측으로 연장된 제1리드 프레임(1)의 다이패드 지지리드(11)의 불필요한 노출부를 프레스 커터를 이용하여 프레임 부재(19)와 같이 절단하는 한편, 제2접속리드(21)와 제1접속리드(25)를 소정의 길이를 남겨둔 상태에서 제2리드 프레임(2)의 제2접속리드(21)로부터 절단된다.
반도체 장치가 이제 완성된 상태이다.
완성된 반도체 장치에서, 반도체칩(3)을 둘러싸는 패키지(35)의 벽부(36)가 제9 및 제10도에서와 같이 수평부(13)의 기부(13a)상에 형성된다.
따라서, 벽부(36)의 두께가 감소한다.
그러므로, 상술한 제17도와 관련하여 설명한 반도체 장치와 비교해 볼 때, 반도체칩(3)의 외형치수는 벽부(36)의 두께의 감소에 비례하여 증가될 수 있으므로, 큰 규모의 반도체칩(3)이 다이패드(10) 상에 탑재될 수 있다.
일예로서, 10.79㎜∼41.27㎜ 범위의 외형치수 L1과 2.6㎜∼3.1㎜의 두께를 가지도록 규격화된 패키지(35)에서, 단차부(12)를 형성하는 데 필용한 길이 M은 0.3㎜∼0.5㎜의 범위 내인 한편, 상기 차단부(12)를 형성하는 데 필요하고 상부 및 하부금형 내에 끼워진 수평부(13)의 길이 N은 0.1㎜이다.
따라서, 제17도에 표시된 지금까지 알려진 경우의 반도체 장치에서는, 벽부가 차단부(102a)와 양단의 수평부를 가로지르도록 형성되기 때문에, 벽부의 두께는 0.5㎜∼0.7㎜가 된다.
반대로, 본 발명의 일실시예에 따른 반도체 장치의 제조방법에서는, 벽부(36)가 다이패드 지지리드(11)의 수평부(13)의 기부(13a)상에 형성될 수 있다.
따라서, 벽부(36)의 두께P는 0.2㎜∼0.4㎜의 범위가 된다.
결국, 종래의 반도체칩(110)과 비교해 볼 때,
0.2∼1.0(㎜) = {(0.5∼0.7)∼(0.2∼0.4)}x2
만큼 증가한 외형치수 L3을 가지는 반도체칩(3)을 수납할 수 있다.
또한, 본 발명의 일실시예를 실행하는 데 사용되는 반도체 장치 제조용 금형장치에서, 위치결정 리세스(53), 다이패드 분리면(62) 및 리드 분리면(55,65)을 연결하는 분리선(67)은 제2접속리드(21)와 제1접속리드(25)를 구비하지 않은 패키지의 외면에서 제5∼8도에서와 같이 이들을 제공하는 대신 변을 따라 연장되어 있으며, 상술한 패키지(35)의 외면은 수지로 패키지한 이후에 반도체 장치의 중간제품을 하부금형(5,6)으로부터 용이하게 분리할 수 있도록 가늘게 될 수 있다.
또한, 상부금형(6)을 상술한 분리선(67)을 가지는 위치결정 리세스(53)내로 끼우는 것에 의하여, 하부금형(5) 및 상부금형(6)의 위치결정이 높은 정확도로 용이하게 실현될 수 있다.
일예로서, 상부금형(6)과 하부금형(5)이 각각, 상부금형(6)과 하부금형(5)의 각각이 복수의 분할로 구성되고, 상부 및 하부금형(6,5)용 위치결정 수단이 캐비티로부터 떨어진 위치에서 형성되는 금형구조와 비교해 볼 때, 위치결정 정확성이 10㎛정도 증가한다.
[실시예 2]
이제, 본 발명의 제2실시예를 제12,13도를 참조하여 설명한다.
제2실시예에 따른 반도체 장치 제조방법은, 반도체 장치 제조방법이 제1공정으로서 다이패드 스탬핑/본딩공정, 제2공정으로서 프레임 위치결정 공정, 제3공정으로서 몰딩공정, 제4공정으로서 리드절단 공정을 포함한다는 점에서 제1실시예와 동일하다.
그러나, 다이패드 스탬핑/와이어 본딩공정에 의하여 형성되는 프레임의 구조가 제1실시에에 다른 방법에 의해 형성되는 것과는 다르다.
제12도는 본 발명의 제2실시예에 따른 반도체 장치 제조방법을 설명하는 평면도이고, 제13도는 제12도의 라인 F-F를 따라 화살표로 표시된 방향에서 나타낸 단면도이다.
이러한 도면에서, 제1실시예와 동일한 부분은 설명의 편의를 위하여 동일한 번호로 표시하였다.
제12,13도를 참조하면, 참조번호7은 제2접속리드(21) 및 제1접속리드(25)를 가지는 리드 프레임을 나타내고, 다이패드(10)의 양측에 배치된 프레임 부재(79)는 내부리드(22)에 대향하여 수평으로 각각 연장된 한 쌍의 상부 돌출편(71)(제1돌출편)으로 형성되어 있다.
반면, 한 쌍의 하부 돌출핀(72)(제2돌출편)은 반도체칩(3)이 탑재되어 있는 다이패드(10)의 양측으로부터 각각 상부 돌출핀(71)의 방향으로 연장되어 있다.
본 발명의 실시예에 따른 반도체 장치 제조방법의 다이패드 강하/와이어 본딩 공정에서, 리드 프레임(7)과 다이패드(10)는 접착부재로 기능하는 접착제(75)에 의하여 접속되어 다이패드 지지리드(70)을 형성한다.
더욱 구체적으로, 다이패드(10)는 그 하부 돌출편(72)이 리드 프레임(7)의 제2접속리드(21) 하방을 통과하여 그 선단부(76)가 각각 상부 돌출핀(71)의 선단부(77) 바로 아래에 위치하도록 배치된다.
이후에, 상부 및 하부 돌출편(71,72)의 선단부(77,76)는 각각 접착 테이프, 본드와 같은 접착부재(75)에 의하여 접속되어, 다이패드 지지리드(70)를 형성한다.
상술한 구조에서, 접착부재(75)는, 제1실시에에 다른 반도체 장치의 단차부(12)에 대응하는 단차부를 형성하며, 하부 돌출편(72)은 제1실시예의 수평부(13)에 대응하는 수평부를 형성한다.
그 결과, 제2접속리드(21)는 하부 돌출편(72) 상방을 가로질러 배치되어, 다이패드(10)가 제2접속리드(21)에 비하여 상대적으로 낮게 된다.
본 발명의 실시예에 따른 프레임 위치결정 공정과 몰딩공정에서 사용된 반도체 장치 제조용 금형에는, 위치결정 리세스(53)가 상부 돌출편(71), 하부 돌출편(72) 및 접착 부재(75)에 의하여 형성된 다이패드 지지리드(70)의 L-자 형상에 대응하도록 하부금형에 형성되고, 지지리드 수납구(52)는 다이패드 지지리드(70)의 형상에 대응하도록 형성된다.
또한, 상부금형(6)으로부터 돌출편 위치결정 돌기부(63)는 위치결정 리세스(53)의 형상과 일치하도록 형성된다.
따라서, 몰딩공정을 통하여, 접착부재(75)가 외부로 노출된 패키지(35)가 실시예에 따라 일체로 형성되므로, 이미 별개로 형성되어 있는, 다이패드 지지리드(11)를 가지는 제1리드 프레임(2)을 소정의 위치에서 중첩시키기 위한 공정이 불필요하게 되어, 금형에서 리드 프레임을 위치결정하기 위한 공정이 간단하게 되어 이에 따라 작업효율이 증가한다.
다른 부분에서는, 본 실시예는 제1실시예와 동일하다.
따라서, 추가 설명은 생략한다.
[실시예 3]
다음으로, 본 발명의 제3실시예에 따른 반도체 장치 제조방법을 제14도를 참조하여 설명한다.
제3실시예는 접속부재로서 스페이서(spacer)가 사용된다는 점에서 제2실시예와 상이하다.
제14도는 본 발명의 제3실시예에 따른 반도체 장치 제조방법을 설명하기 위하 단면도로서 제13도와 유사하다.
참고로, 설명의 편의를 위하여 제14도에서, 제2실시예와 동일한 부분은 제3실시예에서 동일한 번호로 표기하였다.
제2실시예의 경우에, 상부 및 하부 돌출편(71,72)의 선단부(77,76)는 각각 인위적으로 큰 두께를 가질 수 없는 접착제(75)를 사용하여 서로 접속된다.
그 결과, 제2접속리드(21)와 하부 돌출편(72)은 노출된 상태에서 서로 근접하여 배칙되어, 몰딩 공정에서 용융된 수지를 충전할 때 제2접속리드(21)와 하부 돌출편(72)간의 불필요한 접촉을 발생할 수 있어서, 쇼트가 발생할 수 있다.
이러한 상황에서, 비교적 두꺼운 비접착성의 절연성 스페이서(80)를 상부 돌출편(71) 및 제2접속리드(21) 아래에 배치하는 것이 제3실시예에서 제안되어, 절연 스페이서(80)가 접착제(81)를 사용하여 상부 돌출편(71)과 하부 돌출편(72)에 접착된다.
이러한 구조에서는, 용융된 수지의 충전 시에 제2접속리드(21)가 아래쪽으로 이동하는 경향이 절연 스페이서(80)에 의하여 억제될 수 있어, 제2접속리드(21) 및 하부 돌출편(72)이 서로 접촉하는 것을 용이하게 방지할 수 있다.
다른 부분에서는, 제3실시예가 제1,2실시예와 동일하다.
따라서, 추가설명은 생략한다.
[실시예 4]
본 발명의 제4실시예에 따른 반도체 장치 제조방법은, 돌기부가 접착부재로서 사용된다는 점에서 상술한 제2,3실시예와 상이하다.
제15도는 본 발명의 제4실시예에 따른 반도체 장치 제조방법을 설명하는 단면도로서 제14도와 유사하다.
제14도에서는, 제1∼3실시예와 동일한 부분은 설명의 편의를 위하여 동일한 참조번호를 표시하였다.
제15도를 참조하면, 돌기부(90)는, 상부 돌출편(71)의 선단부(77)쪽으로 아래로 돌출하도록 하부 돌출편(72)의 선단부(76)에 형성되어, 돌기부(90)의 선단부가 접착제(91)에 의하여 상부 돌출편(71)에 접착된다.
이러한 구조에서, 돌기부(90)의 돌출 높이와 접착제(91)의 두께의 합에 대응하는 충분한 갭이 제2접속리드(21)와 하부 돌출편(72)사이에 생기게 되어, 제2접속리드(21)가 하부 돌출편(72)과 접촉하는 것을 용이하게 방지할 수 있는 것은 몰론이고, 용융된 수지의 충전시에 제2접속리드(21)가 아래쪽으로 이동하려는 경향도 방지할 수 있다.
다른 부분에서는, 실시예가 상술한 제1∼3실시예와 동일하다.
본 발명의 특징과 이점은 상세한 설명에서 분명하게 설명되었고, 따라서, 첨부된 특허청구범위가 본 발명의 정신과 영역 내에서 장치의 그러한 모든 이점과 특징을 포함하도록 되어 있다.
또한, 다양한 개량과 조합이 본 기술의 전문가들에게는 가능하므로, 설명한 구조와 동작에만 제한되는 것은 아니다.
일예로서, 한 쌍의 다이패드 지지리드(11)가 별도로 형성되어 있는 제1리드 프레임(1)과 제2리드 프레임(2)을 사용하여 다이패드(10)의 양측에 형성되었지만, 하나의 다이패드 지지리드를 다이패드(10)의 양측에 형성한 상태에서 단일 리드 프레임에 제1리드 프레임(1)과 제2리드 프레임(2)을 형성하고, 제2접속리드(21)가 다이패드 지지리드(11)의 가까운 위치로 연장되도록 형성하는 것이 가능하다.
이러한 경우에, 하나의 리드 수납구(52)를 가지는 위치결정 리세스(53)를 포함하는 하부금형은 반도체 장치 제조용 금형으로 사용되어, 다이패드 지지리드(11)를 지지하는 것이 가능하다.
따라서, 모든 적합한 개량은 본 발명의 정신과 영역 내에 해당하는 것으로 이해되어야 한다.

Claims (16)

  1. 단차부를 각각 가지는 복수개의 다이패드 지지리드에 의해 지지되고 반도체칩을 탑재하고 있는 다이패드를 포함하는 제1리드 프레임(i)과, 상기 반도체칩의 전극에 근접하여 연장되어 있는 접속리드를 가지는 제2리드 프레임(ii)을 중첩하여 배치하고, 상기 접속리드의 각각의 내부리드부를 금속 와이어로 상기 반도체칩의 해당 전극에 전기적으로 접속시키는 제1공정과, 상기 다이패드와 상기 내부리드부가 제1금형 내의 제1캐비티 내에 배치되는 한편 상기 다이패드 지지리드의 상기 차단부가 상기 제1캐비티의 외측에 배치되도록 상기 제1,2리드 프레임을 상기 제1금형 상에 배치하고, 제2캐비티를 가지는 제2금형을 상기 제1금형 상에 중첩시켜 수지 몰딩 챔버를 형성하고, 상기 제1,2금형의 이웃하는 면 사이에 클램프된 단차부를 상기 제1,2리드 프레임이 포함하도록 하는 제2공정과, 상기 수지 몰딩 챔버를 수지로 충전함으로써 패키지를 형성하는 제3공정과, 상기 제1,2금형으로부터 상기 패키지를 제거하고, 상기 패키지 외부로 노출된 상기 단차부를 절단하고, 상기 접속리드를 소정의 길이로 자르는 제4공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 제1공정에서, 상기 다이패드 지지리드는 아래쪽으로 압력을 받아 상기 단차부를 형성하고, 상기 반도체칩은 상기 다이패드 상에 탑제되고, 금속 와이어를 본딩함으로써 상기 반도체칩의 전극과 상기 접속리드의 내부리드부 사이가 전기적으로 접속되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 제1공정에서, 상기 리드 프레임은, 상기 다이패드 지지리드의 일부인 복수개의 제1돌출편과, 상기 다이패드로부터 연장되는 복수개의 제2돌출편을 포함하고, 접속리드 각각은 상기 제1돌출편의 선단을 횡단하여 연장되며, 각각의 상기 제2돌출편은 상기 접속리드로부터 거리를 두도록 상기 다이패드를 배치한 후, 각각의 제1,2돌출편을 연결부재로 접속하여 상기 복수개의 다이패드 지지리드를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 연결부재가 접착제인 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제3항에 있어서, 상기 연결부재는, 상기 제1돌출편의 반대쪽에 배치되어 있는 스페이서를 포함하고, 상기 제1돌출편들 중의 하나와 상기 제1,2돌출편 사이에 위치한 상기 제2돌출편들 중의 하나에 접착되어 있고, 상기 접속리드는 상기 제1 돌출편의 선단을 횡단하여 연장되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제3항에 있어서, 상기 연결부재가, 상기 제1,2돌출편 중의 하나 위의 돌기부를 포함하고, 상기 제1,2돌출편 중의 다른 하나에 접착되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제2항에 있어서, 상기 제1공정에서, 인접하는 다이패드 지지리드의 사이로부터 돌출된 지지대 위에서 상기 접속리드의 선단부가 지지되는 동안, 상기 금속 와이어를 접합함으로써 상기 반도체칩의 전극과 상기 접속리드 사이를 전기적으로 접속하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제3항에 있어서, 상기 제1공정에서, 인접하는 다이패드 지지리드의 사이로부터 돌출된 지지대 위에서 상기 접속리드의 선단부가 지지되는 동안, 상기 금속 와이어를 접합함으로써 상기 반도체칩의 전극과 상기 접속리드 사이를 전기적으로 접속하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 다이패드와, 상기 다이패드에 접속되고 단차부를 가지는 다이패드 지지리드와, 상기 다이패드에 인접하는 위치로 연장된 접속리드를 포함하는 리드프레임을 형성하고, 상기 다이패드 상에 반도체칩을 탑재하고, 상기 접속리드의 내부리드부를 금속 와이어로 상기 반도체칩의 전극에 전기적으로 접속시키는 제1공정과, 상기 접속리드의 상기 내부리드부와 상기 다이패드가 제1금형내의 제1캐비티 내에 배치되는 한편 상기 다이패드 지지리드의 상기 차단부가 상기 제1캐비티의 외측에 배치되도록 상기 리드 프레임을 상기 제1금형 상에 위치시키고, 제2캐비트를 가지는 제2금형을 상기 제1금형 상에 중첩시켜, 상기 제1,2금형의 이웃하는 면 사이에 클램프된 단차부를 포함하는 상기 리드 프레임의 일부로써 수지 몰딩 챔버를 형성하는 제2공정과, 상기 수지 몰딩 챔버를 수지로 충전함으로써 패키지를 형성하는 제3공정과, 상기 제1,2금형으로부터 상기 패키지를 제거하고, 상기 패키지 외부로 노출된 상기 단차부를 절단하고, 상기 접속리드를 소정의 길이로 자르는 제4공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제9항에 있어서, 상기 제1공정에서, 상기 다이패드 지지리드는 아래쪽으로 압력을 받아 상기 차단부를 형성하고, 상기 반도체칩은 상기 다이패드 상에 탑재되고, 금속 와이러를 본딩함으로써 상기 반도체칩의 전극과 상기 접속리드의 내부리드부 사이가 전기적으로 접속되는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제9항에 있어서, 상기 제1공정에서, 상기 리드 프레임은, 상기 다이패드 지지리드의 일부인 복수개의 제1돌출편과, 상기 다이패드로부터 연장되는 복수개의 제2돌출편을 포함하고, 접속리드 각각은 상기 제1돌출편의 선단을 횡단하여 연장되며, 각각의 상기 제2돌촐편은 상기 접속리드로부터 거리를 두도록 상기 다이패드를 배치한 후, 각각의 제1,2돌출편을 연결부재로 접속하여 상기 복수개의 다이패드 지지리드를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제11항에 있어서, 상기 연결부재가 접착제인 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제11항에 있어서, 상기 연결부재는, 상기 제1돌출편의 반대쪽에 배치되어 있는 스페이서를 포함하고, 상기 제1돌출편들 중의 하나와 상기 제1,2돌출편 사이에 위치한 상기 제2돌출편들 중의 하나에 접착되어 있고, 상기 접속리드는 상기 제1돌출편의 선단을 횡단하여 연장되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 제11항에 있어서, 상기 연결부재가, 상기 제1,2돌출편 중의 하나 위의 돌기부를 포함하고, 상기 제1,2돌출편 중의 다른 하나에 접착되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 제10항에 있어서, 상기 제1공정에서, 인접하는 다이패드 지지리드의 사이로부터 돌출된 지지대 위에서 상기 접속리드의 선단부가 지지되는 동안, 상기 금속 와이어를 접합함으로써 상기 반도체칩의 전극과 상기 접속리드 사이를 전기적으로 접속하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 제11항에 있어서, 상기 제1공정에서, 인접하는 다이패드 지지리드의 사이로부터 돌출된 지지대 위에서 상기 접속리드의 선단부가 지지되는 동안, 상기 금속 와이어를 접합함으로써 상기 반도체칩의 전극과 상기 접속리드 사이를 전기적으로 접속하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019950002160A 1994-02-07 1995-02-07 반도체 장치의 제조방법 KR0185790B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP94-13751 1994-02-07
JP94-013751 1994-02-07
JP6013751A JP2866572B2 (ja) 1994-02-07 1994-02-07 半導体製造方法

Publications (2)

Publication Number Publication Date
KR950025963A KR950025963A (ko) 1995-09-18
KR0185790B1 true KR0185790B1 (ko) 1999-03-20

Family

ID=11841960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002160A KR0185790B1 (ko) 1994-02-07 1995-02-07 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US5508232A (ko)
JP (1) JP2866572B2 (ko)
KR (1) KR0185790B1 (ko)
DE (1) DE19503823C2 (ko)
TW (1) TW269740B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6600215B1 (en) * 1998-04-02 2003-07-29 Micron Technology, Inc. Method and apparatus for coupling a semiconductor die to die terminals
SG75958A1 (en) 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6199743B1 (en) 1999-08-19 2001-03-13 Micron Technology, Inc. Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
US6221748B1 (en) 1999-08-19 2001-04-24 Micron Technology, Inc. Apparatus and method for providing mechanically pre-formed conductive leads
KR100391124B1 (ko) * 2001-05-18 2003-07-12 에쓰에쓰아이 주식회사 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
US20060278962A1 (en) * 2005-06-09 2006-12-14 Tessera, Inc. Microelectronic loop packages
JP2008218776A (ja) * 2007-03-06 2008-09-18 Renesas Technology Corp 半導体装置
US7763958B1 (en) * 2007-05-25 2010-07-27 National Semiconductor Corporation Leadframe panel for power packages
TWI462194B (zh) * 2011-08-25 2014-11-21 Chipmos Technologies Inc 半導體封裝結構及其製作方法
DE112015007224B4 (de) * 2015-12-23 2022-06-30 Intel Corporation Umgekehrt montiertes Gull-Wing Elektronikgehäuse
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS60113932A (ja) * 1983-11-26 1985-06-20 Mitsubishi Electric Corp 樹脂封止半導体装置の組立方法
JPH01201947A (ja) * 1988-02-05 1989-08-14 Nec Corp 半導体装置
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
JPH02253650A (ja) * 1989-03-28 1990-10-12 Nec Corp リードフレーム
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
JPH0760837B2 (ja) * 1990-03-13 1995-06-28 株式会社東芝 樹脂封止型半導体装置
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2877479B2 (ja) * 1990-09-27 1999-03-31 株式会社東芝 半導体装置用リードフレーム
JPH04192450A (ja) * 1990-11-27 1992-07-10 Sumitomo Metal Mining Co Ltd 複合リードフレーム
JPH04249348A (ja) * 1991-02-05 1992-09-04 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP3215851B2 (ja) * 1991-02-13 2001-10-09 日立化成工業株式会社 樹脂封止型半導体装置およびその製造法
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same

Also Published As

Publication number Publication date
JPH07221243A (ja) 1995-08-18
DE19503823C2 (de) 2001-01-25
DE19503823A1 (de) 1995-08-10
KR950025963A (ko) 1995-09-18
TW269740B (ko) 1996-02-01
JP2866572B2 (ja) 1999-03-08
US5508232A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR101054602B1 (ko) 반도체 장치의 제조 방법
US20030030131A1 (en) Semiconductor package apparatus and method
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
EP0330512B1 (en) Producing electronic components with the aid of lead frames
US20010013639A1 (en) Ball-grid-array semiconductor with protruding terminals
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
US6737736B2 (en) Semiconductor device
US7719585B2 (en) Solid-state imaging device
EP1494292A2 (en) Solid-state imaging device and method for manufacturing the same
KR0185790B1 (ko) 반도체 장치의 제조방법
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JPS60189940A (ja) 樹脂封止型半導体装置の製法
JP2908978B2 (ja) 半導体装置及びその製造装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2661152B2 (ja) Ｉｃカード用モジュールの製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2752803B2 (ja) 半導体装置の製造方法
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JP3434633B2 (ja) 樹脂封止型半導体装置
KR20010053792A (ko) 반도체 패키지 제조용 리드프레임
JP2004200719A (ja) 半導体装置
KR20000014539U (ko) 반도체 패키지
JPH02303056A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 17

EXPY Expiration of term