JP3215851B2 - 樹脂封止型半導体装置およびその製造法 - Google Patents
樹脂封止型半導体装置およびその製造法Info
- Publication number
- JP3215851B2 JP3215851B2 JP2001191A JP2001191A JP3215851B2 JP 3215851 B2 JP3215851 B2 JP 3215851B2 JP 2001191 A JP2001191 A JP 2001191A JP 2001191 A JP2001191 A JP 2001191A JP 3215851 B2 JP3215851 B2 JP 3215851B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- ceramic coating
- metal plate
- ceramic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表面実装型樹脂封止ＩＣ
に係わり、プリント配線板へのはんだ付け実装に伴うパ
ッケージクラックを防止する技術に関する。
に係わり、プリント配線板へのはんだ付け実装に伴うパ
ッケージクラックを防止する技術に関する。
【０００２】
【従来の技術】従来のプラスチックパッケージでは、半
導体素子を搭載する方法として、パッケージ中央部にリ
ードフレームの一部として構成されるアイランドを配置
し、この上に半導体素子を導電ペースト等で接合し、そ
の後、半導体素子のボンディングパット部とインナーリ
ードを金線により結線し、樹脂封止後、アウターリード
を切断・成型することでプラスチックパッケージが得ら
れる。
導体素子を搭載する方法として、パッケージ中央部にリ
ードフレームの一部として構成されるアイランドを配置
し、この上に半導体素子を導電ペースト等で接合し、そ
の後、半導体素子のボンディングパット部とインナーリ
ードを金線により結線し、樹脂封止後、アウターリード
を切断・成型することでプラスチックパッケージが得ら
れる。
【０００３】
【発明が解決しようとする課題】近年、電子部品のプリ
ント配線板への高密度実装化が進んでいる。これに伴
い、電子部品は従来のピン挿入型のパッケージから表面
実装型のパッケージが主流になっている。ＩＣ、ＬＳＩ
などの表面実装型ＩＣは実装密度をあげ、実装高さを低
くするために薄型、小型のパッケージになっており、素
子のパッケージに対する占有体積が大きくなる一方、パ
ッケージの肉厚は非常に薄くなってきた。
ント配線板への高密度実装化が進んでいる。これに伴
い、電子部品は従来のピン挿入型のパッケージから表面
実装型のパッケージが主流になっている。ＩＣ、ＬＳＩ
などの表面実装型ＩＣは実装密度をあげ、実装高さを低
くするために薄型、小型のパッケージになっており、素
子のパッケージに対する占有体積が大きくなる一方、パ
ッケージの肉厚は非常に薄くなってきた。
【０００４】さらに、これらのパッケージは従来のピン
挿入型のものと実装方法が異なっている。即ち、ピン挿
入型パッケージはピンを配線板に挿入した後、配線板裏
面からはんだ付けを行うため、パッケージが直接高温に
曝されることがなかった。しかし、表面実装型ＩＣは配
線板表面に仮止めを行い、はんだバスやリフロー装置な
どで処理されるため、直接はんだ付け温度にさらされ
る。この結果、ＩＣパッケージが吸湿した場合、はんだ
付け時に吸湿水分が急激に膨張しパッケージをクラック
させてしまう。現在、この現象が表面実装型ＩＣに係わ
る大きな問題となっている。従来構造のＩＣパッケージ
では、上記の問題が避けられないため、ＩＣを防湿梱包
して出荷したり、配線板へ実装する前に予めＩＣを十分
乾燥して使用するなどの方法がとられている。しかし、
これらの方法は手間がかかり、コストも高くなる。本発
明はかかる状況に鑑みなされたもので、配線板への実装
の際特定の前処理をすることなく、はんだ付けを行うこ
とができる樹脂封止型半導体装置を提供しようとするも
のである。
挿入型のものと実装方法が異なっている。即ち、ピン挿
入型パッケージはピンを配線板に挿入した後、配線板裏
面からはんだ付けを行うため、パッケージが直接高温に
曝されることがなかった。しかし、表面実装型ＩＣは配
線板表面に仮止めを行い、はんだバスやリフロー装置な
どで処理されるため、直接はんだ付け温度にさらされ
る。この結果、ＩＣパッケージが吸湿した場合、はんだ
付け時に吸湿水分が急激に膨張しパッケージをクラック
させてしまう。現在、この現象が表面実装型ＩＣに係わ
る大きな問題となっている。従来構造のＩＣパッケージ
では、上記の問題が避けられないため、ＩＣを防湿梱包
して出荷したり、配線板へ実装する前に予めＩＣを十分
乾燥して使用するなどの方法がとられている。しかし、
これらの方法は手間がかかり、コストも高くなる。本発
明はかかる状況に鑑みなされたもので、配線板への実装
の際特定の前処理をすることなく、はんだ付けを行うこ
とができる樹脂封止型半導体装置を提供しようとするも
のである。
【０００５】
【課題を解決するための手段】発明者らは上記の課題を
解決するために鋭意検討を重ねた結果、インナーリード
先端に保持された、少なくとも裏面に絶縁抵抗が１０10
Ω・cm以上のセラミック被膜を形成した金属板に半導体
素子をダイボンデングするとともに、インナーリードと
該半導体素子をボンディング用ワイヤにより接続し、そ
の後樹脂封止するもので、次の（１）及び（２）の少な
くともいずれかの要件を満たすことにより上記の目的を
達成しうることを見いだし、本発明を完成するに至っ
た。（１）セラミック被膜の厚みが１０〜１００μｍである （２）セラミック被膜の形成前に金属板に予め接着が向
上するような前処理が施されている
解決するために鋭意検討を重ねた結果、インナーリード
先端に保持された、少なくとも裏面に絶縁抵抗が１０10
Ω・cm以上のセラミック被膜を形成した金属板に半導体
素子をダイボンデングするとともに、インナーリードと
該半導体素子をボンディング用ワイヤにより接続し、そ
の後樹脂封止するもので、次の（１）及び（２）の少な
くともいずれかの要件を満たすことにより上記の目的を
達成しうることを見いだし、本発明を完成するに至っ
た。（１）セラミック被膜の厚みが１０〜１００μｍである （２）セラミック被膜の形成前に金属板に予め接着が向
上するような前処理が施されている
【０００６】本発明に用いられる金属板は特に限定する
ものではないが、インナーリード部と接着して使用する
ことを考慮すると線膨張係数が近似していることが好ま
しく、リードフレームと同一部材であることが好ましい
が、Ｆｅ系のリードフレームに対してはセラミック基板
でもよい。本発明の重要な要素であるセラミック被膜に
ついては、絶縁性が十分保たれることが必要があり、セ
ラミック溶射法、ＣＶＤ（Chemical Vapor Depositio
n)、セラミックゾルを用いたコーティング法などがある
が、絶縁抵抗としては少なくとも１０10Ω・cm以上必要
である。これらの方法のうち、セラミック溶射により得
られた被膜は表面に凹凸や細孔があり、封止樹脂との接
着が特に良好である。また、溶射するセラミックの材質
としては絶縁性、溶射時の作業性などの点からアルミナ
またはコージライトが好ましい。さらに、セラミック溶
射を行う場合、金属板の前処理として、ニッケルめっき
またはニッケル溶射などの操作を行うことが好ましい。
この理由としては、前処理を行うことでセラミック被膜
と金属板の接着強度を格段に高くできるためである。
ものではないが、インナーリード部と接着して使用する
ことを考慮すると線膨張係数が近似していることが好ま
しく、リードフレームと同一部材であることが好ましい
が、Ｆｅ系のリードフレームに対してはセラミック基板
でもよい。本発明の重要な要素であるセラミック被膜に
ついては、絶縁性が十分保たれることが必要があり、セ
ラミック溶射法、ＣＶＤ（Chemical Vapor Depositio
n)、セラミックゾルを用いたコーティング法などがある
が、絶縁抵抗としては少なくとも１０10Ω・cm以上必要
である。これらの方法のうち、セラミック溶射により得
られた被膜は表面に凹凸や細孔があり、封止樹脂との接
着が特に良好である。また、溶射するセラミックの材質
としては絶縁性、溶射時の作業性などの点からアルミナ
またはコージライトが好ましい。さらに、セラミック溶
射を行う場合、金属板の前処理として、ニッケルめっき
またはニッケル溶射などの操作を行うことが好ましい。
この理由としては、前処理を行うことでセラミック被膜
と金属板の接着強度を格段に高くできるためである。
【０００７】セラミック被膜の形成は、金属板の両面に
行われるのが望ましいが、裏面のみでも差し支えない。
但し、インナーリードとの接続部は絶縁しておく必要が
ある。セラミック被膜の厚みとしては１０〜１００μｍ
が適している。その理由としては１０μｍ未満では、セ
ラミック溶射により被膜を形成する際、不完全になりや
すく、１００μｍを超えるとパッケージ下側の封止樹脂
厚が薄くなり、樹脂クラックなどが発生しやすくなるた
めである。また、セラミック被膜を施した金属板とイン
ナーリードとの接着法については、特に限定するもので
はないが、インナーリードのうち少なくとも２本以上と
接着する必要がある。さらに、接着方法としては接着剤
や接着シート等を用いることができるが、これらはワイ
ヤボンド時の加熱に十分耐えることが必要であり、エポ
キシ樹脂等を主成分とする熱硬化タイプのものや、ポリ
イミド、ポリアミド、ポリエーテルアミド等のエンジニ
アリングプラスチック系のものなどが好ましい。
行われるのが望ましいが、裏面のみでも差し支えない。
但し、インナーリードとの接続部は絶縁しておく必要が
ある。セラミック被膜の厚みとしては１０〜１００μｍ
が適している。その理由としては１０μｍ未満では、セ
ラミック溶射により被膜を形成する際、不完全になりや
すく、１００μｍを超えるとパッケージ下側の封止樹脂
厚が薄くなり、樹脂クラックなどが発生しやすくなるた
めである。また、セラミック被膜を施した金属板とイン
ナーリードとの接着法については、特に限定するもので
はないが、インナーリードのうち少なくとも２本以上と
接着する必要がある。さらに、接着方法としては接着剤
や接着シート等を用いることができるが、これらはワイ
ヤボンド時の加熱に十分耐えることが必要であり、エポ
キシ樹脂等を主成分とする熱硬化タイプのものや、ポリ
イミド、ポリアミド、ポリエーテルアミド等のエンジニ
アリングプラスチック系のものなどが好ましい。
【０００８】
【作用】ＩＣパッケージがリフロー時に受けるダメージ
は、ＩＣの保管時に吸湿した水分がリフロー時に急激に
膨張することが原因であり、この結果、パッケージのク
ラックおよび素子やリードフレームと樹脂界面の剥離を
生じる。特に、半導体素子を搭載するアイランドと封止
樹脂界面が弱く、剥離を生じるとともにクラックにいた
る場合が多い。従って、アイランドと封止樹脂界面の接
着が強固であることが重要な要素となる。本発明の構造
では、アイランドに相当する部分にセラミック被膜が施
され、さらに「（１）セラミック被膜の厚みが１０〜１
００μｍである」及び「（２）セラミック被膜の形成前
に金属板に予め接着が向上するような前処理が施されて
いる」の少なくともいずれかの要件を満たしているた
め、封止樹脂との界面接着が強固になり、耐リフローク
ラック性が格段に向上するものと考えられる。すなわ
ち、封止樹脂（エポキシ樹脂）との接着性は平滑な金属
板より、セラミック溶射面のような凹凸な面の方が、物
理的な効果も伴って接着が強固になったと推察できる。
は、ＩＣの保管時に吸湿した水分がリフロー時に急激に
膨張することが原因であり、この結果、パッケージのク
ラックおよび素子やリードフレームと樹脂界面の剥離を
生じる。特に、半導体素子を搭載するアイランドと封止
樹脂界面が弱く、剥離を生じるとともにクラックにいた
る場合が多い。従って、アイランドと封止樹脂界面の接
着が強固であることが重要な要素となる。本発明の構造
では、アイランドに相当する部分にセラミック被膜が施
され、さらに「（１）セラミック被膜の厚みが１０〜１
００μｍである」及び「（２）セラミック被膜の形成前
に金属板に予め接着が向上するような前処理が施されて
いる」の少なくともいずれかの要件を満たしているた
め、封止樹脂との界面接着が強固になり、耐リフローク
ラック性が格段に向上するものと考えられる。すなわ
ち、封止樹脂（エポキシ樹脂）との接着性は平滑な金属
板より、セラミック溶射面のような凹凸な面の方が、物
理的な効果も伴って接着が強固になったと推察できる。
【０００９】
【実施例】次に、本発明を図面に示す実施例に基づいて
説明する。図１（ａ）は実施例の断面図を示し、（ｂ）
は実施例の平面図を示す。これらの図において、リード
１はエッチングやプレスにより作製され、ワイヤボンド
を行う部位については、部分銀めっきを施したものであ
る。これらのリード群の先端付近に、セラミック被膜付
き金属板２を接着剤または接着テープ等の接着剤３で固
定する。半導体素子４はセラミック被膜付き金属板２の
上にダイボンディングペースト５により接合する。その
後、リード１と半導体素子上に形成されるボンディング
パットを金線６によりボンディングし、エポキシ樹脂等
の成形材料７で封止する。
説明する。図１（ａ）は実施例の断面図を示し、（ｂ）
は実施例の平面図を示す。これらの図において、リード
１はエッチングやプレスにより作製され、ワイヤボンド
を行う部位については、部分銀めっきを施したものであ
る。これらのリード群の先端付近に、セラミック被膜付
き金属板２を接着剤または接着テープ等の接着剤３で固
定する。半導体素子４はセラミック被膜付き金属板２の
上にダイボンディングペースト５により接合する。その
後、リード１と半導体素子上に形成されるボンディング
パットを金線６によりボンディングし、エポキシ樹脂等
の成形材料７で封止する。
【００１０】本発明の大きな特徴は素子を搭載する部分
としてセラミックでコーティングされた金属板を用い、
さらに「（１）セラミック被膜の厚みが１０〜１００μ
ｍである」及び「（２）セラミック被膜の形成前に金属
板に予め接着が向上するような前処理が施されている」
の少なくともいずれかの要件を満たす点である。図２に
従来構造の断面図を示すが、従来はアイランド８の裏面
が鉄系、銅系等の金属平滑面であるため、リフローなど
の熱ストレスによりアイランド裏面と封止樹脂界面に剥
離が発生し易い。これに対し、本発明の構造では界面の
接着が強固となるため上記欠陥の発生が起こりにくい。
また、本発明の構造は素子搭載部が、金属とセラミック
から構成されており、従来ＩＣのアイランドと比較し、
面積も大きくなるために熱抵抗の面からも有利である。
さらに、サイズの小さな素子を搭載し、ボンディングワ
イヤが長くなった場合も、素子を搭載する面がセラミッ
クの絶縁膜で被膜されていることから、ボンディングワ
イヤとアイランド部が接触した場合もショートする危険
が無く、リードフレームの標準化に対しても有利であ
る。
としてセラミックでコーティングされた金属板を用い、
さらに「（１）セラミック被膜の厚みが１０〜１００μ
ｍである」及び「（２）セラミック被膜の形成前に金属
板に予め接着が向上するような前処理が施されている」
の少なくともいずれかの要件を満たす点である。図２に
従来構造の断面図を示すが、従来はアイランド８の裏面
が鉄系、銅系等の金属平滑面であるため、リフローなど
の熱ストレスによりアイランド裏面と封止樹脂界面に剥
離が発生し易い。これに対し、本発明の構造では界面の
接着が強固となるため上記欠陥の発生が起こりにくい。
また、本発明の構造は素子搭載部が、金属とセラミック
から構成されており、従来ＩＣのアイランドと比較し、
面積も大きくなるために熱抵抗の面からも有利である。
さらに、サイズの小さな素子を搭載し、ボンディングワ
イヤが長くなった場合も、素子を搭載する面がセラミッ
クの絶縁膜で被膜されていることから、ボンディングワ
イヤとアイランド部が接触した場合もショートする危険
が無く、リードフレームの標準化に対しても有利であ
る。
【００１１】表１に実施例と従来構造の比較例について
行った。耐リフロークラック性の評価結果を示す。実施
例１ではアイランドサイズ１０．５×１０．５（mm）、
１３６ピンの４２アロイ製フラットパッケージ用リード
フレーム（０．１５mm厚）について、アイランド部分を
その吊りリードも含め削除したリードフレームを用意し
た。次に、外形寸法１５×１５×０．１５（mm）の４２
アロイ板の全面にセラミック溶射法により３０μｍのア
ルミナを被覆した板を用意し、前記リードフレームのイ
ンナーリードの裏面に日立化成工業（株）製ハイマール
ワニスＨＭ−１を用いて２００℃、１時間の条件で接着
し、実施例１のリードフレームを作製した。その後、１
０×１０×０．４（mm）のＩＣ素子を日立化成工業
（株）製ダイボンディングペーストＥＮ−４０００を用
いて搭載し、２５μｍの金線によりインナーリードとＩ
Ｃ素子をワイヤボンディングした。次に、日立化成工業
（株）製ＩＣ封止用成形材料ＣＥＬ−４６００Ｋを用い
て、１８０℃、９０秒、７ＭＰａの条件でトランスファ
成形を行い、外形寸法２８×２８×３．２（mm）のフラ
ットパッケージを得た。実施例２は実施例１のセラミッ
ク溶射の前処理として、４２アロイ板に２μｍのニッケ
ルめっきを行い、その後１０μｍのニッケル溶射を施す
工程を追加した以外は、実施例１と同様に作製した。
行った。耐リフロークラック性の評価結果を示す。実施
例１ではアイランドサイズ１０．５×１０．５（mm）、
１３６ピンの４２アロイ製フラットパッケージ用リード
フレーム（０．１５mm厚）について、アイランド部分を
その吊りリードも含め削除したリードフレームを用意し
た。次に、外形寸法１５×１５×０．１５（mm）の４２
アロイ板の全面にセラミック溶射法により３０μｍのア
ルミナを被覆した板を用意し、前記リードフレームのイ
ンナーリードの裏面に日立化成工業（株）製ハイマール
ワニスＨＭ−１を用いて２００℃、１時間の条件で接着
し、実施例１のリードフレームを作製した。その後、１
０×１０×０．４（mm）のＩＣ素子を日立化成工業
（株）製ダイボンディングペーストＥＮ−４０００を用
いて搭載し、２５μｍの金線によりインナーリードとＩ
Ｃ素子をワイヤボンディングした。次に、日立化成工業
（株）製ＩＣ封止用成形材料ＣＥＬ−４６００Ｋを用い
て、１８０℃、９０秒、７ＭＰａの条件でトランスファ
成形を行い、外形寸法２８×２８×３．２（mm）のフラ
ットパッケージを得た。実施例２は実施例１のセラミッ
ク溶射の前処理として、４２アロイ板に２μｍのニッケ
ルめっきを行い、その後１０μｍのニッケル溶射を施す
工程を追加した以外は、実施例１と同様に作製した。
【００１２】比較例としては、リードフレームとしてア
イランド部分を切除していない従来リードフレームを使
用した以外は実施例１、２と同様に作製した。表１から
実施例１、２の構造とすることにより、耐リフロークラ
ック性が格段に向上することがわかる。
イランド部分を切除していない従来リードフレームを使
用した以外は実施例１、２と同様に作製した。表１から
実施例１、２の構造とすることにより、耐リフロークラ
ック性が格段に向上することがわかる。
【００１３】
【表１】
【００１４】
【発明の効果】本発明によれば、表面実装型樹脂封止半
導体装置における、はんだ付け実装に伴うパッケージク
ラックを防止でき、特に半導体素子が大形化しパッケー
ジが薄形化する傾向に対して有効であり、その工業的価
値は大である。
導体装置における、はんだ付け実装に伴うパッケージク
ラックを防止でき、特に半導体素子が大形化しパッケー
ジが薄形化する傾向に対して有効であり、その工業的価
値は大である。
【図１】（ａ）は本発明の実施例を示す半導体装置の断
面図。 （ｂ）はその平面図。
面図。 （ｂ）はその平面図。
【図２】従来の半導体装置の断面図である。
１ リード ２ セラミック
被膜付き金属板 ３ 接着剤 ４ 半導体素子 ５ ダイボンディングペースト ６ 金線 ７ 封止材 ８ アイランド（リードフレームの一部）
被膜付き金属板 ３ 接着剤 ４ 半導体素子 ５ ダイボンディングペースト ６ 金線 ７ 封止材 ８ アイランド（リードフレームの一部）
フロントページの続き (72)発明者 栗谷 弘之 茨城県下館市大字小川1500番地 日立化 成工業株式会社 下館研究所内 (72)発明者 井上 光弘 茨城県下館市大字小川1500番地 日立化 成工業株式会社 下館研究所内 (72)発明者 市村 茂樹 茨城県下館市大字小川1500番地 日立化 成工業株式会社 下館研究所内 (72)発明者 西 邦彦 東京都小平市上水本町５丁目20番地１号 株式会社日立製作所 武蔵工場内 (72)発明者 西田 隆文 東京都小平市上水本町５丁目22番地１号 株式会社日立マイコンシステム内 (56)参考文献 特開 昭59−207646（ＪＰ，Ａ) 特開 平２−63148（ＪＰ，Ａ) 特開 昭62−277758（ＪＰ，Ａ) 特開 昭63−169747（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/50 H01L 21/52 H01L 21/60 301 H01L 23/28 - 23/30
Claims (5)
- 【請求項１】 インナーリード先端に保持された、少な
くとも裏面にセラミック被膜を形成した金属板上に、ダ
イボンデングされた半導体素子を具備してなり、次の
（１）及び（２）の少なくともいずれかの要件を満たす
ことを特徴とする樹脂封止型半導体装置。（１）セラミック被膜の厚みが１０〜１００μｍである （２）セラミック被膜の形成前に金属板に予め接着が向
上するような前処理が施されている - 【請求項２】 金属板がリードフレームと同材質である
請求項１記載の樹脂封止型半導体装置。 - 【請求項３】 セラミック被膜がセラミック溶射により
形成したものである請求項１または２記載の樹脂封止型
半導体装置。 - 【請求項４】 セラミックがアルミナまたはコージライ
トである請求項１乃至３記載の樹脂封止型半導体装置。 - 【請求項５】 少なくとも裏面にセラミック被膜を形成
した金属板をインナーリード先端に接着するとともに、
該セラミック被膜付金属板に半導体素子裏面を接合した
のち、インナーリードと該半導体素子電極をボンディン
グ用ワイヤにより接続し、その後樹脂封止することを特
徴とし、次の（１）及び（２）の少なくともいずれかの
要件を満たす樹脂封止型半導体装置の製造法。（１）セラミック被膜の厚みが１０〜１００μｍである （２）セラミック被膜の形成前に金属板に予め接着が向
上するような前処理が施されている
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191A JP3215851B2 (ja) | 1991-02-13 | 1991-02-13 | 樹脂封止型半導体装置およびその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191A JP3215851B2 (ja) | 1991-02-13 | 1991-02-13 | 樹脂封止型半導体装置およびその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04258142A JPH04258142A (ja) | 1992-09-14 |
| JP3215851B2 true JP3215851B2 (ja) | 2001-10-09 |
Family
ID=12015174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001191A Expired - Fee Related JP3215851B2 (ja) | 1991-02-13 | 1991-02-13 | 樹脂封止型半導体装置およびその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215851B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2866572B2 (ja) * | 1994-02-07 | 1999-03-08 | 三菱電機株式会社 | 半導体製造方法 |
-
1991
- 1991-02-13 JP JP2001191A patent/JP3215851B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04258142A (ja) | 1992-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100285117B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH06236946A (ja) | ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス | |
| JP2002299540A (ja) | 半導体装置およびその製造方法 | |
| JP3215851B2 (ja) | 樹脂封止型半導体装置およびその製造法 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH0258361A (ja) | リード付電子部品搭載用基板 | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| JPH04332155A (ja) | 樹脂封止型半導体装置 | |
| JPH06104375A (ja) | 半導体集積回路装置 | |
| JPS60120588A (ja) | 印刷配線板 | |
| JPH01208846A (ja) | 半導体装置 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH0529155U (ja) | 樹脂封止型半導体装置 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JPS60171747A (ja) | 半導体装置 | |
| JPS63310149A (ja) | 高集積化ｉｃ用パッケ−ジおよびその製造方法 | |
| JPH03297159A (ja) | 半導体装置 | |
| JPH0864711A (ja) | 半導体用パッケージ | |
| JPH0786730A (ja) | 表面実装用基板およびこれを用いた半導体装置 | |
| JPS61195991A (ja) | 電子部品の製造方法 | |
| JPS6354757A (ja) | 樹脂封止型半導体装置 | |
| JPH0350760A (ja) | モールドｉｃ用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |