JPH0350760A - モールドic用リードフレーム - Google Patents

モールドic用リードフレーム

Info

Publication number
JPH0350760A
JPH0350760A JP18670389A JP18670389A JPH0350760A JP H0350760 A JPH0350760 A JP H0350760A JP 18670389 A JP18670389 A JP 18670389A JP 18670389 A JP18670389 A JP 18670389A JP H0350760 A JPH0350760 A JP H0350760A
Authority
JP
Japan
Prior art keywords
lead frame
resin
lead
heat
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18670389A
Other languages
English (en)
Inventor
Shigeru Yokosuka
横須加 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18670389A priority Critical patent/JPH0350760A/ja
Publication of JPH0350760A publication Critical patent/JPH0350760A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモールドパッケージ型集積回路に用いられるリ
ードフレームに関する。
〔従来の技術〕
従来、モールドパッケージ型集積回路(以下モールドI
Cという)は安価なことから、特に高信頼度が要求され
る用途以外はセラミックパッケージ型集積回路に代って
広く使用されている。
第5図(a)、(b)は従来のモールドICの上面図及
びE−E’線断面図であり、第4図(a)、(b)はこ
のモールドICに用いられるリードフレームの上面図及
びD−D’線断面図である。
以下第4図及び第5図を用いモールドICの製造方法を
説明する。
最初に半導体チップ6をリードフレームIOBのアイラ
ンド24に銀ペースト等のマウント材を用いて固定する
0次に半導体チップ6のパッドとリードフレームIOB
の各リード21のボンディング部23とを金等の、ワイ
ヤーでボンディングし、この状態でエポキシ樹脂のモー
ルド樹脂5で封止する。その後各リードとリードとを切
断分離した後、選別工程で選別し、BTスクリーニング
の後にリード足曲げ工程で、足曲げ成形を行ないモール
ドICを完成させる。
〔発明が解決しようとする課題〕
上述した従来のモールドICに用いられるリードフレー
ムは、42合金等の金属でできていることから、モール
ド樹脂5との密着性が悪く、モールド■Cを装置の印刷
配線基板に実装する場合、半田リフローや半田デイツプ
時の約240℃の熱ショックにより、リード21のモー
ルド樹脂5の外部に出る境界部分で、リード21からの
樹脂はがれが発生し、リード21とモールド樹脂5との
間にすき間ができる。このため、モールド樹脂5の外部
よりこのすき間を通って水分等が浸入し、これにより半
導体チップのパッドや内部配線を腐食させ、モールドI
Cの信頼性を悪化させてしまうという欠点がある。
〔課題を解決するための手段〕
本発明のモールドIC用リードフレームは、第1の耐熱
性樹脂層と、この第1の耐熱性樹脂層上に形成された金
属膜からなるアイランドと複数のリードと、前記金属膜
上に設けられ前記アイランド上と前記リードの両端部上
に開口部を有する第2の耐熱性樹脂層とを含んで構成さ
れる。
〔実施例〕 次に本発明について図面を参照して説明する。
第1図(a)、(b)は本発明の第1の実施例の上面図
及びA−A’線断面図である。
第1図においてリードフレーム10は、ポリイミド樹脂
等からなる厚さ約250μmの板状の耐熱性樹脂11A
と、この耐熱性樹脂11A上に形成された銅箔からなる
アイランド4及び複数のり−ド1と、このアイランド4
とリード1の両端部、すなわち外部接続部2とボンディ
ング部3上に開口部を有する上層の厚さ約250μmの
耐熱性樹脂11Bとから構成されている。
またこのリードフレーム10を構成する下層の耐熱性樹
脂11Aの下側には、切り込み8が設けられており、こ
の部分で曲げることができる構造となっている。なお9
は切断分離用のスリットである。
このように構成された第1の実施例を用いモールドIC
を製造する場合は、第3図(a)(b)に示すように、
まず半導体チップ6をアイランド4にマウントし、半導
体チップ6のパッドとリード1のボンディング部3とを
ボンディングワイヤ7で接続した後、リードフレーム1
0を切り込み8の部分で曲げたままでモールド樹脂5で
樹脂封止する。
このように第1の実施例によりモールドICを製造した
場合、リード1の外部接続部2以外は完全に耐熱性樹脂
11A、IIBで覆っであるため、チップのマウント時
やワイヤーのボンディング時に加わる約350℃の熱に
も十分耐え、従来の42合金のリードフレームと同等の
マウント性能やボンディング性能をもつと共に、リード
フレームとモールド樹脂の密着度が向上する。これによ
り印刷配線板へモールドICを実装する場合の半田リフ
ローや半田デイツプ時の熱ショックによるモールド樹脂
と外部の境界付近でのリードからのモールド樹脂はがれ
が少くなり、これにより外部からのこの部分への水分の
浸入を防ぐことができるため耐湿性が向上する。また半
田デイツプ等で従来発生していた半田のひげによるリー
ド間のショートをなくすことができる。さらに各リード
1はそれぞれ独立して形成されているため、従来のリー
ドフレームで必要であったリード切断分離工程は不要と
なる。
なお、リードフレーム10は、例えば耐熱性樹脂フィル
ム上に銅箔を熱圧着したのちバターニングしてアイラン
ド4及びリード1を形成し、次でその上面に再び耐熱性
樹脂フィルムを熱圧着したのち、アイランド4上及びリ
ード1の画先端部に開口部を設けることによって形成で
きる。
第2図(a)、(b)は本発明の第2の実施例の上面図
及びB−B’線断面図である。
この第2の実施例で第1図に示した第1の実施例と異な
るのは、耐熱性樹脂10A、10B等で構成されたリー
ドフレームIOAに上側と下側のモールド樹脂5をつな
ぐための樹脂貫通用スリット12を設けている点である
。このため上側と下側のモールド樹脂5を一体化できる
ため、リードフレームIOAとモールド樹脂5の密着性
をより強くすることができるという利点がある。その他
の効果は第1の実施例と同じである。
なお、上記実施例においてはリード及びアイランドを銅
箔により形成した場合について説明したが、金等他の金
属膜を用いることができる。
〔発明の効果〕
以上説明したように本発明は、リードフレームを第1の
耐熱性樹脂層と、この上に形成された金属膜からなるア
イランド及び複数のリードと、このアイランド上とリー
ドの両端部に開口部を有する第2の耐熱性樹脂とから構
成することにより、従来の42合金等の金属リードフレ
ームを用いてモールドICを製造した場合と同様のマウ
ント及びボンディング性を有すると共に、装置の印刷配
線板に実装する際の半田リフローや半田デイツプ時の熱
ショックによるリードフレームとモールド樹脂とのはが
れを少くできるため、耐湿性を向上させることができる
という効果がある。また従来のリードフレームで行って
いたリード切断分離工程が不要であり、この切断工程で
生じるひげ等によるリード間ショートを防止できる効果
もある。
【図面の簡単な説明】
第1図(a)、(b)及び第2図(a)、(b)は本発
明の第1及び第2の実施例の上面図及び断面図、第3図
(a)、(b)は本発明の実施例により製造されたモー
ルドICの上面図及び断面図、第4図(a)、(b)は
従来例の上面図及び断面図、第5図(a)、(b)は従
来例により製造されたモールドICの上面図及び断面図
である。 1・・・リード、2・・・外部接続部、3・・・ボンデ
ィング部、4・・・アイランド、5・・・モールド樹脂
、6・・・半導体チップ、7・・・ボンディングワイヤ
ー 8・・・切り込み、9・・・切断分離用スリット、
10.10A、IOB・・・リードフレーム、IIA、
IIB・・・耐熱性樹脂、12・・・樹脂貫通用スリッ
ト、21・・・リード、22・・・外部接続部、23・
・・ボンディング部、24・・・アイランド。

Claims (1)

    【特許請求の範囲】
  1. 第1の耐熱性樹脂層と、この第1の耐熱性樹脂層上に形
    成された金属膜からなるアイランドと複数のリードと、
    前記金属膜上に設けられ前記アイランド上と前記リード
    の両端部上に開口部を有する第2の耐熱性樹脂層とを含
    むことを特徴とするモールドIC用リードフレーム。
JP18670389A 1989-07-18 1989-07-18 モールドic用リードフレーム Pending JPH0350760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18670389A JPH0350760A (ja) 1989-07-18 1989-07-18 モールドic用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18670389A JPH0350760A (ja) 1989-07-18 1989-07-18 モールドic用リードフレーム

Publications (1)

Publication Number Publication Date
JPH0350760A true JPH0350760A (ja) 1991-03-05

Family

ID=16193157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18670389A Pending JPH0350760A (ja) 1989-07-18 1989-07-18 モールドic用リードフレーム

Country Status (1)

Country Link
JP (1) JPH0350760A (ja)

Similar Documents

Publication Publication Date Title
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US4396936A (en) Integrated circuit chip package with improved cooling means
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP3686047B2 (ja) 半導体装置の製造方法
JPH0350760A (ja) モールドic用リードフレーム
JP2000286375A (ja) 半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JP2614495B2 (ja) 電子部品搭載用基板
JP3136274B2 (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
KR200159861Y1 (ko) 반도체 패키지
JPH0927583A (ja) 半導体集積回路装置およびその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JP2002164497A (ja) 半導体装置およびその製造方法
JPS60262434A (ja) 半導体装置
JPH06163812A (ja) 半導体装置および半導体装置の製造方法
JPH0553310B2 (ja)
JP3405718B2 (ja) 半導体装置