JPH0553310B2 - - Google Patents
Info
- Publication number
- JPH0553310B2 JPH0553310B2 JP23415289A JP23415289A JPH0553310B2 JP H0553310 B2 JPH0553310 B2 JP H0553310B2 JP 23415289 A JP23415289 A JP 23415289A JP 23415289 A JP23415289 A JP 23415289A JP H0553310 B2 JPH0553310 B2 JP H0553310B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- plating film
- plating
- lead frame
- noble metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007747 plating Methods 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 31
- 229920005989 resin Polymers 0.000 claims description 31
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 229910000510 noble metal Inorganic materials 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 239000010970 precious metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は半導体チツプを支持してアウターリー
ドとなるリードフレームを備えた半導体装置の製
造方法に関するものである。
ドとなるリードフレームを備えた半導体装置の製
造方法に関するものである。
＜従来の技術＞
シリコン、ゲルマニウム、化合物半導体等の半
導体材料を用いて構成する半導体装置は、上記半
導体材料に、エツチング等の処理を施して作製す
る半導体チツプに対して、これらのチツプを外部
回路と接続するためにリードフレームが用いられ
る。
導体材料を用いて構成する半導体装置は、上記半
導体材料に、エツチング等の処理を施して作製す
る半導体チツプに対して、これらのチツプを外部
回路と接続するためにリードフレームが用いられ
る。
例えば半導体装置が発行ダイオード（LED）
である場合、第１図に示すようなリードフレーム
１が用いられている。即ちリードフレーム１は、
半導体素子２を搭載するための第リード１ａと、
半導体素子２に一端が接続されたワイヤ３の他端
を接続する第２リード１ｂが１対をなして、連結
帯１ｃに連結されながら２次元的に多数対設けら
れている。
である場合、第１図に示すようなリードフレーム
１が用いられている。即ちリードフレーム１は、
半導体素子２を搭載するための第リード１ａと、
半導体素子２に一端が接続されたワイヤ３の他端
を接続する第２リード１ｂが１対をなして、連結
帯１ｃに連結されながら２次元的に多数対設けら
れている。
上記リードフレーム１は金属板を上記形状に打
ち抜いて作製されるが、金属板はチツプ２及びワ
イヤ３とのボンデイング性を得るため、表面に金
又は銀による貴金属メツキが施こされている。こ
こで貴金属メツキは、従来のリードフレームでは
上記第１及び第２リードの先端部分だけでなな
く、アウターリード部にも施こされている。
ち抜いて作製されるが、金属板はチツプ２及びワ
イヤ３とのボンデイング性を得るため、表面に金
又は銀による貴金属メツキが施こされている。こ
こで貴金属メツキは、従来のリードフレームでは
上記第１及び第２リードの先端部分だけでなな
く、アウターリード部にも施こされている。
＜発明が解決しようとする課題＞
しかしアウターリード部のメツキ膜は、装置の
組立て作業や保管中に酸化や変質を起こし、その
ままでは安定した表面状態が得られない。従つて
実際の半導体装置では、上記貴金属メツキの上に
更にアウターリードとなる部分について錫又は半
田メツキや半田デイツプが外装メツキとして施こ
されなくなる。
組立て作業や保管中に酸化や変質を起こし、その
ままでは安定した表面状態が得られない。従つて
実際の半導体装置では、上記貴金属メツキの上に
更にアウターリードとなる部分について錫又は半
田メツキや半田デイツプが外装メツキとして施こ
されなくなる。
このように従来のリードフレームは表面処理が
繁雑であり、半導体装置製造に要する工程数が多
くなるという欠点があつた。特に外装メツキはチ
ツプ部分を樹脂モールドした後に行われるため、
メツキ液や温度に影響されない樹脂材料を選択し
なければならず、半導体素子への影響も懸念され
るという問題があつた。
繁雑であり、半導体装置製造に要する工程数が多
くなるという欠点があつた。特に外装メツキはチ
ツプ部分を樹脂モールドした後に行われるため、
メツキ液や温度に影響されない樹脂材料を選択し
なければならず、半導体素子への影響も懸念され
るという問題があつた。
本発明は上記従来の欠点を除去する半導体装置
の製造方法を提供するものである。
の製造方法を提供するものである。
＜問題を解決するための手段＞
所望形状のリードが打抜かれた金属板の、半導
体チツプを搭載する領域及び半導体チツプに一端
が接続されたワイヤの他端を接続する領域で、か
つ樹脂封止領域外まで延長された領域のそれぞれ
の平面に貴金属メツキ膜を被着し、前記貴金属メ
ツキ膜が被着された樹脂封止部の領域外から延び
た金属板のアウターリード面に直ちに半田付性の
良好なSnメツキ又は半田メツキ膜を被着してリ
ードフレームを形成し、前記リードフレームの貴
金属メツキ膜部分に半導体チツプをボンデイング
し、次に、前記半導体チツプ上の電極と前記リー
ドフレームの他の貴金属メツキ膜部分にワイヤを
ボンデイングし、その後、前記半導体チツプ及び
ワイヤを覆つて前記樹脂封止領域部を樹脂モール
ドしてなることを特徴とする。
体チツプを搭載する領域及び半導体チツプに一端
が接続されたワイヤの他端を接続する領域で、か
つ樹脂封止領域外まで延長された領域のそれぞれ
の平面に貴金属メツキ膜を被着し、前記貴金属メ
ツキ膜が被着された樹脂封止部の領域外から延び
た金属板のアウターリード面に直ちに半田付性の
良好なSnメツキ又は半田メツキ膜を被着してリ
ードフレームを形成し、前記リードフレームの貴
金属メツキ膜部分に半導体チツプをボンデイング
し、次に、前記半導体チツプ上の電極と前記リー
ドフレームの他の貴金属メツキ膜部分にワイヤを
ボンデイングし、その後、前記半導体チツプ及び
ワイヤを覆つて前記樹脂封止領域部を樹脂モール
ドしてなることを特徴とする。
＜作用＞
上記製造方法により、従来のように樹脂モール
ド後に外装メツキ又は半田デイツプを行う必要が
なく工程数が少なくなると共に、素子やモールド
樹脂に対して、外装メツキや半田デイツプによる
薬品や熱の影響を心配する必要がなく、半導体装
置の組立てに適用した場合装置の信頼性を損う惧
れのないものを選択できる。また貴金属メツキの
範囲を少なくすることができ、経費の節減を図り
うる。さらに、樹脂から外部に貴金属メツキが露
出しており、その先にSnメツキ又は半田メツキ
膜が被着されているので、回路基板等にこの半導
体装置を半田付けにより取り付ける際には、半田
は仮にリードフレームの上方に昇つて行くとして
も、材質の異なる貴金属メツキとの境部分で止ま
り、樹脂に悪影響を及ぼすことがなく、また、樹
脂との界面は貴金属メツキ膜であることからリー
ドフレームとの密着性等がよく半導体チツプに対
する信頼性も高いという利点もある。
ド後に外装メツキ又は半田デイツプを行う必要が
なく工程数が少なくなると共に、素子やモールド
樹脂に対して、外装メツキや半田デイツプによる
薬品や熱の影響を心配する必要がなく、半導体装
置の組立てに適用した場合装置の信頼性を損う惧
れのないものを選択できる。また貴金属メツキの
範囲を少なくすることができ、経費の節減を図り
うる。さらに、樹脂から外部に貴金属メツキが露
出しており、その先にSnメツキ又は半田メツキ
膜が被着されているので、回路基板等にこの半導
体装置を半田付けにより取り付ける際には、半田
は仮にリードフレームの上方に昇つて行くとして
も、材質の異なる貴金属メツキとの境部分で止ま
り、樹脂に悪影響を及ぼすことがなく、また、樹
脂との界面は貴金属メツキ膜であることからリー
ドフレームとの密着性等がよく半導体チツプに対
する信頼性も高いという利点もある。
＜実施例＞
次に図を用いて本発明の一実施例を説明する。
第２図において１１は従来装置と同様に、第１
リード１１ａと第２リード１１ｂを１対として連
結帯１１によつて複数対連結させて打抜かれた金
属板である。上記第１及び第２リード１１ａ，１
１ｂの各先端部分には銀メツキ膜１２が形成され
ている。該銀メツキ膜１２は少なくともボンデイ
ング部に形成されておけば目的を達成し得るが、
本実施例では後述する封止用樹脂で被われるリー
ド表面に被着される。第１及び第２リード１１
ａ，１１ｂの延長した他の金属表面は、上記メツ
キ工程に続いてSnメツキ又は半田メツキ１３が
施こされている。該SNメツキ又は半田メツキ１
３を施こすことにより、従来のリードフレームに
要求されていた樹脂封止後の外装メツキ又は半田
デイツプを省くことができる。
リード１１ａと第２リード１１ｂを１対として連
結帯１１によつて複数対連結させて打抜かれた金
属板である。上記第１及び第２リード１１ａ，１
１ｂの各先端部分には銀メツキ膜１２が形成され
ている。該銀メツキ膜１２は少なくともボンデイ
ング部に形成されておけば目的を達成し得るが、
本実施例では後述する封止用樹脂で被われるリー
ド表面に被着される。第１及び第２リード１１
ａ，１１ｂの延長した他の金属表面は、上記メツ
キ工程に続いてSnメツキ又は半田メツキ１３が
施こされている。該SNメツキ又は半田メツキ１
３を施こすことにより、従来のリードフレームに
要求されていた樹脂封止後の外装メツキ又は半田
デイツプを省くことができる。
貴金属メツキされたリード１１ａ先端にはチツ
プ１４がダイボンドされ、該チツプ１４と他のリ
ード１１ｂとの間にはワイヤ１５ボンデイングが
行なわれる。
プ１４がダイボンドされ、該チツプ１４と他のリ
ード１１ｂとの間にはワイヤ１５ボンデイングが
行なわれる。
チツプボンデイングされたリードフレームは、
第３図の如く無色、或いは着色等の透光性樹脂１
６でモールドされ、外部環境から保護される。こ
の樹脂の選択は後にリードフレームへのメツキ工
程等がないので装置に適合したものを容易に選べ
る。樹脂１６から外部に露出したアウターリード
１１ａ，１１ｂは、樹脂１６に埋設された部分が
銀メツキされているため、樹脂に近い一部で銀メ
ツキ１２が露出しており、その先にはSnメツキ
又は半田メツキ１３が被着されている。このよう
に両メツキの境界が樹脂の下方にあるので、回路
基板等にこの半導体装置を半田付けにより取り付
ける際には、半田は仮にリードフレームの上方に
昇つて行くとしても、材質の異なる銀メツキ１２
との境部分で止まり、樹脂１６に悪影響を及ぼす
ことがない。また、樹脂１６との界面は銀メツキ
１２でありリードフレームとの密着性等がよく半
導体チツプに対する信頼性も高い。最後に、個々
の半導体装置を得るため連結部分１１ｃが切断さ
れ第３図の半導体装置を得る。
第３図の如く無色、或いは着色等の透光性樹脂１
６でモールドされ、外部環境から保護される。こ
の樹脂の選択は後にリードフレームへのメツキ工
程等がないので装置に適合したものを容易に選べ
る。樹脂１６から外部に露出したアウターリード
１１ａ，１１ｂは、樹脂１６に埋設された部分が
銀メツキされているため、樹脂に近い一部で銀メ
ツキ１２が露出しており、その先にはSnメツキ
又は半田メツキ１３が被着されている。このよう
に両メツキの境界が樹脂の下方にあるので、回路
基板等にこの半導体装置を半田付けにより取り付
ける際には、半田は仮にリードフレームの上方に
昇つて行くとしても、材質の異なる銀メツキ１２
との境部分で止まり、樹脂１６に悪影響を及ぼす
ことがない。また、樹脂１６との界面は銀メツキ
１２でありリードフレームとの密着性等がよく半
導体チツプに対する信頼性も高い。最後に、個々
の半導体装置を得るため連結部分１１ｃが切断さ
れ第３図の半導体装置を得る。
上記実施例はLEDを挙げて説明したが、IC、
LSIにも本発明を適用し得る。
LSIにも本発明を適用し得る。
＜発明の効果＞
以上発明の半導体装置の製造方法によれば、従
来のように樹脂モールド後に外装メツキ又は半田
デイツプを行う必要がなく工程数が少なくなると
共に、外装メツキや半田デイツプによる薬品や熱
の影響を心配する必要がなく、装置の信頼性を損
う惧れがない。また貴金属メツキの範囲を少なく
することができ、経費の節減を図り得る。特にリ
ードフレームは金属板の状態で貴金属メツキ膜及
びSnメツキ又は半田メツキを作製するため、素
子や樹脂に悪影響を及ぼすことがなく、樹脂選択
に対する制限が緩和され装置の設計を極めて容易
に行え有用である。
来のように樹脂モールド後に外装メツキ又は半田
デイツプを行う必要がなく工程数が少なくなると
共に、外装メツキや半田デイツプによる薬品や熱
の影響を心配する必要がなく、装置の信頼性を損
う惧れがない。また貴金属メツキの範囲を少なく
することができ、経費の節減を図り得る。特にリ
ードフレームは金属板の状態で貴金属メツキ膜及
びSnメツキ又は半田メツキを作製するため、素
子や樹脂に悪影響を及ぼすことがなく、樹脂選択
に対する制限が緩和され装置の設計を極めて容易
に行え有用である。
さらに、回路基板等にこの半導体を半田付けに
より取り付ける際にも樹脂に悪影響を及ぼすこと
がないという利点もある。
より取り付ける際にも樹脂に悪影響を及ぼすこと
がないという利点もある。
第１図は従来のリードフレームを示す平面図、
第２図は本発明による一実施例のリードフレーム
を示す平面図、第３図は同実施例を用いた半導体
装置の平面図である。 １１：リードフレーム、１１ａ：第１リード、
１１ｂ：第２リード、１２：銀メツキ膜、１３：
錫メツキ膜、１４：チツプ、１５：ワイヤ、１
６：樹脂。
第２図は本発明による一実施例のリードフレーム
を示す平面図、第３図は同実施例を用いた半導体
装置の平面図である。 １１：リードフレーム、１１ａ：第１リード、
１１ｂ：第２リード、１２：銀メツキ膜、１３：
錫メツキ膜、１４：チツプ、１５：ワイヤ、１
６：樹脂。
Claims (1)
- 【特許請求の範囲】 １ 所望形状のリードが打抜かれた金属板の、半
導体チツプを搭載する領域及び半導体チツプに一
端が接続されたワイヤの他端を接続する領域で、
かつ樹脂封止領域外まで延長された領域のそれぞ
れの平面に貴金属メツキ膜を被着し、前記貴金属
メツキ膜が被着された樹脂封止部の領域外から延
びた金属板のアウターリード面に直ちに半田付性
の良好なSnメツキ又は半田メツキ膜を被着して
リードフレームを形成し、 前記リードフレームの貴金属メツキ膜部分に半
導体チツプをボンデイングし、 次に、前記半導体チツプ上の電極と前記リード
フレームの他の貴金属メツキ膜部分にワイヤをボ
ンデイングし、 その後、前記半導体チツプ及びワイヤを覆つて
前記樹脂封止領域部を樹脂モールドしてなること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234152A JPH02110982A (ja) | 1989-09-08 | 1989-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234152A JPH02110982A (ja) | 1989-09-08 | 1989-09-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110982A JPH02110982A (ja) | 1990-04-24 |
| JPH0553310B2 true JPH0553310B2 (ja) | 1993-08-09 |
Family
ID=16966465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1234152A Granted JPH02110982A (ja) | 1989-09-08 | 1989-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02110982A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104183B2 (ja) * | 1990-11-30 | 1995-11-13 | 日本電装株式会社 | 自発光指針 |
| JP4316019B2 (ja) * | 1996-10-01 | 2009-08-19 | 株式会社東芝 | 半導体装置及び半導体装置製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571045A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Lead frame |
| JPS574183A (en) * | 1980-06-10 | 1982-01-09 | Toshiba Corp | Metallic thin strip for installing semiconductor light-emitting element |
-
1989
- 1989-09-08 JP JP1234152A patent/JPH02110982A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571045A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Lead frame |
| JPS574183A (en) * | 1980-06-10 | 1982-01-09 | Toshiba Corp | Metallic thin strip for installing semiconductor light-emitting element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02110982A (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR100804341B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5223746A (en) | Packaging structure for a solid-state imaging device with selectively aluminium coated leads | |
| US5406119A (en) | Lead frame | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| EP3319122B1 (en) | Semiconductor device with wettable corner leads | |
| JPH11150213A (ja) | 半導体装置 | |
| JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH0410699Y2 (ja) | ||
| KR100817030B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JPH0553310B2 (ja) | ||
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| KR100291511B1 (ko) | 멀티 칩 패키지 | |
| US11227820B2 (en) | Through hole side wettable flank | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR19980083259A (ko) | 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법 | |
| KR100230751B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2516394Y2 (ja) | 半導体装置 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 | |
| KR19990051841A (ko) | 칩 스케일 패키지 및 그 제조방법 | |
| KR100460072B1 (ko) | 반도체패키지 |