JPH02110982A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02110982A JPH02110982A JP1234152A JP23415289A JPH02110982A JP H02110982 A JPH02110982 A JP H02110982A JP 1234152 A JP1234152 A JP 1234152A JP 23415289 A JP23415289 A JP 23415289A JP H02110982 A JPH02110982 A JP H02110982A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating
- resin
- lead frame
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000007747 plating Methods 0.000 claims abstract description 42
- 239000011347 resin Substances 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 claims abstract description 16
- 229910000510 noble metal Inorganic materials 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 239000010970 precious metal Substances 0.000 abstract description 5
- 238000007598 dipping method Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〈産業上の利用分野〉
本発明は半導体チップを支持してアウターリードとなる
リードフレームを備えた半導体装置の製造方法に関する
ものである。 〈従来の技術〉 シリコン、ゲルマニウム、化合物半導体等の半導体材料
を用いて構成する半導体装置は、上記半導体材料に拡散
、エツチング等の処理を施こして作製する半導体チップ
に対して、これらのチップを外部回路と接続するために
リードフレームが用いられる。 例えば半導体装置が発光ダイオード（ＬＥＤ）である場
合、第１図に示すようなリードフレーム１が用いられて
いる。即ちリードフレーム１は、半導体素子２を搭載す
るだめの第１１７−ド１ａと、半導体素子２に一端が接
続されたワイヤ３の他端を接続する第２リード１ｂが１
対をなして、連結帯１ｃに連結されながら２次元的に多
数対設けられている。 上記リードフレーム１は金属板を上記形状
リードフレームを備えた半導体装置の製造方法に関する
ものである。 〈従来の技術〉 シリコン、ゲルマニウム、化合物半導体等の半導体材料
を用いて構成する半導体装置は、上記半導体材料に拡散
、エツチング等の処理を施こして作製する半導体チップ
に対して、これらのチップを外部回路と接続するために
リードフレームが用いられる。 例えば半導体装置が発光ダイオード（ＬＥＤ）である場
合、第１図に示すようなリードフレーム１が用いられて
いる。即ちリードフレーム１は、半導体素子２を搭載す
るだめの第１１７−ド１ａと、半導体素子２に一端が接
続されたワイヤ３の他端を接続する第２リード１ｂが１
対をなして、連結帯１ｃに連結されながら２次元的に多
数対設けられている。 上記リードフレーム１は金属板を上記形状
【で打抜いて
作製されるが、金属板はチップ２及びワイヤ３とのボン
ディング性を得るため、表面に金又は銀による貴金属メ
ッキが施こされている。ここで貴金属メッキは、従来の
リードフレームでは上記第１及び第２リードの先端部分
だけではなく、アウターリード部にも施こされている。 〈発明が解決しようとする課題〉 しかしアウターリード部のメッキ膜は、装置の組立て作
業や保管中に酸化や変質を起こし、そのままでは安定し
た表面状態が得られない。従って実際の半導体装置では
、上記貴金属メッキの上に更にアウターリードとなる部
分について錫又は半田メッキや半田デイツプが外装メッ
キとして施こされている。 このように従来のリードフレームは表面処理が繁雑であ
り、半導体装置製造に要する工程数が多くなるという欠
点があった。特に外装メッキはチップ部分を樹脂モール
ドした後に行われるため、メッキ液や温度に影響されな
い樹脂材料を選択しなければならず、半導体素子への影
響も懸念されるという問題があった。 本発明は上記従来の欠点を除去する半導体装置の製造方
法を提供するものである。 く課題を解決するだめの手段〉 本発明は、リードフレームのアウターリード部に、酸化
されても半田とは親和性のよいＳｎメッキ又は半田メッ
キ膜を形成し、そして、半導体チップ及びワイヤを樹脂
モールドする前に上記アウターリード部のＳｎメッキ又
は半田メッキ膜を形成することを特徴とする。 〈作 用〉 上記製造方法により、従来のように樹脂モールド後に外
装メッキ又は半田デイツプを行う必要がなく工程数が少
なくなると共に、素子やモールド樹脂に対して、外装メ
ッキや半田デイツプによる薬品や熱の影響を心配する必
要がなく、半導体装置の組立てに適用した場合装置の信
頼性を損う惧れのないものを選択できる。また貴金属メ
ッキの範囲を少なくすることができ、経費の節減が図れ
る利点もある。 〈実施例〉 次に図を用いて本発明の一実施例を説明する。 第２図において】１は従来装置と同様に、第１リードＩ
ｌａと第２リード］、Ｉｂを１対として連結帯Ｉｎｃに
よって複数対連結させて打抜かれた金属板である。上記
第１及び第２リードＩｌａ。 １１ｂの各先端部分には銀メッキ膜１２が形成されてい
る。該銀メッキ膜１２は少なくともポンディング部に形
成されておれば目的を達成し得るが、本実施例では後述
する封止用樹脂で被われるリード表面に被着される。第
１及び第２リードＩ １ ａ。 １１ｂの延長した他の金属表面は、上記メッキ工程に続
いてＳｎメッキ又は半田メッキ１３が施こされている。 該Ｓｎメッキ又は半田メッキ１３を施こすことにより、
従来のリードフレームに要求されていた樹脂封止後の外
装メッキ又は半田デイツプを省くことができる。 貴金属メッキされたリードＩｌａ先端にはチップ１４が
ダイボンドされ、該チップ１４と他のリードＩｌｂとの
間にはワイヤ１５ボンデイングが行われる。 チップボンディングされたリードフレームは、第３図の
如く無色、或いは着色等の透光性樹脂１６でモールドさ
れ、外部環境から保護される。この樹脂の選択は後にリ
ードフレームへのメッキ工程等がないので装置に適合し
たものを容易に選べる。 樹脂１６から外部に露出したアウターリードＩｌａ。 １１ｂは、樹脂１６に埋設された部分が銀メッキされて
いるため、樹脂に近い一部で銀メッキ１２が露出した状
態にある。個々の半導体装置を得るため連結部分１１ｃ
が切断され第３図の半導体装置を得る。 上記実施例はＬＥＤを挙げて説明したが、ＩＣ。 ＬＳＩにも本発明を適用し得る。 〈発明の効果〉 以上本発明の半導体装置の製造方法によれば、従来のよ
うに樹脂モールド後に外装メッキ又は半田デイツプを行
う必要がなく工程数が少なくなると共に、外装メッキや
半田デイツプによる薬品や熱の影響を心配する必要がな
く、装置の信頼性を損う惧れがない。また貴金属メッキ
の範囲を少なくすることができ、経費の節減を図り得る
。特にリードフレームは金属板の状態で貴金属メッキ膜
及びＳｎメッキ又は半田メッキを作製するため、素子や
樹脂に悪影響を及ぼすことがなく、樹脂選択に対する制
限が緩和され装置の設計を極めて容易に行え有用である
。
作製されるが、金属板はチップ２及びワイヤ３とのボン
ディング性を得るため、表面に金又は銀による貴金属メ
ッキが施こされている。ここで貴金属メッキは、従来の
リードフレームでは上記第１及び第２リードの先端部分
だけではなく、アウターリード部にも施こされている。 〈発明が解決しようとする課題〉 しかしアウターリード部のメッキ膜は、装置の組立て作
業や保管中に酸化や変質を起こし、そのままでは安定し
た表面状態が得られない。従って実際の半導体装置では
、上記貴金属メッキの上に更にアウターリードとなる部
分について錫又は半田メッキや半田デイツプが外装メッ
キとして施こされている。 このように従来のリードフレームは表面処理が繁雑であ
り、半導体装置製造に要する工程数が多くなるという欠
点があった。特に外装メッキはチップ部分を樹脂モール
ドした後に行われるため、メッキ液や温度に影響されな
い樹脂材料を選択しなければならず、半導体素子への影
響も懸念されるという問題があった。 本発明は上記従来の欠点を除去する半導体装置の製造方
法を提供するものである。 く課題を解決するだめの手段〉 本発明は、リードフレームのアウターリード部に、酸化
されても半田とは親和性のよいＳｎメッキ又は半田メッ
キ膜を形成し、そして、半導体チップ及びワイヤを樹脂
モールドする前に上記アウターリード部のＳｎメッキ又
は半田メッキ膜を形成することを特徴とする。 〈作 用〉 上記製造方法により、従来のように樹脂モールド後に外
装メッキ又は半田デイツプを行う必要がなく工程数が少
なくなると共に、素子やモールド樹脂に対して、外装メ
ッキや半田デイツプによる薬品や熱の影響を心配する必
要がなく、半導体装置の組立てに適用した場合装置の信
頼性を損う惧れのないものを選択できる。また貴金属メ
ッキの範囲を少なくすることができ、経費の節減が図れ
る利点もある。 〈実施例〉 次に図を用いて本発明の一実施例を説明する。 第２図において】１は従来装置と同様に、第１リードＩ
ｌａと第２リード］、Ｉｂを１対として連結帯Ｉｎｃに
よって複数対連結させて打抜かれた金属板である。上記
第１及び第２リードＩｌａ。 １１ｂの各先端部分には銀メッキ膜１２が形成されてい
る。該銀メッキ膜１２は少なくともポンディング部に形
成されておれば目的を達成し得るが、本実施例では後述
する封止用樹脂で被われるリード表面に被着される。第
１及び第２リードＩ １ ａ。 １１ｂの延長した他の金属表面は、上記メッキ工程に続
いてＳｎメッキ又は半田メッキ１３が施こされている。 該Ｓｎメッキ又は半田メッキ１３を施こすことにより、
従来のリードフレームに要求されていた樹脂封止後の外
装メッキ又は半田デイツプを省くことができる。 貴金属メッキされたリードＩｌａ先端にはチップ１４が
ダイボンドされ、該チップ１４と他のリードＩｌｂとの
間にはワイヤ１５ボンデイングが行われる。 チップボンディングされたリードフレームは、第３図の
如く無色、或いは着色等の透光性樹脂１６でモールドさ
れ、外部環境から保護される。この樹脂の選択は後にリ
ードフレームへのメッキ工程等がないので装置に適合し
たものを容易に選べる。 樹脂１６から外部に露出したアウターリードＩｌａ。 １１ｂは、樹脂１６に埋設された部分が銀メッキされて
いるため、樹脂に近い一部で銀メッキ１２が露出した状
態にある。個々の半導体装置を得るため連結部分１１ｃ
が切断され第３図の半導体装置を得る。 上記実施例はＬＥＤを挙げて説明したが、ＩＣ。 ＬＳＩにも本発明を適用し得る。 〈発明の効果〉 以上本発明の半導体装置の製造方法によれば、従来のよ
うに樹脂モールド後に外装メッキ又は半田デイツプを行
う必要がなく工程数が少なくなると共に、外装メッキや
半田デイツプによる薬品や熱の影響を心配する必要がな
く、装置の信頼性を損う惧れがない。また貴金属メッキ
の範囲を少なくすることができ、経費の節減を図り得る
。特にリードフレームは金属板の状態で貴金属メッキ膜
及びＳｎメッキ又は半田メッキを作製するため、素子や
樹脂に悪影響を及ぼすことがなく、樹脂選択に対する制
限が緩和され装置の設計を極めて容易に行え有用である
。
第１図は従来のリードフレームを示す平面図、第２図は
本発明による一実施例のリードフレームを示す平面図、
第３図は同実施例を用いた半導体装置の平面図である。 １１：リードフレーム、Ｉｌａ：第１リード、１１ｂ：
第２リード、＋２＝銀メッキ膜、１３：錫メッキ膜、１
４：チップ、１５：ワイヤ、！６： 樹ｌ旨。 代理人 弁理士 杉 山 毅 至（他１名）第３図
本発明による一実施例のリードフレームを示す平面図、
第３図は同実施例を用いた半導体装置の平面図である。 １１：リードフレーム、Ｉｌａ：第１リード、１１ｂ：
第２リード、＋２＝銀メッキ膜、１３：錫メッキ膜、１
４：チップ、１５：ワイヤ、！６： 樹ｌ旨。 代理人 弁理士 杉 山 毅 至（他１名）第３図
Claims (1)
- １、半導体チップを搭載する表面及びワイヤの一端を接
続する表面に夫々貴金属メッキ膜が形成され、アウター
リード表面に半田付性の良好なＳｎメッキ又は半田メッ
キ膜が形成されたリードフレームと、該リードフレーム
の貴金属メッキ膜部分にボンディングされた半導体チッ
プと、半導体チップ上の電極と上記リードフレームの他
の貴金属メッキ膜部分にボンディングされたワイヤと、
上記半導体チップ及びワイヤを封止する樹脂とを備え、
前記アウターリード部のＳｎメッキ又は半田メッキを前
記樹脂モールド前に形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234152A JPH02110982A (ja) | 1989-09-08 | 1989-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1234152A JPH02110982A (ja) | 1989-09-08 | 1989-09-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110982A true JPH02110982A (ja) | 1990-04-24 |
| JPH0553310B2 JPH0553310B2 (ja) | 1993-08-09 |
Family
ID=16966465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1234152A Granted JPH02110982A (ja) | 1989-09-08 | 1989-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02110982A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04204323A (ja) * | 1990-11-30 | 1992-07-24 | Nippondenso Co Ltd | 自発光指針を備えた車両用計器 |
| JPH10163519A (ja) * | 1996-10-01 | 1998-06-19 | Toshiba Corp | 半導体装置及び半導体装置製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571045A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Lead frame |
| JPS574183A (en) * | 1980-06-10 | 1982-01-09 | Toshiba Corp | Metallic thin strip for installing semiconductor light-emitting element |
-
1989
- 1989-09-08 JP JP1234152A patent/JPH02110982A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5571045A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Lead frame |
| JPS574183A (en) * | 1980-06-10 | 1982-01-09 | Toshiba Corp | Metallic thin strip for installing semiconductor light-emitting element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04204323A (ja) * | 1990-11-30 | 1992-07-24 | Nippondenso Co Ltd | 自発光指針を備えた車両用計器 |
| JPH10163519A (ja) * | 1996-10-01 | 1998-06-19 | Toshiba Corp | 半導体装置及び半導体装置製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553310B2 (ja) | 1993-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557842A (en) | Method of manufacturing a semiconductor leadframe structure | |
| US8138026B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| US7256481B2 (en) | Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices | |
| KR20080034081A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN1306300A (zh) | 半导体器件及其制造方法 | |
| US20080012101A1 (en) | Semiconductor Package Having Improved Adhesion and Solderability | |
| JP2002299540A (ja) | 半導体装置およびその製造方法 | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| JPH11150213A (ja) | 半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02110982A (ja) | 半導体装置の製造方法 | |
| JPS6342859B2 (ja) | ||
| JPH0410699Y2 (ja) | ||
| JPS63114242A (ja) | 半導体装置 | |
| JPS62105457A (ja) | 半導体装置 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0284744A (ja) | 半導体装置の製造方法 | |
| JPH09275176A (ja) | 樹脂封止型半導体装置 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| JP3358697B2 (ja) | 半導体パッケージ | |
| JPH0362959A (ja) | リードフレームの製造方法 | |
| JPH04167534A (ja) | 半導体装置およびその製造方法 | |
| KR20000007226A (ko) | 반도체 패키지 |