JP2002299540A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002299540A
JP2002299540A JP2001105886A JP2001105886A JP2002299540A JP 2002299540 A JP2002299540 A JP 2002299540A JP 2001105886 A JP2001105886 A JP 2001105886A JP 2001105886 A JP2001105886 A JP 2001105886A JP 2002299540 A JP2002299540 A JP 2002299540A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
wire
leads
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001105886A
Other languages
English (en)
Inventor
Yoshinori Miyaki
美典 宮木
Hiromichi Suzuki
博通 鈴木
Kazunari Suzuki
一成 鈴木
Kunihiko Nishi
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001105886A priority Critical patent/JP2002299540A/ja
Priority to TW091105472A priority patent/TW535271B/zh
Priority to KR1020020018276A priority patent/KR20020079449A/ko
Priority to US10/114,940 priority patent/US6960823B2/en
Publication of JP2002299540A publication Critical patent/JP2002299540A/ja
Priority to US11/100,437 priority patent/US7528014B2/en
Priority to US11/154,803 priority patent/US7541667B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29005Structure
    • H01L2224/29007Layer connector smaller than the underlying bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32052Shape in top view
    • H01L2224/32055Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/78981Apparatus chuck
    • H01L2224/78982Shape
    • H01L2224/78983Shape of the mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01083Bismuth [Bi]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0134Quaternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20753Diameter ranges larger or equal to 30 microns less than 40 microns

Abstract

(57)【要約】 【課題】 リフロー性を向上して鉛フリー化を図る。 【解決手段】 半導体チップ2を支持し、かつ半導体チ
ップ2と接合する領域の面積が半導体チップ2の裏面2
bより小さなクロスタブ1gと、半導体チップ2のパッ
ド2aと接続するワイヤ4と、半導体チップ2の周囲に
配置され、かつワイヤ接合部1jに銀めっき層1aが形
成された複数のインナリード1bと、半導体チップ2を
樹脂封止するモールド部3と、モールド部3から露出
し、かつ被実装面1lに鉛フリー金属層1mが形成され
た複数のアウタリード1cとからなり、モールド部3の
平面サイズを28mm×28mm以下で、かつ1.4mm
以下に形成することにより、リフロー性を向上して鉛フ
リー化を図ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小タブ構造の半導体装置における外装半田
めっきの鉛フリー化に適用して有効な技術に関する。
【0002】
【従来の技術】半導体チップを備えた半導体パッケージ
(半導体装置)の組み立て工程では、ダイボンディン
グ、ワイヤボンデイングおよび樹脂封止などが順次行わ
れ、その後、外装めっき工程で、プリント配線基板また
は回路基板に実装するため樹脂によって封止されないリ
ード(以降、アウタリードという)の基板との接触部
(被実装面)を含む表面箇所に、錫(Sn)−鉛(P
b)系半田層を外装めっきとして形成している。
【0003】しかしながら、環境問題への対策が求めら
れている昨今、特に鉛(Pb)については特開平5−2
70860号公報における指摘どおり、半導体装置など
の電子部品一般ならびに実装基板などにおいても環境対
策上適当なレベルに鉛を削減することが求められてい
る。
【0004】そこで、錫(Sn)−鉛(Pb)系に代わ
る半田として、例えば、特開平10−93004号公報
や特開平11−179586号公報、あるいは特開平1
1−221694号公報や特開平11−330340号
公報などにその提案が記載されている。
【0005】まず、特開平10−93004号公報に
は、錫−鉛系に代わる鉛フリー半田として錫(Sn)−
ビスマス(Bi)系の半田を用いる発明が提案されてお
り、電子部品の外部接続用電極リード線に錫−ビスマス
系の合金層を形成して半田接続を容易にする技術が記載
されている。
【0006】また、特開平11−179586号公報に
は、錫−鉛系に代わる鉛フリー半田としてSn−Ag−
Bi系半田を用いて十分な接続強度を確保する技術が提
案されている。
【0007】さらに、特開平11−221694号公報
には、錫−鉛系に代わる鉛フリー半田としてSn−Ag
−Bi−In系半田を用いて接続部の信頼性を向上させ
る技術が提案されている。
【0008】また、特開平11−330340号公報に
は、リードにSn−Bi系めっき膜を形成した半導体装
置が紹介され、クラックの発生を防止するとともに高信
頼度な半田接続を可能にする技術が提案されている。
【0009】
【発明が解決しようとする課題】外装めっきにSn−P
b共晶代替鉛フリー半田を用いる場合には、用途毎にS
n基合金を選択することになるが、特に、車載部品、成
長著しい携帯用電子機器および高信頼性部品において
は、接合強度および耐熱疲労特性が優れた合金が望まれ
ている。接合強度および耐熱疲労特性が優れ、高信頼性
を重視した場合のSn基合金としてはSn−Ag系合金
が知られており、一般的にはSn−Pb共晶半田の融点
が183℃であるのに対して、ほとんどのSn−Ag系
合金の融点は200℃以上とSn−Pb共晶半田の融点
より高いものである。
【0010】したがって、現状においては、Sn−Pb
共晶代替鉛フリー半田を用いて半導体集積回路を実装す
る際のリフロー温度は高くならざるを得ない。そこで、
本願発明者はインナリードがAgめっきされ、Sn−P
b共晶半田より融点が高い鉛フリー代替半田を用いてア
ウタリードがめっきされた半導体集積回路装置を従来よ
りも高いリフロー温度で実装し、その評価を行った。そ
の結果、ワイヤ断線が原因の製品不良が発生することが
判明した。
【0011】このようなワイヤ断線の対策として、本願
出願人は、特願2000−46724号に示すように、
インナリードのワイヤ接合部に硬質のパラジウム(P
d)めっきを施すことにより、ワイヤの接合根元部の厚
さを確保して接合強度を大きくすることを考えた。
【0012】しかし、パラジウムめっきはコスト高につ
ながることが問題である。
【0013】なお、前記4つの公報では、鉛フリー化の
ために鉛フリー半田を用いた際に、リフロー温度が高く
なって半導体装置のリフローマージンが少なくなるこ
と、およびその対策についての記載はない。
【0014】本発明の目的は、リフロー性を向上させて
鉛フリー化を図る半導体装置およびその製造方法を提供
することにある。
【0015】本発明のその他の目的は、コストアップを
抑えて鉛フリー化を図る半導体装置およびその製造方法
を提供することにある。
【0016】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0017】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0018】本発明は、半導体チップと接合する領域の
面積が半導体チップの裏面より小さなチップ搭載部と、
ワイヤ接合部に銀めっき層が形成された複数のインナリ
ードと、半導体チップを樹脂封止するモールド部と、被
実装面に鉛フリー金属層が形成された複数のアウタリー
ドとを有し、モールド部の平面サイズが28mm×28
mm以下に形成されたLQFPまたはTQFPである。
【0019】さらに本願のその他の発明の概要を項に分
けて簡単に示す。すなわち、 1.半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さなタブと、前記半
導体チップの表面電極と接続するワイヤと、前記半導体
チップの周囲に延在し、前記ワイヤが接合するワイヤ接
合部に銀めっき層が形成された複数のインナリードと、
前記半導体チップを樹脂封止するモールド部と、前記イ
ンナリードと繋がって前記モールド部から突出し、被実
装面に鉛フリー金属層が形成された複数のアウタリード
とを有し、前記モールド部の平面サイズが28mm×2
8mm以下で、かつ厚さが1.4mm以下に形成されたQ
FPであることを特徴とする半導体装置。 2.半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さな十字形タブと、
前記半導体チップの表面電極と接続するワイヤと、前記
半導体チップの周囲に延在し、前記ワイヤが接合するワ
イヤ接合部に銀めっき層が形成された複数のインナリー
ドと、前記半導体チップを樹脂封止するモールド部と、
前記インナリードと繋がって前記モールド部から突出
し、被実装面に鉛フリー金属層が形成された複数のアウ
タリードとを有し、前記モールド部の平面サイズが28
mm×28mm以下に形成されたLQFPまたはTQF
Pであることを特徴とする半導体装置。 3.半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さな十字形タブと、
前記半導体チップの表面電極と接続するワイヤと、前記
半導体チップの周囲に延在し、前記ワイヤが接合するワ
イヤ接合部に銀めっき層が形成された複数のインナリー
ドと、前記半導体チップを樹脂封止するモールド部と、
前記インナリードと繋がって前記モールド部から突出
し、被実装面に鉛フリー金属層が形成された複数のアウ
タリードとを有し、前記モールド部の平面サイズが28
mm×28mm以下で、かつ厚さが1.4mm以下に形成
されたQFPであることを特徴とする半導体装置。 4.半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さなタブと、前記半
導体チップの表面電極と接続するワイヤと、前記半導体
チップの周囲に延在し、前記ワイヤが接合するワイヤ接
合部に銀めっき層が形成された複数のインナリードと、
前記半導体チップを樹脂封止するモールド部と、前記イ
ンナリードと繋がって前記モールド部から突出し、被実
装面に鉛フリー金属層が形成された複数のアウタリード
とを有し、前記モールド部の平面サイズが20mm×2
0mm以下で、かつ厚さが3mm以下に形成されたQF
P、もしくは前記モールド部の平面サイズが20mm×
20mm以下に形成されたLQFPまたはTQFPであ
ることを特徴とする半導体装置。 5.半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さな十字形タブと、
前記半導体チップの表面電極と接続するワイヤと、前記
半導体チップの周囲に延在し、前記ワイヤが接合するワ
イヤ接合部に銀めっき層が形成された複数のインナリー
ドと、前記半導体チップを樹脂封止するモールド部と、
前記インナリードと繋がって前記モールド部から突出
し、被実装面に鉛フリー金属層が形成された複数のアウ
タリードとを有し、前記モールド部の平面サイズが20
mm×20mm以下で、かつ厚さが3mm以下に形成さ
れたQFP、もしくは前記モールド部の平面サイズが2
0mm×20mm以下に形成されたLQFPまたはTQ
FPであることを特徴とする半導体装置。 6.半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さなタブと、前記半
導体チップの表面電極と接続するワイヤと、前記半導体
チップの周囲に配置され、前記ワイヤが接合するワイヤ
接合部に銀めっき層が形成された複数のインナリード部
と、前記半導体チップを樹脂封止するモールド部と、前
記モールド部の実装側の面の周縁部に露出して配置さ
れ、被実装面に鉛フリー金属層が形成された複数のアウ
タリード部とを有するQFNであることを特徴とする半
導体装置。 7.半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さな十字形タブと、
前記半導体チップの表面電極と接続するワイヤと、前記
半導体チップの周囲に配置され、前記ワイヤが接合する
ワイヤ接合部に銀めっき層が形成された複数のインナリ
ード部と、前記半導体チップを樹脂封止するモールド部
と、前記モールド部の実装側の面の周縁部に露出して配
置され、被実装面に鉛フリー金属層が形成された複数の
アウタリード部とを有するQFNであることを特徴とす
る半導体装置。 8.半導体チップの主面と反対側の面よりその外形サイ
ズが小さなタブと、ワイヤ接合部に銀めっき層が形成さ
れた複数のインナリードと、それぞれの前記インナリー
ドと繋がるとともに被実装面に鉛フリー金属層が形成さ
れた複数のアウタリードとを有したリードフレームを準
備する工程と、前記タブにダイボンド材を介して前記半
導体チップを搭載する工程と、前記半導体チップの表面
電極とこれに対応する前記インナリードの前記ワイヤ接
合部の前記銀めっき層とをワイヤによって接続する工程
と、被実装面に前記鉛フリー金属層が形成された前記複
数のアウタリードが突出するように前記半導体チップを
樹脂モールドしてモールド部を形成する工程と、前記モ
ールド部から突出した前記複数のアウタリードを前記リ
ードフレームの枠部から分離する工程とを有し、前記モ
ールド部の平面サイズを28mm×28mm以下に形成
してLQFPまたはTQFPを組み立てることを特徴と
する半導体装置の製造方法。 9.半導体チップの主面と反対側の面よりその外形サイ
ズが小さなタブと、ワイヤ接合部に銀めっき層が形成さ
れた複数のインナリードと、それぞれの前記インナリー
ドと繋がるとともに被実装面に鉛フリー金属層が形成さ
れた複数のアウタリードとを有したリードフレームを準
備する工程と、前記タブにダイボンド材を介して前記半
導体チップを搭載する工程と、前記半導体チップの表面
電極とこれに対応する前記インナリードの前記ワイヤ接
合部の前記銀めっき層とをワイヤによって接続する工程
と、被実装面に前記鉛フリー金属層が形成された前記複
数のアウタリードが突出するように前記半導体チップを
樹脂モールドしてモールド部を形成する工程と、前記モ
ールド部から突出した前記複数のアウタリードを前記リ
ードフレームの枠部から分離する工程とを有し、前記モ
ールド部の平面サイズを20mm×20mm以下で、か
つ厚さを3mm以下に形成してQFPを組み立てるか、
もしくは前記モールド部の平面サイズを20mm×20
mm以下に形成してLQFPまたはTQFPを組み立て
ることを特徴とする半導体装置の製造方法。 10.半導体チップの主面と反対側の面よりその外形サ
イズが小さなタブと、ワイヤ接合部に銀めっき層が形成
された複数のインナリード部と、前記インナリード部に
連続する被実装面に鉛フリー金属層が形成された複数の
アウタリード部とを有したリードフレームを準備する工
程と、前記タブにダイボンド材を介して前記半導体チッ
プを搭載する工程と、前記半導体チップの表面電極とこ
れに対応する前記インナリード部の前記ワイヤ接合部の
前記銀めっき層とをワイヤによって接続する工程と、前
記複数のアウタリード部の前記鉛フリー金属層が周縁部
に露出するように前記半導体チップを樹脂モールドして
モールド部を形成する工程と、前記複数のアウタリード
部を前記リードフレームの枠部から分離する工程とを有
してQFNを組み立てることを特徴とする半導体装置の
製造方法。 11.半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリードと、それぞれの前記イ
ンナリードと繋がるとともに被実装面に鉛フリー金属層
が形成された複数のアウタリードとを有したリードフレ
ームを準備する工程と、前記十字形タブにダイボンド材
を介して前記半導体チップを搭載する工程と、前記半導
体チップの表面電極とこれに対応する前記インナリード
の前記ワイヤ接合部の前記銀めっき層とをワイヤによっ
て接続する工程と、被実装面に前記鉛フリー金属層が形
成された前記複数のアウタリードが突出するように前記
半導体チップを樹脂モールドしてモールド部を形成する
工程と、前記モールド部から突出した前記複数のアウタ
リードを前記リードフレームの枠部から分離する工程と
を有し、前記モールド部の平面サイズを28mm×28
mm以下に形成してLQFPまたはTQFPを組み立て
ることを特徴とする半導体装置の製造方法。 12.半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリードと、それぞれの前記イ
ンナリードと繋がるとともに被実装面に鉛フリー金属層
が形成された複数のアウタリードとを有したリードフレ
ームを準備する工程と、前記十字形タブにダイボンド材
を介して前記半導体チップを搭載する工程と、前記半導
体チップの表面電極とこれに対応する前記インナリード
の前記ワイヤ接合部の前記銀めっき層とをワイヤによっ
て接続する工程と、被実装面に前記鉛フリー金属層が形
成された前記複数のアウタリードが突出するように前記
半導体チップを樹脂モールドしてモールド部を形成する
工程と、前記モールド部から突出した前記複数のアウタ
リードを前記リードフレームの枠部から分離する工程と
を有し、前記モールド部の平面サイズを20mm×20
mm以下で、かつ厚さを3mm以下に形成してQFPを
組み立てるか、もしくは前記モールド部の平面サイズを
20mm×20mm以下に形成してLQFPまたはTQ
FPを組み立てることを特徴とする半導体装置の製造方
法。 13.半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリード部と、前記インナリー
ド部と反対側の表面に鉛フリー金属層が形成された複数
のアウタリード部とを有したリードフレームを準備する
工程と、前記十字形タブにダイボンド材を介して前記半
導体チップを搭載する工程と、前記半導体チップの表面
電極とこれに対応する前記インナリード部の前記ワイヤ
接合部の前記銀めっき層とをワイヤによって接続する工
程と、前記複数のアウタリード部の前記鉛フリー金属層
が周縁部に露出するように前記半導体チップを樹脂モー
ルドしてモールド部を形成する工程と、前記複数のアウ
タリード部を前記リードフレームの枠部から分離する工
程とを有してQFNを組み立てることを特徴とする半導
体装置の製造方法。 14.半導体チップの主面と反対側の面よりその外形サ
イズが小さなタブと、ワイヤ接合部に銀めっき層が形成
された複数のインナリードと、それぞれの前記インナリ
ードに繋がる複数のアウタリードとを有したリードフレ
ームを準備する工程と、前記タブにダイボンド材を介し
て前記半導体チップを搭載する工程と、前記半導体チッ
プの表面電極とこれに対応する前記インナリードの前記
ワイヤ接合部の前記銀めっき層とをワイヤによって接続
する工程と、前記複数のアウタリードが突出するように
前記半導体チップを樹脂モールドしてモールド部を形成
する工程と、前記モールド部から突出した前記複数のア
ウタリードの被実装面に鉛フリー金属層を形成する工程
と、前記複数のアウタリードを前記リードフレームの枠
部から分離する工程とを有し、前記モールド部の平面サ
イズを28mm×28mm以下に形成してLQFPまた
はTQFPを組み立てることを特徴とする半導体装置の
製造方法。 15.半導体チップの主面と反対側の面よりその外形サ
イズが小さなタブと、ワイヤ接合部に銀めっき層が形成
された複数のインナリードと、それぞれの前記インナリ
ードに繋がる複数のアウタリードとを有したリードフレ
ームを準備する工程と、前記タブにダイボンド材を介し
て前記半導体チップを搭載する工程と、前記半導体チッ
プの表面電極とこれに対応する前記インナリードの前記
ワイヤ接合部の前記銀めっき層とをワイヤによって接続
する工程と、前記複数のアウタリードが突出するように
前記半導体チップを樹脂モールドしてモールド部を形成
する工程と、前記モールド部から突出した前記複数のア
ウタリードの被実装面に鉛フリー金属層を形成する工程
と、前記複数のアウタリードを前記リードフレームの枠
部から分離する工程とを有し、前記モールド部の平面サ
イズを20mm×20mm以下で、かつ厚さを3mm以
下に形成してQFPを組み立てるか、もしくは前記モー
ルド部の平面サイズを20mm×20mm以下に形成し
てLQFPまたはTQFPを組み立てることを特徴とす
る半導体装置の製造方法。 16.半導体チップの主面と反対側の面よりその外形サ
イズが小さなタブと、ワイヤ接合部に銀めっき層が形成
された複数のインナリード部と、前記インナリード部に
繋がる複数のアウタリード部とを有したリードフレーム
を準備する工程と、前記タブにダイボンド材を介して前
記半導体チップを搭載する工程と、前記半導体チップの
表面電極とこれに対応する前記インナリード部の前記ワ
イヤ接合部の前記銀めっき層とをワイヤによって接続す
る工程と、前記複数のアウタリード部が実装側の面の周
縁部に露出するように前記半導体チップを樹脂モールド
してモールド部を形成する工程と、前記モールド部に露
出した前記複数のアウタリード部の被実装面に鉛フリー
金属層を形成する工程と、前記複数のアウタリード部を
前記リードフレームの枠部から分離する工程とを有して
QFNを組み立てることを特徴とする半導体装置の製造
方法。 17.半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリードと、それぞれの前記イ
ンナリードに繋がる複数のアウタリードとを有したリー
ドフレームを準備する工程と、前記十字形タブにダイボ
ンド材を介して前記半導体チップを搭載する工程と、前
記半導体チップの表面電極とこれに対応する前記インナ
リードの前記ワイヤ接合部の前記銀めっき層とをワイヤ
によって接続する工程と、前記複数のアウタリードが突
出するように前記半導体チップを樹脂モールドしてモー
ルド部を形成する工程と、前記モールド部から突出した
前記複数のアウタリードの被実装面に鉛フリー金属層を
形成する工程と、前記複数のアウタリードを前記リード
フレームの枠部から分離する工程とを有し、前記モール
ド部の平面サイズを28mm×28mm以下に形成して
LQFPまたはTQFPを組み立てることを特徴とする
半導体装置の製造方法。 18.半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリードと、それぞれの前記イ
ンナリードに繋がる複数のアウタリードとを有したリー
ドフレームを準備する工程と、前記十字形タブにダイボ
ンド材を介して前記半導体チップを搭載する工程と、前
記半導体チップの表面電極とこれに対応する前記インナ
リードの前記ワイヤ接合部の前記銀めっき層とをワイヤ
によって接続する工程と、前記複数のアウタリードが突
出するように前記半導体チップを樹脂モールドしてモー
ルド部を形成する工程と、前記モールド部から突出した
前記複数のアウタリードの被実装面に鉛フリー金属層を
形成する工程と、前記複数のアウタリードを前記リード
フレームの枠部から分離する工程とを有し、前記モール
ド部の平面サイズを20mm×20mm以下で、かつ厚
さを3mm以下に形成してQFPを組み立てるか、もし
くは前記モールド部の平面サイズを20mm×20mm
以下に形成してLQFPまたはTQFPを組み立てるこ
とを特徴とする半導体装置の製造方法。 19.半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリード部と、前記インナリー
ド部に繋がる複数のアウタリード部とを有したリードフ
レームを準備する工程と、前記十字形タブにダイボンド
材を介して前記半導体チップを搭載する工程と、前記半
導体チップの表面電極とこれに対応する前記インナリー
ド部の前記ワイヤ接合部の前記銀めっき層とをワイヤに
よって接続する工程と、前記複数のアウタリード部が実
装側の面の周縁部に露出するように前記半導体チップを
樹脂モールドしてモールド部を形成する工程と、前記モ
ールド部に露出した前記複数のアウタリード部の被実装
面に鉛フリー金属層を形成する工程と、前記複数のアウ
タリード部を前記リードフレームの枠部から分離する工
程とを有してQFNを組み立てることを特徴とする半導
体装置の製造方法。
【0020】
【発明の実施の形態】以下の実施の形態においては便宜
上その必要があるときは、複数のセクションまたは実施
の形態に分割して説明するが、特に明示した場合を除
き、それらはお互いに無関係なものではなく、一方は他
方の一部または全部の変形例、詳細、補足説明などの関
係にある。
【0021】また、以下の実施の形態において、要素の
数等(個数、数値、量、範囲等を含む)に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合などを除き、その特定の数に限定され
るものではなく、特定の数以上でも以下でも良いものと
する。
【0022】さらに、以下の実施の形態において、その
構成要素(要素ステップなども含む)は、特に明示した
場合および原理的に明らかに必須であると考えられる場
合などを除き、必ずしも必須のものではないことは言う
までもない。
【0023】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合などを除き、実質的にその形状などに近似ま
たは類似するものなどを含むものとする。このことは前
記数値および範囲についても同様である。
【0024】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。また、実施の形態を説明するための
全図において同一機能を有するものは同一の符号を付
し、その繰り返しの説明は省略する。
【0025】図1は本発明の実施の形態の半導体装置の
一例であるQFPの構造を示す平面図、図2は図1に示
すQFPの構造を示す断面図、図3は図1に示すQFP
の組み立てに用いられるリードフレームの構造の一例を
示す部分平面図、図4は図3に示すリードフレームのチ
ップ搭載部であるクロスタブの構造を示す部分拡大平面
図、図5は図3に示すリードフレームに銀めっき層と外
装めっき層を形成した構造の一例を示す部分平面図、図
6は図4に示すクロスタブに両面接着テープを貼り付け
た際の構造の一例を示す部分拡大平面図、図7および図
8は図6に示す両面接着テープに対する変形例の両面接
着テープを貼り付けた際の構造を示す部分拡大平面図、
図9は図1に示すQFPの組み立てにおけるダイボンデ
ィング後の構造を示す部分平面図、図10は図9に示す
A−A線に沿う断面の構造を示す部分拡大断面図、図1
1は図10に示すダイボンディング状態に対する変形例
の両面接着テープを用いたダイボンディング状態の構造
を示す部分拡大断面図、図12は図10に示すダイボン
ディング状態に対する変形例の樹脂ペーストと片面接着
テープを用いたダイボンディング状態の構造を示す部分
拡大断面図、図13は図1に示すQFPの組み立てにお
けるワイヤボンディング後の構造を示す部分平面図、図
14は図13に示すリードフレームに対して小形の半導
体チップを用いた組み立てにおけるワイヤボンディング
後の構造を示す部分平面図、図15は図1に示すQFP
の組み立てにおける樹脂モールド時の構造の一例を示す
部分断面図、図16は図1に示すQFPの組み立てにお
ける樹脂モールド後の構造の一例を示す部分平面図、図
17は図1に示すQFPの組み立てにおける切断成形後
の構造の一例を示す側面図、図18はQFPのアウタリ
ードの外装めっきを樹脂モールド後に行った場合の構造
の一例を示す部分拡大断面図、図19は本発明の実施の
形態における各半導体装置とレジン厚さの関係を示す関
係図、図20は本発明の実施の形態の半導体装置の技術
思想を示す比較図、図21は本発明の実施の形態の半導
体装置におけるモールド部の大きさと厚さに対するワイ
ヤ亀裂検査の結果を示す検査結果図、図22は図1に示
すQFPの組み立てに用いられる多連のリードフレーム
の構造の一例を示す部分平面図、図23は図1に示すQ
FPの組み立てにおけるダイボンディング時の構造の一
例を示す部分断面図、図24は図1に示すQFPの組み
立てにおけるワイヤボンディング時の構造の一例を示す
部分断面図、図25は図1に示すQFPの組み立てにお
ける切断成形時の構造の一例を示す部分断面図である。
【0026】本実施の形態の半導体装置は、モールドに
よる樹脂封止形で、かつ面実装形のものであるととも
に、モールド部3の大きさ(平面サイズや厚さ)が所定
の範囲のものであり、このような半導体装置の一例とし
て、図1に示すQFP(Quad Flat Package)6を取り上
げて説明する。
【0027】図1〜図5を用いて、QFP6の構成につ
いて説明すると、半導体チップ2を支持し、かつ半導体
チップ2の主面2cと反対側の面である裏面2bよりそ
の外形サイズが小さなチップ搭載部であるクロスタブ
(十字形タブ)1gと、半導体チップ2の表面電極であ
るパッド2aと接続するワイヤ4と、半導体チップ2の
周囲に延在し、かつワイヤ4が接合するワイヤ接合部1
jに銀めっき層1aが形成された複数のインナリード1
bと、半導体チップ2やワイヤ4が樹脂モールドされて
形成された樹脂封止部であるモールド部3と、インナリ
ード1bと繋がってモールド部3から4方向に突出し、
かつプリント配線基板などの実装基板に接続される少な
くとも被実装面1lに外装めっきとして鉛フリー金属層
1mが形成された複数のアウタリード1cとを有し、モ
ールド部3の平面サイズ(図1に示すP×Q)が28m
m×28mm以下のLQFP(Low profile Quad Flat
Package)またはTQFP(Thin Quad Flat Package) で
あるか、もしくはモールド部3の平面サイズが28mm
×28mm以下で、かつ厚さ(図2に示すT)が1.4m
m以下のQFP6である。
【0028】さらに、QFP6は、そのモールド部3の
平面サイズが20mm×20mm以下で、かつ厚さが3
mm以下に形成されたものであってもよく、あるいは、
モールド部3の平面サイズが20mm×20mm以下に
形成されたLQFPまたはTQFPであってもよい。
【0029】なお、LQFPおよびTQFPの構造につ
いては、図1および図2に示すQFP6と同じであり、
図19に示すように、日本電子機械工業会:EIAJ規
格(Standards of Electronic Industries Association
of Japan)で、各半導体装置のレジン厚さ(モールド部
3の厚さ)を表してQFP6、LQFP、TQFPおよ
び図32に示すQFN(Quad Flat Non-leaded Packag
e) 17が分類されている。
【0030】本実施の形態では、QFP構造およびQF
N構造の半導体装置のモールド部3の大きさ(平面サイ
ズと厚さとによるレジン量)に注目しており、図19に
示すように、EIAJ規格では、特にレジン厚さによっ
てQFP6(レジン厚さ2.0mm以上)、LQFP(レ
ジン厚さ1.4mm)、TQFP(レジン厚さ1.0mm)
およびQFN17(レジン厚さ0.45〜2.50mm)と
いうように分類されている。
【0031】ここで、本実施の形態のQFP6のモール
ド部3の大きさの許容範囲について説明する。
【0032】まず、本実施の形態のQFP6は、その実
装時の半田の鉛フリー化を図るものである。なお、鉛フ
リー化ではリフロー温度が高くなるため、モールド部3
が大きな半導体装置では樹脂封止時のレジン量も多く、
したがって、レジン応力も高くなり、ワイヤ亀裂(ワイ
ヤ断線も含む)に対するマージンが低下する。
【0033】そこで、ワイヤ亀裂に対する安定化とし
て、インナリード1bのワイヤ接合部1jにパラジウム
(Pd)めっきを施すことより、ワイヤ4のインナリー
ド1bとの接合力を高めてワイヤ亀裂の発生を防止でき
る。
【0034】ところが、パラジウム(Pd)めっきはコ
スト高となるため、インナリード1bのワイヤ接合部1
jには、本実施の形態のQFP6では、図2に示すよう
に、コスト安の銀(Ag)めっき層1aを形成してお
く。
【0035】そこで、モールド部3の大きさを限定して
レジン量を少なく設定し、高温リフローの際のレジン応
力を低減してワイヤ亀裂やワイヤ断線を防止する。
【0036】なお、実装時の半田の鉛フリー化を図るた
め、モールド部3から突出するアウタリード1cの少な
くとも被実装面1lを含む表面には、外装めっきである
鉛フリー金属層1mが形成されている。
【0037】また、鉛フリー化では、リフロー温度の高
温化によりレジンクラックの問題も発生するが、ここで
は、半導体チップ2の裏面2bよりその搭載部(チップ
搭載部)の面積が小さなクロスタブ1gを採用すること
により、半導体チップ2の裏面2bの一部もモールド部
3の樹脂と密着することになり、搭載される半導体チッ
プ2とモールド部3との密着性が高まり、リフロー性を
向上させて鉛フリー化を実現する。
【0038】したがって、図20に示す技術思想の比較
図において、4つのマス目中、点線で囲まれた左下のマ
ス目の技術領域を用いることにより、鉛フリー化を実現
する。
【0039】なお、クロスタブ1gは、 2本の吊りリー
ド1nの交差箇所に設けられたチップ搭載部である。
【0040】ここで、図20は、QFP6において、モ
ールド部3の大きさ(レジン量)の大小(多い、少な
い)と、インナリード1bのワイヤ接合部1jのめっき
種類(Agめっき、Pdめっき)とをパラメータとして
ワイヤ亀裂(ワイヤ断線も含む)とコストについて評価
を行った結果をまとめたものである。
【0041】図20に示す左下のマス目のように、レジ
ン量を少なく(モールド部3の大きさを小さく)して、
かつインナリード1bのワイヤ接合部1jに銀めっき層
1aを形成した場合のみが、ワイヤ亀裂およびコストと
も○印となっており、本実施の形態の技術思想はこの条
件を取り込んだものである。
【0042】さらに、図21は、インナリード1bのワ
イヤ接合部1jに銀めっき層1aが形成され、この銀め
っき層1aにワイヤ4が接合された従来のQFP構造の
半導体装置について、モールド部3の一辺の長さとレジ
ン厚さとをパラメータとして、所定の条件(温度85℃
湿度85%の雰囲気に48hr放置した後、260℃1
0秒の赤外線リフローを3回行った)でワイヤ亀裂(ワ
イヤ断線も含む)の検査を行ったものである。
【0043】これによれば、モールド部3の一辺の長さ
(図1に示す長さPまたは長さQ)が28mm以下で、
かつレジン厚が1.4mm以下であれば、その際の検査
は、全てが良好(○)である。
【0044】さらに、モールド部3の一辺の長さが20
mm以下で、かつレジン厚が3.0mm以下であっても全
て良好(○)である。
【0045】したがって、本実施の形態のQFP構造に
おけるモールド部3の大きさの許容範囲は、モールド部
3の一辺の長さが28mm以下で、かつレジン厚が1.4
mm以下、あるいは、モールド部3の一辺の長さが20
mm以下で、かつレジン厚が3.0mm以下の何れかに入
っていればよい。
【0046】なお、図21に示す検査の際に用いたリー
ドフレーム材料としては、鉄−ニッケル合金または銅合
金などの一般的な材料である。
【0047】さらに、前記検査の際に用いたワイヤ4
は、金線でそのワイヤ径は30μmのものである。
【0048】これらにより、本実施の形態のQFP6
(LQFPやTQFPを含む)では、図3および図22
に示すリードフレーム1として、鉄−ニッケル合金や銅
合金などの材料によって形成されたものを用いることが
好ましい。
【0049】さらに、ワイヤ4は、金線を用いることが
好ましい。
【0050】また、モールド部3を形成する封止用樹脂
である図15に示すレジン10は、例えば、熱硬化性の
エポキシ樹脂である。
【0051】なお、アウタリード1cは、ガルウィング
状に曲げ成形されており、その表面には、図18に示す
ように、鉛フリー化の半田の外装めっきとして鉛フリー
金属層1mが形成されている。この鉛フリー金属層1m
は、錫−鉛共晶半田よりも融点が高い半田めっき層であ
り、例えば、Sn−Ag系金属に銅(Cu)またはビス
マス(Bi)の何れか、あるいは銅およびビスマスを加
えた合金である。
【0052】ただし、前記合金に限定されずに、Zn、
InまたはSbなどとSnもしくはSn系合金との合金
でもよい。
【0053】また、半導体チップ2をクロスタブ1gに
固定するのに用いられるダイボンド材は、例えば、図2
や図10に示す銀ペースト8などの樹脂ペーストである
が、クロスタブ1gの場合、半導体チップ2との接合面
積が小さいため、半導体チップ2との接合力を強化する
ために、図6〜図8、図11に示すような接着テープで
ある両面接着テープ5を単独で用いてもよい。
【0054】両面接着テープ5は、図6に示すようにク
ロスタブ1gの形状に合わせた十字形状のものであって
もよいし、また、図7に示すような細長い長方形であっ
てもよいし、さらに、図8に示すように、複数の小さな
両面接着テープ5を1つのクロスタブ1gに貼り付けて
用いてもよく、その形状や貼り付け数は、特に限定され
るものではない。
【0055】なお、図11に示すように、両面接着テー
プ5は、ポリイミドテープなどのテープ基材5aとその
表裏両側に配置された接着層5bとからなるものである
が、両面接着テープ5の代わりとして、図12に示すよ
うに、テープ基材5aと接着層5bとからなる片面接着
テープ7を用いて、この片面接着テープ7と銀ペースト
8などの樹脂ペーストとを積層させて組み合わせて用い
てもよい。
【0056】このように、ダイボンド材として、両面接
着テープ5や片面接着テープ7などの接着テープを用い
ることにより、クロスタブ1gなどのチップ搭載部と半
導体チップ2との接着力を高めることができ、これによ
り、クロスタブ1gなどの小さなチップ搭載部を有した
半導体装置の場合であっても、レジンクラックの発生を
抑えることができる。
【0057】なお、半導体チップ2には、その主面2c
に、所望の半導体集積回路が形成され、この主面2cに
形成されたパッド2aとこれに対応するインナリード1
bとが、ワイヤ4によって接続され、さらに、インナリ
ード1bと繋がったアウタリード1cがQFP6の外部
端子としてモールド部3の外部に出力される。
【0058】したがって、半導体チップ2とアウタリー
ド1cとの信号の伝達は、ワイヤ4とインナリード1b
を介して行われる。
【0059】本実施の形態のQFP6(LQFPやTQ
FPを含む)によれば、そのモールド部3の大きさを、
モールド部3の一辺の長さが28mm以下で、かつレジ
ン厚を1.4mm以下とするか、あるいは、モールド部3
の一辺の長さが20mm以下で、かつレジン厚を3.0m
m以下とし、さらに、半導体チップ2の裏面2bより面
積の小さなクロスタブ1gによって半導体チップ2が搭
載されるとともにアウタリード1cにその外装めっきと
して鉛フリー金属層1mが形成されたことにより、リフ
ロー性の向上を図ることができる(リフロー性のマージ
ンを増やすことができる)。
【0060】その結果、高融点半田の使用が可能とな
り、鉛フリー化を実現できる。
【0061】また、インナリード1bのワイヤ接合部1
jにパラジウム(Pd)めっきを使用せずに銀めっき層
1aを形成したことにより、コストを抑えて鉛フリー化
を実現できる。
【0062】したがって、本実施の形態のQFP6(L
QFPやTQFPを含む)では、レジンクラックやワイ
ヤ亀裂(ワイヤ断線やワイヤ剥がれを含む)を発生させ
ることなく鉛フリー化を実現することができる。
【0063】さらに、レジンクラックやワイヤ亀裂の発
生を抑えることができるため、半導体装置(QFP6)
の信頼性を向上できる。
【0064】また、半導体チップ2の裏面2bより面積
の小さなクロスタブ1gを採用することにより、1つの
種類のリードフレーム1によって複数のサイズの半導体
チップ2を搭載することが可能になり、リードフレーム
1の種類を減らすことができる。
【0065】その結果、リードフレーム1の標準化を図
ることができる。
【0066】次に、本実施の形態のQFP6の製造方法
について説明する。
【0067】なお、QFP6の製造方法に用いられるリ
ードフレーム1として、図3に示す1つのパッケージ領
域1hが単列に複数連なった図22に示すリードフレー
ム1を用いて製造を行う場合を説明する。
【0068】ただし、リードフレーム1としては、1つ
のパッケージ領域1hが複数行×複数列にマトリクス配
置で設けられたマトリクスフレームを用いてもよい。
【0069】まず、半導体チップ2の裏面2bよりその
外形サイズが小さな十字形タブである図4に示すクロス
タブ1gと、先端付近のワイヤ接合部1jに銀めっき層
1aが形成された複数のインナリード1bと、それぞれ
のインナリード1bと繋がるとともに少なくとも被実装
面1lに鉛フリー金属層1mが形成された複数のアウタ
リード1cとを有したリードフレーム1を準備する。
【0070】なお、ここでは、リードフレーム1の各パ
ッケージ領域1hにおいて、図5に示すように、予め各
インナリード1bのワイヤ接合部1jに銀めっき層1a
(図5における斜線部)が形成され、かつ各アウタリー
ド1cに対応する領域の被実装面1lを含む表面に鉛フ
リー金属層1m(図5における斜線部)が形成されてい
る場合を説明するが、ただし、鉛フリー金属層1mにつ
いては、予め組み立て開始時には形成されていなくても
よく、その場合は、モールド後、モールド部3から突出
する各アウタリード1cに鉛フリー金属層1mを形成
し、その後、切断成形を行う組み立て順となる。
【0071】また、それぞれのパッケージ領域1hに
は、クロスタブ1gを支持する吊りリード1nと、クロ
スタブ1gの周囲4方向に対して複数のインナリード1
bと、それぞれに連なって一体に形成された外部端子で
あるアウタリード1cと、モールド時のモールド樹脂
(図15に示すレジン10)の流出を阻止するダムバー
1iとが配置され、各アウタリード1cは、各パッケー
ジ領域1hを区画している枠部1fによって支持されて
いる。
【0072】さらに、この枠部1fには、ダイボンディ
ング時やワイヤボンディング時にリードフレーム1を搬
送する際のガイド用長孔1dおよび位置決め孔1eが形
成されている。
【0073】なお、図3において4本の吊りリード1n
のうち、左下の吊りリード1nに対応した箇所が、モー
ルド時の樹脂注入口箇所1tとなる。
【0074】続いて、ダイボンド材として銀ペースト8
などの樹脂ペーストを用いる際には、各クロスタブ1g
のチップ支持面1pにポッティングなどによって銀ペー
スト8を適量塗布する。
【0075】ただし、ダイボンド材として前記樹脂ペー
ストを用いずに、図6〜図8または図11に示す両面接
着テープ5や図12に示す片面接着テープ7などの接着
テープを用いる際には、予め組み立て開始時に、リード
フレーム1の各パッケージ領域1hのクロスタブ1gの
チップ支持面1pに前記接着テープを貼り付けておいて
もよく、あるいは、ダイボンディング工程の最初に前記
接着テープを貼り付けてもよい。
【0076】その後、各パッケージ領域1hにおいて、
図23に示すように、コレット12を用いてダイボンド
材(銀ペースト8)を介してクロスタブ1gに半導体チ
ップ2を搭載するダイボンディング(ペレットボンディ
ングもしくはチップマウントともいう)を行う。
【0077】すなわち、半導体チップ2の裏面2bとク
ロスタブ1gのチップ支持面1pとを、樹脂ペーストや
接着テープまたはその両者からなるダイボンド材を介し
て接合する。
【0078】その際、図23に示すように、まず、ダイ
ボンダのステージ11上にリードフレーム1のクロスタ
ブ1gを配置し、その後、コレット12によって半導体
チップ2を吸着保持して半導体チップ2を移動する。
【0079】続いて、コレット12によって半導体チッ
プ2を下降させてクロスタブ1g上に半導体チップ2を
配置し、コレット12から半導体チップ2に僅かな荷重
を付与するとともにステージ11からクロスタブ1gを
介して半導体チップ2に熱を加えることにより、図9お
よび図10に示すように、銀ペースト8などのダイボン
ド材を介して半導体チップ2を固定する。
【0080】その後、図2に示すように、半導体チップ
2のパッド2aとこれに対応するインナリード1bとを
ワイヤボンディングによって接続する。
【0081】つまり、金線などのボンディング用のワイ
ヤ4を用いてワイヤボンディングを行い、これにより、
半導体チップ2のパッド2aとこれに対応するインナリ
ード1bのワイヤ接合部1jとをワイヤ4によって接続
する。
【0082】その際、図24に示すように、ワイヤボン
ダのステージ13上に半導体チップ2を載置し、まず、
1stボンディングとしてキャピラリ14によって半導
体チップ2側のワイヤ4との接続を行い、その後、2n
dボンディングとしてワイヤ4とインナリード1bのワ
イヤ接合部1jとの接続を行う。
【0083】この動作を、図13に示すように、半導体
チップ2の主面2c上の図24に示す各パッド2aに対
して順次行う。
【0084】なお、各インナリード1bのワイヤ接合部
1jには、図2および図5に示すような銀めっき層1a
が形成されているため、金線のワイヤ4と銀めっき層1
aとが接続し、ワイヤ4とインナリード1bとの接続強
度を高めることができる。
【0085】また、図14に示すように、シュリンク化
が行われた小形の半導体チップ2を用いた場合でも、ワ
イヤ長は長くなるもののワイヤボンディングを行うこと
が可能である。
【0086】ワイヤボンディング終了後、モールド方法
によって半導体チップ2とクロスタブ1gとワイヤ4と
各インナリード1bとを樹脂封止して、図16に示すよ
うに、モールド部3を形成する。
【0087】なお、前記モールドに用いるモールド樹脂
(図15に示すレジン10)は、例えば、エポキシ系の
熱硬化性樹脂などである。
【0088】その際、図2に示すように、被実装面1l
に鉛フリー金属層1mが形成された複数のアウタリード
1cがモールド部3から突出するように、図15に示す
モールド金型18のキャビティ18a上にリードフレー
ム1の半導体チップ2とワイヤ4とを配置し、その後、
型締めを行ってキャビティ18a内にレジン10を注入
して樹脂モールドを行う。
【0089】なお、本実施の形態では、モールド部3の
平面サイズが28mm×28mm以下のLQFPまたは
TQFPか、もしくはモールド部3の平面サイズが28
mm×28mm以下で、かつ厚さが1.4mm以下のQF
P6を組み立てる。
【0090】これは、モールド部3を形成するモールド
金型18のキャビティ18aの大きさ(平面方向の大き
さと深さ)によって決定されるものであり、それぞれの
大きさに応じてモールド部3が形成されるように、キャ
ビティ18aの形状や深さを設定する。
【0091】さらに、モールド部3の平面サイズが20
mm×20mm以下で、かつ厚さが3mm以下に形成さ
れたQFP6であってもよく、あるいは、モールド部3
の平面サイズが20mm×20mm以下に形成されたL
QFPまたはTQFPであってもよいため、これらのモ
ールド部3の大きさに応じたキャビティ18aを有する
モールド金型18をそれぞれ用いてモールドを行う。
【0092】なお、図3に示すリードフレーム1の各パ
ッケージ領域1hにおいて、図16に示すように、モー
ルド部3はダムバー1iの内側領域に形成される。
【0093】樹脂封止終了後、モールド部3から突出し
た複数のアウタリード1cをリードフレーム1の枠部1
fから切断成形金型などを用いた切断によって分離す
る。
【0094】その際、図25に示すように、前記切断成
形金型のダイ16とパンチ15とによって、アウタリー
ド1cの曲げ成形と切断(枠部1fからの分離)とを行
って、アウタリード1cをガルウィング状に曲げ成形す
る。
【0095】これにより、図17に示すQFP6(半導
体装置)を製造できるとともに、このQFP6では、少
なくともアウタリード1cの被実装面1l(ここでは表
面全体)に鉛フリー金属層1mが形成されている。
【0096】なお、組み立て開始時に、各アウタリード
1cに対応する領域の被実装面1lを含む表面に鉛フリ
ー金属層1mが形成されていないリードフレーム1を用
いて組み立てを行う場合には、モールド後、モールド部
3から突出する各アウタリード1cに鉛フリー金属層1
mを形成し、その後、切断成形を行って図18に示す形
状とする。
【0097】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【0098】例えば、前記実施の形態では、吊りリード
1nによって支持されたチップ搭載部が、半導体チップ
2の裏面2bより外形サイズが小さなクロスタブ1gの
場合を説明したが、前記チップ搭載部は、半導体チップ
2の裏面2bよりその外形サイズが小さければよく、こ
のようなチップ搭載部を図26〜図29に変形例として
示すとともに、これらを小タブ1qと呼ぶ。
【0099】まず、図26に示す小タブ1qは、小形の
円形のものである。
【0100】すなわち、チップ支持面1pが小形の円形
となっている。
【0101】さらに、図27に示す小タブ1qは、小形
の四角形のものである。
【0102】また、図28に示す小タブ1qは、図26
に示す小形の円形の小タブ1qと図3に示すクロスタブ
1gとを組み合わせた形状のものである。
【0103】さらに、図29に示す小タブ1qは、吊り
リード1nにおける円形の小タブ1qの外側に補助支持
部1rを設けたものであり、これによって種々の大きさ
の半導体チップ2を安定して搭載することができる。
【0104】なお、図26〜図29に示す変形例の小タ
ブ1qを有したリードフレーム1を用いて組み立てられ
たQFP6の一例を図30および図31に示す。
【0105】小タブ1qが組み込まれた図30および図
31に示すQFP6においても前記実施の形態のクロス
タブ1gを有したQFP6と同様の効果を得ることがで
きる。
【0106】さらに、小タブ1qは、クロスタブ1gの
場合と同じく、LQFPやTQFPについても適用可能
である。
【0107】また、前記実施の形態では、半導体装置が
QFP6、LQFPまたはTQFPの場合について説明
したが、前記半導体装置は、図32(a),(b)の他の
実施の形態に示すようなQFN17であってもよい。
【0108】すなわち、QFN17は、半導体チップ2
より小さな外形の小タブ1q(クロスタブ1gでもよ
い)と、ワイヤ接合部1jに銀めっき層1aが形成され
た複数のインナリード部1sと、モールド部3の裏面
(実装側の面)3aの周縁部に露出して配置され、かつ
被実装面1lに鉛フリー金属層1mが形成された複数の
アウタリード部1kとを有するものである。
【0109】このようなQFN17の場合であっても、
前記実施の形態で取り上げたQFP6と同様の効果を得
ることができる。
【0110】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0111】(1).モールド部の大きさを、一辺の長
さが28mm以下で、かつレジン厚を1.4mm以下、あ
るいはモールド部の一辺の長さが20mm以下で、かつ
レジン厚を3.0mm以下とし、さらに、クロスタブまた
は小タブに半導体チップが搭載されるとともにアウタリ
ードに鉛フリー金属層が形成されたことにより、リフロ
ー性の向上を図って鉛フリー化を実現できる。
【0112】(2).インナリードのワイヤ接合部にパ
ラジウムめっきではなく銀めっき層を形成したことによ
り、コストを抑えて鉛フリー化を実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体装置の一例である
QFPの構造を示す平面図である。
【図2】図1に示すQFPの構造を示す断面図である。
【図3】図1に示すQFPの組み立てに用いられるリー
ドフレームの構造の一例を示す部分平面図である。
【図4】図3に示すリードフレームのチップ搭載部であ
るクロスタブの構造を示す部分拡大平面図である。
【図5】図3に示すリードフレームに銀めっき層と外装
めっき層を形成した構造の一例を示す部分平面図であ
る。
【図6】図4に示すクロスタブに両面接着テープを貼り
付けた際の構造の一例を示す部分拡大平面図である。
【図7】図6に示す両面接着テープに対する変形例の両
面接着テープを貼り付けた際の構造を示す部分拡大平面
図である。
【図8】図6に示す両面接着テープに対する変形例の両
面接着テープを貼り付けた際の構造を示す部分拡大平面
図である。
【図9】図1に示すQFPの組み立てにおけるダイボン
ディング後の構造を示す部分平面図である。
【図10】図9に示すA−A線に沿う断面の構造を示す
部分拡大断面図である。
【図11】図10に示すダイボンディング状態に対する
変形例の両面接着テープを用いたダイボンディング状態
の構造を示す部分拡大断面図である。
【図12】図10に示すダイボンディング状態に対する
変形例の樹脂ペーストと片面接着テープを用いたダイボ
ンディング状態の構造を示す部分拡大断面図である。
【図13】図1に示すQFPの組み立てにおけるワイヤ
ボンディング後の構造を示す部分平面図である。
【図14】図13に示すリードフレームに対して小形の
半導体チップを用いた組み立てにおけるワイヤボンディ
ング後の構造を示す部分平面図である。
【図15】図1に示すQFPの組み立てにおける樹脂モ
ールド時の構造の一例を示す部分断面図である。
【図16】図1に示すQFPの組み立てにおける樹脂モ
ールド後の構造の一例を示す部分平面図である。
【図17】図1に示すQFPの組み立てにおける切断成
形後の構造の一例を示す側面図である。
【図18】QFPのアウタリードの外装めっきを樹脂モ
ールド後に行った場合の構造の一例を示す部分拡大断面
図である。
【図19】本発明の実施の形態における各半導体装置と
レジン厚さの関係を示す関係図である。
【図20】本発明の実施の形態の半導体装置の技術思想
を示す比較図である。
【図21】本発明の実施の形態の半導体装置におけるモ
ールド部の大きさと厚さに対するワイヤ亀裂検査の結果
を示す検査結果図である。
【図22】図1に示すQFPの組み立てに用いられる多
連のリードフレームの構造の一例を示す部分平面図であ
る。
【図23】図1に示すQFPの組み立てにおけるダイボ
ンディング時の構造の一例を示す部分断面図である。
【図24】図1に示すQFPの組み立てにおけるワイヤ
ボンディング時の構造の一例を示す部分断面図である。
【図25】図1に示すQFPの組み立てにおける切断成
形時の構造の一例を示す部分断面図である。
【図26】図3に示すリードフレームに対する変形例の
リードフレームのタブの構造を示す部分平面図である。
【図27】図3に示すリードフレームに対する変形例の
リードフレームのタブの構造を示す部分平面図である。
【図28】図3に示すリードフレームに対する変形例の
リードフレームのタブの構造を示す部分平面図である。
【図29】図3に示すリードフレームに対する変形例の
リードフレームのタブの構造を示す部分平面図である。
【図30】図26に示す変形例のリードフレームを用い
て組み立てられるQFPの構造を示す平面図である。
【図31】図30に示すQFPの構造を示す断面図であ
る。
【図32】(a),(b)は本発明の他の実施の形態の半
導体装置であるQFNの構造を示す図であり、(a)は
断面図、(b)は底面図である。
【符号の説明】
1 リードフレーム 1a 銀めっき層 1b インナリード 1c アウタリード 1d ガイド用長孔 1e 位置決め孔 1f 枠部 1g クロスタブ(十字形タブ) 1h パッケージ領域 1i ダムバー 1j ワイヤ接合部 1k アウタリード部 1l 被実装面 1m 鉛フリー金属層 1n 吊りリード 1p チップ支持面 1q 小タブ(チップ搭載部) 1r 補助支持部 1s インナリード部 1t 樹脂注入口箇所 2 半導体チップ 2a パッド(表面電極) 2b 裏面(反対側の面) 2c 主面 3 モールド部 3a 裏面(実装側の面) 4 ワイヤ 5 両面接着テープ(接着テープ) 5a テープ基材 5b 接着層 6 QFP(半導体装置) 7 片面接着テープ(接着テープ) 8 銀ペースト(樹脂ペースト) 10 レジン 11 ステージ 12 コレット 13 ステージ 14 キャピラリ 15 パンチ 16 ダイ 17 QFN(半導体装置) 18 モールド金型 18a キャビティ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 博通 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 鈴木 一成 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 西 邦彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 4M109 AA01 BA01 CA21 DA01 FA01 FA10 5F067 AA00 BE00 DC16 DE01

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さなタブ
    と、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが28mm×28mm以下
    に形成されたLQFPまたはTQFPであることを特徴
    とする半導体装置。
  2. 【請求項2】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さなタブ
    と、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが28mm×28mm以下
    で、かつ厚さが1.4mm以下に形成されたQFPである
    ことを特徴とする半導体装置。
  3. 【請求項3】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さな十字
    形タブと、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが28mm×28mm以下
    に形成されたLQFPまたはTQFPであることを特徴
    とする半導体装置。
  4. 【請求項4】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さな十字
    形タブと、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが28mm×28mm以下
    で、かつ厚さが1.4mm以下に形成されたQFPである
    ことを特徴とする半導体装置。
  5. 【請求項5】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さなタブ
    と、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが20mm×20mm以下
    で、かつ厚さが3mm以下に形成されたQFP、もしく
    は前記モールド部の平面サイズが20mm×20mm以
    下に形成されたLQFPまたはTQFPであることを特
    徴とする半導体装置。
  6. 【請求項6】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さな十字
    形タブと、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが20mm×20mm以下
    で、かつ厚さが3mm以下に形成されたQFP、もしく
    は前記モールド部の平面サイズが20mm×20mm以
    下に形成されたLQFPまたはTQFPであることを特
    徴とする半導体装置。
  7. 【請求項7】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さなタブ
    と、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に配置され、前記ワイヤが接合
    するワイヤ接合部に銀めっき層が形成された複数のイン
    ナリード部と、 前記半導体チップを樹脂封止するモールド部と、 前記モールド部の実装側の面の周縁部に露出して配置さ
    れ、被実装面に鉛フリー金属層が形成された複数のアウ
    タリード部とを有するQFNであることを特徴とする半
    導体装置。
  8. 【請求項8】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さな十字
    形タブと、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に配置され、前記ワイヤが接合
    するワイヤ接合部に銀めっき層が形成された複数のイン
    ナリード部と、 前記半導体チップを樹脂封止するモールド部と、 前記モールド部の実装側の面の周縁部に露出して配置さ
    れ、被実装面に鉛フリー金属層が形成された複数のアウ
    タリード部とを有するQFNであることを特徴とする半
    導体装置。
  9. 【請求項9】 請求項1,2,3,4,5,6,7また
    は8記載の半導体装置であって、前記鉛フリー金属層
    は、錫−鉛共晶半田よりも融点が高い半田めっき層であ
    ることを特徴とする半導体装置。
  10. 【請求項10】 請求項1,2,3,4,5,6,7ま
    たは8記載の半導体装置であって、前記半導体チップを
    前記タブまたは前記十字形タブに固定するダイボンド材
    として両面接着テープが設けられていることを特徴とす
    る半導体装置。
  11. 【請求項11】 請求項1,2,3,4,5,6,7ま
    たは8記載の半導体装置であって、前記半導体チップを
    前記タブまたは前記十字形タブに固定するダイボンド材
    として、接着テープとこれに積層された樹脂ペーストと
    が設けられていることを特徴とする半導体装置。
  12. 【請求項12】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリードと、それぞれの前
    記インナリードと繋がるとともに被実装面に鉛フリー金
    属層が形成された複数のアウタリードとを有したリード
    フレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 被実装面に前記鉛フリー金属層が形成された前記複数の
    アウタリードが突出するように前記半導体チップを樹脂
    モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードを
    前記リードフレームの枠部から分離する工程とを有し、 前記モールド部の平面サイズを28mm×28mm以下
    に形成してLQFPまたはTQFPを組み立てることを
    特徴とする半導体装置の製造方法。
  13. 【請求項13】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリードと、それぞれの前
    記インナリードと繋がるとともに被実装面に鉛フリー金
    属層が形成された複数のアウタリードとを有したリード
    フレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 被実装面に前記鉛フリー金属層が形成された前記複数の
    アウタリードが突出するように前記半導体チップを樹脂
    モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードを
    前記リードフレームの枠部から分離する工程とを有し、 前記モールド部の平面サイズを20mm×20mm以下
    で、かつ厚さを3mm以下に形成してQFPを組み立て
    るか、もしくは前記モールド部の平面サイズを20mm
    ×20mm以下に形成してLQFPまたはTQFPを組
    み立てることを特徴とする半導体装置の製造方法。
  14. 【請求項14】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリード部と、前記インナ
    リード部に連続する被実装面に鉛フリー金属層が形成さ
    れた複数のアウタリード部とを有したリードフレームを
    準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリード部の前記ワイヤ接合部の前記銀めっき層とをワ
    イヤによって接続する工程と、 前記複数のアウタリード部の前記鉛フリー金属層が周縁
    部に露出するように前記半導体チップを樹脂モールドし
    てモールド部を形成する工程と、 前記複数のアウタリード部を前記リードフレームの枠部
    から分離する工程とを有してQFNを組み立てることを
    特徴とする半導体装置の製造方法。
  15. 【請求項15】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリードと、それぞ
    れの前記インナリードと繋がるとともに被実装面に鉛フ
    リー金属層が形成された複数のアウタリードとを有した
    リードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 被実装面に前記鉛フリー金属層が形成された前記複数の
    アウタリードが突出するように前記半導体チップを樹脂
    モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードを
    前記リードフレームの枠部から分離する工程とを有し、 前記モールド部の平面サイズを28mm×28mm以下
    に形成してLQFPまたはTQFPを組み立てることを
    特徴とする半導体装置の製造方法。
  16. 【請求項16】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリードと、それぞ
    れの前記インナリードと繋がるとともに被実装面に鉛フ
    リー金属層が形成された複数のアウタリードとを有した
    リードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 被実装面に前記鉛フリー金属層が形成された前記複数の
    アウタリードが突出するように前記半導体チップを樹脂
    モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードを
    前記リードフレームの枠部から分離する工程とを有し、 前記モールド部の平面サイズを20mm×20mm以下
    で、かつ厚さを3mm以下に形成してQFPを組み立て
    るか、もしくは前記モールド部の平面サイズを20mm
    ×20mm以下に形成してLQFPまたはTQFPを組
    み立てることを特徴とする半導体装置の製造方法。
  17. 【請求項17】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリード部と、前記
    インナリード部と反対側の表面に鉛フリー金属層が形成
    された複数のアウタリード部とを有したリードフレーム
    を準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリード部の前記ワイヤ接合部の前記銀めっき層とをワ
    イヤによって接続する工程と、 前記複数のアウタリード部の前記鉛フリー金属層が周縁
    部に露出するように前記半導体チップを樹脂モールドし
    てモールド部を形成する工程と、 前記複数のアウタリード部を前記リードフレームの枠部
    から分離する工程とを有してQFNを組み立てることを
    特徴とする半導体装置の製造方法。
  18. 【請求項18】 請求項12,13,14,15,16
    または17記載の半導体装置の製造方法であって、前記
    ダイボンド材として、接着テープとこれに積層する樹脂
    ペーストとを用いることを特徴とする半導体装置の製造
    方法。
  19. 【請求項19】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリードと、それぞれの前
    記インナリードに繋がる複数のアウタリードとを有した
    リードフレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 前記複数のアウタリードが突出するように前記半導体チ
    ップを樹脂モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードの
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリードを前記リードフレームの枠部か
    ら分離する工程とを有し、 前記モールド部の平面サイズを28mm×28mm以下
    に形成してLQFPまたはTQFPを組み立てることを
    特徴とする半導体装置の製造方法。
  20. 【請求項20】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリードと、それぞれの前
    記インナリードに繋がる複数のアウタリードとを有した
    リードフレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 前記複数のアウタリードが突出するように前記半導体チ
    ップを樹脂モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードの
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリードを前記リードフレームの枠部か
    ら分離する工程とを有し、 前記モールド部の平面サイズを20mm×20mm以下
    で、かつ厚さを3mm以下に形成してQFPを組み立て
    るか、もしくは前記モールド部の平面サイズを20mm
    ×20mm以下に形成してLQFPまたはTQFPを組
    み立てることを特徴とする半導体装置の製造方法。
  21. 【請求項21】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリード部と、前記インナ
    リード部に繋がる複数のアウタリード部とを有したリー
    ドフレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリード部の前記ワイヤ接合部の前記銀めっき層とをワ
    イヤによって接続する工程と、 前記複数のアウタリード部が実装側の面の周縁部に露出
    するように前記半導体チップを樹脂モールドしてモール
    ド部を形成する工程と、 前記モールド部に露出した前記複数のアウタリード部の
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリード部を前記リードフレームの枠部
    から分離する工程とを有してQFNを組み立てることを
    特徴とする半導体装置の製造方法。
  22. 【請求項22】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリードと、それぞ
    れの前記インナリードに繋がる複数のアウタリードとを
    有したリードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 前記複数のアウタリードが突出するように前記半導体チ
    ップを樹脂モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードの
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリードを前記リードフレームの枠部か
    ら分離する工程とを有し、 前記モールド部の平面サイズを28mm×28mm以下
    に形成してLQFPまたはTQFPを組み立てることを
    特徴とする半導体装置の製造方法。
  23. 【請求項23】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリードと、それぞ
    れの前記インナリードに繋がる複数のアウタリードとを
    有したリードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、前記半導体チップの表面電極とこ
    れに対応する前記インナリードの前記ワイヤ接合部の前
    記銀めっき層とをワイヤによって接続する工程と、 前記複数のアウタリードが突出するように前記半導体チ
    ップを樹脂モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードの
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリードを前記リードフレームの枠部か
    ら分離する工程とを有し、 前記モールド部の平面サイズを20mm×20mm以下
    で、かつ厚さを3mm以下に形成してQFPを組み立て
    るか、もしくは前記モールド部の平面サイズを20mm
    ×20mm以下に形成してLQFPまたはTQFPを組
    み立てることを特徴とする半導体装置の製造方法。
  24. 【請求項24】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリード部と、前記
    インナリード部に繋がる複数のアウタリード部とを有し
    たリードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリード部の前記ワイヤ接合部の前記銀めっき層とをワ
    イヤによって接続する工程と、 前記複数のアウタリード部が実装側の面の周縁部に露出
    するように前記半導体チップを樹脂モールドしてモール
    ド部を形成する工程と、 前記モールド部に露出した前記複数のアウタリード部の
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリード部を前記リードフレームの枠部
    から分離する工程とを有してQFNを組み立てることを
    特徴とする半導体装置の製造方法。
  25. 【請求項25】 請求項19,20,21,22,23
    または24記載の半導体装置の製造方法であって、前記
    ダイボンド材として、接着テープとこれに積層する樹脂
    ペーストとを用いることを特徴とする半導体装置の製造
    方法。
JP2001105886A 2001-04-04 2001-04-04 半導体装置およびその製造方法 Pending JP2002299540A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001105886A JP2002299540A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法
TW091105472A TW535271B (en) 2001-04-04 2002-03-21 Semiconductor device and method of manufacturing the same
KR1020020018276A KR20020079449A (ko) 2001-04-04 2002-04-03 반도체 장치 및 그 제조 방법
US10/114,940 US6960823B2 (en) 2001-04-04 2002-04-04 Semiconductor device and method of manufacturing the same
US11/100,437 US7528014B2 (en) 2001-04-04 2005-04-07 Semiconductor device and method of manufacturing the same
US11/154,803 US7541667B2 (en) 2001-04-04 2005-06-17 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001105886A JP2002299540A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005107079A Division JP2005203815A (ja) 2005-04-04 2005-04-04 半導体装置の製造方法
JP2005182738A Division JP2005286355A (ja) 2005-06-23 2005-06-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2002299540A true JP2002299540A (ja) 2002-10-11

Family

ID=18958491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001105886A Pending JP2002299540A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法

Country Status (4)

Country Link
US (3) US6960823B2 (ja)
JP (1) JP2002299540A (ja)
KR (1) KR20020079449A (ja)
TW (1) TW535271B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652444B1 (ko) 2005-11-24 2006-12-01 삼성전자주식회사 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
TWI264099B (en) * 2001-07-09 2006-10-11 Sumitomo Metal Mining Co Lead frame and manufacturing method therefor
US6706561B2 (en) * 2002-02-11 2004-03-16 Texas Instruments Incorporated Method for fabricating preplated nickel/palladium and tin leadframes
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
JP4397653B2 (ja) 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
EP1524693A1 (en) * 2003-10-13 2005-04-20 Infineon Technologies AG Leadframe being protected against corrosion
JP2005239236A (ja) * 2004-02-27 2005-09-08 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる包装体
KR100652517B1 (ko) * 2004-03-23 2006-12-01 삼성전자주식회사 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치
CN100385654C (zh) * 2004-05-28 2008-04-30 美昌(全球)股份有限公司 导线架封装结构及其制造方法
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
SG133425A1 (en) * 2005-12-15 2007-07-30 Aem Tech Engineers Pte Ltd Semiconductor package and method of fabrication thereof
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
JP4890872B2 (ja) * 2006-01-30 2012-03-07 ルネサスエレクトロニクス株式会社 光半導体封止用透明エポキシ樹脂組成物及びそれを用いた光半導体集積回路装置
US20080157299A1 (en) * 2006-12-28 2008-07-03 Jeffery Gail Holloway Microelectronic Assembly Using Chip-On-Lead (COL) and Cantilever Leads
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
US7777320B2 (en) * 2008-09-23 2010-08-17 Stats Chippac Ltd. Quad flat pack in quad flat pack integrated circuit package system
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
KR101047603B1 (ko) 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
KR101075738B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 방열 구조물 및 그 제조 방법
US9034697B2 (en) * 2011-07-14 2015-05-19 Freescale Semiconductor, Inc. Apparatus and methods for quad flat no lead packaging
JP6022761B2 (ja) * 2011-12-02 2016-11-09 スリーエム イノベイティブ プロパティズ カンパニー 両面接着材の製造方法
US8890301B2 (en) * 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
US9640620B2 (en) * 2014-11-03 2017-05-02 Texas Instruments Incorporated High power transistor with oxide gate barriers
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102018102253B4 (de) * 2018-02-01 2020-06-25 Leoni Kabel Gmbh Schirmung von Twisted Pairs in Twisted Pair Steckverbindern mittels leitfähiger Vergussmasse

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011649B1 (ko) * 1988-03-10 1997-07-12 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치의 제조방법
DE4201286C2 (de) 1992-01-20 1994-11-24 Schott Glaswerke Verwendung von blei- und cadmiumfreien Glaszusammensetzungen zum Glasieren, Emaillieren und Verzieren und deren Zusammensetzung
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
JPH08204107A (ja) * 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
JPH1093004A (ja) 1996-09-11 1998-04-10 Matsushita Electron Corp 電子部品およびその製造方法
WO1998029903A1 (en) * 1996-12-26 1998-07-09 Hitachi, Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
JP3622462B2 (ja) 1997-12-16 2005-02-23 株式会社日立製作所 半導体装置
JPH11221694A (ja) 1998-02-06 1999-08-17 Hitachi Ltd 鉛フリーはんだを用いた実装構造体およびそれを用いた実装方法
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JPH11330340A (ja) 1998-05-21 1999-11-30 Hitachi Ltd 半導体装置およびその実装構造体
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3314754B2 (ja) 1999-04-22 2002-08-12 松下電器産業株式会社 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3632558B2 (ja) * 1999-09-17 2005-03-23 日立化成工業株式会社 封止用エポキシ樹脂組成物及び電子部品装置
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
JP3542311B2 (ja) * 2000-01-28 2004-07-14 株式会社ルネサステクノロジ 半導体装置
JP2001230360A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
JP2002299540A (ja) * 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652444B1 (ko) 2005-11-24 2006-12-01 삼성전자주식회사 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈

Also Published As

Publication number Publication date
US20050258524A1 (en) 2005-11-24
KR20020079449A (ko) 2002-10-19
US20020146864A1 (en) 2002-10-10
US6960823B2 (en) 2005-11-01
US7528014B2 (en) 2009-05-05
TW535271B (en) 2003-06-01
US7541667B2 (en) 2009-06-02
US20050196903A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
JP2002299540A (ja) 半導体装置およびその製造方法
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US8138026B2 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US6828660B2 (en) Semiconductor device with double nickel-plated leadframe
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US7788800B2 (en) Method for fabricating a leadframe
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US7952198B2 (en) BGA package with leads on chip
JP2002134674A (ja) 半導体装置およびその製造方法
US20040183166A1 (en) Preplated leadframe without precious metal
JPH11297917A (ja) 半導体装置及びその製造方法
JP2005203815A (ja) 半導体装置の製造方法
JP2005286355A (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
JP4153813B2 (ja) 半導体装置及びその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JPH05251502A (ja) フィルムキャリア半導体装置
JPH04245670A (ja) リードフレーム及びそれを使用した半導体装置の製造方法
JPH0883870A (ja) 樹脂封止型半導体装置
JPH04171858A (ja) 半導体装置
JP2002043471A (ja) 半導体装置およびその製造方法
JPH1187603A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050725

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050728

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050930