JP2002299540A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002299540A
JP2002299540A JP2001105886A JP2001105886A JP2002299540A JP 2002299540 A JP2002299540 A JP 2002299540A JP 2001105886 A JP2001105886 A JP 2001105886A JP 2001105886 A JP2001105886 A JP 2001105886A JP 2002299540 A JP2002299540 A JP 2002299540A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
wire
leads
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001105886A
Other languages
English (en)
Inventor
Yoshinori Miyaki
美典 宮木
Hiromichi Suzuki
博通 鈴木
Kazunari Suzuki
一成 鈴木
Kunihiko Nishi
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001105886A priority Critical patent/JP2002299540A/ja
Priority to TW091105472A priority patent/TW535271B/zh
Priority to KR1020020018276A priority patent/KR20020079449A/ko
Priority to US10/114,940 priority patent/US6960823B2/en
Publication of JP2002299540A publication Critical patent/JP2002299540A/ja
Priority to US11/100,437 priority patent/US7528014B2/en
Priority to US11/154,803 priority patent/US7541667B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/78981—Apparatus chuck
    • H01L2224/78982—Shape
    • H01L2224/78983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 リフロー性を向上して鉛フリー化を図る。 【解決手段】 半導体チップ２を支持し、かつ半導体チ
ップ２と接合する領域の面積が半導体チップ２の裏面２
ｂより小さなクロスタブ１ｇと、半導体チップ２のパッ
ド２ａと接続するワイヤ４と、半導体チップ２の周囲に
配置され、かつワイヤ接合部１ｊに銀めっき層１ａが形
成された複数のインナリード１ｂと、半導体チップ２を
樹脂封止するモールド部３と、モールド部３から露出
し、かつ被実装面１ｌに鉛フリー金属層１ｍが形成され
た複数のアウタリード１ｃとからなり、モールド部３の
平面サイズを２８ｍｍ×２８ｍｍ以下で、かつ１.4ｍｍ
以下に形成することにより、リフロー性を向上して鉛フ
リー化を図ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小タブ構造の半導体装置における外装半田
めっきの鉛フリー化に適用して有効な技術に関する。
【０００２】
【従来の技術】半導体チップを備えた半導体パッケージ
（半導体装置）の組み立て工程では、ダイボンディン
グ、ワイヤボンデイングおよび樹脂封止などが順次行わ
れ、その後、外装めっき工程で、プリント配線基板また
は回路基板に実装するため樹脂によって封止されないリ
ード（以降、アウタリードという）の基板との接触部
（被実装面）を含む表面箇所に、錫（Ｓｎ）−鉛（Ｐ
ｂ）系半田層を外装めっきとして形成している。
【０００３】しかしながら、環境問題への対策が求めら
れている昨今、特に鉛（Ｐｂ）については特開平５−２
７０８６０号公報における指摘どおり、半導体装置など
の電子部品一般ならびに実装基板などにおいても環境対
策上適当なレベルに鉛を削減することが求められてい
る。
【０００４】そこで、錫（Ｓｎ）−鉛（Ｐｂ）系に代わ
る半田として、例えば、特開平１０−９３００４号公報
や特開平１１−１７９５８６号公報、あるいは特開平１
１−２２１６９４号公報や特開平１１−３３０３４０号
公報などにその提案が記載されている。
【０００５】まず、特開平１０−９３００４号公報に
は、錫−鉛系に代わる鉛フリー半田として錫（Ｓｎ）−
ビスマス（Ｂｉ）系の半田を用いる発明が提案されてお
り、電子部品の外部接続用電極リード線に錫−ビスマス
系の合金層を形成して半田接続を容易にする技術が記載
されている。
【０００６】また、特開平１１−１７９５８６号公報に
は、錫−鉛系に代わる鉛フリー半田としてＳｎ−Ａｇ−
Ｂｉ系半田を用いて十分な接続強度を確保する技術が提
案されている。
【０００７】さらに、特開平１１−２２１６９４号公報
には、錫−鉛系に代わる鉛フリー半田としてＳｎ−Ａｇ
−Ｂｉ−Ｉｎ系半田を用いて接続部の信頼性を向上させ
る技術が提案されている。
【０００８】また、特開平１１−３３０３４０号公報に
は、リードにＳｎ−Ｂｉ系めっき膜を形成した半導体装
置が紹介され、クラックの発生を防止するとともに高信
頼度な半田接続を可能にする技術が提案されている。
【０００９】
【発明が解決しようとする課題】外装めっきにＳｎ−Ｐ
ｂ共晶代替鉛フリー半田を用いる場合には、用途毎にＳ
ｎ基合金を選択することになるが、特に、車載部品、成
長著しい携帯用電子機器および高信頼性部品において
は、接合強度および耐熱疲労特性が優れた合金が望まれ
ている。接合強度および耐熱疲労特性が優れ、高信頼性
を重視した場合のＳｎ基合金としてはＳｎ−Ａｇ系合金
が知られており、一般的にはＳｎ−Ｐｂ共晶半田の融点
が１８３℃であるのに対して、ほとんどのＳｎ−Ａｇ系
合金の融点は２００℃以上とＳｎ−Ｐｂ共晶半田の融点
より高いものである。
【００１０】したがって、現状においては、Ｓｎ−Ｐｂ
共晶代替鉛フリー半田を用いて半導体集積回路を実装す
る際のリフロー温度は高くならざるを得ない。そこで、
本願発明者はインナリードがＡｇめっきされ、Ｓｎ−Ｐ
ｂ共晶半田より融点が高い鉛フリー代替半田を用いてア
ウタリードがめっきされた半導体集積回路装置を従来よ
りも高いリフロー温度で実装し、その評価を行った。そ
の結果、ワイヤ断線が原因の製品不良が発生することが
判明した。
【００１１】このようなワイヤ断線の対策として、本願
出願人は、特願２０００−４６７２４号に示すように、
インナリードのワイヤ接合部に硬質のパラジウム（Ｐ
ｄ）めっきを施すことにより、ワイヤの接合根元部の厚
さを確保して接合強度を大きくすることを考えた。
【００１２】しかし、パラジウムめっきはコスト高につ
ながることが問題である。
【００１３】なお、前記４つの公報では、鉛フリー化の
ために鉛フリー半田を用いた際に、リフロー温度が高く
なって半導体装置のリフローマージンが少なくなるこ
と、およびその対策についての記載はない。
【００１４】本発明の目的は、リフロー性を向上させて
鉛フリー化を図る半導体装置およびその製造方法を提供
することにある。
【００１５】本発明のその他の目的は、コストアップを
抑えて鉛フリー化を図る半導体装置およびその製造方法
を提供することにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】本発明は、半導体チップと接合する領域の
面積が半導体チップの裏面より小さなチップ搭載部と、
ワイヤ接合部に銀めっき層が形成された複数のインナリ
ードと、半導体チップを樹脂封止するモールド部と、被
実装面に鉛フリー金属層が形成された複数のアウタリー
ドとを有し、モールド部の平面サイズが２８ｍｍ×２８
ｍｍ以下に形成されたＬＱＦＰまたはＴＱＦＰである。
【００１９】さらに本願のその他の発明の概要を項に分
けて簡単に示す。すなわち、 １．半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さなタブと、前記半
導体チップの表面電極と接続するワイヤと、前記半導体
チップの周囲に延在し、前記ワイヤが接合するワイヤ接
合部に銀めっき層が形成された複数のインナリードと、
前記半導体チップを樹脂封止するモールド部と、前記イ
ンナリードと繋がって前記モールド部から突出し、被実
装面に鉛フリー金属層が形成された複数のアウタリード
とを有し、前記モールド部の平面サイズが２８ｍｍ×２
８ｍｍ以下で、かつ厚さが１.4ｍｍ以下に形成されたＱ
ＦＰであることを特徴とする半導体装置。 ２．半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さな十字形タブと、
前記半導体チップの表面電極と接続するワイヤと、前記
半導体チップの周囲に延在し、前記ワイヤが接合するワ
イヤ接合部に銀めっき層が形成された複数のインナリー
ドと、前記半導体チップを樹脂封止するモールド部と、
前記インナリードと繋がって前記モールド部から突出
し、被実装面に鉛フリー金属層が形成された複数のアウ
タリードとを有し、前記モールド部の平面サイズが２８
ｍｍ×２８ｍｍ以下に形成されたＬＱＦＰまたはＴＱＦ
Ｐであることを特徴とする半導体装置。 ３．半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さな十字形タブと、
前記半導体チップの表面電極と接続するワイヤと、前記
半導体チップの周囲に延在し、前記ワイヤが接合するワ
イヤ接合部に銀めっき層が形成された複数のインナリー
ドと、前記半導体チップを樹脂封止するモールド部と、
前記インナリードと繋がって前記モールド部から突出
し、被実装面に鉛フリー金属層が形成された複数のアウ
タリードとを有し、前記モールド部の平面サイズが２８
ｍｍ×２８ｍｍ以下で、かつ厚さが１.4ｍｍ以下に形成
されたＱＦＰであることを特徴とする半導体装置。 ４．半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さなタブと、前記半
導体チップの表面電極と接続するワイヤと、前記半導体
チップの周囲に延在し、前記ワイヤが接合するワイヤ接
合部に銀めっき層が形成された複数のインナリードと、
前記半導体チップを樹脂封止するモールド部と、前記イ
ンナリードと繋がって前記モールド部から突出し、被実
装面に鉛フリー金属層が形成された複数のアウタリード
とを有し、前記モールド部の平面サイズが２０ｍｍ×２
０ｍｍ以下で、かつ厚さが３ｍｍ以下に形成されたＱＦ
Ｐ、もしくは前記モールド部の平面サイズが２０ｍｍ×
２０ｍｍ以下に形成されたＬＱＦＰまたはＴＱＦＰであ
ることを特徴とする半導体装置。 ５．半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さな十字形タブと、
前記半導体チップの表面電極と接続するワイヤと、前記
半導体チップの周囲に延在し、前記ワイヤが接合するワ
イヤ接合部に銀めっき層が形成された複数のインナリー
ドと、前記半導体チップを樹脂封止するモールド部と、
前記インナリードと繋がって前記モールド部から突出
し、被実装面に鉛フリー金属層が形成された複数のアウ
タリードとを有し、前記モールド部の平面サイズが２０
ｍｍ×２０ｍｍ以下で、かつ厚さが３ｍｍ以下に形成さ
れたＱＦＰ、もしくは前記モールド部の平面サイズが２
０ｍｍ×２０ｍｍ以下に形成されたＬＱＦＰまたはＴＱ
ＦＰであることを特徴とする半導体装置。 ６．半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さなタブと、前記半
導体チップの表面電極と接続するワイヤと、前記半導体
チップの周囲に配置され、前記ワイヤが接合するワイヤ
接合部に銀めっき層が形成された複数のインナリード部
と、前記半導体チップを樹脂封止するモールド部と、前
記モールド部の実装側の面の周縁部に露出して配置さ
れ、被実装面に鉛フリー金属層が形成された複数のアウ
タリード部とを有するＱＦＮであることを特徴とする半
導体装置。 ７．半導体チップを支持し、前記半導体チップの主面と
反対側の面よりその外形サイズが小さな十字形タブと、
前記半導体チップの表面電極と接続するワイヤと、前記
半導体チップの周囲に配置され、前記ワイヤが接合する
ワイヤ接合部に銀めっき層が形成された複数のインナリ
ード部と、前記半導体チップを樹脂封止するモールド部
と、前記モールド部の実装側の面の周縁部に露出して配
置され、被実装面に鉛フリー金属層が形成された複数の
アウタリード部とを有するＱＦＮであることを特徴とす
る半導体装置。 ８．半導体チップの主面と反対側の面よりその外形サイ
ズが小さなタブと、ワイヤ接合部に銀めっき層が形成さ
れた複数のインナリードと、それぞれの前記インナリー
ドと繋がるとともに被実装面に鉛フリー金属層が形成さ
れた複数のアウタリードとを有したリードフレームを準
備する工程と、前記タブにダイボンド材を介して前記半
導体チップを搭載する工程と、前記半導体チップの表面
電極とこれに対応する前記インナリードの前記ワイヤ接
合部の前記銀めっき層とをワイヤによって接続する工程
と、被実装面に前記鉛フリー金属層が形成された前記複
数のアウタリードが突出するように前記半導体チップを
樹脂モールドしてモールド部を形成する工程と、前記モ
ールド部から突出した前記複数のアウタリードを前記リ
ードフレームの枠部から分離する工程とを有し、前記モ
ールド部の平面サイズを２８ｍｍ×２８ｍｍ以下に形成
してＬＱＦＰまたはＴＱＦＰを組み立てることを特徴と
する半導体装置の製造方法。 ９．半導体チップの主面と反対側の面よりその外形サイ
ズが小さなタブと、ワイヤ接合部に銀めっき層が形成さ
れた複数のインナリードと、それぞれの前記インナリー
ドと繋がるとともに被実装面に鉛フリー金属層が形成さ
れた複数のアウタリードとを有したリードフレームを準
備する工程と、前記タブにダイボンド材を介して前記半
導体チップを搭載する工程と、前記半導体チップの表面
電極とこれに対応する前記インナリードの前記ワイヤ接
合部の前記銀めっき層とをワイヤによって接続する工程
と、被実装面に前記鉛フリー金属層が形成された前記複
数のアウタリードが突出するように前記半導体チップを
樹脂モールドしてモールド部を形成する工程と、前記モ
ールド部から突出した前記複数のアウタリードを前記リ
ードフレームの枠部から分離する工程とを有し、前記モ
ールド部の平面サイズを２０ｍｍ×２０ｍｍ以下で、か
つ厚さを３ｍｍ以下に形成してＱＦＰを組み立てるか、
もしくは前記モールド部の平面サイズを２０ｍｍ×２０
ｍｍ以下に形成してＬＱＦＰまたはＴＱＦＰを組み立て
ることを特徴とする半導体装置の製造方法。 １０．半導体チップの主面と反対側の面よりその外形サ
イズが小さなタブと、ワイヤ接合部に銀めっき層が形成
された複数のインナリード部と、前記インナリード部に
連続する被実装面に鉛フリー金属層が形成された複数の
アウタリード部とを有したリードフレームを準備する工
程と、前記タブにダイボンド材を介して前記半導体チッ
プを搭載する工程と、前記半導体チップの表面電極とこ
れに対応する前記インナリード部の前記ワイヤ接合部の
前記銀めっき層とをワイヤによって接続する工程と、前
記複数のアウタリード部の前記鉛フリー金属層が周縁部
に露出するように前記半導体チップを樹脂モールドして
モールド部を形成する工程と、前記複数のアウタリード
部を前記リードフレームの枠部から分離する工程とを有
してＱＦＮを組み立てることを特徴とする半導体装置の
製造方法。 １１．半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリードと、それぞれの前記イ
ンナリードと繋がるとともに被実装面に鉛フリー金属層
が形成された複数のアウタリードとを有したリードフレ
ームを準備する工程と、前記十字形タブにダイボンド材
を介して前記半導体チップを搭載する工程と、前記半導
体チップの表面電極とこれに対応する前記インナリード
の前記ワイヤ接合部の前記銀めっき層とをワイヤによっ
て接続する工程と、被実装面に前記鉛フリー金属層が形
成された前記複数のアウタリードが突出するように前記
半導体チップを樹脂モールドしてモールド部を形成する
工程と、前記モールド部から突出した前記複数のアウタ
リードを前記リードフレームの枠部から分離する工程と
を有し、前記モールド部の平面サイズを２８ｍｍ×２８
ｍｍ以下に形成してＬＱＦＰまたはＴＱＦＰを組み立て
ることを特徴とする半導体装置の製造方法。 １２．半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリードと、それぞれの前記イ
ンナリードと繋がるとともに被実装面に鉛フリー金属層
が形成された複数のアウタリードとを有したリードフレ
ームを準備する工程と、前記十字形タブにダイボンド材
を介して前記半導体チップを搭載する工程と、前記半導
体チップの表面電極とこれに対応する前記インナリード
の前記ワイヤ接合部の前記銀めっき層とをワイヤによっ
て接続する工程と、被実装面に前記鉛フリー金属層が形
成された前記複数のアウタリードが突出するように前記
半導体チップを樹脂モールドしてモールド部を形成する
工程と、前記モールド部から突出した前記複数のアウタ
リードを前記リードフレームの枠部から分離する工程と
を有し、前記モールド部の平面サイズを２０ｍｍ×２０
ｍｍ以下で、かつ厚さを３ｍｍ以下に形成してＱＦＰを
組み立てるか、もしくは前記モールド部の平面サイズを
２０ｍｍ×２０ｍｍ以下に形成してＬＱＦＰまたはＴＱ
ＦＰを組み立てることを特徴とする半導体装置の製造方
法。 １３．半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリード部と、前記インナリー
ド部と反対側の表面に鉛フリー金属層が形成された複数
のアウタリード部とを有したリードフレームを準備する
工程と、前記十字形タブにダイボンド材を介して前記半
導体チップを搭載する工程と、前記半導体チップの表面
電極とこれに対応する前記インナリード部の前記ワイヤ
接合部の前記銀めっき層とをワイヤによって接続する工
程と、前記複数のアウタリード部の前記鉛フリー金属層
が周縁部に露出するように前記半導体チップを樹脂モー
ルドしてモールド部を形成する工程と、前記複数のアウ
タリード部を前記リードフレームの枠部から分離する工
程とを有してＱＦＮを組み立てることを特徴とする半導
体装置の製造方法。 １４．半導体チップの主面と反対側の面よりその外形サ
イズが小さなタブと、ワイヤ接合部に銀めっき層が形成
された複数のインナリードと、それぞれの前記インナリ
ードに繋がる複数のアウタリードとを有したリードフレ
ームを準備する工程と、前記タブにダイボンド材を介し
て前記半導体チップを搭載する工程と、前記半導体チッ
プの表面電極とこれに対応する前記インナリードの前記
ワイヤ接合部の前記銀めっき層とをワイヤによって接続
する工程と、前記複数のアウタリードが突出するように
前記半導体チップを樹脂モールドしてモールド部を形成
する工程と、前記モールド部から突出した前記複数のア
ウタリードの被実装面に鉛フリー金属層を形成する工程
と、前記複数のアウタリードを前記リードフレームの枠
部から分離する工程とを有し、前記モールド部の平面サ
イズを２８ｍｍ×２８ｍｍ以下に形成してＬＱＦＰまた
はＴＱＦＰを組み立てることを特徴とする半導体装置の
製造方法。 １５．半導体チップの主面と反対側の面よりその外形サ
イズが小さなタブと、ワイヤ接合部に銀めっき層が形成
された複数のインナリードと、それぞれの前記インナリ
ードに繋がる複数のアウタリードとを有したリードフレ
ームを準備する工程と、前記タブにダイボンド材を介し
て前記半導体チップを搭載する工程と、前記半導体チッ
プの表面電極とこれに対応する前記インナリードの前記
ワイヤ接合部の前記銀めっき層とをワイヤによって接続
する工程と、前記複数のアウタリードが突出するように
前記半導体チップを樹脂モールドしてモールド部を形成
する工程と、前記モールド部から突出した前記複数のア
ウタリードの被実装面に鉛フリー金属層を形成する工程
と、前記複数のアウタリードを前記リードフレームの枠
部から分離する工程とを有し、前記モールド部の平面サ
イズを２０ｍｍ×２０ｍｍ以下で、かつ厚さを３ｍｍ以
下に形成してＱＦＰを組み立てるか、もしくは前記モー
ルド部の平面サイズを２０ｍｍ×２０ｍｍ以下に形成し
てＬＱＦＰまたはＴＱＦＰを組み立てることを特徴とす
る半導体装置の製造方法。 １６．半導体チップの主面と反対側の面よりその外形サ
イズが小さなタブと、ワイヤ接合部に銀めっき層が形成
された複数のインナリード部と、前記インナリード部に
繋がる複数のアウタリード部とを有したリードフレーム
を準備する工程と、前記タブにダイボンド材を介して前
記半導体チップを搭載する工程と、前記半導体チップの
表面電極とこれに対応する前記インナリード部の前記ワ
イヤ接合部の前記銀めっき層とをワイヤによって接続す
る工程と、前記複数のアウタリード部が実装側の面の周
縁部に露出するように前記半導体チップを樹脂モールド
してモールド部を形成する工程と、前記モールド部に露
出した前記複数のアウタリード部の被実装面に鉛フリー
金属層を形成する工程と、前記複数のアウタリード部を
前記リードフレームの枠部から分離する工程とを有して
ＱＦＮを組み立てることを特徴とする半導体装置の製造
方法。 １７．半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリードと、それぞれの前記イ
ンナリードに繋がる複数のアウタリードとを有したリー
ドフレームを準備する工程と、前記十字形タブにダイボ
ンド材を介して前記半導体チップを搭載する工程と、前
記半導体チップの表面電極とこれに対応する前記インナ
リードの前記ワイヤ接合部の前記銀めっき層とをワイヤ
によって接続する工程と、前記複数のアウタリードが突
出するように前記半導体チップを樹脂モールドしてモー
ルド部を形成する工程と、前記モールド部から突出した
前記複数のアウタリードの被実装面に鉛フリー金属層を
形成する工程と、前記複数のアウタリードを前記リード
フレームの枠部から分離する工程とを有し、前記モール
ド部の平面サイズを２８ｍｍ×２８ｍｍ以下に形成して
ＬＱＦＰまたはＴＱＦＰを組み立てることを特徴とする
半導体装置の製造方法。 １８．半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリードと、それぞれの前記イ
ンナリードに繋がる複数のアウタリードとを有したリー
ドフレームを準備する工程と、前記十字形タブにダイボ
ンド材を介して前記半導体チップを搭載する工程と、前
記半導体チップの表面電極とこれに対応する前記インナ
リードの前記ワイヤ接合部の前記銀めっき層とをワイヤ
によって接続する工程と、前記複数のアウタリードが突
出するように前記半導体チップを樹脂モールドしてモー
ルド部を形成する工程と、前記モールド部から突出した
前記複数のアウタリードの被実装面に鉛フリー金属層を
形成する工程と、前記複数のアウタリードを前記リード
フレームの枠部から分離する工程とを有し、前記モール
ド部の平面サイズを２０ｍｍ×２０ｍｍ以下で、かつ厚
さを３ｍｍ以下に形成してＱＦＰを組み立てるか、もし
くは前記モールド部の平面サイズを２０ｍｍ×２０ｍｍ
以下に形成してＬＱＦＰまたはＴＱＦＰを組み立てるこ
とを特徴とする半導体装置の製造方法。 １９．半導体チップの主面と反対側の面よりその外形サ
イズが小さな十字形タブと、ワイヤ接合部に銀めっき層
が形成された複数のインナリード部と、前記インナリー
ド部に繋がる複数のアウタリード部とを有したリードフ
レームを準備する工程と、前記十字形タブにダイボンド
材を介して前記半導体チップを搭載する工程と、前記半
導体チップの表面電極とこれに対応する前記インナリー
ド部の前記ワイヤ接合部の前記銀めっき層とをワイヤに
よって接続する工程と、前記複数のアウタリード部が実
装側の面の周縁部に露出するように前記半導体チップを
樹脂モールドしてモールド部を形成する工程と、前記モ
ールド部に露出した前記複数のアウタリード部の被実装
面に鉛フリー金属層を形成する工程と、前記複数のアウ
タリード部を前記リードフレームの枠部から分離する工
程とを有してＱＦＮを組み立てることを特徴とする半導
体装置の製造方法。
【００２０】
【発明の実施の形態】以下の実施の形態においては便宜
上その必要があるときは、複数のセクションまたは実施
の形態に分割して説明するが、特に明示した場合を除
き、それらはお互いに無関係なものではなく、一方は他
方の一部または全部の変形例、詳細、補足説明などの関
係にある。
【００２１】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合などを除き、その特定の数に限定され
るものではなく、特定の数以上でも以下でも良いものと
する。
【００２２】さらに、以下の実施の形態において、その
構成要素（要素ステップなども含む）は、特に明示した
場合および原理的に明らかに必須であると考えられる場
合などを除き、必ずしも必須のものではないことは言う
までもない。
【００２３】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合などを除き、実質的にその形状などに近似ま
たは類似するものなどを含むものとする。このことは前
記数値および範囲についても同様である。
【００２４】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。また、実施の形態を説明するための
全図において同一機能を有するものは同一の符号を付
し、その繰り返しの説明は省略する。
【００２５】図１は本発明の実施の形態の半導体装置の
一例であるＱＦＰの構造を示す平面図、図２は図１に示
すＱＦＰの構造を示す断面図、図３は図１に示すＱＦＰ
の組み立てに用いられるリードフレームの構造の一例を
示す部分平面図、図４は図３に示すリードフレームのチ
ップ搭載部であるクロスタブの構造を示す部分拡大平面
図、図５は図３に示すリードフレームに銀めっき層と外
装めっき層を形成した構造の一例を示す部分平面図、図
６は図４に示すクロスタブに両面接着テープを貼り付け
た際の構造の一例を示す部分拡大平面図、図７および図
８は図６に示す両面接着テープに対する変形例の両面接
着テープを貼り付けた際の構造を示す部分拡大平面図、
図９は図１に示すＱＦＰの組み立てにおけるダイボンデ
ィング後の構造を示す部分平面図、図１０は図９に示す
Ａ−Ａ線に沿う断面の構造を示す部分拡大断面図、図１
１は図１０に示すダイボンディング状態に対する変形例
の両面接着テープを用いたダイボンディング状態の構造
を示す部分拡大断面図、図１２は図１０に示すダイボン
ディング状態に対する変形例の樹脂ペーストと片面接着
テープを用いたダイボンディング状態の構造を示す部分
拡大断面図、図１３は図１に示すＱＦＰの組み立てにお
けるワイヤボンディング後の構造を示す部分平面図、図
１４は図１３に示すリードフレームに対して小形の半導
体チップを用いた組み立てにおけるワイヤボンディング
後の構造を示す部分平面図、図１５は図１に示すＱＦＰ
の組み立てにおける樹脂モールド時の構造の一例を示す
部分断面図、図１６は図１に示すＱＦＰの組み立てにお
ける樹脂モールド後の構造の一例を示す部分平面図、図
１７は図１に示すＱＦＰの組み立てにおける切断成形後
の構造の一例を示す側面図、図１８はＱＦＰのアウタリ
ードの外装めっきを樹脂モールド後に行った場合の構造
の一例を示す部分拡大断面図、図１９は本発明の実施の
形態における各半導体装置とレジン厚さの関係を示す関
係図、図２０は本発明の実施の形態の半導体装置の技術
思想を示す比較図、図２１は本発明の実施の形態の半導
体装置におけるモールド部の大きさと厚さに対するワイ
ヤ亀裂検査の結果を示す検査結果図、図２２は図１に示
すＱＦＰの組み立てに用いられる多連のリードフレーム
の構造の一例を示す部分平面図、図２３は図１に示すＱ
ＦＰの組み立てにおけるダイボンディング時の構造の一
例を示す部分断面図、図２４は図１に示すＱＦＰの組み
立てにおけるワイヤボンディング時の構造の一例を示す
部分断面図、図２５は図１に示すＱＦＰの組み立てにお
ける切断成形時の構造の一例を示す部分断面図である。
【００２６】本実施の形態の半導体装置は、モールドに
よる樹脂封止形で、かつ面実装形のものであるととも
に、モールド部３の大きさ（平面サイズや厚さ）が所定
の範囲のものであり、このような半導体装置の一例とし
て、図１に示すＱＦＰ（Quad Flat Package)６を取り上
げて説明する。
【００２７】図１〜図５を用いて、ＱＦＰ６の構成につ
いて説明すると、半導体チップ２を支持し、かつ半導体
チップ２の主面２ｃと反対側の面である裏面２ｂよりそ
の外形サイズが小さなチップ搭載部であるクロスタブ
（十字形タブ）１ｇと、半導体チップ２の表面電極であ
るパッド２ａと接続するワイヤ４と、半導体チップ２の
周囲に延在し、かつワイヤ４が接合するワイヤ接合部１
ｊに銀めっき層１ａが形成された複数のインナリード１
ｂと、半導体チップ２やワイヤ４が樹脂モールドされて
形成された樹脂封止部であるモールド部３と、インナリ
ード１ｂと繋がってモールド部３から４方向に突出し、
かつプリント配線基板などの実装基板に接続される少な
くとも被実装面１ｌに外装めっきとして鉛フリー金属層
１ｍが形成された複数のアウタリード１ｃとを有し、モ
ールド部３の平面サイズ（図１に示すＰ×Ｑ）が２８ｍ
ｍ×２８ｍｍ以下のＬＱＦＰ（Low profile Quad Flat
Package)またはＴＱＦＰ（Thin Quad Flat Package) で
あるか、もしくはモールド部３の平面サイズが２８ｍｍ
×２８ｍｍ以下で、かつ厚さ（図２に示すＴ）が１.4ｍ
ｍ以下のＱＦＰ６である。
【００２８】さらに、ＱＦＰ６は、そのモールド部３の
平面サイズが２０ｍｍ×２０ｍｍ以下で、かつ厚さが３
ｍｍ以下に形成されたものであってもよく、あるいは、
モールド部３の平面サイズが２０ｍｍ×２０ｍｍ以下に
形成されたＬＱＦＰまたはＴＱＦＰであってもよい。
【００２９】なお、ＬＱＦＰおよびＴＱＦＰの構造につ
いては、図１および図２に示すＱＦＰ６と同じであり、
図１９に示すように、日本電子機械工業会：ＥＩＡＪ規
格（Standards of Electronic Industries Association
of Japan)で、各半導体装置のレジン厚さ（モールド部
３の厚さ）を表してＱＦＰ６、ＬＱＦＰ、ＴＱＦＰおよ
び図３２に示すＱＦＮ（Quad Flat Non-leaded Packag
e) １７が分類されている。
【００３０】本実施の形態では、ＱＦＰ構造およびＱＦ
Ｎ構造の半導体装置のモールド部３の大きさ（平面サイ
ズと厚さとによるレジン量）に注目しており、図１９に
示すように、ＥＩＡＪ規格では、特にレジン厚さによっ
てＱＦＰ６（レジン厚さ２.0ｍｍ以上）、ＬＱＦＰ（レ
ジン厚さ１.4ｍｍ）、ＴＱＦＰ（レジン厚さ１.0ｍｍ）
およびＱＦＮ１７（レジン厚さ０.4５〜２.5０ｍｍ）と
いうように分類されている。
【００３１】ここで、本実施の形態のＱＦＰ６のモール
ド部３の大きさの許容範囲について説明する。
【００３２】まず、本実施の形態のＱＦＰ６は、その実
装時の半田の鉛フリー化を図るものである。なお、鉛フ
リー化ではリフロー温度が高くなるため、モールド部３
が大きな半導体装置では樹脂封止時のレジン量も多く、
したがって、レジン応力も高くなり、ワイヤ亀裂（ワイ
ヤ断線も含む）に対するマージンが低下する。
【００３３】そこで、ワイヤ亀裂に対する安定化とし
て、インナリード１ｂのワイヤ接合部１ｊにパラジウム
（Ｐｄ）めっきを施すことより、ワイヤ４のインナリー
ド１ｂとの接合力を高めてワイヤ亀裂の発生を防止でき
る。
【００３４】ところが、パラジウム（Ｐｄ）めっきはコ
スト高となるため、インナリード１ｂのワイヤ接合部１
ｊには、本実施の形態のＱＦＰ６では、図２に示すよう
に、コスト安の銀（Ａｇ）めっき層１ａを形成してお
く。
【００３５】そこで、モールド部３の大きさを限定して
レジン量を少なく設定し、高温リフローの際のレジン応
力を低減してワイヤ亀裂やワイヤ断線を防止する。
【００３６】なお、実装時の半田の鉛フリー化を図るた
め、モールド部３から突出するアウタリード１ｃの少な
くとも被実装面１ｌを含む表面には、外装めっきである
鉛フリー金属層１ｍが形成されている。
【００３７】また、鉛フリー化では、リフロー温度の高
温化によりレジンクラックの問題も発生するが、ここで
は、半導体チップ２の裏面２ｂよりその搭載部（チップ
搭載部）の面積が小さなクロスタブ１ｇを採用すること
により、半導体チップ２の裏面２ｂの一部もモールド部
３の樹脂と密着することになり、搭載される半導体チッ
プ２とモールド部３との密着性が高まり、リフロー性を
向上させて鉛フリー化を実現する。
【００３８】したがって、図２０に示す技術思想の比較
図において、４つのマス目中、点線で囲まれた左下のマ
ス目の技術領域を用いることにより、鉛フリー化を実現
する。
【００３９】なお、クロスタブ１ｇは、 2本の吊りリー
ド１ｎの交差箇所に設けられたチップ搭載部である。
【００４０】ここで、図２０は、ＱＦＰ６において、モ
ールド部３の大きさ（レジン量）の大小（多い、少な
い）と、インナリード１ｂのワイヤ接合部１ｊのめっき
種類（Ａｇめっき、Ｐｄめっき）とをパラメータとして
ワイヤ亀裂（ワイヤ断線も含む）とコストについて評価
を行った結果をまとめたものである。
【００４１】図２０に示す左下のマス目のように、レジ
ン量を少なく（モールド部３の大きさを小さく）して、
かつインナリード１ｂのワイヤ接合部１ｊに銀めっき層
１ａを形成した場合のみが、ワイヤ亀裂およびコストと
も○印となっており、本実施の形態の技術思想はこの条
件を取り込んだものである。
【００４２】さらに、図２１は、インナリード１ｂのワ
イヤ接合部１ｊに銀めっき層１ａが形成され、この銀め
っき層１ａにワイヤ４が接合された従来のＱＦＰ構造の
半導体装置について、モールド部３の一辺の長さとレジ
ン厚さとをパラメータとして、所定の条件（温度８５℃
湿度８５％の雰囲気に４８ｈｒ放置した後、２６０℃１
０秒の赤外線リフローを３回行った）でワイヤ亀裂（ワ
イヤ断線も含む）の検査を行ったものである。
【００４３】これによれば、モールド部３の一辺の長さ
（図１に示す長さＰまたは長さＱ）が２８ｍｍ以下で、
かつレジン厚が１.4ｍｍ以下であれば、その際の検査
は、全てが良好（○）である。
【００４４】さらに、モールド部３の一辺の長さが２０
ｍｍ以下で、かつレジン厚が３.0ｍｍ以下であっても全
て良好（○）である。
【００４５】したがって、本実施の形態のＱＦＰ構造に
おけるモールド部３の大きさの許容範囲は、モールド部
３の一辺の長さが２８ｍｍ以下で、かつレジン厚が１.4
ｍｍ以下、あるいは、モールド部３の一辺の長さが２０
ｍｍ以下で、かつレジン厚が３.0ｍｍ以下の何れかに入
っていればよい。
【００４６】なお、図２１に示す検査の際に用いたリー
ドフレーム材料としては、鉄−ニッケル合金または銅合
金などの一般的な材料である。
【００４７】さらに、前記検査の際に用いたワイヤ４
は、金線でそのワイヤ径は３０μｍのものである。
【００４８】これらにより、本実施の形態のＱＦＰ６
（ＬＱＦＰやＴＱＦＰを含む）では、図３および図２２
に示すリードフレーム１として、鉄−ニッケル合金や銅
合金などの材料によって形成されたものを用いることが
好ましい。
【００４９】さらに、ワイヤ４は、金線を用いることが
好ましい。
【００５０】また、モールド部３を形成する封止用樹脂
である図１５に示すレジン１０は、例えば、熱硬化性の
エポキシ樹脂である。
【００５１】なお、アウタリード１ｃは、ガルウィング
状に曲げ成形されており、その表面には、図１８に示す
ように、鉛フリー化の半田の外装めっきとして鉛フリー
金属層１ｍが形成されている。この鉛フリー金属層１ｍ
は、錫−鉛共晶半田よりも融点が高い半田めっき層であ
り、例えば、Ｓｎ−Ａｇ系金属に銅（Ｃｕ）またはビス
マス（Ｂｉ）の何れか、あるいは銅およびビスマスを加
えた合金である。
【００５２】ただし、前記合金に限定されずに、Ｚｎ、
ＩｎまたはＳｂなどとＳｎもしくはＳｎ系合金との合金
でもよい。
【００５３】また、半導体チップ２をクロスタブ１ｇに
固定するのに用いられるダイボンド材は、例えば、図２
や図１０に示す銀ペースト８などの樹脂ペーストである
が、クロスタブ１ｇの場合、半導体チップ２との接合面
積が小さいため、半導体チップ２との接合力を強化する
ために、図６〜図８、図１１に示すような接着テープで
ある両面接着テープ５を単独で用いてもよい。
【００５４】両面接着テープ５は、図６に示すようにク
ロスタブ１ｇの形状に合わせた十字形状のものであって
もよいし、また、図７に示すような細長い長方形であっ
てもよいし、さらに、図８に示すように、複数の小さな
両面接着テープ５を１つのクロスタブ１ｇに貼り付けて
用いてもよく、その形状や貼り付け数は、特に限定され
るものではない。
【００５５】なお、図１１に示すように、両面接着テー
プ５は、ポリイミドテープなどのテープ基材５ａとその
表裏両側に配置された接着層５ｂとからなるものである
が、両面接着テープ５の代わりとして、図１２に示すよ
うに、テープ基材５ａと接着層５ｂとからなる片面接着
テープ７を用いて、この片面接着テープ７と銀ペースト
８などの樹脂ペーストとを積層させて組み合わせて用い
てもよい。
【００５６】このように、ダイボンド材として、両面接
着テープ５や片面接着テープ７などの接着テープを用い
ることにより、クロスタブ１ｇなどのチップ搭載部と半
導体チップ２との接着力を高めることができ、これによ
り、クロスタブ１ｇなどの小さなチップ搭載部を有した
半導体装置の場合であっても、レジンクラックの発生を
抑えることができる。
【００５７】なお、半導体チップ２には、その主面２ｃ
に、所望の半導体集積回路が形成され、この主面２ｃに
形成されたパッド２ａとこれに対応するインナリード１
ｂとが、ワイヤ４によって接続され、さらに、インナリ
ード１ｂと繋がったアウタリード１ｃがＱＦＰ６の外部
端子としてモールド部３の外部に出力される。
【００５８】したがって、半導体チップ２とアウタリー
ド１ｃとの信号の伝達は、ワイヤ４とインナリード１ｂ
を介して行われる。
【００５９】本実施の形態のＱＦＰ６（ＬＱＦＰやＴＱ
ＦＰを含む）によれば、そのモールド部３の大きさを、
モールド部３の一辺の長さが２８ｍｍ以下で、かつレジ
ン厚を１.4ｍｍ以下とするか、あるいは、モールド部３
の一辺の長さが２０ｍｍ以下で、かつレジン厚を３.0ｍ
ｍ以下とし、さらに、半導体チップ２の裏面２ｂより面
積の小さなクロスタブ１ｇによって半導体チップ２が搭
載されるとともにアウタリード１ｃにその外装めっきと
して鉛フリー金属層１ｍが形成されたことにより、リフ
ロー性の向上を図ることができる（リフロー性のマージ
ンを増やすことができる）。
【００６０】その結果、高融点半田の使用が可能とな
り、鉛フリー化を実現できる。
【００６１】また、インナリード１ｂのワイヤ接合部１
ｊにパラジウム（Ｐｄ）めっきを使用せずに銀めっき層
１ａを形成したことにより、コストを抑えて鉛フリー化
を実現できる。
【００６２】したがって、本実施の形態のＱＦＰ６（Ｌ
ＱＦＰやＴＱＦＰを含む）では、レジンクラックやワイ
ヤ亀裂（ワイヤ断線やワイヤ剥がれを含む）を発生させ
ることなく鉛フリー化を実現することができる。
【００６３】さらに、レジンクラックやワイヤ亀裂の発
生を抑えることができるため、半導体装置（ＱＦＰ６）
の信頼性を向上できる。
【００６４】また、半導体チップ２の裏面２ｂより面積
の小さなクロスタブ１ｇを採用することにより、１つの
種類のリードフレーム１によって複数のサイズの半導体
チップ２を搭載することが可能になり、リードフレーム
１の種類を減らすことができる。
【００６５】その結果、リードフレーム１の標準化を図
ることができる。
【００６６】次に、本実施の形態のＱＦＰ６の製造方法
について説明する。
【００６７】なお、ＱＦＰ６の製造方法に用いられるリ
ードフレーム１として、図３に示す１つのパッケージ領
域１ｈが単列に複数連なった図２２に示すリードフレー
ム１を用いて製造を行う場合を説明する。
【００６８】ただし、リードフレーム１としては、１つ
のパッケージ領域１ｈが複数行×複数列にマトリクス配
置で設けられたマトリクスフレームを用いてもよい。
【００６９】まず、半導体チップ２の裏面２ｂよりその
外形サイズが小さな十字形タブである図４に示すクロス
タブ１ｇと、先端付近のワイヤ接合部１ｊに銀めっき層
１ａが形成された複数のインナリード１ｂと、それぞれ
のインナリード１ｂと繋がるとともに少なくとも被実装
面１ｌに鉛フリー金属層１ｍが形成された複数のアウタ
リード１ｃとを有したリードフレーム１を準備する。
【００７０】なお、ここでは、リードフレーム１の各パ
ッケージ領域１ｈにおいて、図５に示すように、予め各
インナリード１ｂのワイヤ接合部１ｊに銀めっき層１ａ
（図５における斜線部）が形成され、かつ各アウタリー
ド１ｃに対応する領域の被実装面１ｌを含む表面に鉛フ
リー金属層１ｍ（図５における斜線部）が形成されてい
る場合を説明するが、ただし、鉛フリー金属層１ｍにつ
いては、予め組み立て開始時には形成されていなくても
よく、その場合は、モールド後、モールド部３から突出
する各アウタリード１ｃに鉛フリー金属層１ｍを形成
し、その後、切断成形を行う組み立て順となる。
【００７１】また、それぞれのパッケージ領域１ｈに
は、クロスタブ１ｇを支持する吊りリード１ｎと、クロ
スタブ１ｇの周囲４方向に対して複数のインナリード１
ｂと、それぞれに連なって一体に形成された外部端子で
あるアウタリード１ｃと、モールド時のモールド樹脂
（図１５に示すレジン１０）の流出を阻止するダムバー
１ｉとが配置され、各アウタリード１ｃは、各パッケー
ジ領域１ｈを区画している枠部１ｆによって支持されて
いる。
【００７２】さらに、この枠部１ｆには、ダイボンディ
ング時やワイヤボンディング時にリードフレーム１を搬
送する際のガイド用長孔１ｄおよび位置決め孔１ｅが形
成されている。
【００７３】なお、図３において４本の吊りリード１ｎ
のうち、左下の吊りリード１ｎに対応した箇所が、モー
ルド時の樹脂注入口箇所１ｔとなる。
【００７４】続いて、ダイボンド材として銀ペースト８
などの樹脂ペーストを用いる際には、各クロスタブ１ｇ
のチップ支持面１ｐにポッティングなどによって銀ペー
スト８を適量塗布する。
【００７５】ただし、ダイボンド材として前記樹脂ペー
ストを用いずに、図６〜図８または図１１に示す両面接
着テープ５や図１２に示す片面接着テープ７などの接着
テープを用いる際には、予め組み立て開始時に、リード
フレーム１の各パッケージ領域１ｈのクロスタブ１ｇの
チップ支持面１ｐに前記接着テープを貼り付けておいて
もよく、あるいは、ダイボンディング工程の最初に前記
接着テープを貼り付けてもよい。
【００７６】その後、各パッケージ領域１ｈにおいて、
図２３に示すように、コレット１２を用いてダイボンド
材（銀ペースト８）を介してクロスタブ１ｇに半導体チ
ップ２を搭載するダイボンディング（ペレットボンディ
ングもしくはチップマウントともいう）を行う。
【００７７】すなわち、半導体チップ２の裏面２ｂとク
ロスタブ１ｇのチップ支持面１ｐとを、樹脂ペーストや
接着テープまたはその両者からなるダイボンド材を介し
て接合する。
【００７８】その際、図２３に示すように、まず、ダイ
ボンダのステージ１１上にリードフレーム１のクロスタ
ブ１ｇを配置し、その後、コレット１２によって半導体
チップ２を吸着保持して半導体チップ２を移動する。
【００７９】続いて、コレット１２によって半導体チッ
プ２を下降させてクロスタブ１ｇ上に半導体チップ２を
配置し、コレット１２から半導体チップ２に僅かな荷重
を付与するとともにステージ１１からクロスタブ１ｇを
介して半導体チップ２に熱を加えることにより、図９お
よび図１０に示すように、銀ペースト８などのダイボン
ド材を介して半導体チップ２を固定する。
【００８０】その後、図２に示すように、半導体チップ
２のパッド２ａとこれに対応するインナリード１ｂとを
ワイヤボンディングによって接続する。
【００８１】つまり、金線などのボンディング用のワイ
ヤ４を用いてワイヤボンディングを行い、これにより、
半導体チップ２のパッド２ａとこれに対応するインナリ
ード１ｂのワイヤ接合部１ｊとをワイヤ４によって接続
する。
【００８２】その際、図２４に示すように、ワイヤボン
ダのステージ１３上に半導体チップ２を載置し、まず、
１ｓｔボンディングとしてキャピラリ１４によって半導
体チップ２側のワイヤ４との接続を行い、その後、２ｎ
ｄボンディングとしてワイヤ４とインナリード１ｂのワ
イヤ接合部１ｊとの接続を行う。
【００８３】この動作を、図１３に示すように、半導体
チップ２の主面２ｃ上の図２４に示す各パッド２ａに対
して順次行う。
【００８４】なお、各インナリード１ｂのワイヤ接合部
１ｊには、図２および図５に示すような銀めっき層１ａ
が形成されているため、金線のワイヤ４と銀めっき層１
ａとが接続し、ワイヤ４とインナリード１ｂとの接続強
度を高めることができる。
【００８５】また、図１４に示すように、シュリンク化
が行われた小形の半導体チップ２を用いた場合でも、ワ
イヤ長は長くなるもののワイヤボンディングを行うこと
が可能である。
【００８６】ワイヤボンディング終了後、モールド方法
によって半導体チップ２とクロスタブ１ｇとワイヤ４と
各インナリード１ｂとを樹脂封止して、図１６に示すよ
うに、モールド部３を形成する。
【００８７】なお、前記モールドに用いるモールド樹脂
（図１５に示すレジン１０）は、例えば、エポキシ系の
熱硬化性樹脂などである。
【００８８】その際、図２に示すように、被実装面１ｌ
に鉛フリー金属層１ｍが形成された複数のアウタリード
１ｃがモールド部３から突出するように、図１５に示す
モールド金型１８のキャビティ１８ａ上にリードフレー
ム１の半導体チップ２とワイヤ４とを配置し、その後、
型締めを行ってキャビティ１８ａ内にレジン１０を注入
して樹脂モールドを行う。
【００８９】なお、本実施の形態では、モールド部３の
平面サイズが２８ｍｍ×２８ｍｍ以下のＬＱＦＰまたは
ＴＱＦＰか、もしくはモールド部３の平面サイズが２８
ｍｍ×２８ｍｍ以下で、かつ厚さが１.4ｍｍ以下のＱＦ
Ｐ６を組み立てる。
【００９０】これは、モールド部３を形成するモールド
金型１８のキャビティ１８ａの大きさ（平面方向の大き
さと深さ）によって決定されるものであり、それぞれの
大きさに応じてモールド部３が形成されるように、キャ
ビティ１８ａの形状や深さを設定する。
【００９１】さらに、モールド部３の平面サイズが２０
ｍｍ×２０ｍｍ以下で、かつ厚さが３ｍｍ以下に形成さ
れたＱＦＰ６であってもよく、あるいは、モールド部３
の平面サイズが２０ｍｍ×２０ｍｍ以下に形成されたＬ
ＱＦＰまたはＴＱＦＰであってもよいため、これらのモ
ールド部３の大きさに応じたキャビティ１８ａを有する
モールド金型１８をそれぞれ用いてモールドを行う。
【００９２】なお、図３に示すリードフレーム１の各パ
ッケージ領域１ｈにおいて、図１６に示すように、モー
ルド部３はダムバー１ｉの内側領域に形成される。
【００９３】樹脂封止終了後、モールド部３から突出し
た複数のアウタリード１ｃをリードフレーム１の枠部１
ｆから切断成形金型などを用いた切断によって分離す
る。
【００９４】その際、図２５に示すように、前記切断成
形金型のダイ１６とパンチ１５とによって、アウタリー
ド１ｃの曲げ成形と切断（枠部１ｆからの分離）とを行
って、アウタリード１ｃをガルウィング状に曲げ成形す
る。
【００９５】これにより、図１７に示すＱＦＰ６（半導
体装置）を製造できるとともに、このＱＦＰ６では、少
なくともアウタリード１ｃの被実装面１ｌ（ここでは表
面全体）に鉛フリー金属層１ｍが形成されている。
【００９６】なお、組み立て開始時に、各アウタリード
１ｃに対応する領域の被実装面１ｌを含む表面に鉛フリ
ー金属層１ｍが形成されていないリードフレーム１を用
いて組み立てを行う場合には、モールド後、モールド部
３から突出する各アウタリード１ｃに鉛フリー金属層１
ｍを形成し、その後、切断成形を行って図１８に示す形
状とする。
【００９７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００９８】例えば、前記実施の形態では、吊りリード
１ｎによって支持されたチップ搭載部が、半導体チップ
２の裏面２ｂより外形サイズが小さなクロスタブ１ｇの
場合を説明したが、前記チップ搭載部は、半導体チップ
２の裏面２ｂよりその外形サイズが小さければよく、こ
のようなチップ搭載部を図２６〜図２９に変形例として
示すとともに、これらを小タブ１ｑと呼ぶ。
【００９９】まず、図２６に示す小タブ１ｑは、小形の
円形のものである。
【０１００】すなわち、チップ支持面１ｐが小形の円形
となっている。
【０１０１】さらに、図２７に示す小タブ１ｑは、小形
の四角形のものである。
【０１０２】また、図２８に示す小タブ１ｑは、図２６
に示す小形の円形の小タブ１ｑと図３に示すクロスタブ
１ｇとを組み合わせた形状のものである。
【０１０３】さらに、図２９に示す小タブ１ｑは、吊り
リード１ｎにおける円形の小タブ１ｑの外側に補助支持
部１ｒを設けたものであり、これによって種々の大きさ
の半導体チップ２を安定して搭載することができる。
【０１０４】なお、図２６〜図２９に示す変形例の小タ
ブ１ｑを有したリードフレーム１を用いて組み立てられ
たＱＦＰ６の一例を図３０および図３１に示す。
【０１０５】小タブ１ｑが組み込まれた図３０および図
３１に示すＱＦＰ６においても前記実施の形態のクロス
タブ１ｇを有したＱＦＰ６と同様の効果を得ることがで
きる。
【０１０６】さらに、小タブ１ｑは、クロスタブ１ｇの
場合と同じく、ＬＱＦＰやＴＱＦＰについても適用可能
である。
【０１０７】また、前記実施の形態では、半導体装置が
ＱＦＰ６、ＬＱＦＰまたはＴＱＦＰの場合について説明
したが、前記半導体装置は、図３２（ａ),（ｂ）の他の
実施の形態に示すようなＱＦＮ１７であってもよい。
【０１０８】すなわち、ＱＦＮ１７は、半導体チップ２
より小さな外形の小タブ１ｑ（クロスタブ１ｇでもよ
い）と、ワイヤ接合部１ｊに銀めっき層１ａが形成され
た複数のインナリード部１ｓと、モールド部３の裏面
（実装側の面）３ａの周縁部に露出して配置され、かつ
被実装面１ｌに鉛フリー金属層１ｍが形成された複数の
アウタリード部１ｋとを有するものである。
【０１０９】このようなＱＦＮ１７の場合であっても、
前記実施の形態で取り上げたＱＦＰ６と同様の効果を得
ることができる。
【０１１０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１１１】（１）．モールド部の大きさを、一辺の長
さが２８ｍｍ以下で、かつレジン厚を１.4ｍｍ以下、あ
るいはモールド部の一辺の長さが２０ｍｍ以下で、かつ
レジン厚を３.0ｍｍ以下とし、さらに、クロスタブまた
は小タブに半導体チップが搭載されるとともにアウタリ
ードに鉛フリー金属層が形成されたことにより、リフロ
ー性の向上を図って鉛フリー化を実現できる。
【０１１２】（２）．インナリードのワイヤ接合部にパ
ラジウムめっきではなく銀めっき層を形成したことによ
り、コストを抑えて鉛フリー化を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の一例である
ＱＦＰの構造を示す平面図である。
【図２】図１に示すＱＦＰの構造を示す断面図である。
【図３】図１に示すＱＦＰの組み立てに用いられるリー
ドフレームの構造の一例を示す部分平面図である。
【図４】図３に示すリードフレームのチップ搭載部であ
るクロスタブの構造を示す部分拡大平面図である。
【図５】図３に示すリードフレームに銀めっき層と外装
めっき層を形成した構造の一例を示す部分平面図であ
る。
【図６】図４に示すクロスタブに両面接着テープを貼り
付けた際の構造の一例を示す部分拡大平面図である。
【図７】図６に示す両面接着テープに対する変形例の両
面接着テープを貼り付けた際の構造を示す部分拡大平面
図である。
【図８】図６に示す両面接着テープに対する変形例の両
面接着テープを貼り付けた際の構造を示す部分拡大平面
図である。
【図９】図１に示すＱＦＰの組み立てにおけるダイボン
ディング後の構造を示す部分平面図である。
【図１０】図９に示すＡ−Ａ線に沿う断面の構造を示す
部分拡大断面図である。
【図１１】図１０に示すダイボンディング状態に対する
変形例の両面接着テープを用いたダイボンディング状態
の構造を示す部分拡大断面図である。
【図１２】図１０に示すダイボンディング状態に対する
変形例の樹脂ペーストと片面接着テープを用いたダイボ
ンディング状態の構造を示す部分拡大断面図である。
【図１３】図１に示すＱＦＰの組み立てにおけるワイヤ
ボンディング後の構造を示す部分平面図である。
【図１４】図１３に示すリードフレームに対して小形の
半導体チップを用いた組み立てにおけるワイヤボンディ
ング後の構造を示す部分平面図である。
【図１５】図１に示すＱＦＰの組み立てにおける樹脂モ
ールド時の構造の一例を示す部分断面図である。
【図１６】図１に示すＱＦＰの組み立てにおける樹脂モ
ールド後の構造の一例を示す部分平面図である。
【図１７】図１に示すＱＦＰの組み立てにおける切断成
形後の構造の一例を示す側面図である。
【図１８】ＱＦＰのアウタリードの外装めっきを樹脂モ
ールド後に行った場合の構造の一例を示す部分拡大断面
図である。
【図１９】本発明の実施の形態における各半導体装置と
レジン厚さの関係を示す関係図である。
【図２０】本発明の実施の形態の半導体装置の技術思想
を示す比較図である。
【図２１】本発明の実施の形態の半導体装置におけるモ
ールド部の大きさと厚さに対するワイヤ亀裂検査の結果
を示す検査結果図である。
【図２２】図１に示すＱＦＰの組み立てに用いられる多
連のリードフレームの構造の一例を示す部分平面図であ
る。
【図２３】図１に示すＱＦＰの組み立てにおけるダイボ
ンディング時の構造の一例を示す部分断面図である。
【図２４】図１に示すＱＦＰの組み立てにおけるワイヤ
ボンディング時の構造の一例を示す部分断面図である。
【図２５】図１に示すＱＦＰの組み立てにおける切断成
形時の構造の一例を示す部分断面図である。
【図２６】図３に示すリードフレームに対する変形例の
リードフレームのタブの構造を示す部分平面図である。
【図２７】図３に示すリードフレームに対する変形例の
リードフレームのタブの構造を示す部分平面図である。
【図２８】図３に示すリードフレームに対する変形例の
リードフレームのタブの構造を示す部分平面図である。
【図２９】図３に示すリードフレームに対する変形例の
リードフレームのタブの構造を示す部分平面図である。
【図３０】図２６に示す変形例のリードフレームを用い
て組み立てられるＱＦＰの構造を示す平面図である。
【図３１】図３０に示すＱＦＰの構造を示す断面図であ
る。
【図３２】（ａ),（ｂ）は本発明の他の実施の形態の半
導体装置であるＱＦＮの構造を示す図であり、（ａ）は
断面図、（ｂ）は底面図である。
【符号の説明】
１ リードフレーム １ａ 銀めっき層 １ｂ インナリード １ｃ アウタリード １ｄ ガイド用長孔 １ｅ 位置決め孔 １ｆ 枠部 １ｇ クロスタブ（十字形タブ） １ｈ パッケージ領域 １ｉ ダムバー １ｊ ワイヤ接合部 １ｋ アウタリード部 １ｌ 被実装面 １ｍ 鉛フリー金属層 １ｎ 吊りリード １ｐ チップ支持面 １ｑ 小タブ（チップ搭載部） １ｒ 補助支持部 １ｓ インナリード部 １ｔ 樹脂注入口箇所 ２ 半導体チップ ２ａ パッド（表面電極） ２ｂ 裏面（反対側の面） ２ｃ 主面 ３ モールド部 ３ａ 裏面（実装側の面） ４ ワイヤ ５ 両面接着テープ（接着テープ） ５ａ テープ基材 ５ｂ 接着層 ６ ＱＦＰ（半導体装置） ７ 片面接着テープ（接着テープ） ８ 銀ペースト（樹脂ペースト） １０ レジン １１ ステージ １２ コレット １３ ステージ １４ キャピラリ １５ パンチ １６ ダイ １７ ＱＦＮ（半導体装置） １８ モールド金型 １８ａ キャビティ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 博通 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 西 邦彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA01 FA01 FA10 5F067 AA00 BE00 DC16 DE01

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さなタブ
    と、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが２８ｍｍ×２８ｍｍ以下
    に形成されたＬＱＦＰまたはＴＱＦＰであることを特徴
    とする半導体装置。
  2. 【請求項２】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さなタブ
    と、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが２８ｍｍ×２８ｍｍ以下
    で、かつ厚さが１.4ｍｍ以下に形成されたＱＦＰである
    ことを特徴とする半導体装置。
  3. 【請求項３】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さな十字
    形タブと、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが２８ｍｍ×２８ｍｍ以下
    に形成されたＬＱＦＰまたはＴＱＦＰであることを特徴
    とする半導体装置。
  4. 【請求項４】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さな十字
    形タブと、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが２８ｍｍ×２８ｍｍ以下
    で、かつ厚さが１.4ｍｍ以下に形成されたＱＦＰである
    ことを特徴とする半導体装置。
  5. 【請求項５】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さなタブ
    と、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが２０ｍｍ×２０ｍｍ以下
    で、かつ厚さが３ｍｍ以下に形成されたＱＦＰ、もしく
    は前記モールド部の平面サイズが２０ｍｍ×２０ｍｍ以
    下に形成されたＬＱＦＰまたはＴＱＦＰであることを特
    徴とする半導体装置。
  6. 【請求項６】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さな十字
    形タブと、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に延在し、前記ワイヤが接合す
    るワイヤ接合部に銀めっき層が形成された複数のインナ
    リードと、 前記半導体チップを樹脂封止するモールド部と、 前記インナリードと繋がって前記モールド部から突出
    し、被実装面に鉛フリー金属層が形成された複数のアウ
    タリードとを有し、 前記モールド部の平面サイズが２０ｍｍ×２０ｍｍ以下
    で、かつ厚さが３ｍｍ以下に形成されたＱＦＰ、もしく
    は前記モールド部の平面サイズが２０ｍｍ×２０ｍｍ以
    下に形成されたＬＱＦＰまたはＴＱＦＰであることを特
    徴とする半導体装置。
  7. 【請求項７】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さなタブ
    と、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に配置され、前記ワイヤが接合
    するワイヤ接合部に銀めっき層が形成された複数のイン
    ナリード部と、 前記半導体チップを樹脂封止するモールド部と、 前記モールド部の実装側の面の周縁部に露出して配置さ
    れ、被実装面に鉛フリー金属層が形成された複数のアウ
    タリード部とを有するＱＦＮであることを特徴とする半
    導体装置。
  8. 【請求項８】 半導体チップを支持し、前記半導体チッ
    プの主面と反対側の面よりその外形サイズが小さな十字
    形タブと、 前記半導体チップの表面電極と接続するワイヤと、 前記半導体チップの周囲に配置され、前記ワイヤが接合
    するワイヤ接合部に銀めっき層が形成された複数のイン
    ナリード部と、 前記半導体チップを樹脂封止するモールド部と、 前記モールド部の実装側の面の周縁部に露出して配置さ
    れ、被実装面に鉛フリー金属層が形成された複数のアウ
    タリード部とを有するＱＦＮであることを特徴とする半
    導体装置。
  9. 【請求項９】 請求項１，２，３，４，５，６，７また
    は８記載の半導体装置であって、前記鉛フリー金属層
    は、錫−鉛共晶半田よりも融点が高い半田めっき層であ
    ることを特徴とする半導体装置。
  10. 【請求項１０】 請求項１，２，３，４，５，６，７ま
    たは８記載の半導体装置であって、前記半導体チップを
    前記タブまたは前記十字形タブに固定するダイボンド材
    として両面接着テープが設けられていることを特徴とす
    る半導体装置。
  11. 【請求項１１】 請求項１，２，３，４，５，６，７ま
    たは８記載の半導体装置であって、前記半導体チップを
    前記タブまたは前記十字形タブに固定するダイボンド材
    として、接着テープとこれに積層された樹脂ペーストと
    が設けられていることを特徴とする半導体装置。
  12. 【請求項１２】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリードと、それぞれの前
    記インナリードと繋がるとともに被実装面に鉛フリー金
    属層が形成された複数のアウタリードとを有したリード
    フレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 被実装面に前記鉛フリー金属層が形成された前記複数の
    アウタリードが突出するように前記半導体チップを樹脂
    モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードを
    前記リードフレームの枠部から分離する工程とを有し、 前記モールド部の平面サイズを２８ｍｍ×２８ｍｍ以下
    に形成してＬＱＦＰまたはＴＱＦＰを組み立てることを
    特徴とする半導体装置の製造方法。
  13. 【請求項１３】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリードと、それぞれの前
    記インナリードと繋がるとともに被実装面に鉛フリー金
    属層が形成された複数のアウタリードとを有したリード
    フレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 被実装面に前記鉛フリー金属層が形成された前記複数の
    アウタリードが突出するように前記半導体チップを樹脂
    モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードを
    前記リードフレームの枠部から分離する工程とを有し、 前記モールド部の平面サイズを２０ｍｍ×２０ｍｍ以下
    で、かつ厚さを３ｍｍ以下に形成してＱＦＰを組み立て
    るか、もしくは前記モールド部の平面サイズを２０ｍｍ
    ×２０ｍｍ以下に形成してＬＱＦＰまたはＴＱＦＰを組
    み立てることを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリード部と、前記インナ
    リード部に連続する被実装面に鉛フリー金属層が形成さ
    れた複数のアウタリード部とを有したリードフレームを
    準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリード部の前記ワイヤ接合部の前記銀めっき層とをワ
    イヤによって接続する工程と、 前記複数のアウタリード部の前記鉛フリー金属層が周縁
    部に露出するように前記半導体チップを樹脂モールドし
    てモールド部を形成する工程と、 前記複数のアウタリード部を前記リードフレームの枠部
    から分離する工程とを有してＱＦＮを組み立てることを
    特徴とする半導体装置の製造方法。
  15. 【請求項１５】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリードと、それぞ
    れの前記インナリードと繋がるとともに被実装面に鉛フ
    リー金属層が形成された複数のアウタリードとを有した
    リードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 被実装面に前記鉛フリー金属層が形成された前記複数の
    アウタリードが突出するように前記半導体チップを樹脂
    モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードを
    前記リードフレームの枠部から分離する工程とを有し、 前記モールド部の平面サイズを２８ｍｍ×２８ｍｍ以下
    に形成してＬＱＦＰまたはＴＱＦＰを組み立てることを
    特徴とする半導体装置の製造方法。
  16. 【請求項１６】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリードと、それぞ
    れの前記インナリードと繋がるとともに被実装面に鉛フ
    リー金属層が形成された複数のアウタリードとを有した
    リードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 被実装面に前記鉛フリー金属層が形成された前記複数の
    アウタリードが突出するように前記半導体チップを樹脂
    モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードを
    前記リードフレームの枠部から分離する工程とを有し、 前記モールド部の平面サイズを２０ｍｍ×２０ｍｍ以下
    で、かつ厚さを３ｍｍ以下に形成してＱＦＰを組み立て
    るか、もしくは前記モールド部の平面サイズを２０ｍｍ
    ×２０ｍｍ以下に形成してＬＱＦＰまたはＴＱＦＰを組
    み立てることを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリード部と、前記
    インナリード部と反対側の表面に鉛フリー金属層が形成
    された複数のアウタリード部とを有したリードフレーム
    を準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリード部の前記ワイヤ接合部の前記銀めっき層とをワ
    イヤによって接続する工程と、 前記複数のアウタリード部の前記鉛フリー金属層が周縁
    部に露出するように前記半導体チップを樹脂モールドし
    てモールド部を形成する工程と、 前記複数のアウタリード部を前記リードフレームの枠部
    から分離する工程とを有してＱＦＮを組み立てることを
    特徴とする半導体装置の製造方法。
  18. 【請求項１８】 請求項１２，１３，１４，１５，１６
    または１７記載の半導体装置の製造方法であって、前記
    ダイボンド材として、接着テープとこれに積層する樹脂
    ペーストとを用いることを特徴とする半導体装置の製造
    方法。
  19. 【請求項１９】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリードと、それぞれの前
    記インナリードに繋がる複数のアウタリードとを有した
    リードフレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 前記複数のアウタリードが突出するように前記半導体チ
    ップを樹脂モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードの
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリードを前記リードフレームの枠部か
    ら分離する工程とを有し、 前記モールド部の平面サイズを２８ｍｍ×２８ｍｍ以下
    に形成してＬＱＦＰまたはＴＱＦＰを組み立てることを
    特徴とする半導体装置の製造方法。
  20. 【請求項２０】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリードと、それぞれの前
    記インナリードに繋がる複数のアウタリードとを有した
    リードフレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 前記複数のアウタリードが突出するように前記半導体チ
    ップを樹脂モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードの
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリードを前記リードフレームの枠部か
    ら分離する工程とを有し、 前記モールド部の平面サイズを２０ｍｍ×２０ｍｍ以下
    で、かつ厚さを３ｍｍ以下に形成してＱＦＰを組み立て
    るか、もしくは前記モールド部の平面サイズを２０ｍｍ
    ×２０ｍｍ以下に形成してＬＱＦＰまたはＴＱＦＰを組
    み立てることを特徴とする半導体装置の製造方法。
  21. 【請求項２１】 半導体チップの主面と反対側の面より
    その外形サイズが小さなタブと、ワイヤ接合部に銀めっ
    き層が形成された複数のインナリード部と、前記インナ
    リード部に繋がる複数のアウタリード部とを有したリー
    ドフレームを準備する工程と、 前記タブにダイボンド材を介して前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリード部の前記ワイヤ接合部の前記銀めっき層とをワ
    イヤによって接続する工程と、 前記複数のアウタリード部が実装側の面の周縁部に露出
    するように前記半導体チップを樹脂モールドしてモール
    ド部を形成する工程と、 前記モールド部に露出した前記複数のアウタリード部の
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリード部を前記リードフレームの枠部
    から分離する工程とを有してＱＦＮを組み立てることを
    特徴とする半導体装置の製造方法。
  22. 【請求項２２】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリードと、それぞ
    れの前記インナリードに繋がる複数のアウタリードとを
    有したリードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードの前記ワイヤ接合部の前記銀めっき層とをワイ
    ヤによって接続する工程と、 前記複数のアウタリードが突出するように前記半導体チ
    ップを樹脂モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードの
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリードを前記リードフレームの枠部か
    ら分離する工程とを有し、 前記モールド部の平面サイズを２８ｍｍ×２８ｍｍ以下
    に形成してＬＱＦＰまたはＴＱＦＰを組み立てることを
    特徴とする半導体装置の製造方法。
  23. 【請求項２３】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリードと、それぞ
    れの前記インナリードに繋がる複数のアウタリードとを
    有したリードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、前記半導体チップの表面電極とこ
    れに対応する前記インナリードの前記ワイヤ接合部の前
    記銀めっき層とをワイヤによって接続する工程と、 前記複数のアウタリードが突出するように前記半導体チ
    ップを樹脂モールドしてモールド部を形成する工程と、 前記モールド部から突出した前記複数のアウタリードの
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリードを前記リードフレームの枠部か
    ら分離する工程とを有し、 前記モールド部の平面サイズを２０ｍｍ×２０ｍｍ以下
    で、かつ厚さを３ｍｍ以下に形成してＱＦＰを組み立て
    るか、もしくは前記モールド部の平面サイズを２０ｍｍ
    ×２０ｍｍ以下に形成してＬＱＦＰまたはＴＱＦＰを組
    み立てることを特徴とする半導体装置の製造方法。
  24. 【請求項２４】 半導体チップの主面と反対側の面より
    その外形サイズが小さな十字形タブと、ワイヤ接合部に
    銀めっき層が形成された複数のインナリード部と、前記
    インナリード部に繋がる複数のアウタリード部とを有し
    たリードフレームを準備する工程と、 前記十字形タブにダイボンド材を介して前記半導体チッ
    プを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリード部の前記ワイヤ接合部の前記銀めっき層とをワ
    イヤによって接続する工程と、 前記複数のアウタリード部が実装側の面の周縁部に露出
    するように前記半導体チップを樹脂モールドしてモール
    ド部を形成する工程と、 前記モールド部に露出した前記複数のアウタリード部の
    被実装面に鉛フリー金属層を形成する工程と、 前記複数のアウタリード部を前記リードフレームの枠部
    から分離する工程とを有してＱＦＮを組み立てることを
    特徴とする半導体装置の製造方法。
  25. 【請求項２５】 請求項１９，２０，２１，２２，２３
    または２４記載の半導体装置の製造方法であって、前記
    ダイボンド材として、接着テープとこれに積層する樹脂
    ペーストとを用いることを特徴とする半導体装置の製造
    方法。
JP2001105886A 2001-04-04 2001-04-04 半導体装置およびその製造方法 Pending JP2002299540A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001105886A JP2002299540A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法
TW091105472A TW535271B (en) 2001-04-04 2002-03-21 Semiconductor device and method of manufacturing the same
KR1020020018276A KR20020079449A (ko) 2001-04-04 2002-04-03 반도체 장치 및 그 제조 방법
US10/114,940 US6960823B2 (en) 2001-04-04 2002-04-04 Semiconductor device and method of manufacturing the same
US11/100,437 US7528014B2 (en) 2001-04-04 2005-04-07 Semiconductor device and method of manufacturing the same
US11/154,803 US7541667B2 (en) 2001-04-04 2005-06-17 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001105886A JP2002299540A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005107079A Division JP2005203815A (ja) 2005-04-04 2005-04-04 半導体装置の製造方法
JP2005182738A Division JP2005286355A (ja) 2005-06-23 2005-06-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2002299540A true JP2002299540A (ja) 2002-10-11

Family

ID=18958491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001105886A Pending JP2002299540A (ja) 2001-04-04 2001-04-04 半導体装置およびその製造方法

Country Status (4)

Country Link
US (3) US6960823B2 (ja)
JP (1) JP2002299540A (ja)
KR (1) KR20020079449A (ja)
TW (1) TW535271B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652444B1 (ko) 2005-11-24 2006-12-01 삼성전자주식회사 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
KR101021600B1 (ko) * 2001-07-09 2011-03-17 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
US6706561B2 (en) * 2002-02-11 2004-03-16 Texas Instruments Incorporated Method for fabricating preplated nickel/palladium and tin leadframes
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
JP4397653B2 (ja) 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
EP1524693A1 (en) * 2003-10-13 2005-04-20 Infineon Technologies AG Leadframe being protected against corrosion
JP2005239236A (ja) * 2004-02-27 2005-09-08 Renesas Technology Corp 半導体装置の製造方法およびそれに用いられる包装体
KR100652517B1 (ko) * 2004-03-23 2006-12-01 삼성전자주식회사 리드-칩 직접 부착형 반도체 패키지, 그 제조 방법 및 장치
CN100385654C (zh) * 2004-05-28 2008-04-30 美昌（全球）股份有限公司 导线架封装结构及其制造方法
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
SG133425A1 (en) * 2005-12-15 2007-07-30 Aem Tech Engineers Pte Ltd Semiconductor package and method of fabrication thereof
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
JP4890872B2 (ja) * 2006-01-30 2012-03-07 ルネサスエレクトロニクス株式会社 光半導体封止用透明エポキシ樹脂組成物及びそれを用いた光半導体集積回路装置
US20080157299A1 (en) * 2006-12-28 2008-07-03 Jeffery Gail Holloway Microelectronic Assembly Using Chip-On-Lead (COL) and Cantilever Leads
JP2009099709A (ja) * 2007-10-16 2009-05-07 Nec Electronics Corp 半導体装置
US7777320B2 (en) * 2008-09-23 2010-08-17 Stats Chippac Ltd. Quad flat pack in quad flat pack integrated circuit package system
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
KR101047603B1 (ko) 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法
KR101075738B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 방열 구조물 및 그 제조 방법
US9034697B2 (en) * 2011-07-14 2015-05-19 Freescale Semiconductor, Inc. Apparatus and methods for quad flat no lead packaging
JP6022761B2 (ja) * 2011-12-02 2016-11-09 スリーエム イノベイティブ プロパティズ カンパニー 両面接着材の製造方法
US8890301B2 (en) * 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
US9640620B2 (en) * 2014-11-03 2017-05-02 Texas Instruments Incorporated High power transistor with oxide gate barriers
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102018102253B4 (de) * 2018-02-01 2020-06-25 Leoni Kabel Gmbh Schirmung von Twisted Pairs in Twisted Pair Steckverbindern mittels leitfähiger Vergussmasse
CN108777252B (zh) * 2018-05-29 2024-06-21 上海科发电子产品有限公司 一种用于混合集成电路外壳的烧结模具

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011649B1 (ko) * 1988-03-10 1997-07-12 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치의 제조방법
DE4201286C2 (de) 1992-01-20 1994-11-24 Schott Glaswerke Verwendung von blei- und cadmiumfreien Glaszusammensetzungen zum Glasieren, Emaillieren und Verzieren und deren Zusammensetzung
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5327008A (en) 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JP3281994B2 (ja) * 1993-06-10 2002-05-13 日本テキサス・インスツルメンツ株式会社 樹脂封止型半導体装置
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
JPH08204107A (ja) * 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
US5691567A (en) * 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
JPH1093004A (ja) 1996-09-11 1998-04-10 Matsushita Electron Corp 電子部品およびその製造方法
US6291273B1 (en) * 1996-12-26 2001-09-18 Hitachi, Ltd. Plastic molded type semiconductor device and fabrication process thereof
JP3622462B2 (ja) 1997-12-16 2005-02-23 株式会社日立製作所 半導体装置
JPH11221694A (ja) 1998-02-06 1999-08-17 Hitachi Ltd 鉛フリーはんだを用いた実装構造体およびそれを用いた実装方法
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JPH11330340A (ja) 1998-05-21 1999-11-30 Hitachi Ltd 半導体装置およびその実装構造体
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3314754B2 (ja) 1999-04-22 2002-08-12 松下電器産業株式会社 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3632558B2 (ja) * 1999-09-17 2005-03-23 日立化成工業株式会社 封止用エポキシ樹脂組成物及び電子部品装置
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
JP3542311B2 (ja) * 2000-01-28 2004-07-14 株式会社ルネサステクノロジ 半導体装置
JP2001230360A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
JP2002299540A (ja) 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652444B1 (ko) 2005-11-24 2006-12-01 삼성전자주식회사 리드 상에 무연 도금막을 구비하는 반도체 칩 패키지, 그의제조방법 및 그를 구비하는 반도체 모듈

Also Published As

Publication number Publication date
US20020146864A1 (en) 2002-10-10
US20050196903A1 (en) 2005-09-08
US7528014B2 (en) 2009-05-05
US7541667B2 (en) 2009-06-02
US20050258524A1 (en) 2005-11-24
KR20020079449A (ko) 2002-10-19
TW535271B (en) 2003-06-01
US6960823B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP2002299540A (ja) 半導体装置およびその製造方法
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US8138026B2 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US6828660B2 (en) Semiconductor device with double nickel-plated leadframe
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US7788800B2 (en) Method for fabricating a leadframe
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US7952198B2 (en) BGA package with leads on chip
JP2002134674A (ja) 半導体装置およびその製造方法
US20040183166A1 (en) Preplated leadframe without precious metal
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH11297917A (ja) 半導体装置及びその製造方法
JP2005203815A (ja) 半導体装置の製造方法
JP2005286355A (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
JP4153813B2 (ja) 半導体装置及びその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JPH05251502A (ja) フィルムキャリア半導体装置
JPH04245670A (ja) リードフレーム及びそれを使用した半導体装置の製造方法
JPH0883870A (ja) 樹脂封止型半導体装置
JPH04171858A (ja) 半導体装置
JP2002043471A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050725

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050728

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050930