JP2007081235A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007081235A
JP2007081235A JP2005268904A JP2005268904A JP2007081235A JP 2007081235 A JP2007081235 A JP 2007081235A JP 2005268904 A JP2005268904 A JP 2005268904A JP 2005268904 A JP2005268904 A JP 2005268904A JP 2007081235 A JP2007081235 A JP 2007081235A
Authority
JP
Japan
Prior art keywords
plating film
heat treatment
semiconductor device
manufacturing
treatment step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005268904A
Other languages
English (en)
Inventor
Yumi Imamura
由美 今村
Kenji Yamamoto
健司 山本
Tomohiro Murakami
智博 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005268904A priority Critical patent/JP2007081235A/ja
Priority to US11/362,847 priority patent/US7547581B2/en
Publication of JP2007081235A publication Critical patent/JP2007081235A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 外部接続用リードにウィスカが発生することを抑制する。
【解決手段】 外部接続用リードをFeとNiの合金（42Alloy）で形成し、その表面に、SnとCuの合金からなる外装めっき膜を形成する。次に、熱処理炉１２を用いて、外装めっき膜の融点Ｔ０以上の温度で熱処理し、外装めっき膜を溶融させる。このとき、Ｔ０以上の温度が２０秒以上保持されるようにする。上記熱処理により、外装めっき膜の粒界を消失させることができる。これにより、外装めっき膜の内部応力を緩和させ、ウィスカの発生を抑制することができる。
【選択図】 図９

Description

本発明は半導体装置の製造方法に関し、特に、半導体装置の外部接続用リードの形成において、リードの短絡不良の原因となるウィスカの発生を抑制する半導体装置の製造方法に関するものである。
樹脂封止型の半導体装置の製造方法において、外部機器と良好に接合させるため、外部接続用リードの表面には、外装めっき膜が形成される。これを形成することにより、外部接続用リードが実装基板等と接続される際に、良好な半田付け性が得られる。外装めっき膜の材料としては、Sn（錫）にPb（鉛）を添加したSn-Pb合金が広く用いられてきた。この合金は濡れ性に優れ、接続強度を向上させることができる（例えば、特許文献１参照）。
しかし、近年は、環境への配慮から、電子機器に鉛を使用しないことが要求されるため、外装めっき膜には、鉛を含まない材料が用いられている。このため、Sn-Pb合金に代えて、SnにBi（ビスマス）を添加したSn-Bi合金などが用いられてきている。
外装めっき膜としてSn-Biなどの合金を用いた場合、めっき膜の表面からウィスカと呼ばれる金属ひげが発生する。これが成長して長くなると、隣接する外部接続用リード同士が短絡する不具合を発生させる可能性がある。ウィスカの発生は、外装めっき膜の形成後にアニール処理等を行うことにより低減させることができる（例えば、特許文献２参照）。
特開２００４−２００２４９号公報 特開２００２−３６８１７５号公報
しかし、上記従来技術による方法では、ウィスカの発生を十分に低減させることができなかった。
本発明は上記課題を解決するためになされたもので、樹脂封止型の半導体装置の製造方法において、外部接続用リードの短絡不良の原因となるウィスカの発生を抑制することを目的とする。
本発明に係る半導体装置の製造方法は、外部接続用リードの表面にSnを含むめっき膜を形成する工程と、前記めっき膜を溶融する熱処理工程とを有し、前記熱処理工程は、前記めっき膜の融点以上の温度を２０秒以上保持することを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、樹脂封止型の半導体装置の製造方法において、外部接続用リードの短絡不良の原因となるウィスカの発生を低く抑えることができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態１．
本実施の形態に係る半導体装置の製造方法について説明する。まず、図示しないが、ウェハの主面上にトランジスタなどの素子を形成する。次に、ウェハをダイシングして、半導体チップごとに切断する。図１は、上記半導体チップを搭載して、半導体パッケージを形成するためのリードフレーム１の平面図である。リードフレーム１は、Fe（鉄）とNi（ニッケル）からなり、Niが42%（重量%）含まれた合金（42Alloy）を用いて形成されている。（通常、リードフレームは、アレイ状に複数個が連なっているが、ここでは１つのリードフレームのみを示す。）リードフレーム１の中央部に、ダイパッド２が設けられている。リードフレーム１の外周に沿って、複数のリード３が設けられている。ダイパッド２とリード３との間には、タイバー４が設けられている。リード３を囲むようにフレーム枠５が設けられ、リード３を支持している。リードフレーム１の四隅には、吊りリード６が設けられ、ダイパッド２とフレーム枠５とを接続している。
次に、図２に示すように、ダイパッド２の上に、半導体チップ７を搭載する。次に、半導体チップ７とリード３とを、金属ワイヤ８でワイヤボンディングする。次に、リードフレーム１の表面および裏面から、タイバー４を封止金型（図示しない）で挟むようにして、半導体チップ７全体を覆う。次に、封止金型の内部に樹脂を注入する。このとき、注入された樹脂はタイバー４により塞き止められ、封止金型の外部には流出しない。次に、封止金型を除去する。その結果、図３に示すように、半導体チップ７（図示しない）を覆う封止樹脂９が形成される。
次に、タイバー４を打ち抜き、切断する。この結果、図４に示すように、隣接するリード３のタイバー４により接続されていた部分が、電気的に分離される。次に、吊りリード６を打ち抜き、切断する。この結果、図５に示すように、外部接続用リード３ａが形成される。
次に、図５に示した外部接続用リード３ａの表面に、電解めっき法を用いて、外装めっき膜１０を形成する。この膜は、Sn（錫）にCu（銅）を添加した合金である。このとき、リードフレーム１の断面図は、図６に示すようになる。外装めっき膜１０を形成する工程は、タイバー４打ち抜き工程や、吊りリード６打ち抜き工程の前に行うこともできる。次に、外部接続用リード３ａを折り曲げ加工し、先端部を切断する。この結果、図７（斜視図）に示すように、外部接続用リード３ａが成形される。
以上説明した製造方法により、外部接続用リード３ａの表面に外装めっき膜１０が形成され、外部接続用リード３ａが成形される。この結果、図８（断面図）に示すように、個片化された半導体パッケージ１１が形成される。半導体パッケージ１１のダイパッド２の上には、半導体チップ７が固定されている。半導体チップ７は、金属ワイヤ８を介して、内部接続用リード３ｂと接続されている。ダイパッド２、半導体チップ７、金属ワイヤ８、内部接続用リード３ｂは、全体が封止樹脂９に覆われている。内部接続用リード３ｂは、外部接続用リード３ａに接続されている。外部接続用リード３ａは折り曲げ成形され、その表面には、外装めっき膜１０が形成されている。
次に、外装めっき膜１０の表面にウィスカ（金属ひげ）が発生することを抑制するため、外装めっき膜１０を溶融する熱処理工程を行う。この熱処理は、例えば、図９に示す熱処理炉１２により行う。熱処理炉１２のIN側から半導体パッケージ１１が搬入される。半導体パッケージ１１は、熱処理された後に、熱処理炉１２のOUT側から外部に搬出される。熱処理炉１２の内部には、ヒーター１３ａ、１３ｂが設けられている。これらは、熱風および遠赤外線により、熱処理炉１２の内部を加熱することができる。熱処理炉１２には、搬送用の金網ベルト１４が設けられている。金網ベルト１４の上には、耐熱性のトレイ１５が設けられている。トレイ１５の上には、半導体パッケージ１１（図８参照）が載置されている。このとき、半導体パッケージ１１は、実装面１１ａが下向きとなる状態、すなわち、外部接続用リード３ａの外部機器（実装基板など）に接続される面が下向きとなる状態で載置する。このようにして熱処理を行うことにより、外装めっき膜１０（図８参照）が溶融した後に、外装めっき膜１０の実装基板と接触する部分の膜厚が薄くなることを防止できる。これにより、半導体パッケージ１１を実装基板に半田付けする際に、半田付け不良を防止することができる。
また、上記熱処理は、窒素などの不活性雰囲気中で行うことが好ましい。このようにして熱処理を行うことにより、外装めっき膜１０を溶融させる際に、表面が酸化されるのを防止することができる。これにより、外装めっき膜１０を効果的に溶融させることができる。
上記熱処理工程の熱処理温度の経時変化を図１０に示す。このグラフの横軸は、半導体パッケージ１１が熱処理炉１２の内部に搬入された後の時間ｔを示している。縦軸は、各時間ｔにおける熱処理温度（外装めっき膜１０の温度）Ｔを示している。半導体パッケージ１１が熱処理炉１２の内部に搬入されると、温度Ｔは、ｔ１で外装めっき膜１０の融点温度Ｔ０（約２２７℃）に達する。さらに、温度Ｔは最大温度Ｔ１（約２４５℃）まで昇温する。その後、温度Ｔは徐々に下がり、ｔ２で融点温度Ｔ０となる。さらに時間ｔ２経過後は、温度ＴはＴ０より低くなる。その後、半導体パッケージ１１は、熱処理炉１２の外部に搬出される。上記熱処理工程において、ｔ１からｔ２に至るまでの間、温度Ｔは、外装めっき膜１０の融点温度Ｔ０以上に保持されている。上記熱処理工程では、ｔ２−ｔ１（以下、「融点温度以上保持時間ｔＨ」という）を、２０秒以上とした。
次に、上記熱処理の最大温度Ｔ１を変えて、外装めっき膜１０の表面に発生するウィスカの最大長さ（以下、「Maxウィスカ長」という）を評価した結果を図１１に示す。熱処理無しのサンプル（リファレンス）と、最大温度Ｔ１が２１０℃のサンプルについては、融点温度以上保持時間ｔＨはゼロである。最大温度Ｔ１が２３０℃のサンプルの融点温度以上保持時間ｔＨは、２０秒未満である。最大温度Ｔ１が２４５℃、２６０℃のサンプルの融点温度以上保持時間ｔＨは、いずれも２０秒以上である。これらのサンプルについて、温度サイクル試験後、および恒温恒湿試験後にMaxウィスカ長を評価した。図１１に示すように、温度サイクル試験後では、熱処理の最大温度Ｔ１を２４５℃以上とすると、Maxウィスカ長はリファレンスと比較して３分の１以下に抑えられている。また、恒温恒湿試験後では、熱処理の最大温度Ｔ１を２３０℃以上とすると、Maxウィスカ長はほぼゼロに抑えられている。これらのことから、上述した熱処理において、最大温度Ｔ１を外装めっき膜１０の融点温度（約２２７℃）以上とし、融点温度以上保持時間ｔＨを２０秒以上とすることにより、Maxウィスカ長を効果的に低減させることができる。
また、上述した熱処理において、図１０に示した最大温度Ｔ１は、製品毎の耐熱保証温度以下であることが好ましい。これは、製品毎の耐熱保証温度より高い温度で熱処理を行うと、半導体パッケージ１１にクラックが発生する可能性があるためである。従って、上記最大温度Ｔ１を製品毎の耐熱保証温度以下とすることにより、半導体パッケージ１１のクラック発生を効果的に抑制することができる。最大温度Ｔ１について、製品毎の耐熱保証温度以下に限る物ではないが、製品毎の耐熱保証温度以下とすることによって、半導体パッケージ１１のクラック発生を効果的に抑制することができる。
図９、図１０に示した熱処理（最大温度Ｔ１が２４５℃、融点温度以上保持時間ｔＨが２０秒以上）を行った後の、外装めっき膜１０の断面ＳＥＭ像を図１２に示す。また、熱処理を行っていない外装めっき膜１０の断面ＳＥＭ像を、図１３に示す。図１２に示すように、上記熱処理を行った後の外装めっき膜１０には、結晶粒界が存在していない。これに対して図１３に示すように、ピーク温度が低い外装めっき１０には、結晶粒界が存在する。これらの結果より、上記熱処理により、外装めっき膜１０の結晶粒界が消失したと考えられる。
また、上記熱処理では、外装めっき膜１０の表面に形成された酸化膜が破壊されるまで、溶融状態を維持することが好適である。これは、以下に理由によると考えられる。外装めっき膜１０を熱処理する前には、その表面に薄い酸化膜が形成されている。このため、図１０の最大温度Ｔ１が外装めっき膜１０の融点以上であっても、融点温度以上保持時間ｔＨが２０秒未満であるときは、上記酸化膜が破壊されないことがある。この場合、外装めっき膜１０は十分に流動しないため、外装めっき膜１０成膜時に形成された結晶粒界組織が十分破壊されず、外装めっき膜１０の組織の不均一が十分に解消されずに、熱処理後に、外装めっき膜１０の成膜時に形成された結晶粒界組織が部分的に残留する可能性がある。しかし、融点温度以上保持時間ｔＨを２０秒以上として、上記酸化膜が破壊されるまで溶融状態を維持すれば、外装めっき膜１０は良好に流動し、結晶組織の不均一は十分に解消される。これにより、図１２に示すように、外装めっき膜１０の結晶粒界を消失させることができる。
外装めっき膜１０にめっき成膜時に形成された結晶粒界組織が残存する場合は、これに沿った内部応力により、外装めっき膜１０にウィスカが発生しやすい。これに対して、図１２に示すように、外装めっき膜１０の結晶粒界組織は、上記熱処理後に消失している。これにより、結晶粒界に沿った内部応力が存在しないため、外装めっき膜１０にウィスカが発生することを効果的に低減させることができる。
つまり、上記熱処理においては、融点温度以上保持時間ｔＨを２０秒以上とし、外装めっき膜１０の表面に形成された酸化膜が破壊されるまで溶融状態を維持するようにした。これにより、図１２に示したように、結晶粒界組織のない外装めっき膜１０を形成することができる。従って、外装めっき膜１０にウィスカが発生することを低く抑えることができる。
また、外装めっき膜１０を溶融させた後は、溶融する前と比較して、膜厚ばらつきが大きくなる。本実施の形態では、外装めっき膜１０を形成する工程（図６参照）の後に、外部接続用リード３ａを成形し（図７参照）、リード成形工程後に外装めっき膜１０の熱処理（図９、図１０参照）を行うようにした。つまり、外装めっき膜１０の膜厚が、より均一な状態で、外部接続用リード３ａの成形を行うことができる。これにより、外部接続用リードの成形不良の発生を防止することができる。
次に、半導体パッケージの電気特性試験を行う。これは、テスターにより行われる。例えば、図１４に示すように、半導体パッケージ１１をテスターのソケット１６にセットする。そして、外装めっき膜１０（外部接続用リード３ａ）に、コンタクトピン（接触端子）１７を接触させて、電気特性試験を行う。
次に、上記電気特性試験の結果、良品と判定された半導体パッケージを、実装基板上に半田付けする。例えば、図１５に示す実装基板１８を準備する。次に、実装基板１８の接続端子１９上に、溶融した半田２０を付着させる。そして、この半田に外部接続用リード３ａの先端部（外装めっき膜１０）を接触させる。このようにして、外部接続用リード３ａを実装基板１８に半田付けする。前述したように、図９に示した熱処理工程は、実装面１１ａが下向きとなる状態（外部接続用リード３ａの実装基板１８に接続される面が下向きとなる状態）で行われるようにした。このため、外装めっき膜１０の半田２０と接触する部分は、外部接続用リード３ａの他の部分と比較してやや厚くなっている。これにより、外部接続用リード３ａと実装基板１８との半田付け不良を防止することができる。
本実施の形態では、図１４に示した電気特性試験は、図９、図１０に示した熱処理工程よりも後に行うようにする。これにより、上記熱処理工程の熱負荷により不良が発生した場合は、上記電気特性試験により、この不良をスクリーニングすることができる。
実施の形態２．
本実施の形態に係る半導体装置の製造方法について説明する。本実施の形態では、実施の形態１と異なる点を中心に説明する。まず、実施の形態１と同様に、ウェハの主面上にトランジスタなどの素子を形成する工程から、外部接続用リード３ａを成形するまでの工程（図７参照）を、実施の形態１と同様にして行う。
次に、図１４に示すように、半導体パッケージ１１をテスターのソケット１６にセットする。そして、外装めっき膜１０（外部接続用リード３ａ）にコンタクトピン１７を接触させて、電気特性試験を行う。その後、外装めっき膜１０の熱処理工程を行う。熱処理の方法は、実施の形態１で示した方法（図９、１０参照）と同様にして行う。さらに、図１５に示した半田付け工程を行う。
実施の形態１では、図１４に示した電気特性試験を、図９、図１０に示した熱処理工程よりも後に行うようにした。これに対して本実施の形態２では、上記電気特性試験を、上記熱処理工程（図９、１０参照）よりも前に行うようにする。その他の構成については、実施の形態１と同様であるので、説明を省略する。
上記熱処理工程（図９、１０参照）の前は、外装めっき膜１０が溶融される前であるため、外装めっき膜１０の膜厚は、熱処理工程後と比較してより均一であり、リードの寸法精度が高い。これにより、電気特性試験（図１４参照）において、外装めっき膜１０（外部接続用リード３ａ）と、コンタクトピン１７との接触不良を低減させることができる。従って、上記電気特性試験の誤試験を、効果的に防止することができる。
実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。 Maxウィスカ長の熱処理温度最大値Ｔ１依存を示す図。 外部接続用リードの断面ＳＥＭ像。 外部接続用リードの断面ＳＥＭ像。 半導体パッケージの電気測定試験方法を示す図。 実施の形態１、２に係る半導体装置の製造方法を示す図。
符号の説明
１ リードフレーム、２ ダイパッド、３ リード、３ａ 外部接続用リード、３ｂ 内部接続用リード、７ 半導体チップ、９ 封止樹脂、１０ 外装めっき膜、１１ 半導体パッケージ、１２ 熱処理炉、１７ コンタクトピン、１８ 実装基板、２０ 半田。

Claims (8)

  1. 外部接続用リードの表面にSnを含むめっき膜を形成する工程と、
    前記めっき膜を溶融する熱処理工程とを有し、
    前記熱処理工程は、前記めっき膜の融点以上の温度を２０秒以上保持することを特徴とする半導体装置の製造方法。
  2. 外部接続用リードの表面にSnを含むめっき膜を形成する工程と、
    前記めっき膜を溶融する熱処理工程とを有し、
    前記熱処理工程は、前記めっき膜の表面に形成された酸化膜が破壊されるまで溶融状態を維持することを特徴とする半導体装置の製造方法。
  3. 前記熱処理工程の最大温度は、半導体装置の耐熱保証温度以下であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記熱処理工程は、前記外部接続用リードの外部機器に接続される面が下向きとした状態で行われることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
  5. 前記熱処理工程は、不活性雰囲気中で行われることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
  6. 前記めっき膜を形成する工程の後、前記熱処理工程を行う前に、前記リード端子の成形工程を行うことを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
  7. 前記熱処理工程の後に、前記外装めっき膜に端子を接触させて電気特性試験を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記リード端子の成形工程の後、前記熱処理工程の前に、前記外装めっき膜に端子を接触させて電気特性試験を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
JP2005268904A 2005-09-15 2005-09-15 半導体装置の製造方法 Pending JP2007081235A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005268904A JP2007081235A (ja) 2005-09-15 2005-09-15 半導体装置の製造方法
US11/362,847 US7547581B2 (en) 2005-09-15 2006-02-28 Manufacturing method of a semiconductor device to suppress generation of whiskers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005268904A JP2007081235A (ja) 2005-09-15 2005-09-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007081235A true JP2007081235A (ja) 2007-03-29

Family

ID=37855744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005268904A Pending JP2007081235A (ja) 2005-09-15 2005-09-15 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7547581B2 (ja)
JP (1) JP2007081235A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283303A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02274852A (ja) * 1989-04-17 1990-11-09 Nec Corp 錫めっきのウィスカ対策方法
JPH03234049A (ja) * 1990-02-09 1991-10-18 Fujitsu Ltd 半導体パッケージ外部端子の表面処理方法
JPH0677382A (ja) * 1992-08-27 1994-03-18 Sony Corp リードフレーム及びこれを用いた半導体装置の製造方法
JP2002141456A (ja) * 2000-10-30 2002-05-17 Hitachi Ltd 電子装置
JP2002161396A (ja) * 2000-11-20 2002-06-04 Matsushita Electric Ind Co Ltd 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP2004200249A (ja) * 2002-12-16 2004-07-15 Nec Electronics Corp 電子部品及びその製造方法並びに製造装置
JP2005086158A (ja) * 2003-09-11 2005-03-31 Nec Electronics Corp 電子部品及びその製造方法
JP2007520053A (ja) * 2003-10-14 2007-07-19 オリン コーポレイション 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305551A (ja) * 1988-06-03 1989-12-08 Kobe Steel Ltd 半導体装置用リードフレームおよび半導体装置
EP0448266B1 (en) * 1990-03-23 1996-06-05 Motorola, Inc. Surface mountable semiconductor device having self loaded solder joints
CA2214130C (en) * 1996-09-19 2003-12-02 Northern Telecom Limited Assemblies of substrates and electronic components
JP3492554B2 (ja) * 1999-05-07 2004-02-03 ニシハラ理工株式会社 Ｐｂに代わる接合材料の機能合金メッキ及びその機能合金メッキを施した被実装用電子部品材料
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6545344B2 (en) * 2000-06-27 2003-04-08 Texas Instruments Incorporated Semiconductor leadframes plated with lead-free solder and minimum palladium
JP2002069688A (ja) 2000-09-04 2002-03-08 Nikko Techno Service:Kk 端子・コネクター用錫合金めっき材
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP2002299540A (ja) * 2001-04-04 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
JP2002368175A (ja) 2002-05-15 2002-12-20 Matsushita Electric Ind Co Ltd 電子部品の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02274852A (ja) * 1989-04-17 1990-11-09 Nec Corp 錫めっきのウィスカ対策方法
JPH03234049A (ja) * 1990-02-09 1991-10-18 Fujitsu Ltd 半導体パッケージ外部端子の表面処理方法
JPH0677382A (ja) * 1992-08-27 1994-03-18 Sony Corp リードフレーム及びこれを用いた半導体装置の製造方法
JP2002141456A (ja) * 2000-10-30 2002-05-17 Hitachi Ltd 電子装置
JP2002161396A (ja) * 2000-11-20 2002-06-04 Matsushita Electric Ind Co Ltd 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP2004200249A (ja) * 2002-12-16 2004-07-15 Nec Electronics Corp 電子部品及びその製造方法並びに製造装置
JP2005086158A (ja) * 2003-09-11 2005-03-31 Nec Electronics Corp 電子部品及びその製造方法
JP2007520053A (ja) * 2003-10-14 2007-07-19 オリン コーポレイション 耐フレッチング性及び耐ウィスカー性の被覆装置及び方法

Also Published As

Publication number Publication date
US20070059916A1 (en) 2007-03-15
US7547581B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
US8691143B2 (en) Lead-free solder alloy
JP5362719B2 (ja) 接合構造および電子部品の製造方法
JP3827322B2 (ja) 鉛フリーはんだ合金
TWI812853B (zh) 線接合構造、使用於該線接合構造的接合線及半導體裝置
US8709870B2 (en) Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
JP5031677B2 (ja) 接合構造体の製造方法
US7250671B2 (en) Lead frame and method for manufacturing semiconductor package with the same
JP5227427B2 (ja) 接合構造体、及び接合材料
JP6973730B2 (ja) 半導体装置の製造方法および半導体装置
US10615090B2 (en) Seal ring, electronic component housing package, electronic device, and manufacturing methods thereof
JP4157715B2 (ja) 半導体装置の製造方法
US4604642A (en) Fe-Ni-Cu leadframe
JP2007081235A (ja) 半導体装置の製造方法
US9583425B2 (en) Solder fatigue arrest for wafer level package
JP2001121285A (ja) ダイボンディング用半田合金
JP7146719B2 (ja) 半導体装置
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
JP2009034692A (ja) はんだボールおよびそれを用いたはんだバンプ
JPS6286895A (ja) 電子部品のはんだ付け方法
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JP2005228835A (ja) 半導体装置の製造方法
JPS61177754A (ja) 樹脂封止形半導体装置
JP2007095852A (ja) 小型電子部品の製造方法
JP2005045015A (ja) めっき装置、めっき方法及び電子デバイスの製造方法
JPS58161355A (ja) 半導体整流素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221