DE69119952T2 - Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen - Google Patents

Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen

Info

Publication number
DE69119952T2
DE69119952T2 DE69119952T DE69119952T DE69119952T2 DE 69119952 T2 DE69119952 T2 DE 69119952T2 DE 69119952 T DE69119952 T DE 69119952T DE 69119952 T DE69119952 T DE 69119952T DE 69119952 T2 DE69119952 T2 DE 69119952T2
Authority
DE
Germany
Prior art keywords
solder
conductors
semiconductor device
substrate
dewettable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69119952T
Other languages
English (en)
Other versions
DE69119952D1 (de
Inventor
Paul T Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE69119952D1 publication Critical patent/DE69119952D1/de
Application granted granted Critical
Publication of DE69119952T2 publication Critical patent/DE69119952T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coating With Molten Metal (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

    Hintergrund der Erfindung
  • Diese Erfindung bezieht sich auf Halbleitervorrichtungen und insbesondere auf Halbleitervorrichtungen, die Gehäuse bzw. Package-Leiter besitzen, die zur Oberflächenbefestigung der Halbleitervorrichtung an einem Befestigungssubstrat konfiguriert sind.
  • Ein anhaltender Trend in der Halbleitertechnologie zielt auf die Herstellung kleinerer und komplexerer Halbleitervorrichtungen, die eine ständig weiter anstelgendere Anzahl von Schaltkreiskomponenten besitzen. Wenn die Anzahl der Schaltkreiskomponenten, die in Halbleitervorrichtungen verwendet werden, wie beispieslsweise solche als integrierte Schaltkreisvorrichtungen, ansteigt, ist ein entsprechendes Ansteigen in der Anzahl der Verdrahtungsverbindungen vorhanden, die dazu notwendig sind, elektrisch die integrierte Schaltkreisvorrichtung mit einem Benutzersystem zu verbinden. Um dieses Erfordernis nach mehr Verdrahtungsverbindungen zu erfüllen und die Gesamtgröße des Package zu reduzieren, haben Package-Designer Packages entwickelt, die äußere Leiter haben, die direkt an der Oberfläche eines Befestigungssubstrats, wie beispielsweise einer gedruckten Schaltkreisleiterplatte (Printed Circuit Board - PCB), befestigt werden können. Ein Package, das für eine Oberflächenbefestigung konfiguriert ist, kann eine große Anzahl von externen Leitern in einem kleineren Flächenbereich als bei zum Beispiel ein mit Durchgangsloch befestigtem Package, wie beispielsweise einem zweireihigen Package (Dual-In-Line Package - DIP), einsetzen. Eine große Anzahl von Package-Konfigurationen sind zur Oberflächenbefestigung entwickelt worden, wobei beispielsweise das Vierer-Flach-Package (Quad-Flat-Package - QFP), das Package mit kleinen Außenlinien (Small-Outllne-Package - SOP) und der kunststoff-verdrahtete Chip-Träger (Plastic Leaded Chip Carrier - PLCC) und das Vierfach-Flach-Package mit kleinem Teilungsabstand (Fine Pitch Quad-Flat- Package - FQFP), repräsentative Beispiele sind.
  • Die Oberflächenbefestigungstechnologie (Surface Mount Technology - SMT) hat eine fortlaufende Entwicklung teilweise aufgrund der hochdichten Vorrichtungsanordnung auf einer PCB, die unter Verwendung einer SMT erzielbar ist, erfahren. Die hohe Abstandseffektivität auf der PCB überträgt sich in eine erhöhte, funktionelle Leistung pro PCB und niedrigere Systemkosten für den Benutzer. Die Außenleiter auf der SMT-Vorrichtung sind oftmals viel kürzer und besser als die Leiter geschützt, die bei mittels Durchgangsloch befestigbarer Vorrichtung, wie beispielsweise dem DIP, verwendet werden. Die kompakte Leiterkonfiguration der SMT-Vorrichtung kann potentiell zu einem eine höhere Ausnutzung erzielenden Leiterplattenanordnungsverfahren als ein entsprechendes Verbindungsverfahren mit plattierter Durchgangsöffnung (Plated-Through-Hole - PTH) führen. Zusätzlich ist eine Lelterplattenplazierung auf einer auf einer Oberfläche befestigbaren Vorrichtung allgemein ein einfacherer, zuverlassigerer Vorgang als eine Durchgangsloch-Anordnung, allerdings setzen die derzeitigen Oberflächenbefestigungstechniken verschiedene komplexe Schritte ein. Zuerst muß eine Lötmittelmaskierung für die PCB definiert und erzeugt werden. Dann muß eine Lötmittelpaste auf die PCB aufgebracht werden, was einen Ausrichtungsschritt erfordert. Die tatsächliche Aufbringung der Lötmittelpaste wird typischerweise unter Verwendung eines Schablonenverfahrens oder eines Slebdruckverfahrens durchgeführt, wobei beide eine prazise Kontrolle bzw. Steuerung und überwachung der physikalsichen Eigenschaften der Lötmittelpaste erfordern, wie beispielsweise Viskosität, Teilchengrößenverteilung und Adhäslons-Charakteristika. Probleme, wie beispielsweise eine überbrückung zwischen benachbarten Kontaktstellen und ein Verstopfen des Siebdruckgitters, können leicht auftreten, wenn die Scherrate nicht präzise auf die Viskosität der Paste eingestellt wird. Als nächstes muß die SMT-Vorrichtung aufgenommen und auf der PCB positioniert werden, die zwei Muster darauf besitzt, das PCB-Zwlschenverbindungs-Layout- und das Lötmittel-Maskier-Muster. Diese Positionierung erfordert einen zweiten Ausrichtungsschritt. Schließlich unterliegt das Lötmittel einem thermischen Verfahren, um die Oberflächenverbindung entweder durch ein Dampfphasenaufschmelzen oder eine Infrarot-(IR)-Belichtung herzustellen. Es würde vorteilhaft sein, wenn die Lötmittelmaskierungs- und Siebdruck- bzw. Abschirmverfahren eliminiert werden könnten.
  • In einer früheren Technik wird ein ein Lötmittel tragender Leiter verwendet, der eine Menge an Lötmittel auf den Leitern vor der Befestigung auf einer PCB hält. Bei dieser Technik wird während einer Leiterplattenbefestigung Lötmittelpaste zu dem Ende des Leiters, der eine Lötmittelverbindung zwischen dem Leiter und einer elektrischen Kontaktanschlußfläche auf der Leiterplatte bildet, kanalisiert. Die Oberfläche der Leiter wird profiliert, um eine Struktur zum Halten des Lötmittels auf den Leitern zu erzeugen. Die Leiteroberflächenstruktur kann zum Beispiel eine spiralförmige Nut, die mit Lötmittelpaste gefüllt ist und sich der Länge nach des Leiters erstreckt, oder vertikale Schlitze, die mit Lötmittelpaste gefüllt sind, die sich nach unten einen Abschnitt der Länge des Leiters erstrecken, umfassen. Während diese Technik beim Vereinfachen des SMT-Verfahrens durch Eliminieren des Lötmittelpasten-Siebdruckschritts effektiv ist, erhöht die Oberflächenprofillerung der Leiter, die notwendig ist, um die die Lötmittel tragenden Strukturen zu bilden, die Kosten der Leiterherstellung und kann in einigen Fällen die mechanische Festigkeit des Leiters reduzieren. Ein anderer Nachteil in Verbindung mit dieser Technik ist derjenige, daß das Lötmittel vollständig die Oberfläche der Leiter benetzen muß, was zu einem Erfordernis führt, mehr Lötmittel auf jedem Leiter als diejenige Menge, die tatsächlich notwendig ist, um eine Lötmittelverbindung zwischen dem Leiter und einer Kontaktzunge auf einer PCB zu bilden, führt. Es wäre deshalb vorteilhaft, wenn eine oberflächen-befestigbare Halbleitervorrichtung hergestellt werden könnte, die leicht auf einer Substrat-Befestigungsoberfläche befestigbar ist, die Außenleiter besitzt, die eine exakte Menge eines Lötmittels tragen, das für eine Kontaktverbindungsbildung notwendig ist, und die keine Werkzeugbearbeitung der Leiter erfordert. Die EP-A-358867 offenbart weitere Einrichtungen zum Befestigen eines Chips an einem Substrat.
    • Kurze Zusammenfassung der Erfindung
  • Eine Aufgabe der Erfindung, wie sie in den Ansprüchen 1 und 5 beansprucht ist, ist diejenige, eine verbesserte, oberflächen-befestigbare Halbleitervorrichtung und ein verbessertes Verfahren zum Befestigen einer oberflächen-befestigbaren Halbleitervorrichtung an einem Befestigungssubstrat zu schaffen, das eine Lötmittel-Überbrückung zwischen benachbarten Kontaktanschlußflächen auf der Substratbefestigungsoberfläche minimiert. Diese und andere Aufgaben und Vorteile der Erfindung werden in einer Ausführungsform durch eine oberflächen-befestigbare Halbleitervorrichtung gelöst, die Außenleiter besitzt, von denen jeder einen obenliegenden Bereich besitzt, der mit einer Lötmittel entnetzbaren Schicht plattiert ist, und mit einem nicht plattierten Substratbefestigungsende. Eine Schicht aus Lötmittel, oder aus einer anderen elektrisch leitfähigen Befestigungs-Verbindung, wird an den Leitern adsorbiert, so daß unter Aussetzen des Substratbefestigungsendes einer thermischen Quelle der obenliegende mit Lötmittel entnetzbare Bereich des Leiters die überlegende Schicht aus Lötmittel desorbiert, was dem Lötmittel ermöglicht, zu dem Substratbefestigungsende des Leiters zu fließen und den Leiter an dem Substrat anzubonden.
  • Demzufolge ist ein Vorteil der vorliegenden Erfindung derjenige, daß sie eine verbesserte, oberflächen-befestigbare Halbleitervorrichtung schafft, die sich selbst beladende Lötmittel-Verbindungen besitzt, die auf Außenleitern der Halbleltervorrichtung adsorbiert sind, die dazu geeignet sind, eine vorbestimmte Menge an Lötmitteln zuzuführen, oder ein elektrisch leitfähiges Bindemittel, und zwar zu einer Substratkontaktanschlußfläche zur Bildung einer Lötmittelverbindung ohne irgendeine physikalische Werkzeugbearbeitung der Package-Leiter.
    • Kurze Beschreibung der Zeichnungen
  • FIG. 1-A zeigt eine Teilquerschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung;
  • FIG. 1-B zeigt eine Teilquerschnittsansicht einer Halbleitervorrichtung gemäß einer alternativen Ausführungsform der Erfindung;
  • FIG. 2 zeigt eine Teilquerschnittsansicht der Halbleitervorrichtung der FIG. 1 nach einem Lötplattieren der Außenleiter;
  • FIG. 3 zeigt eine Teilquerschnittsansicht der Halbleitervorrichtung der FIG. 1 nach einer Leiter-Bildung;
  • FIG. 4 zeigt eine Teilquerschnittsansicht der Halbleltervorrichtung der FIG. 1, die die Bildung einer Lötverbindung während der Oberflächenbefestigung eines Befestigungssubstrats darstellt; und
  • FIG. 5 zeigt eine Teilquerschnittsansicht der Halbleitervorrichtung der FIG. 1, die die fertiggestellte Lötverbindung und das Erscheinungsbild eines Außenleiters nach der Lötverbindungs-Bildung darstellt.
  • Es wird ersichtlich werden, daß in den Figuren die Proportionen der verschiedenen Teile nicht maßstabsgetreu sind. Zum Beispiel sind die Dimensionen einiger Elemente relativ zu den anderen zur Verdeutlichung übertrieben dargestellt.
    • Detallierte Beschreibung der bevorzugten Ausführungsformen
  • Gemäß der vorliegenden Erfindung wird in einer Ausführungsform eine Halbleitervorrichtung geschaffen, die eine standardmäßige, oberflächen-befestigbare Konfiguration und Außenleiter besitzt, die für ein zeitweiliges Halten einer vorbestimmten Menge eines Lötmittels, oder einer anderen elektrisch leitenden Verbindungsmasse, vor der Befestigung bzw. der Montage der Halbleitervorrichtung auf einem Befestigungssubstrat, geeignet ist. Die Vorteile der Lötmittel tragenden Außenleiter werden besser anhand einer Beschreibung des Verfahrens zum Bilden der Außenleiter der Halbleitervorrichtung und der Befestigung der Halbleitervorrichtung an einem Befestigungssubstrat, in dem eine Lötmittelverbindung einer exakten Größe gebildet wird, die die Außenleiter mit Kontaktflächen auf dem Befestigungssubstrat verbindet, verstanden. In der Beschreibung und den beigefügten Ansprüchen wird der Begriff "entnetzbar" dazu eingesetzt, die Charakteristik einer festen Oberfläche zu beschreiben, um die sich darüberlegende Schicht eines Haftmaterials zu desorbieren. Der Ausdruck "adsorbieren" bezieht sich auf die Haftung einer sich überlegenden Schicht auf der Oberfläche eines festen Materials, wobei die adhäsive Kraft nur innerhalb einer dünnen Schicht von Molekülen an der Zwischen- bzw. Grenzfläche der zwei Materialien besteht. Der Ausdruck "desorbieren" bezieht sich dann auf den Bruch der molekularen, adhäsiven Kräfte, was gewöhnlicherweise durch Aufheizen des festen Materials erreicht wird.
  • In FIG. 1-A ist, in einem Querschnitt, ein Bereich einer Halbleitervorrichtung 10 gemäß einer Ausführungsform der Erfindung dargestellt, die ein Package-Gehäuse 12 besitzt, das einen Bereich eines Leiterrahmens 14 umschließt. Das Package-Gehäuse 12 ist aus einer gegossenen Kunststoffmischung, beispielsweise ein modifiziertes Epoxydharz, das mit Glas oder Aluminiumoxyd gefüllt ist, oder ein Epoxyd-Silikon, oder dergleichen, gebildet. Der Leiterrahmen 14 besitzt eine Prägeplatte 16 und eine Vielzahl äußerer Package-Leiter, wobei einer davon, und zwar ein äußerer Leiter 18, in dem Querschnitt der FIG. 1-A dargestellt ist. Eine elektronische Komponente 20 ist an der Prägeplatte 16 durch ein Klebemittel, wie beispielsweise mit Silber gefülltes Epoxydharz oder eine Polyimid-Verbindungsmasse, oder dergleichen, angebondet und elektrisch mit dem externen Leiter 18 durch einen inneren Leiter 22 verbunden. Der innere Leiter 22 ist einer von vielen solcher Leiter, die dazu verwendet werden, die elektronische Komponente 20 mit den externen Package-Leitern der Halbleitervorrichtung 10 zu verbinden. Die elektronische Komponente 20 kann eine von verschiedenen Typen elektronischer Vorrichtungen sein, wie beispielsweise eine integrierte Schaltkreisvorrichtung, eine diskrete Vorrichtung oder eine Hybrid-Vorrichtung, oder dergleichen. Zusätzlich kann der innere Leiter 22 eine Drahtverbindung oder eine band-automatisierte (TAB) Bond-Verbindung sein. In einer anderen Ausführungsform der Erfindung wird die elektronische Komponente 20 In einer Flip-Chip-Konfiguration befestigt und direkt an den externen Package-Leitern angebondet. Obwohl der innere Leiter 22 in FIG. 1-A und in allen Figuren in der Zeichnung als eine mittels Draht gebondete Verbindungsstruktur dargestellt ist, ist beabsichtigt, daß das TAB- und Flip-Chip-Verfahren einer Verbindung der elektronischen Komponenten 20 an dem externen Leiter 18 Innerhalb des Umfangs der Erfindung enthalten ist.
  • Der Leiterrahmen 14 ist vorzugsweise aus einem intermetallischen Verbund aufgebaut, der ein Kupfer-Phosphor-Metall, legiert mit Zinn (Sn) und einer anderen Komponenten, die aus der Gruppe ausgewählt ist, die Nickel (Ni), Eisen (Fe), Zink (Zn) und Magnesium (Mg), und Kombinationen davon, aufweist. Ein wesentlicher Bereich des externen Leiters 18 ist mit einer entnetzbaren Beschichtung 24 plattiert. Die Funktion einer entnetzbaren Beschichtung 24 ist diejenige, zeitweilig eine sich überlegene Schicht eines Lötmlttels oder einer anderen, elektrisch leitend verbindenden Verbindung zu tragen, die auf der Oberfläche des externen Leiters 18 adsorbiert wird. Wenn der äußere Leiter 18 an einer geeigneten Stelle auf einem Befestigungssubstrat positioniert wird, wird die entnetzbare Schicht 24 aufgeheizt und die überlegende Lötmittelschicht desorbiert sich oder entnetzt sich von der Oberfläche der entnetzbaren Beschichtung 24. Wie in FIG. 1-A dargestellt ist, überlegt die entnetzbare Beschichtung 24 die Seite der Prägeplatte 16 gegenüberliegend der elektronischen Komponenten 20 und Hauptbereiche der oberen und unteren Oberflächen der externen Package-Leiter. Insbesondere überlegt die entnetzbare Beschichtung 24 einen zentralen Bereich einer oberen Oberfläche 26 des externen Leiters 18 und einen wesentlichen Bereich einer unteren Oberfläche 28 des externen Leiters 18. Der äußere Leiter 18 besitzt einen freigelegten, proximalen Bereich 30 auf der oberen Oberfläche 26, der eine Stelle zur Befestigung eines inneren Leiters 22 schafft, und ein unbeschichtetes Substratbefestigungsende 32. Die entnetzbare Beschichtung 24 weist vorzugsweise eine entnetzbare Metallschicht, wie beispielsweise Nickel (Ni) oder Chrom (Cr) oder dergleichen, auf.
  • Alternativ kann die entnetzbare Beschichtung 24 eine metallische Oxidschicht, wie beispielsweise Kupferoxid (CuO) oder Aluminiumoxid (Al&sub2;O&sub3;), oder dergleichen, aufweisen. Weiterhin kann die entnetzbare Beschichtung 24 eine intermetallische Legierung sein, die eine Lötmittel entnetzbare Oberfläche besitzt, wie beispielsweise SnCu oder SnNi, oder dergleichen.
  • Gemäß der Erfindung schafft die entnetzbare Schicht 24 eine entnetzbare Oberfläche, die zum Desorbieren eines elektrisch leitenden Bindemittels, wie beispielsweise eine Blei(Pb)-Zinn(Sn)-Lötmittel oder ein leitfähiges Epoxydharz, oder dergleichen, geeignet ist. Zusätzlich verbessert die entnetzbare Beschichtung 24 die Adhäsion des Epoxydharzes des Package-Gehäuses 12 an der Metalloberfläche des Leiterrahmens 14. Eine gute Adhäsion des Epoxydharzes an der Metalloberfläche des Leiterrahmens 14 verbessert die funktionelle Zuverlässigkeit und die Haltbarkeit der Halbleitervorrichtung 10. In einer Ausführungsform wird die entnetzbare Beschichtung 24 an dem Leiterrahmen 14 durch zuerst Bilden eines photobeständigen Musters auf dem Leiterrahmen 14, das eine vorbestimmte Kontur besitzt, aufgebracht. Als nächstes wird der Leiterrahmen 14 in ein Plattierbad eingesetzt und aufeinanderfolgende Schichten, vorzugsweise aus Ni, oder alternativ aus Cr, werden auf den freigelegten Flächenbereichen des Leiterrahmens 14 niedergeschlagen, um die entnetzbare Beschichtung 24 zu bilden. Nach einem Entfernen des Leiterrahmens 14 aus dem Plattierbad wird das photobeständige Muster entfernt und der Leiterrahmen 14 wird wärmebehandelt, um die entnetzbare Beschichtung 24 an dem Leiterrahmen 14 anzubonden.
  • Der Bildung der Beschichtung 24 auf dem Leiterrahmen 14 folgend, wird die elektronische Komponente 20 an der Prägeplatte 16 befestigt und Verbindungen, wie beispielsweise der innere Leiter 22, werden zwischen Bond-Verbindungsflächen (nicht dargestellt), die auf der Fläche der elektronischen Komponenten 20 angeordnet sind, und den externen Leitern des Leiterrahmens 14, wie beispielsweise der äußere Leiter 18, hergestellt. Der Leiterrahmen 14 und die elektronische Komponente 20 werden dann innerhalb des Package-Gehäuses 12 durch ein Übertragungsformverfahren eingekapselt. Die verbesserten Adhäsions-Charakteristika, die durch die entnetzbare Beschichtung 24 erzielt werden, unterstützen bei dem Spritzgießverfahren durch Verstärkung einer chemischen Bindung zwischen der Spritzgießverbindung, die das Package-Gehäuse 12 und die Metalloberfläche des Leiterrahmens 14 umfaßt. Das Package-Gehäuse 12 ist um den Leiterrahmen 14 derart herum gebildet, daß ein äußeres Leitersegment 19 durch das Package-Gehäuse 12 vorsteht und sich über dieses hinaus erstreckt. Das äußere Leitersegment 19 weist einen obenliegenden Bereich 34 benachbart dem Package-Gehäuse 12 und dem Substratbefestigungsende 32 auf.
  • Eine alternative Ausführungsform der Erfindung ist in FIG. 1-B dargestellt, bei der eine entnetzbare Beschichtung 24' auf dem externen Leitersegment 19 durch die Oxidation des externen Leiters 18 erzeugt worden ist. In der alternativen Ausführungsform ist der Leiterrahmen 14 aus einem oxidierbaren Metall, beispielsweise Kupfer, aufgebaut. Der Bildung des Package-Gehäuses 12 folgend wird ein Nachformverfahren durch Aufheizen der Halbleitervorrichtung 10 fur eine vorbestimmte Zeitperiode auf eine Temperatur von etwa 120 bis etwa 150 Grad Celsius ausgeführt. Das Nachformverfahren bildet eine Schicht aus Kupferoxid (CuO) auf dem Außenleitersegment 19. Nachdem die Schicht aus CuO gebildet ist, wird der Außenleiterbereich 19 mit einer Schutzschicht aus einem Photoresist unter Verwendung eines herkömmlichen Siebdruckverfahrens, oder, alternativ in dem Fall hoch-dichter Außenleiter, mit einem photolithographischen Verfahren abgedeckt. Dann wird der freigelegte Bereich der entnetzbaren Beschichtung 24', die das Substratbefestigungsende 32 überlegt, unter Verwendung einer acidischen Kupferoxid-Ätzlösung geätzt. Der Kupferoxid-Ätzung folgend wird das Photoresist entfernt, was zu der Struktur führt, die in FIG. 1-B dargestellt ist. Es wird für Fachleute auf dem betreffenden Fachgebiet ersichtlich werden, daß andere entnetzbare Materialien und Aufbringungsverfahren verwendet werden können, um die entnetzbare Beschichtung 24' auf dem Außenleitelsegment 19 zu bilden, nachdem das Package-Gehäuse 12 an dem Leiterrahmen 14 geformt worden ist. Zum Beispiel kann eine Metallschicht, wie beispielsweise Ni oder Cr, oder eine intermetallische Metalleglerung, wie beispielsweise SnNi oder SnCu, oder dergleichen, auf das Außenleitersegment 19 plattiert werden, nachdem das Package-Gehäuse 12 an dem Leiterrahmen 14 geformt worden ist, und zwar durch Eintauchen der Halbieltervorrichtung 10 in ein Plattierbad. Das erfindungsgemäße Verfahren fährt dann mit einem zweiten Plattierverfahren fort, und zwar unter Verwendung irgendeiner Struktur, die in FIG. 1-A oder FIG. 1-B dargestellt ist.
  • Nachdem das Package-Gehäuse 12 an dem Leiterrahmen 14 geformt worden ist, wird die Anordnung in ein zweites Plattierbad eingesetzt, wo eine Schicht aus Lötmittel, oder einer anderen, elektrisch leitenden Bond-Verbindung, wie beispielsweise ein mit Silber gefülltes Epoxydharz, auf dem Außenleitersegment 19 plattiert wird, wie dies in FIG. 2 dargestellt ist. Die Verfahrensparameter des Plattierbads werden derart eingestellt, daß eine Lötmittelschicht 36 mit einer vorbestimmten Dicke auf den externen Package-Leitern niedergeschlagen wird. Die plattierte Dicke der Lötmittelschicht 36, die notwendig ist, um die Funktion eines Bildens einer exakt dimensionierten Lötmittelverbindung durchzuführen, wird in Abhängigkelt von geometrischen Faktoren, wie beispielsweise eine Leiterdicke, ein Leitertellungsabstand und ein Package-Design, variieren. Das Lötmittel-Plattierbad weist eine Fluoroborsäure-Lösung, die sowohl Zinn- bzw. Zinn(II)- als auch Blei-Fluoroborat und kleine Mengen Pepton enthält und bei einer Temperatur von etwa 15-40 Grad Celsius betrieben wird, auf. Ein Lötmittel, das etwa 60% Pb und 40% Sn besitzt, wird auf allen freigelegten, metallischen Oberflächen plattiert. Die relativen Konzentrationen des Zinn(II)- und Blei-Fluoroborats können so eingestellt werden, um die Zusammensetzung der plattierten Lötschicht zu variieren. In dem Bad wird das Lötmittel nur auffreigelegten Metalloberflächen der Halbleitervorrichtung 10 niedergeschlagen werden, wo sich eine Keimschicht bilden kann, wie beispielsweise ein Außenleitersegment 19, und nicht auf der Kunststoffoberfläche des Package-Gehäuses 12. Wie in FIG. 2 dargestellt ist, hat das Lötmittelplattierverfahren eine Lötmlttelschicht 36 gebildet, die vorzugsweise etwa 60% Sn und 40% Pb besitzt, und zwar auf einem obenliegenden Bereich 34 des Außenleitersegments 19 und des Substratbefestigungsendes 32. Die Lötmittel entnetzbare Beschichtung 24 trägt eine Lötmittelschicht 36, die den obenliegenden Leiterbereich 34 überlegt, wo die Lötmittelschicht 36 auf der entnetzbaren Beschichtung 24 adsorbiert ist.
  • Die adsorbierte Lötmittelschicht 36 wird an der Oberfläche der entnetzbaren Beschichtung 24 für eine verlängerte Zeitdauer so lange anhaften, wie die Zwischenfläche zwischen den zwei Schichten nicht Wärme ausgesetzt wird. Thermische Energie wird die Moleküle in jeder Schicht anregen und zu einer Desorption der Lötmittelschicht 36 führen.
  • Wenn die Lötmittelschicht 36 gebildet worden ist, werden die externen Leiter in einer vorbestimmten Form zur Oberflächenbefestigung einer Halbleitervorrichtung 10 an einem Befestigungssubstrat geformt bzw. geschmiedet. Gemäß der Erfindung kann das Leitersegment 19 in unterschiedlichen Formen zur Oberflächenbefestigung einer Halbleitervorrichtung 10 verformt werden, wie beispielsweise als 3-Leiter, stumpfe Stöße oder Knickflügel-Leiterform, was die Leiterform ist, die in FIG. 3 dargestellt ist. Wie in FIG. 3 dargestellt ist, ist das Außenleitersegment 19 so gebildet worden, daß es einen obenliegenden Bereich 34 oberhalb eines abgeflachten, distalen Bereichs 32 besitzt. Das sich in eine Knickflügel-Konfiguration verformende Außenleitersegment 19 plaziert einen wesentlichen, Lötmittel tragenden Bereich des Außenleitersegments 19 in einer Position oberhalb des Substratbefestigungsendes 32. Wenn Wärme während eines Lötmittel-Reflow- bzw. Aufschmelz-Vorgangs auf das Außenleitersegment 19 aufgebracht wird, wird sich die Lötmittelschicht 36 von der entnetzbaren Schicht 24 entnetzen und die Gravitätskraft wird bewirken, daß Lötmittel, das den obenliegenden Leiterbereich 34 überlegt, zu dem Substratbefestigungsende 32 fließt. Ein Fachmann auf dem betreffenden Fachgebiet wird erkennen, daß dieselbe, funktionelle Beziehung mit unterschiedlichen Oberflächenbefestigungs-Leiterkonfigurationen, wie beispielsweise 3-Leiter oder stumpfgestoßene Verbindungen, oder dergleichen, erhalten werden kann.
  • Nachdem die Halbleitervorrichtung 10 geeignet auf einem Befestigungssubstrat positioniert ist, wird das Aufschmelzen des Lötmittels durch übertragung von Wärme auf die externen Leiter mittels einer leitungs- oder strahlungsmäßigen Wärmeübertragung eingeleitet. Eine leitende Wärmeübertragung wird unter Verwendung einer thermischen oder thermisch leitfähigen Vorrichtung durchgeführt. Alternativ können die externen Leiter strahlungsmäßig durch Beaufschlagung eines Laserstrahls oder einer anderen strahlungsmäßig beheizenden Vorrichtung beheizt werden. In einer Ausführungsform, die in FIG. 4 dargestellt ist, wird das Substratbefestigungs ende 32 auf einer Kontaktzunge 40 positioniert, die auf der Oberfläche eines Befestigungssubstrats 42 angeordnet ist, und ein Heißstab-Befestigungswerkzeug 44 stellt einen thermischen Kontakt mit der Lötmittelschicht 36, die das Substratbefestigungsende 32 überlegt, her. Die Beheizung des Außenleitersegments 19 regt die Moleküle an der Zwischenfläche der Lötmittelschlcht 36 und der entnetzbaren Beschichtung 24 an, was bewirkt, daß die gesamte Lötmittelschicht 36, die die Beschichtung 24 überlegt, von der entnetzbaren Beschichtung 24 desorbiert und entlang des Außenleitersegments 19 von dem obenliegenden Leiterbereich 34 zu dem Substratbefestigungsende 32 fließt. Auf diese Art und Weise wird eine kontrollierte Menge an Lötmittel singulär zu der Kontaktzunge 40 für die Lötmittelverbindungsbildung zugeführt.
  • Es sollte angemerkt werden, daß Hochlelstungs-Halbleltervorrlchtungen, wie beispielsweise die Halbleitervorrichtung 10, viele, sehr dünne, dicht beabstandete Außenleiter, wie beispielsweise das Außenleitersegment 19, besitzen. Bei einem Leiterplatten-Anordnungsvorgang werden die Vorrichtungen mechanisch positioniert und zu der Befestigungsstelle ausgerichtet. Es ist wesentlich, daß dieses Verfahren ohne Deformieren der Außenleiter der Vorrichtung durchgeführt wird. Eine zusätzliche Steifigkeit, die durch das Außenleltersegment 19 und alle solcher Außenlelter der Halbleitervorrichtung 10 durch die Lötmittelschicht 36 geschaffen wird, verbessert die Zuverlässigkeit der Vorrichtungsanordnung auf einer PCB oder einem anderen Befesti gungs substrat.
  • Wie in FIG. 5 dargestellt ist, führt die Aufbringung von Wärme auf die Lötmittelschlcht 36, das Substratbefestigungsende 32 und die Kontaktzunge 40 und das darauffolgende Aufschmelzen von Lötmittel nach unten entlang des Außenleitersegments 19 zu der Bildung einer Lötmittelverbindung 46. Die Lötmittelverbindung 46 stellt sowohl eine mechanische als auch eine elektrische Verbindung zwischen dem Außenleitersegment 19 und der Kontaktzunge 40 her. Ein besonderer Vorteil der Erfindung ist die Fähigkeit, eine präzise, vorbestimmte Menge an Lötmittel, oder einer anderen elektrischen Bond-Verbindung, zu liefern, um die Lötverbindung 46 zu bilden. Die Verfahren nach dem Stand der Technik, einschließlich eines Siebdruckens, eines Wellenlötens, und dergleichen, liefern anfänglich übermäßiges Lötmittel zu dem Befestigungssubstrat zur Verbindungs-Herstellung. Wenn übermäßige Mengen an Lötmitteln nicht vor der Verbindungs-Herstellung entfernt werden, kann eine Lötmittelverbindung zwischen benachbarten Kontaktzungen auf der Oberfläche des Befestigungssubstrats gebildet werden. Eine unerwünschte Lötmittelverbindung, die nach dem Stand der Technik als "Brücke" oder "Überbrückung" bekannt ist, bewirkt einen elektrischen Kurzschluß zwischen zwei oder mehr Kontaktzungen, was zu einer nicht arbeitenden Leiterplattenanordnung führt.
  • In dem Fall, wo Lötmittelpaste auf die Leiter vor der Befestigung der Halbleitervorrichtung auf eine PCB aufgebracht wird, führen die früheren Verfahren zur Bildung der die Lötmittel tragenden Leiter auch zu übermäßigem Lötmittel, da mehr Lötmittel als die Menge, die notwendig ist, um eine Lötmittelverbindung zu bilden, benötigt wurde, um das Erfordernis einer vollständigen Benetzung der Leiter zu erfüllen, und zwar zusätzlich zu der Bildung der Lötmittelverbindung. Das Erfordernis, Lötmittel über die gesamte Oberfläche des Leiters zu verteilen, entsteht dadurch, daß die Oberflächenspannungskräfte, die, in dem Fall bestimmter Metalle, wie beispielsweise Kupfer und Legierungen davon, wie beispielsweise die Legierung 42, nicht bewirken, daß sich das Lötmittel auf der Metalloberfläche ballt bzw. kugelt, sondern im Gegensatz dazu sind die Kräfte sehr schwach und ermöglichen, daß sich das Lötmittel gleichmäßig über die Metalloberfläche verteilt. Das Erfordernis, die Leiter zu benetzen, verkompliziert das Lötmittelpasten-Aufbringungsverfahren und kann zu der Aufbringung übermäßiger Lötmittelpaste auf den Leitern führen. Das Vorhandensein übermäßigen Lötmittels auf den Leitern kann einen Kurzschluß zwischen benachbarten Außenleitern oberhalb der PCB bewirken. Die vorliegende Erfindung vermeidet die Notwendigkeit einer Verwendung übermäßigen Lötmittels durch Plattieren einer Lötmittelschicht 36 mit einer ausreichenden Dicke über die mit Lötmittel entnetzbare Schicht 24, so daß nur die Menge des Lötmittels, die zur Bildung der Lötmittelverbindung 46 notwendig ist, während der Oberflächenbefestigung der Halbleitervorrichtung 10 an dem Befestigungssubstrat 42 vorhanden ist.
  • Demzufolge ist ersichtlich, daß gemäß der Erfindung eine Halbleitervorrichtung geschaffen worden ist, die vollständig die Aufgaben und Vorteile, die vorstehend angegeben sind, erfüllt.
  • Die Erfindung kann bei Halbleitervorrichtungen angewandt werden, denen nach außen vorspringende Außenleiter fehlen, wie beispielsweise ein kunststoff-verdrahteter Chip-Träger (Plastic-Leaded-Chip-Carrier - PLCC). Die Anwendung der Erfindung bei einer PLCC-Vorrichtung verzichtet auf das Erfordernis von Lötmittelsäulen und -Vorform auf den Eingangslausgangsverblndungsflächen der PLCC.
  • Weiterhin kann die Erfindung in Halbleitervorrichtungen verwendet werden, die einen kurzstift-, oberflächen-befestigten, Stiftgitteranordnungs- (Pin-Grid-Array - PGA) Packagetyp besitzt.

Claims (9)

1. Oberflächen-befestigbare Halbleitervorrichtung (10), die aufweist:
ein Package-Gehäuse (12), das eine Reihe von Metall-Leitern (18) besitzt, die sich davon erstrecken, wobei jeder der Leiter (18) einen obenliegenden Bereich (24) benachbart dem Package-Gehäuse (12) und ein Substratbefestigungsende (32) besitzt, das für eine Oberflächenbefestigung der Halbleitervorrichtung (10) an einem Substrat (42) konfiguriert ist; und
eine mittels Lötmittel entnetzbare Beschichtung (24), die den obenliegenden Bereich (34) der Leiter (18) zum Halten einer Lötmittelpaste (36) auf den Leitern (18) vor der Gravitäts-Zuführung des Lötmittels (36) zu dem Substratbefestigungsende (32) während eines Lötmittel-Fließvorgangs überlegt.
2. Oberflächen-befestigbare Halbleitervorrichtung (10) nach Anspruch 1, wobei die Lötmittel entnetzbare Beschichtung (24) aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Nickel, Chrom, Kupferoxid, einer Zinn-Nickel-Legierung und einer Zinn-Kupfer-Legierung besteht.
3. Oberflächen-befestigbare Halbleitervorrichtung (10) nach Anspruch 1, wobei die Lötmittelpaste (36) ein Lötmittel aufweist, das etwa 60% Blei und 40% Zinn besitzt.
4. Oberflächen-befestigbare Halbleitervorrichtung (10) nach Anspruch 1, wobei die Leiter (18) eine Konfiguration besitzen, die aus der Gruppe ausgewählt sind, die aus einem 3-Leiter-, einer Knickflügel- und einer stumpfgestoßenen Verbindung besteht.
5. Verfahren zum Befestigen einer Halbleitervorrichtung (10) an einem Befestigungssubstrat, das die Schritte aufweist:
Bilden einer Halbleitervorrichtung, die ein Package aufweist, das eine Reihe von Außenleitern (18) besitzt, wobei jeder der Leiter einen Lötmittel entnetzbaren, obenliegenden Bereich (34) und Substrat-Befestigungsenden (32) besitzt,
Aufbringen einer Lötmittelpaste (36) auf den externen Leiter (18) durch Eintauchen der Leiter in ein Lötmittel-Plattierbad, so daß sich eine vorbestimmte Menge einer Lötmittelpaste (36) auf die Leiter (18) plattiert;
Positionieren der externen Leiter (18) der Halbleitervorrichtung (10), um einem vorbestimmten Muster elektrischer Anschlußflächen (40) auf einem Befestlgungssubstrat (42) zu entsprechen; und
Beaufschlagung von Wärme auf die Substrat-Befestigungsenden (32) der Leiter (18), um gravitätsmäßig das Lötmittel (36) von dem Lötmittel entnetzbaren, obenliegenden Bereich (34) der Leiter (18) zu den Substratbefestigungsenden (32) für ein elektrisches Anbonden der Leiter (18) an die Anschlußflächen (40) auf dem Befestigungssubstrat (42) fließen zu lassen.
6. Verfahren nach Anspruch 5, wobei die Lötmittelpaste ein Lötmittel aufweist, das etwa 60% Blei und 40% Zinn besitzt.
7. Verfahren nach Anspruch 5, wobei der Schritt der Beaufschlagung von Wärme auf die Substratbefestlgungsenden (32) ein Plazieren einer Thermode (44) in direktem Kontakt mit dem Substratbefestigungsende (32) aufweist.
8. Verfahren nach Anspruch 51 wobei der Schritt der Beaufschlagung von Wärme auf die Substratbefestigungsenden (32) ein Kontaktieren der Substrat-Befestigungsenden (32) mit einem Laserstrahl aufweist.
9. Verfahren nach Anspruch 5, wobei der Schritt der Beaufschlagung von Wärme auf die Substratbefestigungsenden (32) ein Kontaktieren der Substrat-Befestigungsenden (32) mit einer Infrarot-Wärmequelle aufweist.
DE69119952T 1990-03-23 1991-03-11 Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen Expired - Fee Related DE69119952T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US49815790A 1990-03-23 1990-03-23

Publications (2)

Publication Number Publication Date
DE69119952D1 DE69119952D1 (de) 1996-07-11
DE69119952T2 true DE69119952T2 (de) 1997-01-02

Family

ID=23979818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69119952T Expired - Fee Related DE69119952T2 (de) 1990-03-23 1991-03-11 Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen

Country Status (5)

Country Link
US (1) US5329158A (de)
EP (1) EP0448266B1 (de)
JP (1) JPH065760A (de)
KR (1) KR0141580B1 (de)
DE (1) DE69119952T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020131722A1 (de) 2020-11-30 2022-06-02 Brose Fahrzeugteile Se & Co. Kommanditgesellschaft, Bamberg Elektronikbauelement zur elektronischen Umsetzung einer Komfortfunktion eines Kraftfahrzeugs

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69222957D1 (de) * 1991-09-30 1997-12-04 Ceridian Corp Plattierter nachgiebiger leiter
JP2957335B2 (ja) * 1991-10-29 1999-10-04 ローム株式会社 リードフレームの製造方法
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
JPH06196603A (ja) * 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP3515141B2 (ja) * 1993-05-18 2004-04-05 株式会社東芝 半導体パッケージ
JP3224460B2 (ja) * 1993-09-27 2001-10-29 富士通株式会社 ソルダクリーム製版製造データ作成システム
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
KR970011623B1 (en) * 1994-01-13 1997-07-12 Samsung Electronics Co Ltd Lead frame of semiconductor package
US5459103A (en) * 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
US5455446A (en) * 1994-06-30 1995-10-03 Motorola, Inc. Leaded semiconductor package having temperature controlled lead length
GB2298316B (en) * 1995-02-23 1998-12-16 Standex Int Corp Surface mount electronic reed switch component
JPH08264819A (ja) * 1995-03-20 1996-10-11 Kanegafuchi Chem Ind Co Ltd 半導体装置及び該製造方法
FR2733630B1 (fr) * 1995-04-27 1997-05-30 Imphy Sa Pattes de connexion pour composant electronique
JP3676472B2 (ja) * 1996-01-19 2005-07-27 オリンパス株式会社 接眼光学系
JPH1079400A (ja) * 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 半導体装置の実装方法及び半導体装置の構造
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
CN1134839C (zh) * 1997-12-26 2004-01-14 三星航空产业株式会社 引线框架及涂敷引线框架的方法
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US6188027B1 (en) 1999-06-30 2001-02-13 International Business Machines Corporation Protection of a plated through hole from chemical attack
US6225684B1 (en) 2000-02-29 2001-05-01 Texas Instruments Tucson Corporation Low temperature coefficient leadframe
JP4642188B2 (ja) 2000-06-19 2011-03-02 株式会社エルメックス フィルタ付きホモジナイズ袋
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
TW200531245A (en) * 2004-03-09 2005-09-16 Optimum Care Int Tech Inc Fabrication method for precise unit structure of chip leadframe
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
KR100712526B1 (ko) * 2005-01-08 2007-04-30 삼성전자주식회사 반도체 칩 패키지 장치 및 그 방법
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
WO2008041350A1 (en) * 2006-09-29 2008-04-10 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US20080198565A1 (en) * 2007-02-16 2008-08-21 Tyco Electronics Corporation Surface mount foot with coined edge surface
US7786556B2 (en) * 2007-06-27 2010-08-31 Seiko Instruments Inc. Semiconductor device and lead frame used to manufacture semiconductor device
US8129229B1 (en) 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
KR101439280B1 (ko) * 2007-12-11 2014-09-17 삼성전자주식회사 표면실장소자 및 인쇄회로기판과, 인쇄회로기판 조립체
CN101465333B (zh) * 2007-12-17 2011-04-20 三星电子株式会社 引线框架及其制造方法
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
US8304295B2 (en) * 2010-06-22 2012-11-06 Infineon Technologies Ag Method of manufacturing an electronic device with a package locking system
US8338924B2 (en) * 2010-12-09 2012-12-25 Qpl Limited Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
CN110100354A (zh) * 2016-12-22 2019-08-06 3M创新有限公司 使用印刷电路板的连接器
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US10658278B2 (en) 2018-08-16 2020-05-19 Texas Instruments Incorporated Electrical device terminal finishing
US11735512B2 (en) * 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
JP2022049987A (ja) * 2020-09-17 2022-03-30 株式会社村田製作所 積層セラミック電子部品、積層セラミック電子部品の実装構造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182796A (ja) * 1984-02-29 1985-09-18 富士通株式会社 部品取付け方法
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
US4673967A (en) * 1985-01-29 1987-06-16 Texas Instruments Incorporated Surface mounted system for leaded semiconductor devices
US4661887A (en) * 1985-10-31 1987-04-28 Motorola, Inc. Surface mountable integrated circuit packages having solder bearing leads
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020131722A1 (de) 2020-11-30 2022-06-02 Brose Fahrzeugteile Se & Co. Kommanditgesellschaft, Bamberg Elektronikbauelement zur elektronischen Umsetzung einer Komfortfunktion eines Kraftfahrzeugs

Also Published As

Publication number Publication date
EP0448266A3 (de) 1994-04-20
KR0141580B1 (ko) 1998-06-01
US5329158A (en) 1994-07-12
EP0448266A2 (de) 1991-09-25
JPH065760A (ja) 1994-01-14
DE69119952D1 (de) 1996-07-11
EP0448266B1 (de) 1996-06-05

Similar Documents

Publication Publication Date Title
DE69119952T2 (de) Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE69204516T2 (de) Leiterplatte mit Lötüberzug und Verfahren zu ihrer Herstellung.
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE19717611B4 (de) Struktur zum Anbringen von elektronischen Komponenten
DE69838586T2 (de) Lötelement für gedruckte leiterplatten
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69020696T2 (de) Verfahren zum Montieren eines elektrischen Bauteils auf einer Leiterplatte.
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE60034418T2 (de) Verwendung eines Weichlötmaterials und Verfahren zur Herstellung einer elektrischen oder elektronischen Vorrichtung
DE3780025T2 (de) Doppelloetverfahren zur verbindung der anschlusskontakte von elektrischen bauelementen mit den leitern von gedruckten schaltungen.
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE19735904A1 (de) Verfahren zum Bestücken eines Leiterrahmens
DE19940633A1 (de) IC-Gehäuse
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE102006022254A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE68908341T2 (de) Verfahren zum Montieren eines elektronischen Bausteins und diesen verwendende Speicherkarte.
DE19509441A1 (de) Hybrid-integrierte Leistungsschaltungsvorrichtung
DE3689149T2 (de) Integrierte schaltungspackungen für oberflächenmontierung mit löttragenden leitern.
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE69215377T2 (de) Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee