DE102009050743A1 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE102009050743A1
DE102009050743A1 DE102009050743A DE102009050743A DE102009050743A1 DE 102009050743 A1 DE102009050743 A1 DE 102009050743A1 DE 102009050743 A DE102009050743 A DE 102009050743A DE 102009050743 A DE102009050743 A DE 102009050743A DE 102009050743 A1 DE102009050743 A1 DE 102009050743A1
Authority
DE
Germany
Prior art keywords
substrate
pcb
contacts
bumps
substrate base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009050743A
Other languages
English (en)
Inventor
Ravikumar Adimula
Myung Jin Yim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Adimula Ravikumar Chandler
Yim Myung Jin Chandler
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adimula Ravikumar Chandler, Yim Myung Jin Chandler filed Critical Adimula Ravikumar Chandler
Publication of DE102009050743A1 publication Critical patent/DE102009050743A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Eine Vorrichtung und ein Verfahren zum Herstellen eines Packungssubstrats mit Metallerhebungen wird dargelegt. Das Packungssubstrat umfasst eine Substratbasis und eine Vielzahl von Metallerhebungen, die auf der Substratbasis gebildet sind. Eine mikroelektronische Platte kann danach an dem Packungssubstrat angebracht werden. Es wird auch ein Verfahren zum Anbringen des Packungssubstrats an einer gedruckten Leiterplatte (PCB) dargelegt.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1). Gebiet der Erfindung
  • Ausführungsbeispiele dieser Erfindung beziehen sich allgemein auf die Halbleiterherstellung. Insbesondere beziehen sich Ausführungsbeispiele dieser Erfindung auf Halbleiterpackungssubstrate.
  • 2). Diskussion zugehöriger Technik
  • Packungssubstrate (engl.: package substrates) umfassen typischerweise mehrere Schichten und sind im Allgemeinen flach. Eine mikroelektronische Platte (engl.: microelectronic die) ist auf der oberen Oberfläche eines Packungssubstrats befestigt – zum Beispiel durch die Flip-Chip-Technik. Bevor die Platte (engl.: die) an dem Packungssubstrat befestigt wird, existieren keine Verbindungen zum Verbinden des Packungssubstrats mit einer gedruckten Leiterplatte (PCB, engl.: printed circuit board). Nachdem die mikroelektronische Platte auf der obersten Schicht des Substrats befestigt wurde, wird die gesamte Anordnung mit einer PCB durch Aufbringen von Loterhebungen (engl.: solder bumps) auf die Bodenschicht des Substrats verbunden und einem Reflow-Löten ausgesetzt. Bei Substraten, die zum Beispiel in MMAP-Packungen verwendet werden, wurden im Allgemeinen Loterhebungen an deren Bodenseite aufgebracht, nachdem die Platte angebracht wurde. Das Packungssubstrat selbst, an dem die Platte angebracht ist, weist keine Verbindungen für die Befestigung an einer PCB auf und folglich werden eine Loterhebungsanbringung und ein Reflow-Schritt während der Packungsherstellung benötigt. Der aktuelle BGA-Packungsherstellungsprozess schließt das Anbringen solcher Loterhebungen mit dem Reflow-Löten mit ein und setzt folglich die gesamte Packung sehr hohen Temperaturen, wie beispielsweise 260°C, aus. Darüber hinaus stellen Lotkugeln (engl.: solder balls) Sicherheitsprobleme dar und können strukturell degradieren. Das Lotmittel ist ein Material mit niedriger Ermüdungsbeständigkeit in der gesamten Packungsstruktur.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Der Gegenstand, der als die Erfindung betracht wird, ist insbesondere in dem abschließenden Bereich der Beschreibung dargelegt und klar beansprucht. Die Erfindung kann allerdings am Besten sowohl hinsichtlich der Organisation als auch Arbeitsverfahren, zusammen mit Objekten, Merkmalen und Vorteilen davon unter Bezugnahme auf die folgende detaillierte Beschreibung verstanden werden, wenn sie mit den beigefügten Zeichnungen gelesen wird, in denen:
  • 1 eine Veranschaulichung einer Querschnittsseitenansicht eines Packungssubstrats für eine mikroelektronische Platte in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist, bevor eine mikroelektronische Platte an ihm angebracht ist;
  • 2 eine Veranschaulichung einer Bodenansicht einer Packung in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist;
  • 3a eine Veranschaulichung einer Querschnittsseitenansicht einer Substratbasis eines Packungssubstrats in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist;
  • 3b eine Veranschaulichung einer Querschnittsseitenansicht einer Substratbasis mit einer Schicht aus Polymer darauf gebildet in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist;
  • 3c eine Veranschaulichung einer Ansicht ähnlich zu 3b ist, nachdem Gräben innerhalb der Polymerschicht in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung gebildet wurden;
  • 3d eine Veranschaulichung einer Ansicht ähnlich zu 3c ist, nachdem Kupfer (Cu) innerhalb der Gräben in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung abgeschieden wurde;
  • 3e eine Veranschaulichung einer Ansicht ähnlich zu 3d ist, nachdem eine mikroelektronische Platte an dem Packungssubstrat auf einer Seite der Substratbasis gegenüber der Vielzahl leitender Erhebungen in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung angebracht ist;
  • 3f eine Veranschaulichung einer Ansicht ähnlich zu 3e ist, nachdem eine Formmasse auf dem Packungssubstrat mit der mikroelektronischen Platte innerhalb der Formmasse in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung abgeschieden wurde;
  • 3g eine Veranschaulichung einer Ansicht ähnlich zu 3f ist, nachdem eine Polymerschicht von der Substratbasis in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung entfernt wurde;
  • 4a eine Veranschaulichung einer Querschnittsseitenansicht einer mikroelektronischen Packung ist, die ein Packungssubstrat in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung umfasst;
  • 4b eine Veranschaulichung einer Querschnittsseitenansicht einer PCB in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist;
  • 4c eine Veranschaulichung einer Querschnittsseitenansicht einer Substratbasis eines Packungssubstrats, das an einer PCB angebracht ist, in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist;
  • 5a eine Veranschaulichung einer Querschnittsseitenansicht einer mikroelektronischen Packung, ein Packungssubstrat mit Haftmittel darauf gebildet umfassend, in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist;
  • 5b eine Veranschaulichung einer Querschnittsseitenansicht einer PCB in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist;
  • 5c eine Veranschaulichung einer Querschnittsseitenansicht einer Haftmittelschicht zwischen einer Substratbasis eines Packungssubstrats und einer PCB in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist; und
  • 5d eine Veranschaulichung einer Querschnittsseitenansicht einer Substratbasis eines Packungssubstrats, das an einer PCB angebracht ist, in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung ist.
  • Es wird begrüßt werden, dass zur Vereinfachung und zur Klarheit der Veranschaulichung, Elemente, die in den Figuren veranschaulicht sind, nicht notwendigerweise maßstabsgerecht gezeichnet sind. Zum Beispiel können die Dimensionen einiger der Elemente relativ zu anderen Elementen zur Klarheit überhöht sein. Weiter wurden Bezugszeichen, wo es als geeignet erschien, innerhalb der Figuren wiederholt, um entsprechende oder analoge Elemente anzuzeigen.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • In der folgenden detaillierten Beschreibung sind zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis der Erfindung bereitzustellen. Allerdings wird der Fachmann verstehen, dass die vorliegende Erfindung ohne diese spezifischen Details praktiziert werden kann. In anderen Fällen wurden wohlbekannte Verfahren, Prozeduren, Komponenten und Schaltkreise nicht im Detail beschrieben, um die vorliegende Erfindung nicht zu verschleiern.
  • Es wird ein Packungssubstrat dargelegt, welches ein Substratbasis und eine Vielzahl leitender Erhebungen (engl.. bumps) umfasst, die darauf ausgebildet sind. Eine mikroelektronische Platte (engl.: microelectronic die) wird dann an dem gesamten Packungssubstrat, spezifisch auf der Substratbasis gegenüberliegend der Vielzahl leitender Erhebungen, angebracht. Die Vielzahl leitender Erhebungen kann danach zur Anbringung an Kontakten einer gedruckten Leiterplatte (PCB, engl.: printed circuit board) verwendet werden.
  • Es sollte verstanden werden, dass die Ausdrücke „Unterseite” und „Oberseite” relative Ausdrücke sind, die auf unten-oben der veranschaulichten Figuren basieren und verwendet werden, um eine Orientierung für Erklärungszwecke anzugeben.
  • 1 veranschaulicht ein Packungssubstrat für eine mikroelektronische Platte, bevor die mikroelektronische Platte an ihm befestigt ist, in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung. Das Packungssubstrat 200 ist eine Substratbasis 201 umfassend und eine Vielzahl von leitenden Erhebungen 252 umfassend gezeigt, die auf einer Unterseite der Substratbasis 201 gebildet sind.
  • Die Substratbasis 201 kann auch verschiedene Schichten aufweisen – hier zum Beispiel eine obere Lötmaske 215; eine Schicht von Kupfersträngen (engl.: copper traces) 210, die auf der Oberseite einer Bismaleimid-Triazin (BT) Kernschicht 205 gebildet ist; und Kontaktstellen (engl.: contact pads) 203, die auf der oberen Oberfläche gebildet sind. Andere Schichten können innerhalb der Substratbasis enthalten sein – zum Beispiel eine untere Lötmaske auf der gegenüberliegenden Seite der oberen Lötmaske, Metallstrangschichten auf der Unterseite des BT-Kerns, um das Führen der leitenden Erhebungen 225 auf die gegenüberliegende Seite des Substrats usw. zu ermöglichen. Obwohl die Schichten als eine feste kontinuierliche Schicht für Darstellungszwecke gezeigt sind, sollte verstanden werden, dass nicht alle Schichten durchgehend sind. Zum Beispiel sind die Schichten der Kupferstränge 210 nicht eine feste durchgehende Schicht, sondern eine Schicht von verschiedenen Strängen, die unterschiedliche Kontakte verbinden, die auf der Oberfläche der Substratbasis gebildet sind.
  • Wenn Kontaktlöcher innerhalb des Substrats gebildet sind, ermöglicht dies, dass verschiedene Kontaktstellen auf der Oberseite der Substratbasis auf die gegenüberliegende Seite der Substratbasis geführt werden können und zu verschiedenen leitenden Erhebungen der Vielzahl leitender Erhebungen 225. Eine mikroelektronische Platte wird an den Kontakten auf der Seite angebracht, die gegenüber der Vielzahl leitender Erhebungen liegt – zum Beispiel durch Drahtbonden oder C4-Flip-Chip – und wird dann elektrisch mit der Vielzahl leitender Erhebungen 225 als auch mit einer PCB elektrisch gekoppelt, wenn das Packungssubstrat an einer PCB angebracht wird. Die Vielzahl elektrischer Erhebungen 225 sind auf der Unterseite des Substrats 200 gebildet und können zum Anbringen des Packungssubstrats 200 an der PCB verwendet werden.
  • Bei einem Ausführungsbeispiel umfassen die leitenden Erhebungen 225 Kupfer (Cu) oder Legierungen daraus. Die Cu-Legierungen können zum Beispiel Aluminium (Al), Nickel (Ni) oder Gold (Au) aufweisen. Bei einem Ausführungsbeispiel ist die Vielzahl von Cu-Erhebungen plattiert (zum Beispiel elektroplattiert) mit Abdeckschichten (engl.: capping layers) 227 aus Al, Ni, Au oder Legierungen daraus, um die Cu-Erhebungen vor Oxidation zu schützen. Die Abdeckschichten 227 haben eine ausreichende Dicke, um eine derartige Oxidation zu verhindern. Die gesamte Cu-Erhebung kann abgedeckt werden oder nur ein Bereich der Cu-Erhebung – zum Beispiel das Ende der Cu-Erhebung.
  • Es sollte verstanden werden, dass leitende Erhebungen, die in der detaillierten Beschreibung vorgestellt werden, mehr als nur leitende Kontakte sind. Die leitenden Erhebungen haben eine bevorzugte Höhe innerhalb eines Bereichs von 25 bis 100 Mikrometer – zum Beispiel 50 Mikrometer. Bei einem Ausführungsbeispiel sind die leitenden Erhebungen leitende Säulen. Bei einem weiteren Ausführungsbeispiel sind die leitenden Erhebungen Cu-Säulen mit einer Höhe von ungefähr 50 Mikrometern.
  • Darüber hinaus sollte bemerkt werden, dass andere Verfahren zum Anbringen der Vielzahl leitender Erhebungen 225 an der Substratbasis 201 verwendet werden können, um das Packungssubstrat ohne die zugrunde liegenden Prinzipien beeinträchtigend, die hierin dargestellt sind, zu erzeugen.
  • Das Packungssubstrat 200 weist auch eine Polymerschicht 240 auf, die auf der Unterseite der Substratbasis 201 gebildet ist. Jede Erhebung der Vielzahl leitender Erhebungen 225 erstreckt sich durch die Polymerschicht 240. Bei einem Ausführungsbeispiel ist die Polymerschicht 240 nicht vorhanden – zum Beispiel wurde sie bevor die mikroelektronische Platte angebracht wurde, entfernt oder alternativ überhaupt nicht verwendet.
  • 2 veranschaulicht eine Unteransicht der Packung 200 in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung. Leitende Erhebungen 225 sind vom Boden der Substratbasis 201 herausragend gezeigt.
  • Herstellen eines Packungssubstrats und Anbringen einer mikroelektronischen Platte an dem Packungssubstrat
  • Die 3a–g veranschaulichen beispielhafte Verfahren zum Herstellen eines Substrats, das leitenden Erhebungen aufweist, sowie zum Anbringen einer mikroelektronischen Platte an einem derartigen Packungssubstrat. Das Packungssubstrat kann zum Beispiel in einer MMAP-Packung verwendet werden und benötigt weiter keine Veränderung an dem Herstellungsverfahren der MMAP-Packung.
  • Die 3a veranschaulicht eine Substratbasis 301 eines Packungssubstrats 300 bevor eine Vielzahl leitender Erhebungen an einer Seite der Substratbasis 301 angebracht werden. Bei dem gezeigten Ausführungsbeispiel ist die Substratbasis 301 eine Kupferstrangschicht 310 umfassend gezeigt, die auf der Oberseite einer BT-Kernschicht 305 gebildet ist und eine obere Lötmaske 315, die auf der Oberseite der Kupferstrangschicht 310 gebildet ist. Die Substratbasis 201 kann wiederum eine Vielzahl von Schichten umfassen, ohne dass sie die hierin dargestellten darunterliegenden Prinzipien beeinträchtigt.
  • Wie in 3b gezeigt ist, wird eine Polymerschicht 340 auf der Unterseite des Substrats gebildet. Die Schicht kann zum Beispiel durch Rotationsbeschichtung (engl.: sein coating) oder einen Laminierungsprozess des Polymers auf der Unterseite der Substratbasis gebildet werden. Die Polymerschicht 340 hat eine ausreichende Dicke, um es den leitenden Erhebungen 325 zu erlauben, darin gebildet zu werden. Die Polymerschicht kann zum Beispiel eine Epoxidfilmschicht sein, die als Polymerschicht nach der Metallerhebungsbildung verwendet wird oder eine Fotolackschicht, die nach der Metallerhebungsbildung entfernt wird.
  • Wie in 3c gezeigt ist, werden Gräben 345 innerhalb der Polymerschicht 340 gebildet. Die Polymerschicht 340 kann zum Beispiel geätzt werden, um die Gräben 345 zu bilden. Bei einem Ausführungsbeispiel erstrecken sich die Gräben 345 entlang des ganzen Weges der Substratbasis 301 und ermöglichen den leitenden Erhebungen an den Metallsträngen zu koppeln, welches das Führen zu der anderen Seite des Substrats ermöglicht.
  • Wie in 3d gezeigt ist, wird das leitende Material 350 (zum Beispiel Cu) innerhalb der Gräben 345 abgeschieden, um eine Vielzahl leitender Erhebungen 325 zu bilden. Die Substratbasis 301 und die Vielzahl leitender Erhebungen 325 umfassen das Packungssubstrat 300.
  • Bei einem Ausführungsbeispiel wird das leitende Material durch Elekroplattieren abgeschieden. Das leitende Material kann zum Beispiel Kupfer (Cu) oder Legierungen daraus aufweisen. Die Cu-Legierungen können zum Beispiel Cu zusammen mit Aluminium (Al), Nickel (Ni) oder Gold (Au) aufweisen. Bei einem Ausführungsbeispiel werden die Vielzahl von Cu-Erhebungen plattiert (zum Beispiel elektroplattiert) mit Abdeckschichten 327 aus Al, Ni, Au oder Legierungen daraus. Die ganze Cu-Erhebung kann abgedeckt werden – was zuerst das Entfernen der Polymerschicht erfordern würde – oder nur ein Bereich der Cu-Erhebung kann abgedeckt werden – zum Beispiel nur das Ende der Cu-Erhebung.
  • Die leitenden Erhebungen 325 können eine bevorzugte Höhe innerhalb eines Bereichs von 25 bis 100 Mikrometer aufweisen – zum Beispiel 50 Mikrometer. Bei einem Ausführungsbeispiel sind die leitenden Erhebungen 325 aus Cu und säulenförmig.
  • Wie in 3e gezeigt ist, wird nach der Bildung der Vielzahl elektrischer Erhebungen 325 auf der Substratbasis 301 eine mikroelektronische Platte 355 an dem Packungssubstrat 300 angebracht. Bei dem gezeigten Ausführungsbeispiel wird Drahtbonden zum Koppeln der mikroelektronischen Platte 355 an Kontaktstellen auf der oberen Oberfläche der Substratbasis 301 gegenüberliegend der Vielzahl leitender Erhebungen verwendet.
  • Die mikroelektronische Platte 355 kann auch durch einen anderen Prozess angebracht werden, ohne die hierin dargelegten unterliegenden Prinzipien zu beeinträchtigen. Zum Beispiel kann die Platte unter Verwendung der C4-Flip-Chip-Technologie angebracht werden, bei der Loterhebungen auf der Platte mit den Kontaktstellen ausgerichtet werden und diese auf der oberen Oberfläche der Substratbasis 301 kontaktieren würden.
  • 3f veranschaulicht eine Formmasse (engl.: molding compound) 365, die über der oberen Oberfläche der Substratbasis 301 des Substrats 300 gebildet wird, wobei sie die mikroelektronische Platte 355 einkapselt. Die Formmasse stellt zum Beispiel Schutz für die mikroelektronische Platte 355 und die Bonddrähte 360 bereit.
  • Wie in 3g veranschaulicht ist, wird dann die Polymerschicht 340 von der Substratbasis 301 entfernt. Die Polymerschicht 340 kann durch verschiedene Prozesse entfernt werden, zum Beispiel Abstreifen (engl.: stripping) durch eine chemische Lösung. Alternativ wird bei einem anderen Ausführungsbeispiel die Polymerschicht 340 entfernt, bevor die Platte 355 an der Substratbasis 301 durch dasselbe Verfahren angebracht wird.
  • Anbringen eines Packungssubstrats an einer gedruckten Leiterplatte (PCB)
  • Die 4a–c und 5a–e veranschaulichen beispielhafte Verfahren zum Anbringen des Substrats an einer PCB. Das Aufnehmen der Vielzahl leitender Erhebungen 225 als Teil des Substrats 200 erlaubt es, die Anbringung der Loterhebung und einen Reflow-Schritt während der Packungsherstellung wegzulassen, falls gewünscht.
  • Temperaturen können ein kritischer Faktor beim Begünstigen von Beschädigung an der mikroelektronischen Anordnung in einigen Fällen sein. Wenn hohe Temperaturen kein Grund zur Sorge sind, kann Lot-Reflow verwendet werden, um das Substrat an der PCB anzubringen, wie in dem beispielhaften Verfahren der 4a–c gezeigt ist. Das Lot-Reflow kann zum Beispiel bei Temperaturen auftreten, die größer als 150°C sind. Typische Lot-Reflow Spitzentemperaturen können zum Beispiel zwischen 180°C bis 260°C in Abhängigkeit von der Lotzusammensetzung variieren.
  • Wenn eine hohe Temperatur Grund zur Sorge ist, kann ein elektrisch leitendes Haftmittel stattdessen verwendet werden, welches eine elektrische und mechanische Verbindung bei Temperaturen weit unter zum Beispiel 150°C ermöglicht. Ein beispielhaftes Verfahren zur Verwendung von Haftmitteln, um das Packungssubstrat an der PCB anzubringen, ist in den 5a–e veranschaulicht. Das Verwenden des Haftmittels zusammen mit einer Unterfüllfunktion kann zusammen fungieren, um die Plattenebenensicherheit signifikant zu verbessern. Weiter können, verglichen mit bestehenden LGA-Packungen, zum Beispiel niedrigere Widerstandsverbindungen erreicht werden. Außerdem wird die Sorge um Packungs-Ko-Planarität geringer.
  • Die 4a–c veranschaulichen ein Verfahren zum Anbringen eines Packungssubstrats an Kontakten einer PCB unter Verwendung von Lotmittel in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung. Das Lotmaterial wird zwischen der Vielzahl leitender Erhebungen und der PCB abgeschieden und danach einem Reflow-Verfahren ausgesetzt.
  • 4a veranschaulicht eine mikroelektronische Packung 490 bevor sie an Kontakten einer PCB in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung angebracht wird. Die mikroelektronische Packung 490 kann wie oben in den 3a–f beschrieben wurde, hergestellt werden und die entsprechende Beschreibung kann angewendet werden. Die mikroelektronische Packung 490 in 4a ist ein Packungssubstrat 400, eine mikroelektronische Platte 455 und eine Formmasse 465 umfassend gezeigt. Wie gezeigt wird, nachdem die mikroelektronische Packung 490 zusammengebaut wurde, Lotmaterial 475 auf den Enden der Vielzahl elektrischer Erhebungen 425 abgeschieden, um die Erhebungen 425 mit Lot abzudecken. Die Lotabdeckungen können beispielsweise durch Eintauchen der Vielzahl elektrischer Erhebungen 425 in ein Lotmaterial 475 gebildet werden. Das Lotmaterial 475 kann zum Beispiel Silber (Ag), Zinn (Sn), Blei (Pb) oder Legierungen daraus umfassen – zum Beispiel AgSn, PbSn, SnAgCu, SnAgBi, AuSn, In und InSn.
  • Alternativ wird bei einem weiteren Ausführungsbeispiel das Lotmaterial 475 auf Kontakten 480 der PCB 485, wie in 4b gezeigt, abgeschieden. Die Kontakte 480 werden auf der PCB 485 gebildet und nachfolgend wird Lotmaterial 475 auf den Kontakten 480 abgeschieden. Die Kontakte 480 sollen mit der Vielzahl leitender Erhebungen 425 ausgerichtet sein und werden zur Anbringung der Packung 490 und der PCB 485 verwendet. Bei einem weiteren Ausführungsbeispiel wird das Lotmaterial 475 sowohl auf den Enden der Vielzahl leitender Erhebungen 425 als auch auf den Kontakten 480 der PCB 485 abgeschieden.
  • 4c veranschaulicht das Substrat 400 an der PCB mit dazwischen abgeschiedenem Lotmaterial 475 angebracht. Die Vielzahl leitender Erhebungen 425 werden mit den Kontakten 480 der PCB 485 mit dem Lotmaterial 475 dazwischen gekoppelt. Die Kombination der Packung 490 und der PCB 485 kann dann erwärmt werden, um das Lotmaterial 475 zu schmelzen und kann danach gekühlt werden, um das Lotmaterial 475 zu verfestigen. Der Lot-Reflow
  • Die 5a–c veranschaulichen ein Verfahren zum Befestigen eines Packungssubstrats an Kontakten einer PCB unter Verwendung eines Haftmittels in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung. Wie in 5a gezeigt ist, wird bei einem Ausführungsbeispiel Haftmittel 595 auf einer mikroelektronischen Packung 590 gebildet, bevor sie an Kontakten 580 auf einer PCB 585 angebracht wird. Die mikroelektronische Packung 590 kann wie oben in 3a–f beschrieben wurde hergestellt werden und die entsprechende Beschreibung kann angewendet werden. Die mikroelektronische Packung 590 umfasst ein Packungssubstrat 500, eine mikroelektronische Platte 595 und Formmasse 565. Wie gezeigt ist, wird eine Haftmittelschicht 495 über die Enden der Vielzahl leitender Erhebungen 525 gebildet.
  • Alternativ wird bei einem Ausführungsbeispiel die Haftmittelschicht 595 auf Kontakten 580 der PCB 585 gebildet, wie in 5b gezeigt. Die Kontakte 580 werden auf PCB 585 gebildet und nachfolgend wird eine Haftmittelschicht 495 auf der Seite der PCB 585 mit darauf gebildeten Kontakten 480 abgeschieden. Bei einem Ausführungsbeispiel wird die Haftmittelschicht 595 auf der PCB 585 nur dort abgeschieden, wo die Kontakte 580 gebildet sind.
  • Bei einem Ausführungsbeispiel ist die Haftmittelschicht 495 ein anisotrop leitender Film oder eine Paste (zum Beispiel Epoxid). Der anisotrop leitende Film ermöglicht die Leitung in einer Richtung, ermöglicht die Leitung zwischen den leitenden Erhebungen 425 und den Kontakten 580 auf der PCB; allerdings wird die Leitung nicht in der Richtung zwischen den leitenden Erhebungen 425 ermöglicht, was einen Kurzschluss der leitenden Erhebungen verhindert. Bei einem anderen Ausführungsbeispiel ist die Haftmittelschicht 495 ein nicht leitender Film oder Paste, welche bei der Anbringung des Substrats 500 an der PCB 585 unterstützt. Bei einem weiteren Ausführungsbeispiel wird eine Haftmittelschicht 495 sowohl auf der Vielzahl von Erhebungen 525 als auch den Kontakten 580 der PCB 585 gebildet.
  • Die 5c veranschaulicht die Haftmittelschicht 595 zwischen der Vielzahl leitender Erhebungen 525 und der Kontakte 580. Es wird Druck aufgewendet, so dass die leitenden Erhebungen 525 in die Haftmittelschicht 595 gepresst werden, um mit den Kontakten 580 der PCB 485, wie in 5d gezeigt, zu koppeln. Bei dem gezeigten Ausführungsbeispiel werden die Erhebungen 525 durch die Haftmittelschicht 595 hindurch gedrückt und kontaktieren die Kontakte 580.
  • Wenn die Haftmittelschicht 595 ein anisotrop leitendes Material ist, dann können die Erhebungen 525 die Kontakte 580 kontaktieren oder sie können mit leitendem Haftmittel zwischen ihnen und den Kontakten 580 verbleiben, so dass das leitende Füllmaterial in dem anisotrop leitenden Material einen Kontakt zwischen der Erhebung 525 und dem Kontakt 580 herstellt. Wenn ein nicht-leitendes Haftmaterial verwendet wird, dann werden die Erhebungen 525 durch die Haftmittelschicht 595 hindurch gedrückt und kontaktieren die Kontakte 580. Die Haftmittelschicht wird dann gehärtet.
  • Obwohl bestimmte beispielhafte Ausführungsbeispiele beschrieben wurden und in den beigefügten Zeichnungen gezeigt wurden, sollte verstanden werden, dass solche Ausführungsbeispiele nur veranschaulichend sind und nicht die vorliegende Erfindung beschränken und dass diese Erfindung nicht auf die spezifischen Konstruktionen und Anordnungen, die gezeigt und beschrieben sind, beschränkt ist, sondern dass Abwandlungen für den Fachmann im Stand der Technik möglich sind.

Claims (30)

  1. Packungssubstrat, das an einer mikroelektronischen Platte angebracht werden soll, wobei das Packungssubstrat umfasst: eine Substratbasis; und eine Vielzahl von Kupfer (Cu)-Erhebungen, die auf einer ersten Seite der Substratbasis gebildet sind, wobei eine zweite Seite des Substrats an einer mikroelektronischen Platte angebracht werden soll, wobei die zweite Seite des Substrats gegenüber der ersten Seite liegt.
  2. Packungssubstrat nach Anspruch 1, bei welchem die Vielzahl von Cu-Erhebungen säulenförmig sind.
  3. Packungssubstrat nach Anspruch 1, bei welchem die Vielzahl von Cu-Erhebungen weiter wenigstens ein Metall umfassen, das aus der Gruppe gewählt ist, die aus Aluminium, Nickel, Gold und Legierungen daraus besteht.
  4. Packungssubstrat nach Anspruch 3, bei welchem das wenigstens eine Metall auf der Vielzahl von Cu-Erhebungen elektroplattiert wird.
  5. Packungssubstrat nach Anspruch 1, weiter umfassend: eine Abdeckschicht, die auf einem Ende von jeweils einer Erhebung der Vielzahl von Cu-Erhebungen gebildet wird.
  6. Packungssubstrat nach Anspruch 1, bei welchem eine Höhe der Vielzahl von Cu-Erhebungen innerhalb eines Bereichs von 25 bis 100 Mikrometer liegt.
  7. Packungssubstrat nach Anspruch 1, weiter umfassend: eine Polymerschicht.
  8. Verfahren zum Herstellen einer mikroelektronischen Packung, die ein Packungssubstrat und eine mikroelektronische Platte aufweist, wobei das Verfahren umfasst: Bilden einer Substratbasis; Bilden einer Vielzahl von Kupfer (Cu)-Erhebungen auf einer ersten Seite der Substratbasis, wobei das Packungssubstrat die Vielzahl von Cu-Erhebungen und die Substratbasis umfasst; und nach dem Bilden der Vielzahl von Cu-Erhebungen auf der Substratbasis, Anbringen einer mikroelektronischen Platte an einer zweiten Seite der Substratbasis, wobei die zweite Seite gegenüber der ersten Seite der Substratbasis liegt.
  9. Verfahren nach Anspruch 8, bei welchem das Bilden der Vielzahl von Cu-Erhebungen umfasst: Bilden einer Polymerschicht auf der ersten Seite eines Substrats; Bilden einer Vielzahl von Gräben innerhalb der Polymerschicht, wobei die Gräben sich in Richtung der Substratbasis erstrecken; und Abscheiden eines leitenden Materials, das Cu umfasst, innerhalb der Vielzahl von Gräben, um die Vielzahl von Cu-Erhebungen zu bilden.
  10. Verfahren nach Anspruch 9, bei welchem das Abscheiden des leitenden Materials innerhalb der Vielzahl von Gräben durch Elektroplattierung bewirkt wird.
  11. Verfahren nach Anspruch 9, bei welchem das leitende Material weiter wenigstens ein Metall aufweist, das aus der Gruppe gewählt wird, die aus Aluminium, Nickel, Gold und Legierungen daraus besteht.
  12. Verfahren nach Anspruch 9, weiter umfassend: Plattieren von wenigstens einem Metall auf wenigstens einem Bereich von jeweils einer Erhebung der Vielzahl von Cu-Erhebungen, wobei das wenigstens eine Metall aus der Gruppe gewählt ist, die aus Aluminium, Nickel, Gold und Legierung daraus besteht.
  13. Verfahren nach Anspruch 9, weiter umfassend: Abscheiden einer Formmasse auf der zweiten Seite der Substratbasis, wobei die mikroelektronische Platte innerhalb der Formmasse ist; und Entfernen der Polymerschicht, um die Vielzahl von Cu-Erhebungen freizulegen.
  14. Verfahren nach Anspruch 13, weiter umfassend: Bilden einer Abdeckschicht aus Lotmittel auf einem Ende von jeweils einer Erhebung der Vielzahl von Cu-Erhebungen.
  15. Packungssubstrat nach Anspruch 14, bei welchem die Abdeckschicht aus Lotmittel eine Metalllegierung ist und wenigstens eine Kombination von Metallen umfasst, die aus der Gruppe gewählt ist, die aus AgSn, PbSn, SnAgCu, SnAgBi, AuSn, In und InSn besteht.
  16. Verfahren nach Anspruch 8, bei welchem eine Höhe der Vielzahl von Cu-Erhebungen innerhalb eines Bereichs von 25 bis 100 Mikrometer liegt.
  17. Verfahren zum Anbringen eines Packungssubstrats an Kontakten auf einer gedruckten Leiterplatte (PCB), wobei das Verfahren umfasst: Abscheiden eines Lotmaterials zwischen den Kontakten auf der PCB und einer Vielzahl von Kupfer (Cu)-Erhebungen, die auf einer ersten Seite einer Substratbasis gebildet sind, wobei das Packungssubstrat die Vielzahl von Cu-Erhebungen und die Substratbasis umfasst; und Anbringen des Packungssubstrats an den Kontakten der PCB, so dass Enden der Vielzahl von Cu-Erhebungen mit den Kontakten der PCB mit dem abgeschiedenen Material dazwischen verbunden werden.
  18. Verfahren nach Anspruch 17, bei welchem das Lotmaterial auf den Enden der Vielzahl von Cu-Erhebungen abgeschieden wird.
  19. Verfahren nach Anspruch 17, bei welchem das Lotmaterial auf den Kontakten der PCB abgeschieden wird.
  20. Verfahren nach Anspruch 17, bei welchem das Lotmaterial auf den Kontakten der PCB abgeschieden wird und auf den Enden der Vielzahl von Cu-Erhebungen.
  21. Verfahren nach Anspruch 17, bei welchem das Anbringen des Packungssubstrats an den Kontakten der PCB umfasst: Erwärmen des Lotmaterials auf eine Temperatur, die größer als 150°C ist, so dass das Lotmaterial schmilzt; und Kühlen des Lotmaterials, so dass das Lotmaterial sich verfestigt.
  22. Verfahren nach Anspruch 17, bei welchem eine Höhe der Vielzahl von Cu-Erhebungen innerhalb eines Bereichs von 25 bis 100 Mikrometer liegt.
  23. Verfahren zum Befestigen eines Packungssubstrats an Kontakten einer gedruckten Leiterplatte (PCB), wobei das Verfahren umfasst: Bilden einer Haftmittelschicht zwischen den Kontakten der PCB und einer Vielzahl von Kupfer (Cu)-Erhebungen, die auf einer ersten Seite einer Substratbasis gebildet sind, wobei das Packungssubstrat die Vielzahl von Cu-Erhebungen und die Substratbasis umfasst; und Anwenden von Druck auf das Packungssubstrat und die PCB, so dass ein Ende von jeweils einer Cu-Erhebung in die Haftmittelschicht gedrückt wird und mit den Kontakte der PCB koppelt.
  24. Verfahren nach Anspruch 23, weiter umfassend: Härten der Haftmittelschicht.
  25. Verfahren nach Anspruch 23, bei welchem die Haftmittelschicht ein anisotrop leitender Film oder Paste ist.
  26. Verfahren nach Anspruch 23, bei welchem die Haftmittelschicht ein nicht-leitender Film oder Paste ist.
  27. Verfahren nach Anspruch 23, bei welchem die Haftmittelschicht auf den Kontakten der PCB gebildet wird.
  28. Verfahren nach Anspruch 23, bei welchem die Haftmittelschicht auf dem Ende von jeweils einer Cu-Erhebung gebildet wird.
  29. Verfahren nach Anspruch 23, bei welchem die Haftmittelschicht auf den Kontakten der PCB gebildet und auf dem Ende von jeweils einer Cu-Erhebung.
  30. Verfahren nach Anspruch 23, bei welchem eine Höhe der Vielzahl von Cu-Erhebungen innerhalb eines Bereichs von 25 bis 100 Mikrometer liegt.
DE102009050743A 2008-12-31 2009-10-27 Halbleitervorrichtung und Herstellungsverfahren Withdrawn DE102009050743A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/347,800 2008-12-31
US12/347,800 US20100167466A1 (en) 2008-12-31 2008-12-31 Semiconductor package substrate with metal bumps

Publications (1)

Publication Number Publication Date
DE102009050743A1 true DE102009050743A1 (de) 2010-07-01

Family

ID=42221042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009050743A Withdrawn DE102009050743A1 (de) 2008-12-31 2009-10-27 Halbleitervorrichtung und Herstellungsverfahren

Country Status (5)

Country Link
US (1) US20100167466A1 (de)
JP (1) JP2010157693A (de)
KR (1) KR20100080352A (de)
CN (1) CN101770994A (de)
DE (1) DE102009050743A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012205240A1 (de) * 2012-03-30 2013-10-02 Semikron Elektronik Gmbh & Co. Kg Substrat und Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102208390B (zh) * 2011-05-19 2013-03-06 中国科学院微电子研究所 一种高密度凸点基板及其制造方法
US9831572B2 (en) * 2014-12-17 2017-11-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Socketless land grid array
US20170288780A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
US11587899B2 (en) 2020-07-29 2023-02-21 Texas Instruments Incorporated Multi-layer semiconductor package with stacked passive components

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089750A (en) * 1986-12-18 1992-02-18 Matsushita Electric Industrial Co., Ltd. Lead connection structure
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US8120186B2 (en) * 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US20100127380A1 (en) * 2008-11-26 2010-05-27 Manolito Galera Leadframe free leadless array semiconductor packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012205240A1 (de) * 2012-03-30 2013-10-02 Semikron Elektronik Gmbh & Co. Kg Substrat und Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement
DE102012205240B4 (de) * 2012-03-30 2016-08-04 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul

Also Published As

Publication number Publication date
US20100167466A1 (en) 2010-07-01
KR20100080352A (ko) 2010-07-08
JP2010157693A (ja) 2010-07-15
CN101770994A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE102013104721B4 (de) Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012103759B4 (de) Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011006489A1 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102010037439A1 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE112013000610B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: NUMONYX B.V., ROLLE, CH

8181 Inventor (new situation)

Inventor name: YIM, MYUNG JIN, CHANDLER, ARIZ., US

Inventor name: ADIMULA, RAVIKMAR, CHANDLER, ARIZ., US

R002 Refusal decision in examination/registration proceedings
R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, 80538 MUENCHEN,

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

Owner name: MICRON TECHNOLOGY, INC., US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

R082 Change of representative

Representative=s name: SAMSON & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20120521

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Effective date: 20120521

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120501