CN101770994A - 具有金属突点的半导体封装基板 - Google Patents

具有金属突点的半导体封装基板 Download PDF

Info

Publication number
CN101770994A
CN101770994A CN200910222341A CN200910222341A CN101770994A CN 101770994 A CN101770994 A CN 101770994A CN 200910222341 A CN200910222341 A CN 200910222341A CN 200910222341 A CN200910222341 A CN 200910222341A CN 101770994 A CN101770994 A CN 101770994A
Authority
CN
China
Prior art keywords
copper
packaging
prominent point
base plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910222341A
Other languages
English (en)
Inventor
R·阿迪穆拉
任明镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101770994A publication Critical patent/CN101770994A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

提供了制造具有金属突点的封装基板的装置和方法。该封装基板包括基板基底和多个形成于所述基板基底上的金属突点。随后可以将微电子晶片附着到所述封装基板上。还提供了将所述封装基板附着到印刷电路板(PCB)上的方法。

Description

具有金属突点的半导体封装基板
技术领域
本发明的实施方式一般涉及半导体制造。更具体地，本发明的实施方式涉及半导体封装基板。
背景技术
封装基板(package substrate)通常由多层组成并通常为扁平的。将微电子晶片(microelectronic die)附着在封装基板的顶部表面——例如通过倒装芯片技术(flip chip technology)。将晶片附着到封装基板上之前，不存在将封装基板连接到印刷电路板(PCB)上的互连线。将微电子晶片附着到基板的顶层之后，通过将焊料突点(solder bump)施用在该基板的底层上而将整个组件连接到PCB上，并进行回流焊接(solder reflow)。例如，附着晶片后，用于MMAP封装(模塑矩阵阵列封装)的基板通常具有施用于该基板底部的焊料突点。附着了晶片的封装基板本身并不包括用于附着到PCB上的互连线，并因此在封装制造过程中需要附着焊料突点和回流的步骤。现有的BGA(球栅阵列)封装制造方法包括用回流焊接来附着所述焊料突点，并因此使得整个封装达到如260℃的非常高的温度。此外，焊料球存在可靠性的问题，且可能在结构方面发生退化。该焊料在整个封装结构中是疲劳寿命较低的材料。
发明内容
本发明提供了一种将要被附着到微电子晶片上的封装基板，该封装基板包括：
基板基底；以及
形成于所述基板基底的第一表面上的多个铜突点(bump)，其中，该基板的第二表面将要被附着到微电子晶片上，该基板的所述第二表面与所述第一表面相对。
本发明还提供了一种制造包括封装基板和微电子晶片的微电子封装体的方法，该方法包括：
形成基板基底；
在所述基板基底的第一表面上形成多个铜突点，其中，所述封装基板包括所述多个铜突点和所述基板基底；以及
在所述基板基底上形成所述多个铜突点后，将微电子晶片附着到所述基板基底的第二表面上，所述基板基底的所述第二表面与所述第一表面相对。
本发明还提供了一种将封装基板附着到印刷电路板的触点上的方法，该方法包括：
在所述印刷电路板的所述触点与形成于基板基底的第一表面上的多个铜突点之间沉积焊接材料，其中，所述封装基板由所述多个铜突点和所述基板基底构成；以及
将所述封装基板附着到所述印刷电路板的触点上，从而用所述触点与所述铜突点之间沉积的所述材料将所述多个铜突点的端部连接到所述印刷电路板的所述触点上。
本发明还提供了一种将封装基板附着到印刷电路板的触点上的方法，该方法包括：
在所述印刷电路板的所述触点与形成于基板基底的第一表面上的多个铜突点之间形成粘合剂层，其中，所述封装基板包括所述多个铜突点和所述基板基底；以及
对所述封装基板和所述印刷电路板施加压力，从而将各个所述铜突点的端部压入所述粘合剂层并与所述印刷电路板的所述触点连接。
附图说明
特别指出了视为本发明的主题并在说明书的结束部分中清楚地要求保护该主题。然而，当结合附图来阅读时，通过参考下列详细描述，可以更好地理解本发明的操作的构成和方法，及其目的、特征和优点，其中：
图1为说明根据本发明的一种实施方式，将微电子晶片附着到封装基板上之前，用于微电子晶片的封装基板的横截面视图；
图2为说明根据本发明的一种实施方式的封装的仰视图；
图3a为说明根据本发明的一种实施方式的封装基板的基板基底(substrate base)的横截面视图；
图3b为说明根据本发明的一种实施方式的其上形成有聚合物层的基板基底的横截面视图；
图3c为说明根据本发明的一种实施方式在聚合物层上形成沟槽后的与图3b相似的视图；
图3d为说明根据本发明的一种实施方式在沟槽内沉积铜(Cu)之后的与图3c相似的视图；
图3e为说明根据本发明的一种实施方式将微电子晶片附着到封装基板的一侧之后与图3d相似的视图，封装基板的该侧与多个导电突点相对；
图3f为说明根据本发明的一种实施方式将模塑化合物沉积在封装基板上之后与图3e相似的视图，该封装基板具有处于所述模塑化合物内的微电子晶片；
图3g为说明根据本发明的一种实施方式将聚合物层从基板基底上除去之后的与图3f相似的视图；
图4a为说明根据本发明的一种实施方式的包括封装基板的微电子封装体的横截面视图；
图4b为说明根据本发明的一种实施方式的PCB的横截面视图；
图4c为说明根据本发明的一种实施方式的附着到PCB上的封装基板的基板基底的横截面视图；
图5a为说明根据本发明的一种实施方式的微电子封装体的横截面视图，该微电子封装体包括其上形成有粘合剂的封装基板；
图5b为说明根据本发明的一种实施方式的PCB的横截面视图；
图5c为说明根据本发明的一种实施方式的位于封装基板的基板基底与PCB之间的粘合剂层的横截面视图；以及
图5d为说明根据本发明的一种实施方式的附着到PCB上的封装基板的基板基底的横截面视图。
可以理解的是，为了简单而清楚地进行说明，不必要按比例画出图中所说明的元件。例如，为了清楚，相对于其它部件，可以放大一些元件的尺寸。另外，在认为适当的地方，在图中重复使用附图标记来表明相同或相似的元件。
具体实施方式
在下面的详细描述中，陈述了很多特定的细节，以提供对本发明的全面理解。然而，本领域的技术人员可以理解的是，没有这些特定的细节也可以实施本发明。在其它例子中，没有详细描述众所周知的方法、步骤、构成和电路，以不使本发明变得不清楚。
提供了封装基板，该封装基板包括基板基底和多个形成于该基板基底上的导电突点。然后将微电子晶片附着到整个封装基板上，具体地，所述微电子晶片位于基板基底上，与所述多个导电突点相对。所述多个导电突点随后可以用于附着到印刷电路板(PCB)的触点上。
应该理解的是，术语“底部”和“顶部”是基于说明的附图的底部和顶部的相对的术语，且出于说明的目，用于提供方位。
图1说明了根据本发明的一种实施方式，附着微电子晶片之前的用于微电子晶片的封装基板。示出的封装基板200包括基板基底201和多个导电突点225，该导电突点225形成于所述基板基底201的底部。
基板基底201可以包括多种层——例如，顶部阻焊剂(solder mask)215；形成于双马来酰亚胺-三嗪(BT)芯层(core layer)205之上的铜线路(trace)层210；以及形成于顶部表面上的接触垫(contact pad)203。在所述基板基底上还可以包括其它层——例如与所述顶部阻焊剂相对的底部阻焊剂，考虑到所述导电突点225至所述基板的相对侧的布线的位于BT芯层底部的金属线路层等。尽管为了说明的目的而将各层显示为一个紧密的连续层，但是应该理解的是：不是所有的层都是连续的。例如，铜线路层210就不是一个紧密的连续层，而是连接到形成于所述基板基底的表面上的不同触点上的各种线路的层。
在所述基板上形成过孔(via)时，这使得位于所述基板基底的顶部的不同接触垫被布线至所述基板基底的相对侧并被布线至所述多个导电突点225的不同导电突点上。将微电子晶片附着到与所述多个导电突点相对的一侧的触点上——例如通过引线键合(wire bonding)或C4倒装芯片——然后电连接到所述多个导电突点225上，并且当将封装基板附着到PCB上时，将微电子晶片也附着到PCB上。所述多个导电突点225形成于基板200的底部且可以用于将封装基板200附着到PCB上。
在一种实施方式中，所述导电突点225由铜(Cu)或其合金构成。Cu合金可以含有例如铝(Al)、镍(Ni)或金(Au)。在一种实施方式中，用Al、Ni、Au或它们的合金的覆盖层(capping layer)227来镀覆(例如：电镀)所述多个Cu突点，以保护该Cu突点不被氧化。所述覆盖层227的厚度足以防止所述氧化。可以覆盖整个Cu突点，或者仅仅覆盖所述Cu突点的一部分——例如所述Cu突点的端部。
应该理解的是，在详细描述中提到的导电突点不仅仅是导电垫。所述导电突点的高度优选为25-100微米——例如50微米。在一种实施方式中，所述导电突点是导电柱。在另一种实施方式中，所述导电突点是高约50微米的Cu柱。
此外，应该提到的是，将所述多个导电突点225附着到基板基底201上的其它方法也可以用于制作封装基板，而无需遵从本文所提到的基本原理。
封装基板200还包括形成于所述基板基底201的底部的聚合物层240。所述多个导电突点225中的每个突点都贯穿该聚合物层240。在一种实施方式中，不存在所述聚合物层240——例如在附着微电子晶片之前就除去该聚合物层240，或者可选择地，根本不使用该聚合物层240。
图2说明了根据本发明的一种实施方式的封装基板200的仰视图。显示了从基板基底201的底部投影的导电突点225。
制造封装基板并将微电子晶片附着在该封装基板上
图3a至图3g说明了制造包括导电突点的基板、以及将微电子晶片附着到该封装基板上的示例方法。该封装基板可以用于例如MMAP封装，而且还不要求改变MMAP封装的制造方法。
图3a说明了将多个导电突点附着到基板基底301一侧之前，封装基板300的基板基底301。在所示出的实施方式中，显示出的基板基底301包括形成于BT芯层305的顶部的铜线路层310，以及形成于所述铜线路层310的顶部的顶部阻焊剂315。此外，基板基底301可以包括各种层，而无需遵从本文中提到的基本原理。
如图3b中所示，聚合物层340形成于所述基板的底部。可以通过例如旋涂或层压聚合物的方法在所述基板基底的底部形成该层。所述聚合物层340的厚度足以使导电突点325形成于其中。该聚合物层例如可以为环氧树脂膜层而在金属突点形成之后用作聚合物层，或者可以为光致抗蚀剂层而在金属突点形成之后被除去。
如图3c中所示，沟槽345形成于所述聚合物层340内。例如可以蚀刻所述聚合物层340来形成沟槽345。在一种实施方式中，沟槽345一直延伸至基板基底301，并将所述导电突点连接到金属线路上，该金属线路提供了到所述基板的另一侧的布线。
如图3d所示，将导电材料350(例如：Cu)沉积在所述沟槽345内，以形成多个导电突点325。所述基板基底301和多个导电突点325构成所述封装基板300。
在一种实施方式中，通过电镀来沉积所述导电材料。所述导电材料例如可以由铜(Cu)或其合金构成。Cu合金可以包括例如Cu与铝(Al)、镍(Ni)或金(Au)。在一种实施方式中，用Al、Ni、Au或其合金的覆盖层327来镀覆(例如：电镀)所述多个Cu突点。可以覆盖整个Cu突点——这要求先除去所述聚合物层——或者仅覆盖所述Cu突点的一部分——例如仅覆盖所述Cu突点的端部。
所述导电突点325的高度可以优选为25-100微米——例如50微米。在一种实施方式中，所述导电突点325为Cu且为柱状。
如图3e所示，在所述基板基底301上形成所述多个导电突点325后，将微电子晶片355附着到封装基板300上。在所示的实施方式中，使用引线键合法将所述微电子晶片355连接到接触垫上，该接触垫位于与所述多个导电突点相对的所述基板基底301的顶部表面上。
还可以通过其它方法来附着所述微电子晶片355，而无需遵从本文提出的基本原理。例如，当所述晶片上的焊料突点与所述基板基底301的顶部表面上的接触垫对齐并处于接触状态时，可以使用C4倒装芯片技术来附着所述晶片。
图3f说明了形成于基板300的基板基底301的顶部表面的模塑化合物365，该模塑化合物365封装了所述微电子晶片355。该模塑化合物例如为所述微电子晶片355和键合引线360提供保护。
如图3g所示，然后从所述基板基底301上除去聚合物层340。可以通过各种方法来除去所述聚合物层340，例如通过化学溶液来剥离。可选择地，在另一种实施方式中，在将所述晶片355附着到所述基板基底301上之前，通过相同的方法来除去所述聚合物层340。
将封装基板附着到印刷电路板(PCB)上
图4a至图4c和图5a至图5e说明了将所述基板附着到PCB上的示例方法。如果需要，在封装制造的过程中，包括所述多个导电突点225在内的所述基板200的部件使得附着焊料突点和回流步骤可以被省略。
在一些场合中，温度可能是加快微电子组件破坏的关键因素。如果不顾虑高温，可以使用回流焊接将所述基板附着到PCB上，如图4a至图4c的示例的方法所示。回流焊接例如可以在高于150℃的温度下进行。通常的回流焊接的峰值温度依赖于焊料的组成而可以在例如180-260℃的范围内变化。
如果顾虑高温，可以用导电粘合剂来代替，该导电粘合剂使得电连接和机械连接能够在很低的温度(例如：150℃)下进行。使用粘合剂将封装基板附着到PCB上的示例方法在图5a至图5e中进行说明。使用同时具有底部填充功能的粘合剂可以同时起到显著改善板级(board level)可靠性的作用。此外，与现有的LGA(格栅阵列)封装相比，例如，可以实现较低的有阻连接(resistant joint)。还降低了对封装共面性(co planarity)的关注度。
图4a至图4c说明了根据本发明的一种实施方式，通过使用焊料将封装基板附着到PCB的触点的方法。将焊料沉积在所述多个导电突点与PCB之间并随后进行回流。
图4a说明了根据本发明的一种实施方式的被附着到PCB上的触点之前的微电子封装体490。该微电子封装体490可以按图3a至图3f的上述描述来制造，且可以适用相应的描述。图4a显示的微电子封装体490包括封装基板400、微电子晶片455和模塑化合物465。如所示出的，装配该微电子封装体490之后，将焊接材料475沉积在所述多个导电突点425的端部，以用焊料来覆盖所述突点425。可以通过例如在焊接材料475内对所述多个导电突点425进行浸渍(dip)来形成焊料盖(solder cap)。焊接材料475可以包括例如：银(Ag)、锡(Sn)、铅(Pb)、或它们的合金——例如AgSn、PbSn、SnAgCu、SnAgBi、AuSn、In和InSn。
可选择地，在另一种实施方式中，如图4b所示，将焊接材料475沉积在PCB 485的触点480上。触点480形成于PCB 485上、随后将焊接材料475沉积在触点480上。所述触点480与所述多个导电突点425对齐并用于连接所述封装490和PCB 485。在另一种实施方式中，将焊接材料475沉积在所述多个导电突点425的端部和PCB 485的触点480上。
图4c说明了中间沉积有焊接材料475的附着到所述PCB上的基板400。用所述触点与所述铜突点之间的焊接材料475将所述多个导电突点425连接到所述PCB 485的触点480上。随后，可以将所述封装体490与PCB 485的组合体加热至使所述焊接材料475熔化，随后冷却至使该焊接材料475固化。所述焊料进行回流。
图5a至图5c说明了根据本发明的一种实施方式，使用粘合剂将封装基板附着到PCB的触点上的方法。如图5a所示，在一种实施方式中，在附着到PCB 585的触点580上之前，在微电子封装体590上形成粘合剂595。可以按图3a至图3f的上述描述来制造所述微电子封装体590，并可以适用相应的描述。所述微电子封装体590包括封装基板500、微电子晶片555和模塑化合物565。如所示出的，粘合剂层595跨越所述多个导电突点525的端部而形成。
可选择地，在一种实施方式中，如图5b所示，粘合剂层595形成于PCB585的触点580上。在PCB 585上形成触点580，且随后将粘合剂层595沉积在PCB 585的上面形成有触点580的一侧。在一种实施方式中，仅当形成有触点580时，才将粘合剂层595沉积在PCB 585上。
在一种实施方式中，粘合剂层595是各向异性的导电膜或糊(例如：环氧树脂)。各向异性导电膜允许在一个方向上的导电，允许PCB上的所述导电突点525与触点580之间的导电；然而，在导电突点525之间的方向上不允许导电，以防止所述导电突点短路。在另一种实施方式中，粘合剂层595是非导电膜或糊，其辅助将基板500附着到PCB 585上。在另一种实施方式中，粘合剂层595形成于多个突点525和PCB 585的触点580上。
图5c说明了所述多个导电突点525与触点580之间的粘合剂层595。如图5d所示，施加压力，从而将所述导电突点525压入所述粘合剂层595中，以连接到所述PCB 585的触点580上。在所示的实施方式中，突点525受压通过所述粘合剂层595，并与所述触点580接触。
如果所述粘合剂层595为各向异性的导电材料，则所述突点525可以与所述触点580接触，或者在所述突点525与所述触点580之间用导电粘合剂隔开，使得所述各向异性的导电材料中的导电填料在所述突点525与所述触点580之间进行连接。如果使用非导电的粘合材料，则将所述突点525挤压通过所述粘合剂层595并与所述触点580接触。接着所述粘合剂层固化。
尽管已经描述并在附图中示出了某些示例性的实施方式，但是可以理解的是，这些实施方式仅仅是说明性的，并不限制本发明，而且本发明并不限于所图示和描述的特定结构和布置，因为对本领域的技术人员来说是可以进行修改。

Claims (30)

1.一种将要被附着到微电子晶片上的封装基板，该封装基板包括：
基板基底；以及
形成于所述基板基底的第一表面上的多个铜突点，其中，该基板的第二表面将要被附着到微电子晶片上，该基板的所述第二表面与所述第一表面相对。
2.根据权利要求1所述的封装基板，其中，所述多个铜突点为柱状的。
3.根据权利要求1所述的封装基板，其中，所述多个铜突点还包括选自由铝、镍、金和它们的合金所组成的组中的至少一种金属。
4.根据权利要求3所述的封装基板，其中，将所述至少一种金属电镀在所述多个铜突点上。
5.根据权利要求1所述的封装基板，其中，该封装基板还包括：
覆盖层，该覆盖层形成于所述多个铜突点的每个突点的端部。
6.根据权利要求1所述的封装基板，其中，所述多个铜突点的高度为25-100微米。
7.根据权利要求1所述的封装基板，其中，该封装基板还包括：
聚合物层。
8.一种制造包括封装基板和微电子晶片的微电子封装体的方法，该方法包括：
形成基板基底；
在所述基板基底的第一表面上形成多个铜突点，其中，所述封装基板包括所述多个铜突点和所述基板基底；以及
在所述基板基底上形成所述多个铜突点后，将微电子晶片附着到所述基板基底的第二表面上，所述基板基底的所述第二表面与所述第一表面相对。
9.根据权利要求8所述的方法，其中，形成所述多个铜突点的过程包括：
在所述基板的所述第一表面上形成聚合物层；
在所述聚合物层内形成多个沟槽，该沟槽延伸至所述基板基底；以及
在所述多个沟槽内沉积含有铜的导电材料，以形成所述多个铜突点。
10.根据权利要求9所述的方法，其中，通过电镀将所述导电材料沉积在所述多个沟槽内。
11.根据权利要求9所述的方法，其中，所述导电材料还包括选自由铝、镍、金和它们的合金所组成的组中的至少一种金属。
12.根据权利要求9所述的方法，其中，该方法还包括：
在所述多个铜突点的每个突点的至少一部分上镀覆至少一种金属，所述至少一种金属选自由铝、镍、金和它们的合金所组成的组。
13.根据权利要求9所述的方法，其中，该方法还包括：
在所述基板基底的所述第二表面上沉积模塑化合物，所述微电子晶片处于所述模塑化合物内；以及
除去该聚合物层，以暴露所述多个铜突点。
14.根据权利要求13所述的方法，其中，该方法还包括：
在所述多个铜突点的每个突点的端部形成焊料覆盖层。
15.根据权利要求14所述的方法，其中，所述焊料覆盖层为金属合金，且含有选自由AgSn、PbSn、SnAgCu、SnAgBi、AuSn、In和InSn所组成的组中的金属的至少一种组合。
16.根据权利要求8所述的方法，其中，所述多个铜突点的高度为25-100微米。
17.一种将封装基板附着到印刷电路板的触点上的方法，该方法包括：
在所述印刷电路板的所述触点与形成于基板基底的第一表面上的多个铜突点之间沉积焊接材料，其中，所述封装基板由所述多个铜突点和所述基板基底构成；以及
将所述封装基板附着到所述印刷电路板的触点上，从而用所述触点与所述铜突点之间沉积的所述材料将所述多个铜突点的端部连接到所述印刷电路板的所述触点上。
18.根据权利要求17所述的方法，其中，将所述焊接材料沉积在所述多个铜突点的端部。
19.根据权利要求17所述的方法，其中，将所述焊接材料沉积在所述印刷电路板的所述触点上。
20.根据权利要求17所述的方法，其中，将所述焊接材料沉积在所述印刷电路板的所述触点上和所述多个铜突点的端部。
21.根据权利要求17所述的方法，其中，将所述将封装基板附着到所述印刷电路板的所述触点的过程包括：
将所述焊接材料加热至高于150℃的温度，使得所述焊接材料熔化；以及
冷却所述焊接材料，使得所述焊接材料固化。
22.根据权利要求17所述的方法，其中，所述多个铜突点的高度为25-100微米。
23.一种将封装基板附着到印刷电路板的触点上的方法，该方法包括：
在所述印刷电路板的所述触点与形成于基板基底的第一表面上的多个铜突点之间形成粘合剂层，其中，所述封装基板包括所述多个铜突点和所述基板基底；以及
对所述封装基板和所述印刷电路板施加压力，从而将各个所述铜突点的端部压入所述粘合剂层并与所述印刷电路板的所述触点连接。
24.根据权利要求23所述的方法，其中，该方法还包括：
使所述粘合剂层固化。
25.根据权利要求23所述的方法，其中，所述粘合剂层为各向异性的导电膜或各向异性的导电糊。
26.根据权利要求23所述的方法，其中，所述粘合剂层为非导电膜或非导电糊。
27.根据权利要求23所述的方法，其中，所述粘合剂层形成于所述印刷电路板的所述触点上。
28.根据权利要求23所述的方法，其中，所述粘合剂层形成于各个所述铜突点的端部。
29.根据权利要求23所述的方法，其中，所述粘合剂层形成于所述印刷电路板的所述触点上和各个所述铜突点的端部。
30.根据权利要求23所述的方法，其中，所述多个铜突点的高度为25-100微米。
CN200910222341A 2008-12-31 2009-11-13 具有金属突点的半导体封装基板 Pending CN101770994A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/347,800 2008-12-31
US12/347,800 US20100167466A1 (en) 2008-12-31 2008-12-31 Semiconductor package substrate with metal bumps

Publications (1)

Publication Number Publication Date
CN101770994A true CN101770994A (zh) 2010-07-07

Family

ID=42221042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910222341A Pending CN101770994A (zh) 2008-12-31 2009-11-13 具有金属突点的半导体封装基板

Country Status (5)

Country Link
US (1) US20100167466A1 (zh)
JP (1) JP2010157693A (zh)
KR (1) KR20100080352A (zh)
CN (1) CN101770994A (zh)
DE (1) DE102009050743A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208390A (zh) * 2011-05-19 2011-10-05 中国科学院微电子研究所 一种高密度凸点基板及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102012205240B4 (de) * 2012-03-30 2016-08-04 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
US9831572B2 (en) * 2014-12-17 2017-11-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Socketless land grid array
US20170288780A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
US11587899B2 (en) 2020-07-29 2023-02-21 Texas Instruments Incorporated Multi-layer semiconductor package with stacked passive components

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089750A (en) * 1986-12-18 1992-02-18 Matsushita Electric Industrial Co., Ltd. Lead connection structure
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US8120186B2 (en) * 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US20100127380A1 (en) * 2008-11-26 2010-05-27 Manolito Galera Leadframe free leadless array semiconductor packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208390A (zh) * 2011-05-19 2011-10-05 中国科学院微电子研究所 一种高密度凸点基板及其制造方法
CN102208390B (zh) * 2011-05-19 2013-03-06 中国科学院微电子研究所 一种高密度凸点基板及其制造方法

Also Published As

Publication number Publication date
US20100167466A1 (en) 2010-07-01
DE102009050743A1 (de) 2010-07-01
JP2010157693A (ja) 2010-07-15
KR20100080352A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
KR102291734B1 (ko) 양-측 몰딩을 갖는 시스템-인-패키지
CN102487020B (zh) 形成引线上凸块互连的半导体器件和方法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
CN1181524C (zh) 在圆片面上形成集成电路封装的方法
US7838332B2 (en) Method of manufacturing a semiconductor package with a bump using a carrier
CN103066051B (zh) 封装基板及其制作工艺、半导体元件封装结构及制作工艺
JP5952523B2 (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
CN101770994A (zh) 具有金属突点的半导体封装基板
WO2021079209A1 (en) Forming of bump structure
US20100276797A1 (en) Semiconductor device
CN113299613A (zh) 半导体封装结构及其制造方法
JP2001250876A (ja) 半導体装置及びその製造方法
JP2870533B1 (ja) 半導体装置およびその製造方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
JP2008198916A (ja) 半導体装置及びその製造方法
KR20100002870A (ko) 반도체 패키지의 제조 방법
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
TWI498982B (zh) 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法
CN101958292A (zh) 印刷电路板、封装件及其制造方法
CN112490138A (zh) 一种芯片结构的制备方法
TWI393192B (zh) 晶片封裝結構製程
JP2012174900A (ja) 半導体装置の製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100707