CN102208390A - 一种高密度凸点基板及其制造方法 - Google Patents

一种高密度凸点基板及其制造方法 Download PDF

Info

Publication number
CN102208390A
CN102208390A CN2011101304373A CN201110130437A CN102208390A CN 102208390 A CN102208390 A CN 102208390A CN 2011101304373 A CN2011101304373 A CN 2011101304373A CN 201110130437 A CN201110130437 A CN 201110130437A CN 102208390 A CN102208390 A CN 102208390A
Authority
CN
China
Prior art keywords
substrate
salient point
high density
column lead
adhesives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101304373A
Other languages
English (en)
Other versions
CN102208390B (zh
Inventor
于中尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN 201110130437 priority Critical patent/CN102208390B/zh
Publication of CN102208390A publication Critical patent/CN102208390A/zh
Application granted granted Critical
Publication of CN102208390B publication Critical patent/CN102208390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及芯片加工技术领域，具体涉及一种高密度凸点基板。所述基板，包括垂直于基板表面紧密排列的包覆绝缘层的柱状导线，包覆绝缘层的柱状导线通过粘接材料粘接形成基板；基板的一个表面设有布线，另一个表面上有部分导线凸出基板的表面，形成凸点。本发明还提供一种高密度凸点基板的制造方法。本发明提供的基板结构自带凸点，无需高精度厚胶光刻和高精度电镀凸点；本发明提供的制造方法，制造成本低廉，加工工艺简单，不需要高深宽比厚胶光刻工艺和高精度电镀工艺，不需要机械钻孔、高成本的DRIE高深宽比的深硅刻蚀、高成本的孔内绝缘层和电镀种子层沉积及高难度的孔内电镀填充工艺，因此不需要这些工艺采用的价格昂贵的工艺设备。

Description

一种高密度凸点基板及其制造方法
技术领域
本发明涉及芯片加工技术领域，具体涉及一种高密度凸点基板及其制造方法。
背景技术
随着信息技术的不断发展，手机和各种电子产品越来越向轻薄短小的方向发展，手机电脑的性能越来越高，体积变得越来越小，对芯片和器件的集成度要求也越来越高。随着大规模集成电路的不断发展和革新，线宽已经接近22纳米，集成度达到空前的水平。对于技术和设备的要求也达到了一个全新的高度。线宽进一步变小的难度越来越大，技术和设备的加工能力的提升难度更大，技术和设备水平的发展趋于减缓。这种情况下，3D高密度封装受产业界广泛的重视，一个器件中的芯片不再是一个，而是多个，并且不再是只在一层排列，而是堆叠成三维高密度微组装芯片。芯片三维堆叠有效减少了器件的三维尺寸，芯片间的堆叠方式也在不断的改进。从FLIP CHIP到硅基TSV（Through Silicon Via）通孔互联技术，器件的三维尺寸变得越来越小。封装工艺也从原来的键合、贴片、塑封，演变成引入前段工艺的RDL、Flip Chip、晶圆键合、TSV等等关键工艺技术，使得更芯片密度更大、尺寸更小的封装结构不断涌现。
其中TSV技术，被世界封装技术领域公认为下一代最重要的封装技术。目前硅基TSV加工，普遍被大家采用的加工方法是，在硅105中制作高深宽比的硅通孔，在孔壁上沉积的绝缘层101、隔离层102、电镀种子层103，最后用电镀的方法将金属104填满通孔。由于淀积过程和电镀过程都在硅的整表面进行，所以孔外金属必须去掉，通过高精减薄工艺去掉表层的金属隔离层102绝缘层101。最后将硅片105的背面进行减薄，直至孔底部的金属暴露出来，形成TSV通孔连接，如图1所示。这种硅通孔的加工工艺和设备的成本都非常高，工艺过程复杂，目前没有完全彻底的解决方法。填孔的要求非常高，填充后的通孔中不能有气泡，否则，将在后续的使用过程中，导致断裂、发热等问题，使通孔连接失效，影响器件的电性能。
TSV加工完成后，在硅片两面进行再布线，这是一个多层布线过程。再布线后，在表面的焊点上进行植球，植球有两种方式，一种是植锡球，如图2所示，适用于较低密度的植球和较宽的线宽线距；另一种是长铜柱，如图3所示，由于铜柱是通过微加工电镀获得，所以能够获得高密度，细线宽线距的封装应用。长铜柱技术需要高深宽比的厚胶光刻技术和高精度的电镀技术。
在高端封装中，封装基板是芯片载体，因为制造成本较低，高端基板的主流是有机基板，而且是以环氧树脂或BT树脂为主的封装基板。有机封装基板与常规的PCB板的主要区别是封装基板具有小的线宽线距，其线宽线距小于3mil，目前具有良好量产的单购达到25μm的线宽线距，相应的过孔层间过孔在30微米左右。因其线宽线距的尺寸过小，常规的PCB工艺和设备无法满足加工需要。高端封装基板的板内贯通孔主要还是用机械钻孔的方式，孔径在1mm-1.5mm。当基板上需要大量这样的过孔时，钻孔的数量就受到了，机械钻孔的尺寸就受到了限制，单位面积内能够加工的过孔数量是有限的，将导致封装面积无法缩得更小，因此，有机基板的尺寸受到机械钻孔的限制不可能做得很小。
无论是TSV硅基板还是有机高端封装基板，受到加工工艺技术的限制，无论是工艺成本还是加工难度都非常高，相应的使用的设备价格也是非常的昂贵。
发明内容
本发明为了克服上述缺陷提供一种高密度凸点基板，此基板上的凸点是自带的，无需高精度厚胶光刻和高精度电镀凸点。
本发明还提供一种高密度凸点基板的制造方法，加工工艺简单，制造成本低廉。
为了达到上述目的，本发明采用的技术方案为：
一种高密度凸点基板，包括垂直于基板表面紧密排列的包覆绝缘层的柱状导线，所述包覆绝缘层的柱状导线通过粘接材料粘接形成基板；所述基板的一个表面设有布线，另一个表面上有部分导线凸出基板的表面，形成凸点。
上述方案中，所述柱状导线为金属导线。
上述方案中，所述布线包括至少一层绝缘层和一层金属线。
上述方案中，所述凸点表面有一层低熔点焊料。
上述方案中，所述绝缘层的材料为有机材料。
上述方案中，所述粘接材料为有机粘接剂或低熔点金属。
上述方案中，所述粘接材料为低熔点金属时，所述凸点表面的低熔点焊料的熔点要比低熔点金属的熔点低10℃。
一种高密度凸点基板的制造方法，包括如下步骤：
将带有绝缘层的柱状导线平行排列成束；
灌装粘接材料将所述带有绝缘层的柱状导线粘接起来，固化后形成柱状导线束；
沿所述柱状导线的横截面方向对所述柱状导线束进行切片，形成带有高密度导电通道的基板；
在所述基板一侧表面进行布线，在所述基板的另一侧，对所述粘接材料、所述绝缘层和部分所述柱状导线进行腐蚀，将要保留的所述柱状导线凸出出来，在基板表面形成导电凸点阵列。
上述方案中，对所述粘接材料、所述绝缘层和部分所述柱状导线进行腐蚀，采用光刻腐蚀的方法，先用光刻胶进行掩蔽曝光，再对需要保留的柱状导线之外的材料进行腐蚀去除。
上述方案中，所述导电凸点阵列的凸点上包覆低熔点焊料。
与现有技术相比，本发明采用技术方案产生的有益效果如下：
本发明提供的基板结构自带凸点，无需高精度厚胶光刻和高精度电镀凸点，而且同样本结构具有高密度TSV导电通道基板的所有优点；
本发明提供的基板的制造方法，制造成本低廉，加工工艺简单，不需要高深宽比厚胶光刻工艺和高精度电镀工艺，不需要机械钻孔、高成本的DRIE高深宽比的深硅刻蚀、高工艺难度高成本的孔内绝缘层和电镀种子层沉积及高难度的孔内电镀填充工艺，因此不需要这些工艺相应的价格昂贵的工艺设备。
附图说明
图1为现有技术中硅基TSV通孔结构的剖视图；
图2为现有技术中表面多层布线单面植锡球TSV硅基板的剖视图；
图3为现有技术中表面多层布线单面植铜柱TSV硅基板的剖视图；
图4为本发明实施例提供的高密度基板结构示意图；
图5为图4的A-A’剖面图；
图6为图4的B-B’剖面图；
图7为本发明实施例提供的高密度凸点基板的结构剖视图；
图8为本发明实施例提供的凸点包覆低熔点焊料的高密度凸点基板的结构剖视图。
具体实施方式
下面结合附图和实施例对本发明技术方案进行详细描述。
如图7所示，本发明实施例提供一种高密度凸点基板，包括垂直于基板表面紧密排列的若干包覆绝缘层402的柱状导线401，柱状导线的数量由其横截面积决定，柱状导向的横截面积满足最终基板面积要求；包覆绝缘层402的柱状导线401通过粘接材料403粘接形成基板；基板的一个表面设有布线701，另一个表面上有部分导线凸出基板的表面，形成凸点703。布线701为多层布线，包括两层绝缘层702和一层金属线704。柱状导线401与多层布线表面制造的焊点705相连，用于与芯片键合。
本实施例中，柱状导线为金属导线，金属导线的材料为铜、镍、钨、钼、钛、金、铂、铝、钽，镍铬合金或钛钨合金等中的任何一种，如果高密度金属通孔互联基板的金属导线是铜，那么基板上的凸点就是铜凸点。
本实施例中，凸点表面包覆一层低熔点焊料806，如图8所示。低熔点焊料为Sn合金、In合金、Au合金或Ag合金等中的一种。在凸点表面包覆一层低熔点焊料，用于将芯片通过回流焊的方式贴在本发明实施例所述基板上。低熔点金属焊料，使得回流焊能在较低的温度下进行，如果直接用金属导线如铜金属线 ，只能用热压焊接，温度要到300℃以上，这是通常的基板和封装不能接受的温度。
本实施例中，绝缘层的材料为有机材料，有机材料为聚酰亚胺、聚酯或PTFE有机材料等中的任何一种。
本实施例中，粘接材料为有机粘接剂或低熔点金属。其中，有机粘接剂为环氧树脂、聚酰亚胺、聚酯、有机硅树脂或橡胶等材料，或以上述材料为主要成分的有机填充材料；低熔点金属为锡合金、铋合金、金合金、铟合金或银合金等中的任何一种。
本实施例中，当粘接材料为低熔点金属时，凸点表面又包覆低熔点焊料，那么低熔点焊料的熔点要比低熔点金属的熔点低10℃，以保证后续封装工艺回流焊过程基板结构稳定。
本发明另一实施例提供一种高密度凸点基板的制造方法，包括如下步骤：
（1）将带有绝缘层402的柱状导线401平行排列成束；
（2）灌装粘接材料403将带有绝缘层402的柱状导线401粘接起来，固化后形成柱状导线束，如图4所示；
（3）沿柱状导线的横截面方向对柱状导线束进行切片，形成带有高密度导电通道的基板，如图5和图6所示；
（4）在基板一侧表面进行布线701，在基板的另一侧，对要形成凸点的柱状导线进行保护，将要制作凸点以外的粘接材料403、绝缘层402和柱状导线401整体腐蚀掉一层，被保护的柱状导线403高出基板表面的部分即为凸点703，凸点703在基板表面形成导电凸点阵列。
本实施例中，对粘接材料、绝缘层和部分柱状导线进行腐蚀，采用光刻腐蚀的方法，先用光刻胶在要保护的柱状导线表面形成光刻胶掩蔽膜，将其让区域暴露出来，对不需要保留的粘接材料、绝缘层和部分柱状导线进行腐蚀去除，腐蚀完成后，将光刻胶去除，形成导电凸点。
本实施例中，导电凸点阵列的凸点上包覆低熔点焊料806。包覆的方法包括电镀、浸镀等方法，低熔点焊料可以在凸点尖端，也可以包覆整个凸点。
本发明的基板结构具有周期性排布的高密度通孔导电通道，适用于大量输入输出端口的基板和硅TSV的所有应用。而且本发明的制造基板的方法，具有制造成本低廉，加工工艺简单的优点，不需要高深宽比厚胶光刻工艺和高精度电镀工艺，不需要机械钻孔、高成本的DRIE高深宽比的深硅刻蚀、高工艺难度高成本的孔内绝缘层和电镀种子层沉积和高难度的孔内电镀填充工艺，因此不需要这些工艺相应的价格昂贵的工艺设备，真正做到低成本，简化工艺。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高密度凸点基板，其特征在于：包括垂直于基板表面紧密排列的包覆绝缘层的柱状导线，所述包覆绝缘层的柱状导线通过粘接材料粘接形成基板；所述基板的一个表面设有布线，另一个表面上有部分导线凸出基板的表面，形成凸点。
2.如权利要求1所述的高密度凸点基板，其特征在于：所述柱状导线为金属导线。
3.如权利要求1所述的高密度凸点基板，其特征在于：所述布线包括至少一层绝缘层和一层金属线。
4.如权利要求1所述的高密度凸点基板，其特征在于：所述凸点表面有一层低熔点焊料。
5.如权利要求1所述的高密度凸点基板，其特征在于：所述绝缘层的材料为有机材料。
6.如权利要求4所述的高密度凸点基板，其特征在于：所述粘接材料为有机粘接剂或低熔点金属。
7.如权利要求6所述的高密度凸点基板，其特征在于：所述粘接材料为低熔点金属时，所述凸点表面的低熔点焊料的熔点要比低熔点金属的熔点低10℃。
8.一种高密度凸点基板的制造方法，包括如下步骤：
将带有绝缘层的柱状导线平行排列成束；
灌装粘接材料将所述带有绝缘层的柱状导线粘接起来，固化后形成柱状导线束；
沿所述柱状导线的横截面方向对所述柱状导线束进行切片，形成带有高密度导电通道的基板；
在所述基板一侧表面进行布线，在所述基板的另一侧，对所述粘接材料、所述绝缘层和部分所述柱状导线进行腐蚀，将要保留的所述柱状导线凸出出来，在基板表面形成导电凸点阵列。
9.如权利要求8所述的高密度凸点基板的制造方法，其特征在于：对所述粘接材料、所述绝缘层和部分所述柱状导线进行腐蚀，采用光刻腐蚀的方法，先用光刻胶进行掩蔽曝光，再对需要保留的柱状导线之外的材料进行腐蚀去除。
10.如权利要求8所述的高密度凸点基板的制造方法，其特征在于：所述导电凸点阵列的凸点上包覆低熔点焊料。
CN 201110130437 2011-05-19 2011-05-19 一种高密度凸点基板及其制造方法 Active CN102208390B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110130437 CN102208390B (zh) 2011-05-19 2011-05-19 一种高密度凸点基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110130437 CN102208390B (zh) 2011-05-19 2011-05-19 一种高密度凸点基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102208390A true CN102208390A (zh) 2011-10-05
CN102208390B CN102208390B (zh) 2013-03-06

Family

ID=44697147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110130437 Active CN102208390B (zh) 2011-05-19 2011-05-19 一种高密度凸点基板及其制造方法

Country Status (1)

Country Link
CN (1) CN102208390B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904054A (zh) * 2014-03-31 2014-07-02 华进半导体封装先导技术研发中心有限公司 基于玻璃基板的互连结构及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106580A (zh) * 1993-11-10 1995-08-09 惠特克公司 各向异性导电膜的制造方法以及使用该膜的连接器
JPH08279570A (ja) * 1995-04-04 1996-10-22 Fujitsu Ltd 半導体装置
CN1862799A (zh) * 2006-04-12 2006-11-15 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法
US20080251948A1 (en) * 2005-09-22 2008-10-16 Chipmos Technologies Inc. Chip package structure
CN101714537A (zh) * 2008-09-30 2010-05-26 阿尔特拉公司 通用凸点阵列结构
CN101770994A (zh) * 2008-12-31 2010-07-07 R·阿迪穆拉 具有金属突点的半导体封装基板
CN101850593A (zh) * 2009-03-31 2010-10-06 本田技研工业株式会社 嵌件成型方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106580A (zh) * 1993-11-10 1995-08-09 惠特克公司 各向异性导电膜的制造方法以及使用该膜的连接器
JPH08279570A (ja) * 1995-04-04 1996-10-22 Fujitsu Ltd 半導体装置
US20080251948A1 (en) * 2005-09-22 2008-10-16 Chipmos Technologies Inc. Chip package structure
CN1862799A (zh) * 2006-04-12 2006-11-15 江苏长电科技股份有限公司 半导体元器件平面凸点式超薄封装基板及其制作方法
CN101714537A (zh) * 2008-09-30 2010-05-26 阿尔特拉公司 通用凸点阵列结构
CN101770994A (zh) * 2008-12-31 2010-07-07 R·阿迪穆拉 具有金属突点的半导体封装基板
CN101850593A (zh) * 2009-03-31 2010-10-06 本田技研工业株式会社 嵌件成型方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904054A (zh) * 2014-03-31 2014-07-02 华进半导体封装先导技术研发中心有限公司 基于玻璃基板的互连结构及方法
CN103904054B (zh) * 2014-03-31 2016-08-17 华进半导体封装先导技术研发中心有限公司 基于玻璃基板的互连结构及方法

Also Published As

Publication number Publication date
CN102208390B (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
CN104428892B (zh) 用于基板核心层的方法和装置
CN106328604B (zh) 芯片封装
US9881859B2 (en) Substrate block for PoP package
CN106165554A (zh) 印刷电路板、封装基板及其制造方法
CN110233112A (zh) 电子封装件及其制法
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
CN103871998A (zh) 单层无芯基板
CN103794569A (zh) 封装结构及其制法
CN102915995B (zh) 半导体封装件、基板及其制造方法
CN103178044A (zh) 具有一体化金属芯的多层电子支撑结构
US20120056319A1 (en) Embedded package and method for manufacturing the same
CN101364586B (zh) 封装基板结构
CN102693955A (zh) 封装载板及其制造方法
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
US10062649B2 (en) Package substrate
CN101930960B (zh) 集成电路芯片封装和形成方法
CN107946282B (zh) 三维扇出型封装结构及其制造方法
US20130308289A1 (en) Tape for electronic devices with reinforced lead crack
CN101360388B (zh) 电路板的电性连接端结构及其制法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
CN113299613A (zh) 半导体封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150228

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20150228

Address after: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee after: National Center for Advanced Packaging Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

TR01 Transfer of patent right

Effective date of registration: 20170816

Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee after: Shanghai State Intellectual Property Services Co.,Ltd.

Address before: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee before: National Center for Advanced Packaging Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191205

Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee after: National Center for Advanced Packaging Co.,Ltd.

Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee before: Shanghai State Intellectual Property Services Co.,Ltd.

TR01 Transfer of patent right