CN101360388B - 电路板的电性连接端结构及其制法 - Google Patents

电路板的电性连接端结构及其制法 Download PDF

Info

Publication number
CN101360388B
CN101360388B CN2007101398158A CN200710139815A CN101360388B CN 101360388 B CN101360388 B CN 101360388B CN 2007101398158 A CN2007101398158 A CN 2007101398158A CN 200710139815 A CN200710139815 A CN 200710139815A CN 101360388 B CN101360388 B CN 101360388B
Authority
CN
China
Prior art keywords
electric connection
connection pad
circuit board
metal
predeterminable area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101398158A
Other languages
English (en)
Other versions
CN101360388A (zh
Inventor
史朝文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Phoenix Precision Technology Corp
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CN2007101398158A priority Critical patent/CN101360388B/zh
Publication of CN101360388A publication Critical patent/CN101360388A/zh
Application granted granted Critical
Publication of CN101360388B publication Critical patent/CN101360388B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种电路板的电性连接端结构及其制法，提供表面定义有第一及第二预设区域的电路板，以于该第一及第二预设区域形成有第一及第二电性连接垫，且该第二电性连接垫仅形成在部分的第二预设区域，再于该电路板表面形成一绝缘保护层，且于该绝缘保护层中形成开口以外露出该第一、第二电性连接垫及未形成该第二电性连接垫的第二预设区域，接着于该绝缘保护层及其开口处表面形成导电层，并于该导电层上形成阻层，该阻层中对应该绝缘保护层开口的位置形成开口，之后于该阻层开口中的第一、第二电性连接垫及未形成该第二电性连接垫的第二预设区域上先后形成第一及第二金属，藉以降低形成于该第二电性连接垫上的第二金属高度，且提升电路板电性连接端结构的质量。

Description

电路板的电性连接端结构及其制法
技术领域
本发明涉及一种电路板的电性连接端结构及其制法，尤其涉及一种利用电镀方式形成电路板的电性连接端结构的方法。
背景技术
自从IBM公司在1960年早期引入覆晶封装(Flip Chip Package)技术以来，相比于打线(Wire Bond)技术，覆晶技术的特征在于半导体芯片与电路板之间的电性连接是通过焊锡凸块而非一般的金线。而此种覆晶技术不需使用长度较长的金线，故可提高电性性能以降低阻抗。有鉴于此，业界在陶瓷基板上使用高温焊锡，即所谓控制崩解的芯片连接技术(Control-Collapse Chip Connection，C4)，已有多年之久。近年来，由于高密度、高速度以及低成本的半导体元件的需求增加，同时因应电子产品体积逐渐缩小的趋势，而将覆晶元件设置于低成本的电路板，并以环氧树脂底胶(Underfill resin)填充于芯片下方以减少硅芯片与有机电路板的结构间因热膨胀差异所产生的热应力，已呈现爆炸性的成长。
在现行覆晶技术中，半导体集成电路(IC)芯片的表面上配置有电极垫(electronic pad)，而有机电路板亦具有相对应的电性连接垫，于该芯片以及电路板之间可以适当地设置焊锡凸块或其它导电黏着材料，通过该焊锡凸块或导电黏着材料提供该芯片以及电路板间的电性输入/输出(I/O)以及机械性的连接。
如图1所示，覆晶技术是将多个金属凸块11形成于芯片13的电极垫12上，以及数个由焊料所制成的预焊锡凸块14形成于电路板16的电性连接垫15上，并在足以使该预焊锡凸块14熔融的回焊温度条件下，将预焊锡凸块14回焊至相对应的金属凸块11，从而形成焊锡接17。其后复使用底部填充材料18，以确保该芯片13与电路板16两者的电性连接的完整性与可靠度。
另外，为提升电子装置的电性质量，即需于其中设置有例如电阻、电容及电感等被动元件，而该些被动元件一般是采用表面黏着技术(SMT)接置于电路板，导致预焊锡凸块与表面黏着型焊锡元件并存于电路板上，且两者所形成的焊锡材料高度及尺寸并不相同。
再者，后续将该电路板与半导体芯片及被动元件等进行封装制程时，为提供该电路板得以与外界电子装置电性连接，必须于该电路板底面植设多个焊球，而为提供焊球有效接置其于电路板上，即须于该供接置焊球的电路板电性连接垫上预先形成供接置焊球的焊锡材料。
目前常用于电路板的电性连接垫上形成焊锡材料的方法为电镀技术，如图2A至图2F所示者为现有电路板的电性连接垫上电镀焊锡材料的方法的剖面示意图。
如图2A所示，首先提供一表面形成有多个不同尺寸的第一电性连接垫20及第二电性连接垫22的电路板2，该电路板2为一完成前段线路制程的电路板，且该电路板的表面同时形成有线路结构(未图标)；其中该第一电性连接垫20是如为供与覆晶芯片相接的预焊锡凸块焊垫(bump pad)，而该第二电性连接垫22是如用于与被动元件连接的表面黏着焊垫(SMT Pad)或用于植球的焊球垫(Ball Pad)。此外，该第一及第二电性连接垫20、22除可形成在电路板同一表面外，亦可形成于不同表面上。
如图2B所示，于该电路板2表面形成一绝缘保护层23，且于该绝缘保护层23中形成多个开口230以露出该电路板2表面的第一及第二电性连接垫20、22。
如图2C所示，于该绝缘保护层23及其开口230表面形成一导电层24，且于该导电层24上形成一阻层25，于该阻层25中对应该绝缘保护层23的开口230的位置亦形成有多个开口250以露出该第一及第二电性连接垫20、22表面上的导电层24。
如图2D所示，接着对该电路板2进行电镀(Electroplating)制程，通过该导电层24作为电流传导路径，以在该第一电性连接垫20上依序电镀形成金属凸块26及焊锡材料27，同时于该第二电性连接垫22上电镀形成金属凸块28及焊锡材料29。
如图2E所示，于电镀完成后再予移除该阻层25及其所覆盖的导电层24。
如图2F所示，之后，复可在足以使该焊锡材料27、29熔融的温度条件下进行回焊(Reflow)制程，藉以在该第一及第二电性连接垫20、22上形成高度及尺寸不同的焊锡结构27’、29’；而该具较大高度的焊锡结构27’可例如作为预焊锡凸块以供接置半导体芯片，该具较小高度的焊锡结构29’可供用以接置例如被动元件的表面黏着元件或以供后续植置焊球。
上述的现有制程虽可于电路板2表面不同尺寸的第一及第二电性连接垫20、22上形成金属凸块26、28及焊锡材料27、29，然而由于在尺寸较大的第二电性连接垫22形成有具相当高度的金属凸块28，将导致后续形成于该金属凸块28上的焊锡材料高度太高，致使后续回焊(Reflow)制程时，该第二电性连接垫22上的焊锡材料会产生溢流或偏移现象，进而造成焊锡材料质量及可靠度不佳，故影响后续于该电路板的电性连接垫上进行接着被动元件或植球制程，严重影响制程信赖性。
又，现有技术形成电路板的焊锡结构时，除了造成焊锡材料质量及可靠度不佳之外，更无法满足高阶电子产品各电性连接垫间所需的细间距(Fine pitch)的使用需求。
因此，如何发展一种电路板的电性连接端结构的制法以避免现有技术中焊锡材料经回焊产生的质量不佳、无法提供细间距等问题，实已成目前亟欲解决的问题。
发明内容
鉴于上述现有技术的缺点，本发明的主要目的在于提供一种电路板的电性连接端结构及其制法，得避免电性连接垫上的焊锡材料产生溢流或偏移现象，从而以提升电路板的电性连接端结构的质量。
本发明的又一目的在于提供一种电路板的电性连接端结构及其制法，得在细间距的电性连接垫上形成导电结构。
为达到上述及其它目的，本发明提出一种电路板的电性连接端结构，包括：第一电性连接垫及第二电性连接垫，形成于定义在电路板上的第一预设区域及第二预设区域，且该第二电性连接垫仅形成在部分的第二预设区域上；绝缘保护层，形成于该电路板表面，并形成有开口以露出该第一电性连接垫、第二电性连接垫及未被该第二电性连接垫所覆盖的第二预设区域；第一金属，形成于该第一电性连接垫、第二电性连接垫与未形成该第二电性连接垫的第二预设区域上；以及第二金属，形成于该第一金属上。
该第一金属为金属凸块，而该第二金属为焊锡材料，且该第二金属进行回焊制程以形成焊锡结构；又第一电性连接垫为预焊锡凸块焊垫(Bump Pad)，而该第二电性连接垫为表面黏着式电性连接垫(SMTPad)或焊球垫(Ball Pad)。
本发明还提供一种电路板的电性连接端结构的制法，包括：提供至少一表面定义有第一预设区域及第二预设区域的电路板，于该第一预设区域形成有第一电性连接垫，于该第二预设区域形成有第二电性连接垫，且该第二电性连接垫仅形成在部分的第二预设区域；于该电路板表面形成一绝缘保护层，且该绝缘保护层中形成开口以露出该第一电性连接垫、该第二电性连接垫及未形成该第二电性连接垫的第二预设区域；于该绝缘保护层及其开口处表面形成一导电层；于该导电层上形成阻层，且于该阻层中对应该绝缘保护层开口的位置形成开口；于该阻层开口中的第一电性连接垫上电镀形成第一金属，以及于该第二电性连接垫及未形成该第二电性连接垫的第二预设区域上依序形成第一金属；以及于该第一金属上电镀形成第二金属。
依上述的制法，复包括移除该阻层及其所覆盖的导电层；又该第一金属为金属凸块，而该第二金属为焊锡材料，从而对该第二金属进行回焊制程以形成焊锡结构。
该第一电性连接垫及该第二电性连接垫的制法包括：该电路板表面的第一预设区域及第二预设区域形成一图案化阻层，该阻层具有开口以外露出该第一预设区域全部表面及该第二预设区域的部分表面；以及于该阻层开口中的第一预设区域上形成第一电性连接垫及于该第二预设区域的部分表面形成第二电性连接垫。
该第一电性连接垫及该第二电性连接垫的制法复包括移除该阻层，又该阻层开口中形成有线路结构。
相比于现有技术，本发明的电路板的电性连接端结构及其制法，主要是于该电路板表面形成该第一电性连接垫时，该第二电性连接垫仅形成于该第二预设区域的部份，以供后续于该电路板上进行凸块制程(bump process)时，于该第一电性连接垫上形成第一及第二金属，并于该第二电性连接垫及未形成该第二电性连接垫的第二预设区域上形成第一及第二金属，从而可降低后续经电镀制程形成于该第一及第二金属的高度，而可提升后续经回焊制程形成于该第二电性连接垫上焊锡结构的质量，以避免现有技术中，焊锡材料溢流或偏移所引起的电路板电性连接端结构的质量，以及影响后续接着被动元件或植球制程等问题，从而以提供细间距的电性连接垫。
附图说明
图1是显示现有的覆晶元件剖面示意图；
图2A至图2F是显示现有通过电镀技术在电路板的电性连接垫上沉积金属材料及焊锡材料的剖面示意图；以及
图3A至图3J是显示本发明的电路板的电性连接端结构及其制法的剖面示意图。
元件符号说明
11                       金属凸块
12                       电极垫
13                       芯片
14                       预焊锡凸块
15                       电性连接垫
16、2、30                电路板
17                       焊锡接
18                       底部填充材料
20、34a                  第一电性连接垫
22、34b                  第二电性连接垫
23、35                   绝缘保护层
230、250、330、350、370  开口
24、36                   导电层
25、33、37               阻层
26、28                        金属凸块
27、29                        焊锡材料
27’、29’、39a、39a’        焊锡结构
300                           第一预设区域
301                           第二预设区域
38、38’                      第一金属
39、39’                      第二金属
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
请参阅图3A至图3J，将详细说明本发明的电路板的电性连接端结构的制法较佳实施例的剖面示意图。
如图3A所示，首先，提供至少一电路板30，该电路板30的表面定义有以供后续形成电性连接垫的第一预设区域300及第二预设区域301。
如图3B所示，接着在该电路板30上形成一阻层33，该阻层33可为一例如干膜或液态光阻等光阻层(Photoresist)，其是利用印刷、旋涂或贴合等方式形成于该电路板30上，再通过曝光、显影等方式加以图案化，以形成多个开口330，该开口330位于该阻层33中对应该电路板30表面的第一及第二预设区域300、301，其中该第一预设区域300完整显露出该开口330，相对地，该第二预设区域301仅部分显露出该开口330。
如图3C所示，于显露出该开口330中的第一预设区域300上形成第一电性连接垫34a，以及于显露出该开口330中的第二预设区域330上形成第二电性连接垫34b；其中该第一电性连接垫34a如预焊锡凸块焊垫(Bump Pad)，而该第二电性连接垫34b如表面黏着式电性连接垫(SMT Pad)或焊球垫(Ball Pad)。
如图3D所示，接着移除该阻层33；由于移除该阻层33的制程是属于现有技术，于此不再为文赘述。该第一电性连接垫34a、第二电性连接垫34b的材料可为诸如铅、锡、银、铜、金、铋、锑、锌、镍、锆、镁、铟、碲以及镓等金属的其中一者，但是，依实际操作的经验，由于铜为成熟的电镀材料且成本较低，因此，该第一电性连接垫34a、第二电性连接垫34b以由电镀铜所构成者为较佳，但非以此为限。当然，在电镀形成该第一电性连接垫34a及第二电性连接垫34b时，另可同时形成多个导电线路结构(未图标)，但是关于电路板形成导电线路结构及电性连接垫的制程技术繁多，其业界所周知的制程技术，非本发明的重点，为避免模糊本发明的技术特征，故未再予赘述。
如图3E所示，接着在该形成有第一电性连接垫34a、第二电性连接垫34b的电路板30表面上形成一绝缘保护层35。于本实施例中，是利用印刷、旋涂及贴合的任一方式将该绝缘保护层35涂覆于该电路板30表面，再通过图案化制程以形成有开口350，从而使该第一电性连接垫34a、第二电性连接垫34b及第二预设区域301得以完整显露。上述该绝缘保护层35是以环氧树脂为基材的绿漆等具有缩锡特性的防焊层材料所制成，但非以绿漆为限。
如图3F所示，在该绝缘保护层35及其对应的开口350处表面再形成一导电层36，该导电层36主要作为后述电镀金属材料所需的电流传导路径，其可由金属、合金或沉积数层金属层所构成，或可使用例如为导电高分子的材料。
如图3G所示，接着于该电路板30上再形成一阻层37，该阻层37可为一例如干膜或液态光阻等光阻层(Photoresist)，其是利用印刷、旋涂或贴合等方式形成于该导电层36表面，再通过曝光、显影等方式加以图案化，以使该阻层37覆盖住部分导电层36，并形成多个开口370，而各该开口370是形成于相对应该绝缘保护层35开口350的位置；其中对应于该第二电性连接垫34b的阻层开口370的尺寸小于该绝缘保护层35的开口350尺寸。
请参阅图3H，再对该电路板进行电镀(Electroplating)制程，通过该导电层36作为电流传导路径，以在该开口370中的第一电性连接垫34a、第二电性连接垫34b及未被第二电性连接垫34b所覆盖的第二预设区域301电镀形成一如金属凸块的第一金属38、38’，再于该第一金属38、38’上电镀形成如焊锡材料的第二金属39、39’；其中，该第一金属38及38’的材料可如为铅、锡、银、铜、金、铋、锑、锌、镍、锆、镁、铟、碲以及镓所组群组的其中一者，但是，依实际经验，由于铜为成熟的电镀材料且成本较低，因此，该第一金属38及38’以由电镀铜所构成者为较佳，但非以此为限；该第二金属39及39’选自铅、锡、银、铜、金、铋、锑、锌、镍、锆、镁、铟、碲以及镓所组群组的其中一者。此外，如制程条件许可，亦可采用印刷方式(Stencilprinting)于该开口370中形成该第二金属39、39’。另外，该形成于第一电性连接垫34a上的第一金属38高度超过该绝缘保护层35；相对地，该形成于第二电性连接垫34b上的第一金属38’高度未超过该绝缘保护层35，藉以降低后续形成于该第一金属38’上的第二金属39’高度。
在本实施例中，是于该电路板30表面形成该第一电性连接垫34a时，仅于该电路板表面的第二预设区域301中形成小部份的第二电性连接垫34b，且未完全覆盖该第二预定区域301，从而可于该第二电性连接垫34b及第二预设区域301上电镀形成如金属凸块的第一金属38’，以降低后续经电镀制程形成于该第一金属38’上的如焊锡材料的第二金属39’的高度。
请参阅图3I，复可利用例如蚀刻等方式移除将该阻层37以及该阻层37所覆盖的导电层36。其中，由于移除该阻层37及导电层36的制程是属于现有技术，故于此不再为文赘述。
请参阅图3J，之后，复可在足以使该例如焊锡材料的第二金属39、39’熔融的温度条件下，进行回焊(Reflow)制程，以于该第一及第二电性连接垫34a、34b上形成焊锡结构39a、39a’；其中，可视所需的焊锡结构39a、39a’高度而调整该第二金属39、39’熔融程度，以由此调整高度上的误差，藉以在该第一及第二电性连接垫34a、34b上形成高度及尺寸不同的焊锡结构39a、39a’；而该具较大高度的焊锡结构39a可例如作为预焊锡凸块以供接置半导体芯片，该具较小高度的焊锡结构39a’可供用以接置例如被动元件的表面黏着元件或以供后续植置焊球。
综上所述，本发明的电路板的电性连接端结构的制法，主要是于该电路板30表面形成该第一电性连接垫34a的同时，于该电路板的表面仅形成覆盖部分第二预设区域301的第二电性连接垫34b，从而可供后续于该第一电性连接垫34a上形成第一金属38时，于该第二电性连接垫34b及未被第二电性连接垫34b所覆盖的第二预设区域301上形成第一金属38’，从而可降低后续经电镀制程形成于该第二电性连接垫上第二金属39’的高度，因而可提升后续经回焊制程形成于该第二电性连接垫上焊锡结构的质量，以避免现有技术中，焊锡材料经回焊制程时，该焊锡材料溢流或偏移所引起的电路板电性连接端结构的质量，以及影响后续接置被动元件及植球制程等问题，从而以提供细间距的电性连接垫。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与变化。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (18)

1.一种电路板的电性连接端结构，包括：
第一电性连接垫及第二电性连接垫，形成于定义在电路板上的第一预设区域及第二预设区域，且该第二电性连接垫仅形成在部分的第二预设区域上；
绝缘保护层，形成于该电路板表面，并形成有开口以外露出该第一电性连接垫、第二电性连接垫及未被该第二电性连接垫所覆盖的第二预设区域；
第一金属，形成于该第一电性连接垫、第二电性连接垫与未形成该第二电性连接垫的第二预设区域上；以及
第二金属，形成于该第一金属上。
2.根据权利要求1所述的电路板的电性连接端结构，其中，该第一金属为金属凸块，而该第二金属为焊锡材料。
3.根据权利要求2所述的电路板的电性连接端结构，其中，该第二金属经回焊制程以形成焊锡结构。
4.根据权利要求1所述的电路板的电性连接端结构，还包括有一导电层，形成于该绝缘保护层的开口处表面。
5.根据权利要求1所述的电路板的电性连接端结构，其中，该形成于第一电性连接垫上的第一金属高度超过该绝缘保护层高度，该形成于第二电性连接垫上的第一金属高度未超过该绝缘保护层高度。
6.根据权利要求1所述的电路板的电性连接端结构，其中，该第一电性连接垫为预焊锡凸块焊垫。
7.根据权利要求1所述的电路板的电性连接端结构，其中，该第二电性连接垫为表面黏着式电性连接垫及焊球垫的其中之一者。
8.一种电路板的电性连接端结构的制法，包括：
提供至少一表面定义有第一预设区域及第二预设区域的电路板，该第一预设区域形成有第一电性连接垫，该第二预设区域形成有第二电性连接垫，且该第二电性连接垫仅形成在部分的第二预设区域；
于该电路板表面形成一绝缘保护层，且该绝缘保护层中形成开口以露出该第一电性连接垫、该第二电性连接垫及未形成该第二电性连接垫的第二预设区域；
于该绝缘保护层及其开口处表面形成一导电层；
于该导电层上形成阻层，且于该阻层中对应该绝缘保护层开口的位置形成阻层开口；
于该阻层开口中的第一电性连接垫上形成第一金属，并于该第二电性连接垫及未形成该第二电性连接垫的第二预设区域上形成一第一金属；以及
于该第一金属上形成一第二金属。
9.根据权利要求8所述的电路板的电性连接端结构的制法，还包括移除该阻层及其所覆盖的导电层。
10.根据权利要求8所述的电路板的电性连接端结构的制法，其中，该第一金属为金属凸块，该第二金属为焊锡材料。
11.根据权利要求10所述的电路板的电性连接端结构的制法，还包括对该第二金属进行回焊制程以形成焊锡结构。
12.根据权利要求8所述的电路板的电性连接端结构的制法，其中，该第一电性连接垫为预焊锡凸块焊垫。
13.根据权利要求8所述的电路板的电性连接端结构的制法，其中，该第二电性连接垫为表面黏着式电性连接垫及焊球垫的其中之一者。
14.根据权利要求8所述的电路板的电性连接端结构的制法，其中，该第一电性连接垫及该第二电性连接垫的制法包括：
于定义有第一预设区域及第二预设区的电路板表面形成一阻层，并于该阻层中形成有开口以完整外露出该电路板第一预设区域表面及部分外露出该第二预设区域表面；以及
于外露出该阻层开口的第一预设区域上形成第一电性连接垫及部分第二预设区域形成第二电性连接垫。
15.根据权利要求14所述的电路板的电性连接端结构的制法，还包括于该阻层开口中形成线路结构。
16.根据权利要求14所述的电路板的电性连接端结构的制法，还包括移除该阻层。
17.根据权利要求8所述的电路板的电性连接端结构的制法，其中，该形成于第一电性连接垫上的第一金属高度超过该绝缘保护层高度，该形成于第二电性连接垫上的第一金属高度未超过该绝缘保护层高度。
18.根据权利要求8所述的电路板的电性连接端结构的制法，其中，对应于该第二电性连接垫的阻层开口尺寸小于该绝缘保护层的开口尺寸。
CN2007101398158A 2007-08-01 2007-08-01 电路板的电性连接端结构及其制法 Expired - Fee Related CN101360388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101398158A CN101360388B (zh) 2007-08-01 2007-08-01 电路板的电性连接端结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101398158A CN101360388B (zh) 2007-08-01 2007-08-01 电路板的电性连接端结构及其制法

Publications (2)

Publication Number Publication Date
CN101360388A CN101360388A (zh) 2009-02-04
CN101360388B true CN101360388B (zh) 2010-10-13

Family

ID=40332700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101398158A Expired - Fee Related CN101360388B (zh) 2007-08-01 2007-08-01 电路板的电性连接端结构及其制法

Country Status (1)

Country Link
CN (1) CN101360388B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088819B1 (ko) * 2009-06-29 2011-12-02 주식회사 하이닉스반도체 반도체 칩을 갖는 회로 기판
TW201240169A (en) * 2011-03-18 2012-10-01 Lextar Electronics Corp Semiconductor devices
TWI635593B (zh) * 2015-05-01 2018-09-11 矽品精密工業股份有限公司 基板結構
CN106206512B (zh) * 2015-05-01 2019-03-12 矽品精密工业股份有限公司 基板结构
CN109686719B (zh) * 2017-10-18 2021-09-21 群创光电股份有限公司 电子装置及包含其的显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183169A (zh) * 1995-04-05 1998-05-27 北卡罗来纳州微电子中心 用于微电子衬底的焊料突点结构
US6232160B1 (en) * 1999-09-15 2001-05-15 Taiwan Semiconductor Manufacturing Company Method of delta-channel in deep sub-micron process
US6255164B1 (en) * 1999-08-03 2001-07-03 Worldwide Semiconductor Manufacturing Corp. EPROM cell structure and a method for forming the EPROM cell structure
CN1980538A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 形成电路板电性连接端的制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183169A (zh) * 1995-04-05 1998-05-27 北卡罗来纳州微电子中心 用于微电子衬底的焊料突点结构
US6255164B1 (en) * 1999-08-03 2001-07-03 Worldwide Semiconductor Manufacturing Corp. EPROM cell structure and a method for forming the EPROM cell structure
US6232160B1 (en) * 1999-09-15 2001-05-15 Taiwan Semiconductor Manufacturing Company Method of delta-channel in deep sub-micron process
CN1980538A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 形成电路板电性连接端的制法

Also Published As

Publication number Publication date
CN101360388A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
CN100440504C (zh) 电源布线和接地布线的由交错凸起冶金法形成的条的方法
CN100468674C (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN103325760B (zh) 形成于半导体基板上的导电凸块及其制法
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
CN100576476C (zh) 芯片埋入半导体封装基板结构及其制法
US20070290310A1 (en) Semiconductor Device and Method for Manufacturing the Same
CN102456660A (zh) 堆叠式半导体封装件及其制造方法和半导体器件
CN101194360A (zh) 接插件及半导体装置
US20090302468A1 (en) Printed circuit board comprising semiconductor chip and method of manufacturing the same
CN100534263C (zh) 电路板导电凸块结构及其制法
US6441486B1 (en) BGA substrate via structure
CN101360388B (zh) 电路板的电性连接端结构及其制法
US20090032294A1 (en) Circuit board
CN100505196C (zh) 芯片电性连接结构及其制法
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
CN1980530A (zh) 电路板导电凸块结构的制法
CN101567356B (zh) 电路板结构及其制造方法
CN101989593B (zh) 封装基板及其制法及封装结构
CN1980538A (zh) 形成电路板电性连接端的制法
CN101989587A (zh) 电路板的电性连接结构及电路板装置
CN103208428B (zh) 封装基板及其制法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
CN100525589C (zh) 形成电路板电性连接端的制法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20190801

CF01 Termination of patent right due to non-payment of annual fee