KR101088819B1 - 반도체 칩을 갖는 회로 기판 - Google Patents

반도체 칩을 갖는 회로 기판 Download PDF

Info

Publication number
KR101088819B1
KR101088819B1 KR1020090058571A KR20090058571A KR101088819B1 KR 101088819 B1 KR101088819 B1 KR 101088819B1 KR 1020090058571 A KR1020090058571 A KR 1020090058571A KR 20090058571 A KR20090058571 A KR 20090058571A KR 101088819 B1 KR101088819 B1 KR 101088819B1
Authority
KR
South Korea
Prior art keywords
wiring
bump
semiconductor chip
substrate body
reinforcing member
Prior art date
Application number
KR1020090058571A
Other languages
English (en)
Other versions
KR20110001166A (ko
Inventor
이웅선
정관호
김기영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090058571A priority Critical patent/KR101088819B1/ko
Priority to US12/604,586 priority patent/US8129627B2/en
Priority to CN2009102118806A priority patent/CN101937890B/zh
Publication of KR20110001166A publication Critical patent/KR20110001166A/ko
Application granted granted Critical
Publication of KR101088819B1 publication Critical patent/KR101088819B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

반도체 칩을 갖는 회로 기판은 상면, 상기 상면과 연결된 측면 및 상기 상면 상에 배치된 본딩 패드를 갖는 반도체 칩, 상기 본딩 패드 상에 배치되며 상기 본딩 패드로부터 지정된 높이로 돌출된 범프, 상기 반도체 칩의 상기 상면 및 상기 측면을 덮고 상기 범프의 단부를 노출하는 리세스부를 갖는 기판 몸체, 상기 기판 몸체 상에 배치되며 일부분은 상기 범프와 마주하고 나머지 부분은 상기 범프를 노출하는 개구를 갖는 배선 및 상기 개구를 통해 노출된 상기 범프 및 상기 배선을 물리적 및 전기적으로 연결하는 보강 부재를 포함한다.

Description

반도체 칩을 갖는 회로 기판{CIRCUIT SUBSTRATE HAVING SEMICONDUCTOR CHIP}
본 발명은 반도체 칩이 내장된 회로 기판에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.
최근 개발되는 반도체 패키지는 반도체 칩이 실장되는 기판을 포함하며, 반도체 칩은 기판 상에 실장되고, 기판 및 반도체 칩은 몰딩 부재 등에 의하여 몰딩된다.
그러나, 이와 같이 기판 상에 반도체 칩을 배치하는 반도체 패키지의 경우, 기판으로부터 돌출된 반도체 칩에 의하여 반도체 패키지의 부피가 증가되는 문제점을 갖는다.
본 발명은 반도체 칩을 기판 내부에 내장하여 반도체 패키지의 부피를 감소시킨 반도체 칩이 내장된 기판을 제공한다.
본 발명에 따른 반도체 칩을 갖는 회로 기판은 상면, 상기 상면과 연결된 측면 및 상기 상면 상에 배치된 본딩 패드를 갖는 반도체 칩, 상기 본딩 패드 상에 배치되며 상기 본딩 패드로부터 지정된 높이로 돌출된 범프, 상기 반도체 칩의 상기 상면 및 상기 측면을 덮고 상기 범프의 단부를 노출하는 리세스부를 갖는 기판 몸체, 상기 기판 몸체 상에 배치되며 일부분은 상기 범프와 마주하고 나머지 부분은 상기 범프를 노출하는 개구를 갖는 배선 및 상기 개구를 통해 노출된 상기 범프 및 상기 배선을 물리적 및 전기적으로 연결하는 보강 부재를 포함한다.
반도체 칩을 갖는 회로 기판의 상기 배선의 상기 개구는, 평면상에서 보았을 때, 원형, 타원형, 다각형 및 십자 형상을 포함한다.
반도체 칩을 갖는 회로 기판의 상기 보강 부재는 도금막을 포함한다.
반도체 칩을 갖는 회로 기판의 상기 보강 부재는 상기 범프와 동일한 금속을 포함한다.
반도체 칩을 갖는 회로 기판의 상기 보강 부재는 상기 범프와 다른 금속을 포함한다.
반도체 칩을 갖는 회로 기판의 상기 범프는 금, 크롬, 은, 구리, 알루미늄, 니켈 및 솔더로 이루어진 군으로부터 선택된 적어도 하나를 포함한다.
반도체 칩을 갖는 회로 기판의 상기 보강 부재는 금, 크롬, 은, 구리, 알루미늄, 니켈, 솔더 및 도전성 폴리머로 이루어진 군으로부터 선택된 적어도 하나를 포함한다.
반도체 칩을 갖는 회로 기판의 상기 배선의 폭은 상기 범프의 폭보다 작다.
반도체 칩을 갖는 회로 기판의 상기 보강 부재는 노출된 상기 범프 및 상기 배선의 상면 및 측면을 덮는다.
반도체 칩을 갖는 회로 기판의 상기 기판 몸체는 상기 범프 및 상기 배선 사이에 개재되며, 상기 범프 및 상기 배선은 상기 보강 부재에 의하여 전기적 및 물리적으로 연결된다.
반도체 칩을 갖는 회로 기판은 상기 기판 몸체의 표면에 배치되며 상기 배선과 전기적으로 연결된 반도체 소자들을 더 포함한다.
반도체 칩을 갖는 회로 기판은 상기 기판 몸체의 내부에 배치된 반도체 소자들 및 상기 반도체 소자들 및 상기 배선들을 전기적으로 연결하기 위한 도전성 비아를 더 포함한다.
반도체 칩을 갖는 회로 기판은 상기 반도체 칩의 상기 상면과 대향 하는 하면 및 상기 하면과 대응하는 상기 기판 몸체의 하면에 배치된 커버 기판을 더 포함한다.
반도체 칩을 갖는 회로 기판은 상기 반도체 칩의 상기 상면과 대향 하는 하면 및 상기 하면과 대응하는 상기 기판 몸체의 하면에 배치된 추가 배선 및 상기 배선과 상기 추가 배선을 전기적으로 연결하는 도전성 비아를 더 포함한다.
반도체 칩을 갖는 회로 기판의 상기 배선 및 상기 추가 배선 중 적어도 하나에 배치된 도전볼을 더 포함한다.
반도체 칩을 갖는 회로 기판의 상기 개구는 상기 범프를 노출하기 위해 상기 배선의 양쪽 측면중 적어도 하나에 형성된다.
반도체 칩을 갖는 회로 기판의 상기 범프는 상기 개구와 대응하는 위치에 형성된 리세스부를 포함한다.
반도체 칩을 갖는 회로 기판의 상기 배선 및 상기 기판 몸체는 적어도 2 개가 교대로 배치되며, 상기 각 기판 몸체들 상에 배치된 배선들은 도전성 비아에 의하여 전기적으로 접속된다.
본 발명에 따르면, 범프 및 배선을 단순 접촉시킨 상태에서 배선에 범프를 노출하는 개구를 형성한 후, 개구에 의하여 노출된 범프 및 배선을 보강 부재로 연결하여 단순 접촉된 범프 및 배선을 물리적 및 전기적으로 상호 연결하여 반도체 칩을 갖는 기판의 성능을 보다 향상시킨다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 칩을 갖는 기판에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 반도체 칩을 갖는 기판을 도시한 단면도이다. 도 2는 도 1의 'A' 부분 확대도이다.
도 1 및 도 2를 참조하면, 반도체 칩을 갖는 기판(100)은 반도체 칩(10), 범프(20), 기판 몸체(30), 배선(40) 및 보강 부재(50)를 포함한다.
반도체 칩(10)은, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩(10)은 상면(1), 상면(1)과 대향하는 하면(2) 및 상면(1)과 하면(2)을 연결하는 4 개의 측면(3)들을 포함한다.
반도체 칩(10)은 회로부(4)를 포함하며, 회로부(4)는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함한다.
반도체 칩(10)은 회로부(4)와 전기적으로 연결된 본딩 패드(6)들을 포함한다. 본 실시예에서, 본딩 패드(6)들은 반도체 칩(10)의 상면(1)의 중앙부를 따라 배치될 수 있다. 이와 다르게, 반도체 칩(10)의 본딩 패드(6)들은 반도체 칩(10)의 상면(1)의 에지를 따라 배치될 수 있다.
범프(20)는 반도체 칩(10)의 각 본딩 패드(6)들 상에 배치된다. 각 범프(20)들은, 예를 들어, 기둥 형상을 갖고, 기둥 형상을 갖는 범프(20)는 본딩 패드(6)로부터 지정된 높이로 돌출된다. 범프(20)로서 사용될 수 있는 금속의 예로서는 금, 크롬, 은, 구리, 알루미늄, 니켈 및 솔더 등을 들 수 있다. 이와 다르게, 범프(20)는 폴리(3,4-에틸렌디옥시티오펜)(PEDOT)과 같은 도전성 폴리머를 포함할 수 있다.
기판 몸체(30)는 제1 면(31) 및 제1 면(31)과 대향하는 제2 면(32)을 갖는 직육면체 플레이트 형상을 갖는다. 기판 몸체(30)로서 사용될 수 있는 물질의 예로서는 열 경화성 합성 수지를 포함할 수 있다. 이와 다르게, 기판 몸체(30)가 열 가소성 수지를 포함하여도 무방하다.
기판 몸체(30)는 리세스부(34)를 갖는다. 기판 몸체(30)에 형성된 리세스부(34)는 기판 몸체(30)의 제2 면(32)으로부터 제1 면(31)을 향해 형성된다. 리세스부(34)는 반도체 칩(10) 및 범프(20)를 수납하며, 범프(20)의 단부는 제1 면(31)으로부터 노출된다. 반도체 칩(10)의 상면(1) 및 측면(3)은 리세스부(34)에 의하여 기판 몸체(30)에 수납된다. 본 실시예에서, 범프(20)의 단부는 기판 몸체(30)의 제1 면(31)과 실질적으로 동일한 평면 상에 배치될 수 있다. 한편, 본 실시예에서, 범프(20)의 단부는 기판 몸체(30)의 제1 면(31) 보다 낮은 위치에 배치되어 범프(20)의 단부는 기판 몸체(30)의 제1 면(31)에 의하여 매립될 수 있다.
배선(40)은 기판 몸체(30)의 제1 면(31) 상에 배치된다. 본 실시예에서, 배선(40)은, 평면상에서 보았을 때, 라인 형상을 갖는다. 본 실시예에서, 배선(40)으로서 사용될 수 있는 물질의 예로서는 금, 크롬, 은, 구리, 알루미늄, 니켈 및 솔더 등을 들 수 있다. 본 실시예에서, 배선(40)은 범프(20)와 실질적으로 동일한 금속을 포함할 수 있다.
배선(40)의 일측 단부는 기판 몸체(30)로부터 노출된 범프(20)와 접촉되고, 배선(40)의 일측 단부와 대향하는 타측 단부는 기판 몸체(30)의 제1 면(31)을 따라 기판 몸체(30)의 에지쪽으로 연장된다. 본 실시예에서, 배선(40) 및 범프(20)는 단순 접촉되어 있으며, 기판 몸체(30)의 제1 면(31)의 형상 변형에 의하여 배선(40) 및 범프(20)는 전기적으로 상호 분리될 수 있다.
배선(40)은 개구(42)를 갖고, 범프(20) 중 배선(40)과 대응하는 부분은 개구(42)에 의하여 노출되고, 나머지 부분은 배선(40)에 의하여 덮인다.
본 실시예에서, 배선(40)은 범프(20)의 폭보다 좁은 폭을 가질 수 있다. 이와 다르게, 배선(40)의 폭은 범프(20)의 폭보다 넓은 폭을 가질 수 있다. 이와 다르게, 배선(40) 중 범프(20)와 대응하는 부분은 범프(20) 보다 큰 폭을 갖고, 범프(20) 이외의 부분은 범프(20) 보다 작은 폭을 가질 수 있다.
도 3 내지 도 6들은 본 발명의 일실시예에 따른 배선 및 배선의 개구를 도시한 평면도들이다.
도 3을 참조하면, 배선(40)의 개구(42)는, 평면상에서 보았을 때, 십자 형상을 가질 수 있다. 도 4를 참조하면, 배선(40)의 개구(42)는, 평면상에서 보았을 때, 원형 형상을 가질 수 있다. 도 5를 참조하면, 배선(40)의 개구(42)는, 평면상에서 보았을 때, 타원 형상을 가질 수 있다. 도 6을 참조하면, 배선(40)의 개구(42)는, 평면상에서 보았을 때, 다각 형상을 가질 수 있다.
본 실시예에서, 배선(40)의 개구(42)의 폭은 배선(40)의 폭 보다 작은 사이즈를 갖는다. 본 실시예에서, 배선(40)의 개구(42)는 범프(20) 및 배선(40)을 물리적 및 전기적으로 연결하는 보강 부재(50)와의 부착 면적을 향상시킨다. 본 실시예에서, 보강 부재(50)에 의한 배선(40) 및 범프(20)의 부착 면적을 향상시키기 위해서, 개구(42)는 배선(40)에 적어도 2 개가 형성될 수 있다.
본 실시예에 따른 기판 몸체(30) 및 기판 몸체(30)의 제1 면(31) 상에 배치된 배선(40)은 적어도 2 개가 교대로 적층 배치될 수 있다. 즉, 제1 면(31) 상에 배선(40)이 형성된 기판 몸체(40) 상에 상기 배선(40)을 덮는 형태로 제1 추가 기판 몸체(도시안됨)가 형성되고, 상기 제1 추가 기판 몸체의 제1 면 상에 제1 추가 배선(도시안됨)이 형성되는 방식으로 적어도 2 개의 기판 몸체 및 배선이 교대로 적층 배치될 수 있다. 여기서, 각 기판 몸체(30) 상에 배치된 배선(40)들은 도전성 비아에 의하여 상호 전기적으로 연결될 수 있고, 최상부에 배치된 배선(40)에는 솔더볼과 같은 도전볼이 부착될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 배선 및 배선의 개구를 도시한 평면도이다.
도 7을 참조하면, 배선(40)의 개구(42)는 배선(40)의 양쪽 측면들 중 적어도 하나에 형성될 수 있다. 배선(40)의 개구(42)가 배선(40)의 양쪽 측면들에 형성될 경우, 보강 부재(50)에 의한 배선(40) 및 범프(20)의 부착 면적을 향상시킬 수 있다.
도 2를 다시 참조하면, 보강 부재(50)는 배선(40)의 개구(42)를 통해 노출된 범프(20) 및 배선(40)을 물리적 및 전기적으로 연결한다. 즉, 보강 부재(50)는 단순히 접촉된 배선(40) 및 범프(20)가 임의로 분리되는 것을 방지하기 위해 배선(40) 및 범프(20)를 물리적으로 연결할 뿐만 아니라 배선(40) 및 범프(20)를 전기적으로 연결한다.
범프(20) 및 배선(40)을 물리적 및 전기적으로 연결하는 보강 부재(50)로서 사용될 수 있는 물질의 예로서는 금, 크롬, 은, 구리, 알루미늄, 니켈 및 솔더 등을 들 수 있다.
본 실시예에서, 보강 부재(50)는 범프(20) 및 배선(40)과 실질적으로 동일한 금속을 포함할 수 있다.
예를 들어, 보강 부재(50), 범프(20) 및 배선(40)이 구리를 포함할 경우, 보강 부재(50), 범프(20) 및 배선(40)의 열팽창률에 따른 보강 부재(50), 범프(20) 및 배선(40)의 크랙 및 손상을 방지할 수 있다.
한편, 보강 부재(50)는 범프(20) 및 배선(40)과 다른 금속을 포함할 수 있다.
예를 들어, 범프(20) 및 배선(40)이 제1 경도를 갖는 구리와 같은 금속을 포함할 경우, 보강 부재(50)는 제1 경도보다 낮은 제2 경도를 갖는 솔더와 같은 금속을 포할 수 있다.
보강 부재(50)는 전해 도금 또는 무전해 도금과 같은 도금 공정에 의하여 형성된 도금막일 수 있다. 이와 다르게, 보강 부재(50)는 스퍼터링 공정과 같은 물리적 기상 증착 공정 또는 화학적 기상 증착 공정에 의하여 형성된 증착막일 수 있다.
본 실시예에서, 배선(40)의 폭이 범프(20)의 폭보다 좁고, 보강 부재(50)가 도금 공정, 물리적 기상 증착 공정 또는 화학적 기상 증착 공정 들에 의하여 형성될 경우, 배선(40)의 개구(42)에 의하여 노출된 범프(20), 배선(40)의 상면 및 측면은 보강 부재(50)에 의하여 모두 덮이고, 보강 부재(50)는 범프(20) 및 배선(40)과 물리적 및 전기적으로 연결될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 회로 기판의 배선 및 보강 부재를 도시한 평면도이다. 도 9는 도 8의 I-I' 선을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 배선(40)의 일측 단부는 범프(20) 상에 배치되고, 범프(20)와 대응하는 배선(40)의 일측 단부에는 범프(20)를 노출하는 개구(42)가 형성된다. 보강 부재(50)는 개구(42)에 의하여 노출된 범프(20) 및 개구(42)의 주변에 배치된 배선(40)을 선택적으로 덮을 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 회로 기판의 단면도이다. 본 실시예에 따른 반도체 칩을 갖는 회로 기판은 기판 몸체를 제외하면 앞서 도 1을 통해 설명된 반도체 칩을 갖는 회로 기판과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 10을 참조하면, 반도체 칩을 갖는 기판(100)은 반도체 칩(10), 범프(20), 기판 몸체(30), 배선(40) 및 보강 부재(50)를 포함한다.
반도체 칩(10)의 본딩 패드(6)에 접속된 범프(20)는 반도체 칩(10)의 상면(1)으로부터 지정된 높이(H)로 돌출된다. 한편, 기판 몸체(30)는 반도체 칩(10)의 상면(1) 및 측면(3)을 덮는다. 본 실시예에서, 기판 몸체(30)는 반도체 칩(10)의 상면(1) 및 기판 몸체(30)의 제1 면(31) 사이의 두께는 범프(20)의 높이(H) 보다 두꺼운 두께(T)를 갖고, 따라서, 범프(20)의 상면은 기판 몸체(30)에 의하여 덮인다. 한편, 기판 몸체(30)는 기판 몸체(30)에 의하여 덮인 범프(20)의 일부를 노출하는 개구(34)를 포함한다. 개구(34)는 범프(20)의 일부를 노출 또는 범프(20)의 전부를 노출할 수 있고, 보강 부재(50)는 기판 몸체(30)의 개구(34)에 의하여 노출된 범프(20) 및 배선(40)을 물리적 및 전기적으로 연결한다.
본 실시예에서, 기판 몸체(30)를 열압착 공정 또는 사출 공정에 의하여 형성할 경우, 기판 몸체(30)가 범프(20)를 덮을 수 있다. 또한, 기판 몸체(30)가 범프(20)를 덮을 경우, 배선(40)과 범프(20)는 전기적으로 연결되지 않고 이로 인해 심각한 접속 불량이 발생될 수 있다. 그러나, 본 실시예와 같이 기판 몸체(30)가 범프(20)를 덮은 상태에서 범프(20)를 노출하는 개구(34)를 기판 몸체(30) 상에 형성하고, 개구(34)로부터 노출된 범프(20) 및 배선(40)을 보강 부재(50)를 이용하여 물리적 및 전기적으로 연결할 뿐만 아니라 배선(40) 및 범프(20)의 접속 불량을 방지할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다. 본 실시예에 따른 반도체 칩을 갖는 회로 기판은 반도체 소자를 제외하면 앞서 도 1을 통해 설명된 반도체 칩을 갖는 회로 기판과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 11을 참조하면, 반도체 칩을 갖는 기판(100)은 반도체 칩(10), 범프(20), 기판 몸체(30), 배선(40), 보강 부재(50) 및 반도체 소자(70)를 포함한다.
반도체 소자(70)는, 예를 들어, 기판 몸체(30)의 제1 면(31) 상에 배치된다. 기판 몸체(30)의 제1 면(31) 상에 배치된 반도체 소자(70)는 반도체 소자 몸체(72) 및 접속 단자(74)를 포함한다. 본 실시예에서, 반도체 소자(70)는 트랜지스터, 다이오드, 인덕터, 저항과 같은 수동 소자 또는 능동 소자일 수 있다.
기판 몸체(30)의 제1 면(31) 상에는 배선(40)의 일부를 노출하는 개구를 갖는 솔더레지스트 패턴이 형성되고, 반도체 소자(70)의 접속 단자(74)는 기판 몸 체(30)의 제1 면(31) 상에 배치된 배선(40)과 전기적으로 접속될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다. 본 실시예에 따른 반도체 칩을 갖는 회로 기판은 반도체 소자를 제외하면 앞서 도 11을 통해 설명된 반도체 칩을 갖는 회로 기판과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 12를 참조하면, 반도체 칩을 갖는 기판(100)은 반도체 칩(10), 범프(20), 기판 몸체(30), 배선(40), 보강 부재(50), 반도체 소자(70) 및 도전성 비아(80)를 포함한다.
반도체 소자(70)는, 예를 들어, 기판 몸체(30)의 내부에 배치된다. 예를 들어, 반도체 소자(70)는 기판 몸체(30)의 제2 면(32) 상에 배치될 수 있다. 반도체 소자(70)는 반도체 소자 몸체(72) 및 접속 단자(74)를 포함한다. 본 실시예에서, 반도체 소자(70)는 트랜지스터, 다이오드, 인덕터, 저항과 같은 수동 소자 또는 능동 소자일 수 있다.
반도체 소자(70)가 기판 몸체(30) 내부에 배치될 경우, 반도체 소자(70) 및 배선(40)은 도전성 비아(80)에 의하여 전기적으로 연결된다. 도전성 비아(80)는 기판 몸체(30)의 제1 면(31) 및 제2 면(32)을 관통한다. 도전성 비아(80)의 제1 단부는 반도체 소자(70)의 접속 단자(74)와 전기적으로 접속되고, 도전성 비아(80)의 제1 단부와 대향하는 제2 단부는 배선(40)과 전기적으로 접속된다. 이와 다르게, 배선(40)과 도전성 비아(80)의 제2 단부가 이격될 경우, 도전성 비아(80)의 제2 단 부는 배선(40)을 덮는 보강 부재(50)와 전기적으로 접속되어도 무방하다.
한편, 도 12에 도시된 바와 같이 접속 단자(74)는 기판 몸체(30)의 제2 면(32)으로부터 노출될 수 있다. 반도체 소자(70)의 노출된 접속 단자(74)에는 솔더볼 등이 더 부착될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다. 본 실시예에 따른 반도체 칩을 갖는 회로 기판은 커버 기판을 제외하면 앞서 도 1을 통해 설명된 반도체 칩을 갖는 회로 기판과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 13을 참조하면, 반도체 칩을 갖는 기판(100)은 반도체 칩(10), 범프(20), 기판 몸체(30), 배선(40), 보강 부재(50) 및 커버 기판(90)을 포함한다.
커버 기판(90)은 기판 몸체(30)의 제2 면(32) 및 반도체 칩의 하면(2)을 덮는다. 커버 기판(90)은 합성수지 기판 또는 금속 기판일 수 있고, 커버 기판(90)은 외부로 노출된 기판 몸체(30)의 제2 면(32)을 덮어 반도체 칩(10)을 외부의 충격 및 진동으로부터 보호한다. 커버 기판(90)은 구리 기판 또는 알루미늄 기판일 수 있고, 커버 기판(90)으로 구리 기판 또는 알루미늄 기판을 사용할 경우 반도체 칩(10)에서 발생된 열을 신속하게 외부로 방열하여 반도체 칩(10)의 성능을 보다 향상시킬 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다. 본 실시예에 따른 반도체 칩을 갖는 회로 기판은 도전성 비아, 추가 배선 및 도전볼을 제외하면 앞서 도 1을 통해 설명된 반도체 칩을 갖는 회로 기판과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 14를 참조하면, 반도체 칩을 갖는 기판(100)은 반도체 칩(10), 범프(20), 기판 몸체(30), 배선(40), 보강 부재(50), 도전성 비아(92), 추가 배선(94) 및 도전볼(96)을 포함한다.
도전성 비아(92)는 기판 몸체(30)의 제1 면(31) 및 제2 면(32)을 관통하며, 도전성 비아(92)의 제1 단부는 배선(40)과 전기적으로 접속된다.
추가 배선(94)은 기판 몸체(30)의 제1 면(31) 및 반도체 칩(10)의 하면(2)에 형성될 수 있다. 도전성 비아(92)의 제1 단부와 대향 하는 제2 단부는 추가 배선(94)과 전기적으로 접속된다.
도전볼(96)은 추가 배선(94)에 전기적으로 접속되며, 본 실시예에서, 도전볼(96)은 솔더볼일 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다. 본 실시예에 따른 반도체 칩을 갖는 회로 기판은 범프를 제외하면 앞서 도 1을 통해 설명된 반도체 칩을 갖는 회로 기판과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
반도체 칩을 갖는 기판(100)은 반도체 칩(10), 리세스부(22)를 갖는 범 프(20), 기판 몸체(30), 배선(40), 보강 부재(50)를 포함한다.
범프(20) 중 배선(40)의 개구에 의하여 노출된 부분에는 리세스부(22)가 형성된다. 리세스부(22)는 범프(20)의 상면으로부터 소정 깊이로 형성되고, 보강 부재(50)는 배선(20) 및 범프(20)의 리세스부(22) 상에 형성된다. 리세스부(22)에 의하여 배선(20) 및 범프(20)의 물리적 및 전기적 결합 강도는 보다 강화된다.
이상에서 상세하게 설명한 바에 의하면 범프 및 배선을 단순 접촉시킨 상태에서 배선에 범프를 노출하는 개구를 형성한 후, 개구에 의하여 노출된 범프 및 배선을 보강 부재로 연결하여 단순 접촉된 범프 및 배선을 물리적 및 전기적으로 상호 연결하여 반도체 칩을 갖는 기판의 성능을 보다 향상시킨다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 반도체 칩을 갖는 기판을 도시한 단면도이다.
도 2는 도 1의 'A' 부분 확대도이다.
도 3 내지 도 6들은 본 발명의 일실시예에 따른 배선 및 배선의 개구를 도시한 평면도들이다.
도 7은 본 발명의 다른 실시예에 따른 배선 및 배선의 개구를 도시한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 회로 기판의 배선 및 보강 부재를 도시한 평면도이다.
도 9는 도 8의 I-I' 선을 따라 절단한 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 회로 기판의 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 반도체 칩을 갖는 기판을 도시한 단면도이다.

Claims (18)

  1. 상면, 상기 상면과 연결된 측면 및 상기 상면 상에 배치된 본딩 패드를 갖는 반도체 칩;
    상기 본딩 패드 상에 배치되며 상기 본딩 패드로부터 지정된 높이로 돌출된 범프;
    상기 반도체 칩의 상기 상면 및 상기 측면을 덮고 상기 범프의 단부를 노출하는 리세스부를 갖는 기판 몸체;
    상기 기판 몸체 상에 배치되며 일부분은 상기 범프와 마주하고 나머지 부분은 상기 범프를 노출하는 개구를 갖는 배선; 및
    상기 개구를 통해 노출된 상기 범프 및 상기 배선을 물리적 및 전기적으로 연결하는 보강 부재를 포함하는 반도체 칩을 갖는 회로 기판.
  2. 제1항에 있어서,
    상기 배선의 상기 개구는, 평면상에서 보았을 때, 원형, 타원형, 다각형 및 십자 형상을 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  3. 제1항에 있어서,
    상기 보강 부재는 도금막을 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  4. 제1항에 있어서,
    상기 보강 부재는 상기 범프와 동일한 금속을 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  5. 제1항에 있어서,
    상기 보강 부재는 상기 범프와 다른 금속을 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  6. 제1항에 있어서,
    상기 범프는 금, 크롬, 은, 구리, 알루미늄, 니켈 및 솔더로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  7. 제1항에 있어서,
    상기 보강 부재는 금, 크롬, 은, 구리, 알루미늄, 니켈, 솔더 및 도전성 폴리머로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  8. 제1항에 있어서,
    상기 배선은 상기 범프의 폭보다 작은 폭을 갖는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  9. 제8항에 있어서,
    상기 보강 부재는 노출된 상기 범프 및 상기 배선의 상면 및 측면을 덮는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  10. 제1항에 있어서,
    상기 기판 몸체는 상기 범프 및 상기 배선 사이에 개재되며, 상기 범프 및 상기 배선은 상기 보강 부재에 의하여 전기적 및 물리적으로 연결된 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  11. 제1항에 있어서,
    상기 기판 몸체의 표면에 배치되며 상기 배선과 전기적으로 연결된 반도체 소자를 더 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  12. 제1항에 있어서,
    상기 기판 몸체의 내부에 배치된 반도체 소자; 및
    상기 반도체 소자 및 상기 배선을 전기적으로 연결하기 위한 도전성 비아;
    를 더 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  13. 제1항에 있어서,
    상기 반도체 칩의 상기 상면과 대향 하는 하면 및 상기 반도체 칩의 하면과 동일면인 상기 기판 몸체의 하면에 배치된 커버 기판을 더 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  14. 제1항에 있어서,
    상기 반도체 칩의 상기 상면과 대향 하는 하면 및 상기 반도체 칩의 하면과 동일면인 상기 기판 몸체의 하면에 배치된 추가 배선; 및
    상기 배선과 상기 추가 배선을 전기적으로 연결하는 도전성 비아를 더 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  15. 제14항에 있어서,
    상기 배선 및 상기 추가 배선 중 적어도 하나에는 도전볼이 전기적으로 연결된 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  16. 제1항에 있어서,
    상기 개구는 상기 범프를 노출하기 위해 상기 배선의 양쪽 측면중 적어도 하나에 형성된 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  17. 제1항에 있어서,
    상기 범프는 상기 개구와 대응하는 위치에 형성된 리세스부를 포함하는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
  18. 제1항에 있어서,
    상기 기판 몸체 및 상기 배선은 적어도 2 개가 교대로 적층 배치되고, 각 기판 몸체들 상에 배치된 배선들은 도전성 비아에 의하여 상호 전기적으로 접속되는 것을 특징으로 하는 반도체 칩을 갖는 회로 기판.
KR1020090058571A 2009-06-29 2009-06-29 반도체 칩을 갖는 회로 기판 KR101088819B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090058571A KR101088819B1 (ko) 2009-06-29 2009-06-29 반도체 칩을 갖는 회로 기판
US12/604,586 US8129627B2 (en) 2009-06-29 2009-10-23 Circuit board having semiconductor chip
CN2009102118806A CN101937890B (zh) 2009-06-29 2009-11-09 具有半导体芯片的电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058571A KR101088819B1 (ko) 2009-06-29 2009-06-29 반도체 칩을 갖는 회로 기판

Publications (2)

Publication Number Publication Date
KR20110001166A KR20110001166A (ko) 2011-01-06
KR101088819B1 true KR101088819B1 (ko) 2011-12-02

Family

ID=43379489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058571A KR101088819B1 (ko) 2009-06-29 2009-06-29 반도체 칩을 갖는 회로 기판

Country Status (3)

Country Link
US (1) US8129627B2 (ko)
KR (1) KR101088819B1 (ko)
CN (1) CN101937890B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105533B2 (en) * 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
CN106450160A (zh) * 2016-12-19 2017-02-22 苏州格瑞动力电源科技有限公司 一种锂离子电池混合正极

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990031213U (ko) 1997-12-30 1999-07-26 김영환 반도체 소자의 패키지
JP2001203460A (ja) 1999-11-11 2001-07-27 Shinko Electric Ind Co Ltd 多層配線基板と半導体装置
CN1972554A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 薄型化电路板结构
JP4321557B2 (ja) 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP2009021578A (ja) * 2007-06-15 2009-01-29 Ngk Spark Plug Co Ltd 補強材付き配線基板
CN100552931C (zh) * 2007-07-27 2009-10-21 日月光半导体制造股份有限公司 芯片封装结构
CN101360388B (zh) * 2007-08-01 2010-10-13 全懋精密科技股份有限公司 电路板的电性连接端结构及其制法

Also Published As

Publication number Publication date
KR20110001166A (ko) 2011-01-06
US8129627B2 (en) 2012-03-06
CN101937890B (zh) 2013-11-27
CN101937890A (zh) 2011-01-05
US20100326715A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
US20230207416A1 (en) Semiconductor packages
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
CN110707050A (zh) 半导体封装件
KR101088819B1 (ko) 반도체 칩을 갖는 회로 기판
CN112447613A (zh) 半导体封装件
KR20170086921A (ko) 패키지기판 및 그 제조 방법
US8698283B2 (en) Substrate for semiconductor package and semiconductor package having the same
US6404046B1 (en) Module of stacked integrated circuit packages including an interposer
KR101078741B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US6812567B2 (en) Semiconductor package and package stack made thereof
US9633923B2 (en) Electronic device module and manufacturing method thereof
JP3685185B2 (ja) 半導体装置の製造方法
KR100910232B1 (ko) 적층 웨이퍼 레벨 반도체 패키지 모듈
KR100895815B1 (ko) 반도체 패키지 및 이의 제조 방법
US20070284717A1 (en) Device embedded with semiconductor chip and stack structure of the same
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
US11646257B2 (en) Electronic device module and manufacturing method thereof
KR100914980B1 (ko) 적층 반도체 패키지
KR100886718B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
KR101001636B1 (ko) 반도체 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20090098071A (ko) 적층 반도체 패키지
CN115295522A (zh) 包括支撑焊球的半导体封装

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 8