JP3685185B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3685185B2
JP3685185B2 JP2003184573A JP2003184573A JP3685185B2 JP 3685185 B2 JP3685185 B2 JP 3685185B2 JP 2003184573 A JP2003184573 A JP 2003184573A JP 2003184573 A JP2003184573 A JP 2003184573A JP 3685185 B2 JP3685185 B2 JP 3685185B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrical connection
substrate
manufacturing
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003184573A
Other languages
English (en)
Other versions
JP2005019814A (ja
JP2005019814A5 (ja
Inventor
潤 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003184573A priority Critical patent/JP3685185B2/ja
Priority to US10/853,288 priority patent/US20050009243A1/en
Priority to CNA2004100600863A priority patent/CN1577725A/zh
Publication of JP2005019814A publication Critical patent/JP2005019814A/ja
Publication of JP2005019814A5 publication Critical patent/JP2005019814A5/ja
Application granted granted Critical
Publication of JP3685185B2 publication Critical patent/JP3685185B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００２−１７０９０６号公報
【０００４】
【発明の背景】
省スペース化の実現のために、半導体装置を積層することが知られている。そして、積層可能な半導体装置の信頼性を高め、その製造効率を高めるためには、この半導体装置の形成手段を容易なものとすることが好ましい。
【０００５】
本発明の目的は、信頼性が高く製造効率に優れた半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、配線パターンを有する配線基板に、集積回路が形成されてなる半導体チップを搭載すること、
前記配線基板に複数の貫通導電部を有する電気接続用基板を搭載し、前記貫通導電部の第１の端面と前記配線パターンとを対向させて電気的に接続すること、及び、
トランスファモールド法によって、前記半導体チップ及び前記電気接続用基板を封止する封止部を、前記貫通導電部の第２の端面が前記封止部から露出するように形成することを含む。本発明によれば、封止部から導電部の一部が露出した半導体装置を容易に製造することができる。すなわち、貫通導電部によって他の半導体装置と電気的な接続を図ることが可能な、積層可能な半導体装置を容易に製造することができる。
（２）この半導体装置の製造方法において、
前記貫通導電部の前記第２の端面の周縁部には凹部が形成されていてもよい。これによれば、樹脂封止工程で第２の端面がモールド用の樹脂によって覆われることを防止することができるため、電気的な接続信頼性の高い半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
前記電気接続用基板における前記配線基板と対向する面とは反対側の面の周縁部には、すべての前記貫通導電部の前記第２の端面を囲むように凸部が形成されていてもよい。これによれば、樹脂封止工程で第２の端面がモールド用の樹脂によって覆われることを防止することができるため、電気的な接続信頼性の高い半導体装置を製造することができる。
（４）この半導体装置の製造方法において、
前記電気接続用基板における前記配線基板と対向する面とは反対側の面には、それぞれの前記貫通導電部の前記第２の端面を囲むように凸部が形成されていてもよい。これによれば、樹脂封止工程で第２の端面がモールド用の樹脂によって覆われることを防止することができるため、電気的な接続信頼性の高い半導体装置を製造することができる。
（５）本発明に係る半導体装置は、上記方法によって製造されてなる。
（６）本発明に係る半導体装置は、配線パターンを有する配線基板と、
前記配線基板に搭載されてなる、集積回路が形成された半導体チップと、
前記配線基板に搭載されてなる、絶縁部と複数の貫通導電部とを有する電気接続用基板と、
前記半導体チップと前記電気接続用基板とを封止する封止部と、
を有し、
前記貫通導電部の第１の端面は、前記配線パターンと対向して電気的に接続されてなり、
前記貫通導電部の第２の端面は、前記封止部から露出してなり、
前記絶縁部と前記封止部とは異なる材料で形成されてなる。本発明によれば、封止部から導電部の一部が露出した半導体装置を提供することができる。すなわち、複数段に積層することが可能な半導体装置を提供することができる。
（７）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（８）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００８】
図１〜図８は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図１に示すように、本実施の形態に係る半導体装置の製造方法は、配線基板１０に半導体チップ２０を搭載することを含む。
【０００９】
配線基板１０は、有機系（ポリイミド基板等）又は無機系（セラミック基板、ガラス基板等）のいずれの材料から形成されていてもよく、これらの複合構造（ガラスエポキシ基板等）から形成されていてもよい。配線基板１０の平面形状は特に限定されないが、矩形をなすことが多い。配線基板１０は、単層又は多層基板のいずれであってもよい。配線基板１０には、複数の配線からなる配線パターン１２が形成されてなる。ただし、図１及び図２では、配線パターン１２を省略している。配線基板１０には、一方の面と他方の面とを電気的に接続するための複数の貫通穴１４が形成されていてもよい（図３参照）。貫通穴１４は、導電部材で埋められていてもよいし、内壁面にメッキ処理がなされたスルーホールとなっていてもよい。これにより、配線基板１０の両面の電気的な接続を図ることができる。
【００１０】
半導体チップ２０の形状は特に限定されないが、直方体（立方体を含む）をなしていることが一般的である。半導体チップ２０には、トランジスタやメモリ素子等からなる集積回路２２が形成されている（図３参照）。半導体チップ２０は、内部と電気的に接続した複数のパッド２４を有してもよい。パッド２４は、半導体チップ２０の面の端部に、外形の２辺又は４辺に沿って配置されていてもよい。あるいは、パッド２４は、半導体チップ２０の面の中央部に配置されていてもよい。パッド２４は、アルミニウム系又は銅系の金属で形成されていてもよい。また、半導体チップ２０には、パッド２４の少なくとも一部を避けて、パッシベーション膜（図示せず）が形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されていてもよい。なお、本実施の形態に係る半導体装置の製造方法では、パッド２４が形成された面とは反対側の面が配線基板１０に対向するように、半導体チップ２０を搭載してもよい（図３参照）。半導体チップ２０は、接着剤によって配線基板１０に固着してもよい。このとき、接着剤として絶縁性の接着剤を使用してもよい。なお、複数の半導体チップを積層して配線基板１０に搭載してもよく、これにより積層型の半導体チップを有する半導体装置を製造してもよい。
【００１１】
本実施の形態では、図１に示すように、１つの配線基板１０に複数の半導体チップ２０を搭載して、以下の工程を複数の半導体チップ２０に対して一括して行ってもよい。これにより、複数の半導体装置を一括して形成することができるため、半導体装置の生産効率を高めることができる。ただし、これとは別に、１つの配線基板に１つの半導体チップを搭載し、半導体チップごとに以下の工程を行ってもよい。
【００１２】
本実施の形態に係る半導体装置の製造方法は、半導体チップ２０と配線パターン１２とを電気的に接続することを含んでもよい。図２に示すように、配線パターン１２と半導体チップ２０との電気的な接続には、ワイヤ３０を利用してもよい。具体的には、ワイヤボンディング工程によって配線パターン１２とパッド２４とを電気的に接続するワイヤ３０を形成して、これらを電気的に接続してもよい。ワイヤボンディング工程は、既に公知となっているいずれかの方法で行ってもよく、例えばボールバンプ法によって、ワイヤ３０を形成してもよい。また、ワイヤ３０の材料は特に限定されず、例えば金ワイヤを利用してもよい。なお、ワイヤ３０は、そのループの高さが後述する電気接続用基板４０よりも低くなるように形成してもよい。
【００１３】
本実施の形態に係る半導体装置の製造方法は、図３に示すように、配線基板１０に複数の貫通導電部５０を有する電気接続用基板４０を搭載し、貫通導電部５０の第１の端面５２と配線パターン１２とを対向させて電気的に接続することを含む。図３に示すように、貫通導電部５０の第１の端面５２と配線パターン１２とを接触させることで、貫通導電部５０と配線パターン１２との電気的な接続を図ってもよい。このとき、接着剤（図示せず）によって電気接続用基板４０を配線基板１０に固着してもよい。あるいは、ＡＣＦ又はＡＣＰを利用して、貫通導電部５０の第１の面５２と配線パターン１２との間に導電粒子を介在させることによって両者の電気的な接続を図ってもよい。電気接続用基板４０は、半導体チップ２０の平行な２辺に沿って配置してもよい。あるいは、電気接続用基板４０は、半導体チップ２０の４辺に沿って配置してもよい。電気接続用基板４０は、絶縁部４２と貫通導電部５０とを含んでいてもよい。電気接続用基板４０は、例えば、絶縁部４２に貫通穴を形成する工程と、該貫通穴に貫通導電部５０を形成する工程とによって形成してもよい。貫通導電部５０を、電気接続用基板４０内に一列に形成してもよい。あるいは貫通導電部５０を、電気接続用基板４０内に複数行複数列に形成してもよい。このとき、貫通導電部５０を、千鳥状に配列してもよい。なお、絶縁部４２の材料は特に限定されないが、例えばガラスエポキシ樹脂を利用してもよい。また、貫通導電部の材料は特に限定されないが、例えばＣｕを利用してもよい。
【００１４】
貫通導電部５０の形状は特に限定されず、例えば、図４（Ａ）及び図４（Ｂ）に示すように、長さ方向に直交する断面の面積が、その端部付近で大きくなるように形成されていてもよい。これによれば端面の面積を大きくすることができるので、電気的な信頼性の高い半導体装置を製造することができる。また、図４（Ｂ）に示すように、貫通導電部５０の第２の端面５４の周縁部には凹部５６が形成されていてもよい。凹部５６は、第２の端面５４の中央部５８を囲むように形成されていてもよい。言い換えると、第２の端面５４は、凹部５６に囲まれた中央部５８を有してもよい。これによれば、後述する樹脂封止工程で、第２の端面５４上にモールド樹脂が浸入した場合でも、凹部５６によって、モールド樹脂が第２の端面５４の中央部５８に到達することを防止することができる。そのため、第２の端面５４（中央部５８）を安定して露出させることができ、電気的な信頼性の高い半導体装置を製造することができる。なお、図４（Ｂ）は、図４（Ａ）のＩＶＢ−ＩＶＢ線断面の一部拡大図である。ただし、本発明はこれに限られるものではなく、貫通導電部５０は、柱状（円柱及び角柱を含む）をなしていてもよく、その端面は平坦であってもよい。
【００１５】
電気接続用基板４０の形状は、特に限定されないが、例えば、配線基板１０と対向する面とは反対側の面に凸部を有する形状をなしていてもよい。図５（Ａ）及び図５（Ｂ）に示すように、電気接続用基板４０における配線基板１０と対向する面とは反対側の面の周縁部に、すべての貫通導電部５０の第２の端面５４を囲むように形成された凸部４４を有してもよい。これによれば、樹脂封止工程で、凸部４４によって、第２の端面５４上にモールド樹脂が入り込むことを防止することができる。そのため、第２の端面５４を安定して露出させることができ、電気的な信頼性の高い半導体装置を製造することができる。なお、図５（Ｂ）は、図５（Ａ）のＶＢ−ＶＢ線断面の一部拡大図である。あるいは、図６（Ａ）及び図６（Ｂ）に示すように、電気接続用基板４０における配線基板１０と対向する面とは反対側の面に、それぞれの貫通導電部５０の第２の端面５４を囲むように形成された凸部４６を有してもよい。これによっても、同様の効果を奏することができるため、電気的な信頼性の高い半導体装置を製造することができる。なお、図６（Ｂ）は、図６（Ａ）のＶＩＢ−ＶＩＢ線断面の一部拡大図である。ただし、電気接続用基板４０の形状はこれらに限られるものではなく、電気接続用基板４０は、凸部を有しない直方体（立方体を含む）をなしていてもよい。
【００１６】
本実施の形態に係る半導体装置の製造方法は、半導体チップ２０及び電気接続用基板４０を封止する封止部６０を形成することを含む。封止部６０は、トランスファモールド法によって形成する。すなわち、図７に示すように、金型６２に半導体チップ２０及び電気接続用基板４０が搭載された配線基板１０をセットした後、金型６２の内部にモールド樹脂を流し込んで封止部６０を形成してもよい。１つの配線基板１０に複数の半導体チップ２０が搭載されている場合、これら複数の半導体チップ２０を一括して封止してもよい（図８参照）。なお、封止部６０の材料は特に限定されず、電気接続用基板４０の絶縁部４２の材料と同じ材料を利用してもよいし、これと異なる材料を利用してもよい。
【００１７】
本実施の形態に係る半導体装置の製造方法では、封止部６０は、貫通導電部５０の第２の端面５４が封止部６０から露出するように形成する（図８参照）。貫通導電部５０を露出させることによって、他の半導体装置との電気的な接続を図ることが可能となり、積層可能な半導体装置を製造することができる。モールド用の金型６２を電気接続用基板４０に押し付けた状態で金型内にモールド樹脂を注入すれば、貫通導電部５０の第２の端面５４上にモールド樹脂が浸入することを防止することができ、容易に第２の端面５４を露出させることができる。なお、先に述べたように、貫通導電部５０の第２の端面５４に凹部５６が形成されている場合、あるいは、電気接続用基板４０に凸部４４又は凸部４６が形成されている場合には、貫通導電部５０の第２の端面５４上にモールド樹脂が浸入することを効果的に防止することができるため、さらに容易に第２の端面５４を露出させることができる。
【００１８】
最後に、図８に示すように、ブレード８０等を使用して半導体チップ２０ごとに配線基板１０及び封止部６０を切断して、半導体装置１を製造してもよい。半導体装置１は、配線パターン１２を有する配線基板１０を有する。半導体装置１は、配線基板１０に搭載された、集積回路２２が形成された半導体チップ２０を有する。半導体装置１は、配線基板１０に搭載された、絶縁部４２と複数の貫通導電部５０とを有する電気接続用基板４０を有する。半導体装置１は、半導体チップ２０と電気接続用基板４０とを封止する封止部６０を有する。貫通導電部５０の第１の端面５２は、配線パターン１２と対向して電気的に接続されてなる。貫通導電部５０の第２の端面５４は、封止部６０から露出してなる。絶縁部４２と封止部６０とは、異なる材料で形成されてなる。半導体装置１は、封止部６０から貫通導電部５０の一部（第２の端面５４）が露出するように形成されてなる。そのため、貫通導電部５０によって、上下の半導体装置の電気的な導通を図ることが可能となる。すなわち、複数段に積層することが可能な半導体装置を提供することができる。なお、半導体装置１のその他の構造については、上述の半導体装置の製造方法で説明した内容を適用することができる。
【００１９】
なお、半導体装置１を積層し、外部端子７０を形成して積層型の半導体装置１００を製造してもよい。このとき、図９に示すように、貫通導電部５０同士を接触させて上下の半導体装置１を電気的に接続してもよい。このとき、接着剤（図示せず）によって、半導体装置１同士を固着してもよい。あるいは、ＡＣＦ又はＡＣＰを利用して、貫通導電部５０間に導電粒子を介在させて、これを介して上下の半導体装置１を電気的に接続してもよい。図１０には、半導体装置１００が実装された回路基板１０００を、半導体装置１を有する電子機器として、図１１にはノート型パーソナルコンピュータ２０００を、図１２には携帯電話を、それぞれ示す。
【００２０】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図２】 図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図３】 図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図４】 図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図５】 図５（Ａ）及び図５（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図６】 図６（Ａ）及び図６（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図７】 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図８】 図８は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図９】 図９は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】 図１０は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１１】 図１１は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１２】 図１２は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 配線基板、 １２ 配線パターン、 ２０ 半導体チップ、 ２２ 集積回路、 ４０ 電気接続用基板、 ４２ 絶縁部、 ５０ 貫通導電部、 ５２ 第１の端面、 ５４ 第２の端面、 ６０ 封止部

Claims (5)

  1. 配線パターンを有する配線基板に、集積回路が形成されてなる半導体チップを搭載すること、
    前記配線基板に複数の貫通導電部を有する電気接続用基板を搭載し、前記貫通導電部の第１の端面と前記配線パターンとを対向させて電気的に接続すること、及び、
    トランスファモールド法によって、前記半導体チップ及び前記電気接続用基板を封止する封止部を、前記貫通導電部の第２の端面が前記封止部から露出するように形成することを含み、
    前記貫通導電部の前記第２の端面の周縁部には凹部が形成されてなる半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記電気接続用基板における前記配線基板と対向する面とは反対側の面の周縁部には、すべての前記貫通導電部の前記第２の端面を囲むように凸部が形成されてなる半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記電気接続用基板における前記配線基板と対向する面とは反対側の面には、それぞれの前記貫通導電部の前記第２の端面を囲むように凸部が形成されてなる半導体装置の製造方法。
  4. 配線パターンを有する配線基板に、集積回路が形成されてなる半導体チップを搭載すること、
    前記配線基板に複数の貫通導電部を有する電気接続用基板を搭載し、前記貫通導電部の第１の端面と前記配線パターンとを対向させて電気的に接続すること、及び、
    トランスファモールド法によって、前記半導体チップ及び前記電気接続用基板を封止する封止部を、前記貫通導電部の第２の端面が前記封止部から露出するように形成することを含み、
    前記電気接続用基板における前記配線基板と対向する面とは反対側の面の周縁部には、すべての前記貫通導電部の前記第２の端面を囲むように凸部が形成されてなる半導体装置の製造方法。
  5. 配線パターンを有する配線基板に、集積回路が形成されてなる半導体チップを搭載すること、
    前記配線基板に複数の貫通導電部を有する電気接続用基板を搭載し、前記貫通導電部の第１の端面と前記配線パターンとを対向させて電気的に接続すること、及び、
    トランスファモールド法によって、前記半導体チップ及び前記電気接続用基板を封止する封止部を、前記貫通導電部の第２の端面が前記封止部から露出するように形成することを含み、
    前記電気接続用基板における前記配線基板と対向する面とは反対側の面には、それぞれの前記貫通導電部の前記第２の端面を囲むように凸部が形成されてなる半導体装置の製造方法。
JP2003184573A 2003-06-27 2003-06-27 半導体装置の製造方法 Expired - Fee Related JP3685185B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003184573A JP3685185B2 (ja) 2003-06-27 2003-06-27 半導体装置の製造方法
US10/853,288 US20050009243A1 (en) 2003-06-27 2004-05-26 Semiconductor device and method of manufacturing the same, cirucit board, and electronic instrument
CNA2004100600863A CN1577725A (zh) 2003-06-27 2004-06-28 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003184573A JP3685185B2 (ja) 2003-06-27 2003-06-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2005019814A JP2005019814A (ja) 2005-01-20
JP2005019814A5 JP2005019814A5 (ja) 2005-07-28
JP3685185B2 true JP3685185B2 (ja) 2005-08-17

Family

ID=33562259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003184573A Expired - Fee Related JP3685185B2 (ja) 2003-06-27 2003-06-27 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20050009243A1 (ja)
JP (1) JP3685185B2 (ja)
CN (1) CN1577725A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941877B2 (ja) 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
JP5192860B2 (ja) * 2008-03-18 2013-05-08 日本特殊陶業株式会社 パッケージ
US20100133682A1 (en) * 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
JP2015103782A (ja) * 2013-11-28 2015-06-04 株式会社東芝 半導体装置
JP6268990B2 (ja) * 2013-12-02 2018-01-31 富士通株式会社 半導体装置、半導体装置の製造方法、基板及び基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US489676A (en) * 1893-01-10 Middlings-purifier
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置

Also Published As

Publication number Publication date
CN1577725A (zh) 2005-02-09
US20050009243A1 (en) 2005-01-13
JP2005019814A (ja) 2005-01-20

Similar Documents

Publication Publication Date Title
US8283767B1 (en) Dual laminate package structure with embedded elements
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US7184276B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
KR101255335B1 (ko) 반도체 패키지 및 그 제조 방법
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR101299852B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
US7410827B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
CN111128920A (zh) 一种半导体装置及其制造方法
TWI495078B (zh) 連接基板及層疊封裝結構
JP3685185B2 (ja) 半導体装置の製造方法
CN112397462B (zh) 半导体封装结构及其制造方法
JP3729266B2 (ja) 半導体装置の製造方法
JP2007250916A (ja) 半導体装置およびその製造方法
EP3182449A1 (en) Semiconductor package
JP4128945B2 (ja) 半導体装置
JP4183070B2 (ja) マルチチップモジュール
TWI591788B (zh) 電子封裝件之製法
JP2001156248A (ja) 半導体装置
TW201417650A (zh) 連接基板及層疊封裝結構
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004063567A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4544407B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006108130A (ja) 半導体装置およびその製造方法
JP2005216891A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041222

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees