JP2015103782A - 半導体装置 - Google Patents

Abstract

【課題】信頼性を向上させた半導体装置を提供する。
【解決手段】実施形態の半導体装置１は、配線基板２と電子部品３と樹脂封止部４とを具備する。配線基板２は、絶縁基材上に設けられた第１および第２の接続パッド２２、２３とソルダレジスト層２５とを備える。電子部品３は、部品本体３１の対向する２つの外形辺に沿って配置された第１の接続部と、部品本体の中央部を含む領域に設けられた第２の接続部とを備える。ソルダレジスト層２５には、第１の接続パッド２２を露出させる第１の開口部２６と、第２の接続パッド２３を露出させると共に、部品本体３１の外形辺の外側にはみ出すように開口された第２の開口部２７とが形成されている。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。

ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−Ｌｅａｄ Ｐａｃｋａｇｅ）等の電子部品は、配線基板に実装する際に電子部品から配線基板への放熱性や電子部品の配線基板に対する搭載信頼性等を高めるために、信号端子等とは別に部品本体の中央部付近に設けられた接続部（中央接続部）を有する場合がある。電子部品の中央接続部は、信号端子等と同様に半田リフロー工程を経て、配線基板の接続パッドと半田層を介して接続される。

ＴＳＯＰやＳＯＮ等の電子部品の中央接続部を配線基板の接続パッドに半田付けする場合、電子部品と配線基板との隙間が狭いことから、半田ペースト中に含まれるフラックスが電子部品の下部に残留しやすい。さらに、配線基板上に実装された電子部品を他の部品等と共に樹脂封止する場合、電子部品と配線基板との隙間に樹脂を良好に充填することができず、樹脂の未充填に起因して電子部品と配線基板との隙間にボイドが発生するおそれがある。また、電子部品が中央接続部を有しない場合であっても、樹脂の未充填に起因してボイドが発生しやすい。電子部品と配線基板との隙間に生じるフラックス残渣やボイドは、例えば吸湿リフロー試験における信頼性を低下させる要因となる。

特開２０１２−２２２１１０号公報

本発明が解決しようとする課題は、信頼性を向上させた半導体装置を提供することにある。

実施形態の半導体装置は、配線基板と、配線基板上に実装された電子部品と、電子部品を封止するように、配線基板上に設けられた樹脂封止部とを具備する。配線基板は、絶縁基材と、絶縁基材上に設けられた第１および第２の接続パッドと、絶縁基材上に形成されたソルダレジスト層とを備える。電子部品は、矩形形状の部品本体と、部品本体の対向する第１および第２の外形辺に沿って配置され、第１の接続パッドと第１の半田層を介して電気的に接続された第１の接続部と、部品本体の中央部を含む領域に設けられ、第２の接続パッドと第２の半田層を介して接続された第２の接続部とを備える。ソルダレジスト層には、第１の接続パッドを露出させるように開口された第１の開口部と、第２の接続パッドを露出させると共に、部品本体の第１および第２の外形辺を除く外形辺のうち、少なくとも１辺の外側にはみ出すように開口された第２の開口部とが形成されている。

第１の実施形態による半導体装置を示す上面透過図である。 図１のＡ−Ａ線に沿った断面図である。 図２に示す半導体装置の樹脂封止前の状態を示す断面図である。 図１のＢ−Ｂ線に沿った断面図である。 第１の実施形態による半導体装置の第１の変形例を示す断面図である。 第１の実施形態による半導体装置の第２の変形例を示す上面透過図である。 図６に示す半導体装置の樹脂封止前の状態を図６のＡ−Ａ線に沿って示す断面図である。 第２の実施形態による半導体装置を示す上面透過図である。 図８に示す半導体装置の樹脂封止前の状態を図８のＡ−Ａ線に沿って示す断面図である。 第３の実施形態による半導体装置を示す上面透過図である。 図１０のＣ−Ｃ線に沿った断面図である。

以下、実施形態の半導体装置について、図面を参照して説明する。

（第１の実施形態）
図１は第１の実施形態による半導体装置の上面図であって、半導体装置の構成要素を透過して示す図（上面透過図）、図２は図１のＡ−Ａ線に沿った断面図、図３は図１に示す半導体装置の樹脂封止前の状態を図１のＡ−Ａ線に沿って示す断面図、図４は図１のＢ−Ｂ線に沿った断面図である。これらの図に示す半導体装置１は、配線基板２と、配線基板２上に実装された電子部品３と、電子部品３を封止する樹脂封止部４とを備えている。配線基板２は、例えば樹脂基材やセラミックス基材等の絶縁基材の表面や内部に必要に応じて配線網を設けたものであり、具体的にはガラス−エポキシ樹脂のような絶縁樹脂基材を使用したプリント配線板が挙げられる。

配線基板２は、樹脂基材やセラミックス基材等の絶縁基材２１を有している。絶縁基材２１の少なくとも第１の面２１ａには、第１の接続パッド２２および第２の接続パッド２３を含む配線層２４が形成されている。配線基板２の配線層２４は単層構造に限らず、多層構造であってもよい。配線層２４を有する絶縁基材２１の第１の面２１ａ上には、さらにソルダレジスト層２５が形成されている。ソルダレジスト層２５は、不要な部分への半田の付着を防止すると共に、配線層２４を保護するものであり、第１の接続パッド２２および第２の接続パッド２３の少なくとも表面を露出させるように形成されている。

電子部品３は、配線基板２の配線層２４およびソルダレジスト層２５を有する面上に実装されている。電子部品３は、長方形等の矩形形状を有する部品本体３１を備えている。部品本体３１の下面には、第１および第２の接続部３２、３３が設けられている。第１の接続部３２は、信号端子や電源端子等として機能するものであり、部品本体３１の対向する２つの外形辺（第１および第２の外形辺）、例えば２つの短辺３１ａ、３１ｂに沿って配置されている。第２の接続部３３は、ヒートスプレッダや部品支持部等として機能するものであり、部品本体３１の中央部を含む領域に設けられている。第２の接続部（中央接続部）３３はグランド端子として機能させてもよい。部品本体３１の中央部とは、必ずしも重心位置等を示すものではなく、部品本体３１のおおよその中央付近であればよい。

電子部品３は、特に限定されるものではないが、ＳＯＮのようなリードレスタイプの半導体パッケージやＴＳＯＰのようなリードタイプの半導体パッケージ等の表面実装型の半導体部品が挙げられる。図１ないし図４では、第１および第２の接続部３２、３３としてランド接続部を有する電子部品３を示している。第１の接続部は、図５に示すようにリード接続部３２Ａであってもよい。半導体部品の具体例としては、メモリ部品、コントローラ部品、インターフェイス部品、ロジック部品、センサ部品等が挙げられるが、特に限定されるものではない。電子部品３は、場合によっては半導体部品以外の表面実装型電子部品であってもよい。実施形態の半導体装置１は、部品本体３１の下面と配線基板２のソルダレジスト層２５の表面との隙間が狭く（隙間が５〜４０μｍ程度）、比較的部品本体３１の表面の面積が広い表面実装型の電子部品３を用いる場合に好適である。

配線基板２に実装された電子部品３は、配線基板２上に形成された樹脂封止部４により封止されている。すなわち、配線基板２の電子部品３が実装された面上には、電子部品３を封止するように、エポキシ樹脂等の絶縁樹脂を用いた樹脂封止部４が形成されている。樹脂封止部４は、例えばトランスファモールド法を用いて形成される。電子部品３の封止は、それ単体でモールド樹脂により封止される場合に限らない。電子部品３は、配線基板２に実装された他の電子部品等と共にモールド樹脂で封止されていてもよい。これらの構成要素２、３、４を用いて、実施形態の半導体装置１が構成されている。

配線基板２の第１の接続パッド２２は、電子部品３の第１の接続部３２と対応するように設けられており、第１の接続部３２と第１の半田層５１を介して電気的および機械的に接続されている。配線基板２の第２の接続パッド２３は、電子部品３の第２の接続部（中央接続部）３３と対応するように設けられており、第２の接続部３３と第２の半田層５２を介して機械的に接続されている。第２の接続部３３をグランド端子等として機能させる場合、第２の接続パッド２３は第２の接続部３３と第２の半田層５２を介して電気的にも接続される。半田層５１、５２は、例えば半田リフロー工程により形成される。

配線基板２のソルダレジスト層２５は、第１の半田層５１を介して第１の接続パッド２２を第１の接続部３２と接続させることが可能なように、第１の接続パッド２２を露出させる第１の開口部２６を有している。さらに、ソルダレジスト層２５は、第２の半田層５２を介して第２の接続パッド２３を第２の接続部３３と接続させることが可能なように、第２の接続パッド２３を露出させる第２の開口部２７を有している。第１の接続パッド２２は、部品本体３１の第１および第２の外形辺３１ａ、３１ｂに沿って設けられた第１の接続部３２と対応するように、言い換えると電子部品３の外周付近と対応するように設けられている。このため、第１の半田層５１を半田リフロー工程等で形成した後に残留するフラックス残渣は、例えば洗浄工程を実施することで良好に除去することができる。

一方、第２の接続パッド２３は、部品本体３１の中央部を含む領域に設けられた第２の接続部（中央接続部）３３と対応するように、言い換えると電子部品３の中央付近と対応するように設けられている。このため、第２の開口部２７が第２の接続パッド２３を露出させるだけの形状、言い換えると部品本体３１の外周より内側に納まる形状を有する場合、第２の半田層５２を半田リフロー工程等で形成した後、例えば洗浄工程を実施しても洗浄液が配線基板２と電子部品３との隙間に侵入しにくく、フラックス残渣を十分に除去することができないおそれがある。さらに、第２の開口部２７が上記したような形状を有する場合には、樹脂封止部４の形成に用いられるモールド樹脂も、配線基板２と電子部品３との隙間に充填しにくい。フラックス残渣や樹脂の未充填に起因して生じるボイドは、前述したように吸湿リフロー試験で信頼性を低下させる要因となる。

そこで、第１の実施形態の半導体装置１において、ソルダレジスト層２５は第２の接続パッド２３を露出させると共に、部品本体３１の第１の接続部３２が配列された第１および第２の外形辺３１ａ、３１ｂを除く外形辺（３１ｃ、３１ｄ）の外側にはみ出すように開口された第２の開口部２７を有している。すなわち、第２の開口部２７は第２の接続パッド２３を露出させるようにソルダレジスト層２５の一部を除去するだけでなく、電子部品３の外側に対応するソルダレジスト層２５の一部を除去した形状を有している。第２の開口部２７は、電子部品３の中央部を含む領域の下方に対応するソルダレジスト層２５の領域（部品下方領域）から、電子部品３の外側に対応するソルダレジスト層２５の領域（部品外側領域）にまで広げられた開口形状を有している。

部品本体３１の第１の接続部３２が配列された第１および第２の外形辺３１ａ、３１ｂと直交する第３および第４の外形辺３１ｃ、３１ｄに対して、図１ないし図４は第２の開口部２７を第３の外形辺３１ｃの外側領域Ｘ１および第４の外形辺３１ｄの外側領域Ｘ２の両領域に広げた状態を示している。第２の開口部２７の形状はこれに限定されるものではなく、第３の外形辺３１ｃの外側領域Ｘ１および第４の外形辺３１ｄの外側領域Ｘ２のいずれか一方の領域に広げた形状を有していてもよい。図６および図７は第２の開口部２７を部品下方領域から第３の外形辺３１ｃの外側領域Ｘ１まで広げた状態を示している。

図３および図７に示すように、第２の開口部２７を部品本体３１の外形辺（３１ｃ、３１ｄ）の外側領域（Ｘ１、Ｘ２）にまで広げたことによって、第２の開口部２７は部品本体３１に覆われていない部分、言い換えると電子部品３の外側に開口された部分２７ａを有している。第２の開口部２７の外側開口部分２７ａは、半田リフロー工程後の洗浄工程で洗浄液の侵入口として機能する。外側開口部分２７ａから侵入した洗浄液は、第２の開口部２７内に行き渡る。すなわち、洗浄液を第２の接続部３３の周囲にまで十分に侵入させることができる。従って、第２の接続部（中央接続部）３３の半田付けに起因するフラックス残渣を、電子部品３の下部から良好に除去することが可能になる。

さらに、第２の開口部２７の外側開口部分２７ａは、樹脂封止部４の形成工程（樹脂モールド工程）におけるモールド樹脂の侵入口（充填口）としても機能する。外側開口部分２７ａから侵入したモールド樹脂は、第２の開口部２７内に行き渡るため、配線基板２と電子部品３との隙間にモールド樹脂を良好に充填することができる。従って、モールド樹脂の未充填に起因するボイドの発生を抑制することができる。配線基板２と電子部品３との隙間におけるフラックス残渣やボイドの発生を抑制することによって、例えば吸湿リフロー試験における半導体装置１の信頼性を向上させることが可能になる。

第２の開口部２７の外側開口部分２７ａの幅は、特に限定されるものではなく、例えばモールド樹脂の流動性等に応じて適宜に設定される。例えば、電子部品３が２×３ｍｍというような外形形状を有し、また配線基板２と電子部品３との隙間が１０μｍ程度の場合、モールド樹脂の流動性等にもよるが、外側開口部分２７ａの幅を０．１ｍｍ程度にすることによって、洗浄液やモールド樹脂の侵入性を十分に高めることができる。また、外側開口部分２７ａの形成位置は、部品本体３１の第３の外形辺３１ｃの外側領域Ｘ１および第４の外形辺３１ｄの外側領域Ｘ２の一方および両方のいずれでもよいが、モールド樹脂の充填性を考慮すると両方の領域（Ｘ１、Ｘ２）に形成することが好ましい。

（第２の実施形態）
次に、第２の実施形態による半導体装置について、図８および図９を参照して説明する。図８は第２の実施形態による半導体装置の上面図であって、半導体装置の構成要素を透過して示す図（上面透過図）、図９は図８に示す半導体装置の樹脂封止前の状態を図８のＡ−Ａ線に沿って示す断面図である。なお、第１の実施形態の半導体装置と同一部分については同一符号を付し、その説明を一部省略する。

第２の実施形態による半導体装置６は、電子部品３が部品本体３１の中央部を含む領域に設けられた接続部（中央接続部）を有していないことを除いて、基本的には第１の実施形態による半導体装置１と同様な構造を有している。また、第２の実施形態の説明においては、図４（図１のＢ−Ｂ線に沿った断面図）に相当する断面図およびその説明を省略する。第２の実施形態における電子部品３も、第１の実施形態と同様に、配線基板２の接続パッド２２と半田層を介して電気的および機械的に接続され、部品本体３１の外形辺３１ａ、３１ｂに沿って設けられた接続部３２を有している。

第２の実施形態による半導体装置６において、上記したように電子部品３は部品本体３１の中央部を含む領域に設けられた接続部（中央接続部）を有していない。このような電子部品３を配線基板２上に実装する場合、中央接続部の半田付けに起因するフラックス残渣は問題とならないが、樹脂封止部４の形成に用いられるモールド樹脂が配線基板２と電子部品３との隙間に充填しにくいという問題は、第１の実施形態と同様に生じる。そこで、第２の実施形態の半導体装置１において、ソルダレジスト層２５は第１の開口部２６に加えて、第１の実施形態と同様な形状を有する第２の開口部２７を備えている。

すなわち、第２の実施形態におけるソルダレジスト層２５は、電子部品３の接続部３２と接続される接続パッド２２を露出させるように開口された第１の開口部２６と、部品本体３１の中央部を含む領域の下方、および部品本体３１の接続部３２が配列された第１および第２の外形辺３１ａ、３１ｂを除く外形辺（３１ｃ、３１ｄ）の外側を含む、ソルダレジスト層２５の領域を開口させるように設けられた第２の開口部２７とを有している。第２の開口部２７は、第１の実施形態と同様に、電子部品３の中央部を含む領域の下方に対応するソルダレジスト層２５の領域（部品下方領域）、および電子部品３の外側に対応するソルダレジスト層２５の領域（部品外側領域）を除去した開口形状を有している。

図９に示すように、第２の開口部２７を部品本体３１の外形辺（３１ｃ、３１ｄ）の外側領域（Ｘ１、Ｘ２）にまで広げたことによって、第２の開口部２７は部品本体３１に覆われていない部分、言い換えると電子部品３の外側に開口された部分２７ａを有している。第２の開口部２７の外側開口部分２７ａは、樹脂封止部４の形成工程（樹脂モールド工程）におけるモールド樹脂の侵入口（充填口）として機能する。外側開口部分２７ａから侵入したモールド樹脂は、第２の開口部２７内に行き渡るため、配線基板２と電子部品３との隙間にモールド樹脂を良好に充填することができる。従って、モールド樹脂の未充填に起因するボイドの発生を抑制することができる。

上述したように、中央接続部を有しない電子部品３を配線基板２上に実装する場合においても、電子部品３の中央部下方から電子部品３の外側まで広げた第２の開口部２７をソルダレジスト層２５に設けることによって、配線基板２と電子部品３との隙間におけるボイドの発生を抑制することができる。従って、吸湿リフロー試験等における半導体装置１の信頼性を向上させることが可能になる。外側開口部分２７ａの形成位置は、第１の実施形態と同様に、部品本体３１の第３の外形辺３１ｃの外側領域Ｘ１および第４の外形辺３１ｄの外側領域Ｘ２の一方および両方のいずれであってもよいが、モールド樹脂の充填性を考慮すると両方の領域（Ｘ１、Ｘ２）に形成することが好ましい。

（第３の実施形態）
次に、第３の実施形態による半導体装置について、図１０および図１１を参照して説明する。図１０は第３の実施形態による半導体装置の上面透過図、図１１は図１０のＣ−Ｃ線に沿った断面図である。なお、第１の実施形態の半導体装置と同一部分については同一符号を付し、その説明を一部省略する。図１０および図１１に示す半導体装置７０は、電子部品３を他の部品と共に配線基板２上に実装すると共に、電子部品３を他の部品と一括して樹脂封止した構造を備えている。ここではＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等として機能する不揮発性半導体記憶装置を示している。

図１０および図１１において、電子部品３はＥＥＰＲＯＭである。電子部品３としてのＥＥＰＲＯＭは、コントローラチップ７１、不揮発性メモリチップ（ＮＡＮＤ型ＥＥＰＲＯＭ）７２、水晶発振子７３、温度センサ７４等と共に配線基板２上に実装されている。これらの部品３、７１、７２、７３、７４は、配線基板２上に形成された樹脂封止部４により一括して封止されている。図１０ではＥＥＰＲＯＭ３の配線基板２に対する実装構造の図示を省略したが、第１または第２の実施形態と同様な実装構造を有している。

コントローラチップ７１は配線基板２上に実装されており、複数のメモリチップ７２はコントローラチップ７１上に積層された状態で配置されている。コントローラチップ７１およびメモリチップ７２は、それぞれ金属ワイヤ７５、７６を介して配線基板２と電気的に接続されている。メモリチップ７２は、ＳＳＤの主記憶部として機能するものであり、ユーザがデータを記憶するための記憶領域を提供する。メモリチップ７２は、コントローラチップ７１によって制御される。ＥＥＰＲＯＭ３は、コントローラチップ７１のファームウェアを記憶するために設けられている。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１，６，７０…半導体装置、２…配線基板、２１…絶縁基材、２２…第１の接続パッド、２３…第２の接続パッド、２５…ソルダレジスト層、２６…第１の開口部、２７…第２の開口部、２７ａ…外側開口部分、３…電子部品、３１…部品本体、３２…第１の接続部、３３…第２の接続部、４…樹脂封止部、５１…第１の半田層、５２…第２の半田層。

Claims (6)

1. 絶縁基材と、前記絶縁基材上に設けられた接続パッドと、前記絶縁基材上に形成されたソルダレジスト層とを備える配線基板と、
   前記配線基板上に実装された電子部品であって、矩形形状の部品本体と、前記部品本体の対向する第１および第２の外形辺に沿って配置され、前記接続パッドと半田層を介して電気的に接続された接続部とを備える電子部品と、
   前記電子部品を封止するように、前記配線基板上に設けられた樹脂封止部とを具備する半導体装置であって、
   前記ソルダレジスト層には、前記接続パッドを露出させる第１の開口部と、前記部品本体の中央部を含む領域の下方、および前記部品本体の前記第１および第２の外形辺を除く外形辺のうち、少なくとも１辺の外側を含む、前記ソルダレジスト層の領域を開口させる第２の開口部とが形成されている、半導体装置。
2. 前記第２の開口部は、前記部品本体の前記第１および第２の外形辺を除く第３および第４の外形辺の外側を含む、前記ソルダレジスト層の領域を、それぞれ開口させるように設けられている、請求項１に記載の半導体装置。
3. 絶縁基材と、前記絶縁基材上に設けられた第１および第２の接続パッドと、前記絶縁基材上に形成されたソルダレジスト層とを備える配線基板と、
   前記配線基板上に実装された電子部品であって、矩形形状の部品本体と、前記部品本体の対向する第１および第２の外形辺に沿って配置され、前記第１の接続パッドと第１の半田層を介して電気的に接続された第１の接続部と、前記部品本体の中央部を含む領域に設けられ、前記第２の接続パッドと第２の半田層を介して接続された第２の接続部とを備える電子部品と、
   前記電子部品を封止するように、前記配線基板上に設けられた樹脂封止部とを具備する半導体装置であって、
   前記ソルダレジスト層には、前記第１の接続パッドを露出させるように開口された第１の開口部と、前記第２の接続パッドを露出させると共に、前記部品本体の前記第１および第２の外形辺を除く外形辺のうち、少なくとも１辺の外側にはみ出すように開口された第２の開口部とが形成されている、半導体装置。
4. 前記第２の開口部は、前記部品本体の前記第１および第２の外形辺を除く第３および第４の外形辺の外側を含む、前記ソルダレジスト層の領域を、それぞれ開口させるように設けられている、請求項３に記載の半導体装置。
5. 前記第１の接続部はランド接続部またはリード接続部であり、かつ前記第２の接続部はランド接続部である、請求項１ないし請求項４のいずれか１項に記載の半導体装置。
6. 絶縁基材と、前記絶縁基材上に設けられた第１および第２の接続パッドと、前記絶縁基材上に形成されたソルダレジスト層とを備える配線基板と、
   コントローラと、
   前記コントローラと電気的に接続された不揮発性メモリと、
   前記配線基板上に実装された電子部品であって、矩形形状の部品本体と、前記部品本体の対向する第１および第２の外形辺に沿って配置され、前記第１の接続パッドと第１の半田層を介して電気的に接続された第１の接続部と、前記部品本体の中央部を含む領域に設けられ、前記第２の接続パッドと第２の半田層を介して接続された第２の接続部とを備える電子部品と、
   前記コントローラ、前記不揮発性メモリ、および前記電子部品を封止するように、前記配線基板上に設けられた樹脂封止部とを具備する不揮発性半導体記憶装置であって、
   前記ソルダレジスト層には、前記第１の接続パッドを露出させるように開口された第１の開口部と、前記第２の接続パッドを露出させると共に、前記部品本体の前記第１および第２の外形辺を除く第３および第４の外形辺のそれぞれの外側にはみ出すように開口された第２の開口部とが形成されている、不揮発性半導体記憶装置。

Images