CN104681560B - 半导体装置及非易失性半导体存储装置 - Google Patents

半导体装置及非易失性半导体存储装置 Download PDF

Info

Publication number
CN104681560B
CN104681560B CN201410453816.XA CN201410453816A CN104681560B CN 104681560 B CN104681560 B CN 104681560B CN 201410453816 A CN201410453816 A CN 201410453816A CN 104681560 B CN104681560 B CN 104681560B
Authority
CN
China
Prior art keywords
main body
circuit board
part main
electronic component
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410453816.XA
Other languages
English (en)
Other versions
CN104681560A (zh
Inventor
谷本亮
渡部武志
唐金祐次
片村幸雄
村上克也
小泽勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN104681560A publication Critical patent/CN104681560A/zh
Application granted granted Critical
Publication of CN104681560B publication Critical patent/CN104681560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供一种使可靠性提升的半导体装置及非易失性半导体存储装置。实施方式的半导体装置(1)具备布线基板(2)、电子零件(3)及树脂密封部(4)。布线基板(2)包括设置在绝缘基材上的第1及第2连接垫(22、23)、以及阻焊层(25)。电子零件(3)包括沿着零件主体(31)的对向的2条外形边配置的第1连接部、及设置在零件主体的包含中央部的区域的第2连接部。在阻焊层(25)形成着第1开口部(26)及第2开口部(27)，该第1开口部(26)使第1连接垫(22)露出，该第2开口部(27)以使第2连接垫(23)露出并且伸出至零件主体(31)的外形边的外侧的方式开口。

Description

半导体装置及非易失性半导体存储装置
[相关申请案]
本申请案享受以日本专利申请案2013-245877号(申请日：2013年11月28日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置及非易失性半导体存储装置。
背景技术
TSOP(Thin Small Outline Package，薄型小外形封装)或SON(Small OutlineNon-Lead Package，小外形无引线封装)等的电子零件有时包含与信号端子等分开地设置在零件主体的中央部附近的连接部(中央连接部)，以当安装在布线基板时提高从电子零件到布线基板的散热性或电子零件相对于布线基板的搭载可靠性等。电子零件的中央连接部与信号端子等同样地，经过回流焊步骤，经由焊料层与布线基板的连接垫连接。
将TSOP或SON等的电子零件的中央连接部焊接在布线基板的连接垫的情况下，因电子零件与布线基板的间隙较窄，所以，包含在焊料膏中的助焊剂容易残留在电子零件的下部。此外，利用树脂将安装在布线基板上的电子零件与其他零件等一起密封的情况下，有如下担忧：无法良好地将树脂填充到电子零件与布线基板的间隙，因没有填充树脂而在电子零件与布线基板的间隙产生空隙。而且，即使在电子零件不具有中央连接部的情况下，也容易因没有填充树脂而产生空隙。电子零件与布线基板的间隙中产生的助焊剂残渣或空隙例如成为使吸湿回焊试验的可靠性降低的因素。
发明内容
本发明的目的在于提供一种使可靠性提升的半导体装置及非易失性半导体存储装置。
实施方式的半导体装置具备：布线基板；电子零件，安装在布线基板上；及树脂密封部，以密封电子零件的方式设置在布线基板上。布线基板包括：绝缘基材；第1及第2连接垫，设置在绝缘基材上；及阻焊层，形成在绝缘基材上。电子零件包括：矩形形状的零件主体；第1连接部，沿着零件主体的对向的第1及第2外形边配置，并经由第1焊料层而与第1连接垫电连接；及第2连接部，设置在零件主体的包含中央部的区域，并经由第2焊料层而与第2连接垫连接。在阻焊层形成着第1开口部及第2开口部，所述第1开口部以使第1连接垫露出的方式开口，所述第2开口部以使第2连接垫露出并且伸出至零件主体的除第1及第2外形边以外的外形边中至少1边的外侧的方式开口。
附图说明
图1是表示第1实施方式的半导体装置的俯视透视图。
图2是沿着图1的A-A线的剖视图。
图3是表示图2所示的半导体装置的树脂密封前的状态的剖视图。
图4是沿着图1的B-B线的剖视图。
图5是表示第1实施方式的半导体装置的第1变形例的剖视图。
图6是表示第1实施方式的半导体装置的第2变形例的俯视透视图。
图7是沿着图6的A-A线表示图6所示的半导体装置的树脂密封前的状态的剖视图。
图8是表示第2实施方式的半导体装置的俯视透视图。
图9是沿着图8的A-A线表示图8所示的半导体装置的树脂密封前的状态的剖视图。
图10是表示第3实施方式的半导体装置的俯视透视图。
图11是沿着图10的C-C线的剖视图。
具体实施方式
以下，参照附图对实施方式的半导体装置进行说明。
(第1实施方式)
图1是第1实施方式的半导体装置的俯视图，是透视半导体装置的构成要素而表示的图(俯视透视图)，图2是沿着图1的A-A线的剖视图，图3是沿着图1的A-A线表示图1所示的半导体装置的树脂密封前的状态的剖视图，图4是沿着图1的B-B线的剖视图。这些图所示的半导体装置1包括布线基板2、安装在布线基板2上的电子零件3、及密封电子零件3的树脂密封部4。布线基板2是在例如树脂基材或陶瓷基材等绝缘基材的表面或内部根据需要设置布线网而获得的，具体来说，列举使用如玻璃环氧树脂的绝缘树脂基材的印刷布线板。
布线基板2包含树脂基材或陶瓷基材等绝缘基材21。在绝缘基材21的至少第1面21a形成着包含第1连接垫22及第2连接垫23的布线层24。布线基板2的布线层24并不限于单层结构，也可以是多层结构。在包含布线层24的绝缘基材21的第1面21a上还形成着阻焊层25。阻焊层25防止焊料附着在不需要的部分并且保护布线层24，以使第1连接垫22及第2连接垫23的至少表面露出的方式形成。
电子零件3安装在布线基板2的包含布线层24及阻焊层25的面上。电子零件3包括具有长方形等矩形形状的零件主体31。在零件主体31的下表面设置着第1及第2连接部32、33。第1连接部32作为信号端子或电源端子等发挥功能，沿着零件主体31的对向的2条外形边(第1及第2外形边)、例如2条短边31a、31b配置。第2连接部33作为散热片或零件支持部等发挥功能，设置在零件主体31的包含中央部的区域。第2连接部(中央连接部)33也可以作为接地端子发挥功能。所谓零件主体31的中央部，并非必须是表示重心位置等的部位，只要是零件主体31的大致中央附近即可。
电子零件3没有特别限定，列举如SON般的无引线型的半导体封装或如TSOP般的引线型的半导体封装等的表面安装型的半导体零件。在图1至图4中，表示包含焊盘连接部作为第1及第2连接部32、33的电子零件3。第1连接部也可以如图5所示为引线连接部32A。作为半导体零件的具体例，列举存储器零件、控制器零件、界面零件、逻辑零件、传感器零件等，没有特别限定。电子零件3有时也可以是半导体零件以外的表面安装型电子零件。实施方式的半导体装置1适于使用零件主体31的下表面与布线基板2的阻焊层25的表面的间隙较窄(间隙为5～40μm左右)且零件主体31的表面的面积相对较大的表面安装型的电子零件3的情况。
安装在布线基板2的电子零件3是由形成在布线基板2上的树脂密封部4进行密封。即，在布线基板2的安装着电子零件3的面上，以密封电子零件3的方式形成着使用环氧树脂等绝缘树脂的树脂密封部4。树脂密封部4使用例如传递模塑法而形成。电子零件3的密封并不限于其单独地由模塑树脂进行密封的情况。电子零件3也可以与安装在布线基板2的其他电子零件等一起利用模塑树脂进行密封。使用这些构成要素2、3、4而构成实施方式的半导体装置1。
布线基板2的第1连接垫22是以与电子零件3的第1连接部32对应的方式设置，并经由第1焊料层51而与第1连接部32电连接及机械地连接。布线基板2的第2连接垫23是以与电子零件3的第2连接部(中央连接部)33对应的方式设置，并经由第2焊料层52而与第2连接部33机械地连接。在使第2连接部33作为接地端子等发挥功能的情况下，第2连接垫23经由第2焊料层52也与第2连接部33电连接。焊料层51、52是通过例如回流焊步骤而形成。
布线基板2的阻焊层25具有第1开口部26，该第1开口部26以可以经由第1焊料层51使第1连接垫22与第1连接部32连接的方式，使第1连接垫22露出。此外，阻焊层25具有第2开口部27，该第2开口部27以可以经由第2焊料层52使第2连接垫23与第2连接部33连接的方式，使第2连接垫23露出。第1连接垫22是以与沿着零件主体31的第1及第2外形边31a、31b设置的第1连接部32对应的方式设置，换句话说，以与电子零件3的外周附近对应的方式设置。所以，利用回流焊步骤等形成第1焊料层51后残留的助焊剂残渣可以通过实施例如清洗步骤而良好地去除。
另一方面，第2连接垫23是以与设置在零件主体31的包含中央部的区域的第2连接部(中央连接部)33对应的方式设置，换句话说，以与电子零件3的中央附近对应的方式设置。所以，在第2开口部27具有仅使第2连接垫23露出的形状、换句话说、限制在较零件主体31的外周更靠内侧的形状的情况下，即使在利用回流焊步骤等形成第2焊料层52后实施例如清洗步骤，清洗液也难以渗入到布线基板2与电子零件3的间隙，有无法充分去除助焊剂残渣的担忧。此外，在第2开口部27具有如所述般的形状的情况下，用于形成树脂密封部4的模塑树脂也难以填充到布线基板2与电子零件3的间隙。助焊剂残渣或因没有填充树脂而产生的空隙如所述般成为吸湿回焊试验中使可靠性降低的因素。
因此，在第1实施方式的半导体装置1中，阻焊层25具有以使第2连接垫23露出并且伸出至零件主体31的除排列着第1连接部32的第1及第2外形边31a、31b以外的外形边(31c、31d)的外侧的方式开口的第2开口部27。即，第2开口部27具有不仅以使第2连接垫23露出的方式去除阻焊层25的一部分，而且去除与电子零件3的外侧对应的阻焊层25的一部分所得的形状。第2开口部27具有从与电子零件3的包含中央部的区域的下方对应的阻焊层25的区域(零件下方区域)扩大到与电子零件3的外侧对应的阻焊层25的区域(零件外侧区域)的开口形状。
图1至图4表示相对于零件主体31的与排列着第1连接部32的第1及第2外形边31a、31b正交的第3及第4外形边31c、31d而将第2开口部27扩大到第3外形边31c的外侧区域X1及第4外形边31d的外侧区域X2的两区域的状态。第2开口部27的形状并不限定于此，也可以具有扩大到第3外形边31c的外侧区域X1及第4外形边31d的外侧区域X2的任一区域的形状。图6及图7表示将第2开口部27从零件下方区域扩大到第3外形边31c的外侧区域X1的状态。
如图3及图7所示，通过将第2开口部27扩大到零件主体31的外形边(31c、31d)的外侧区域(X1、X2)，第2开口部27具有没有被零件主体31覆盖的部分，换句话说，具有开口到电子零件3的外侧的部分27a。第2开口部27的外侧开口部分27a在回流焊步骤后的清洗步骤中作为清洗液的渗入口发挥功能。从外侧开口部分27a渗入的清洗液遍布至第2开口部27内。即，可以使清洗液充分渗入到第2连接部33的周围。所以，可以良好地将因第2连接部(中央连接部)33的焊接而产生的助焊剂残渣从电子零件3的下部去除。
此外，第2开口部27的外侧开口部分27a也作为树脂密封部4的形成步骤(树脂模塑步骤)中的模塑树脂的渗入口(填充口)发挥功能。从外侧开口部分27a渗入的模塑树脂遍布至第2开口部27内，所以，可以良好地将模塑树脂填充到布线基板2与电子零件3的间隙。所以，可以抑制因没有填充模塑树脂而产生空隙。通过抑制布线基板2与电子零件3的间隙中的助焊剂残渣或空隙的产生，例如可以使吸湿回焊试验中的半导体装置1的可靠性提升。
第2开口部27的外侧开口部分27a的宽度没有特别限定，根据例如模塑树脂的流动性等而恰当地设定。例如，在电子零件3具有如2×3mm的外形形状，且布线基板2与电子零件3的间隙为10μm左右的情况下，虽然也取决于模塑树脂的流动性等，但通过将外侧开口部分27a的宽度设为0.1mm左右，可以充分提高清洗液或模塑树脂的渗入性。而且，外侧开口部分27a的形成位置可以是零件主体31的第3外形边31c的外侧区域X1及第4外形边31d的外侧区域X2的一个区域及两个区域的任一种，但如果考虑模塑树脂的填充性则优选形成在两区域(X1、X2)。
(第2实施方式)
接下来，参照图8及图9，对第2实施方式的半导体装置进行说明。图8是第2实施方式的半导体装置的俯视图，是透视半导体装置的构成要素而表示的图(俯视透视图)，图9是沿着图8的A-A线表示图8所示的半导体装置的树脂密封前的状态的剖视图。另外，对与第1实施方式的半导体装置相同的部分标注相同符号，并省略其说明的一部分。
第2实施方式的半导体装置6除电子零件3不具有设置在零件主体31的包含中央部的区域的连接部(中央连接部)以外，基本上具有与第1实施方式的半导体装置1相同的结构。而且，在第2实施方式的说明中，省略相当于图4(沿着图1的B-B线的剖视图)的剖视图及其说明。第2实施方式中的电子零件3也具有连接部32，该连接部32与第1实施方式同样地经由焊料层而与布线基板2的连接垫22电连接及机械地连接，且沿着零件主体31的外形边31a、31b设置。
在第2实施方式的半导体装置6中，如所述般，电子零件3不具有设置在零件主体31的包含中央部的区域的连接部(中央连接部)。在将此种电子零件3安装在布线基板2上的情况下，因中央连接部的焊接而产生的助焊剂残渣不会成为问题，但与第1实施方式同样地产生用于形成树脂密封部4的模塑树脂难以填充到布线基板2与电子零件3的间隙的问题。所以，在第2实施方式的半导体装置1中，阻焊层25除具备第1开口部26以外，也具备具有与第1实施方式相同的形状的第2开口部27。
即，第2实施方式中的阻焊层25具有第1开口部26及第2开口部27，该第1开口部26以使与电子零件3的连接部32连接的连接垫22露出的方式开口；该第2开口部27以如下方式设置，即，使包含零件主体31的包含中央部的区域的下方、及零件主体31的除排列着连接部32的第1及第2外形边31a、31b以外的外形边(31c、31d)的外侧的阻焊层25的区域开口。第2开口部27是与第1实施方式同样地，具有将与电子零件3的包含中央部的区域的下方对应的阻焊层25的区域(零件下方区域)、及与电子零件3的外侧对应的阻焊层25的区域(零件外侧区域)去除而成的开口形状。
如图9所示，通过将第2开口部27扩大到零件主体31的外形边(31c、31d)的外侧区域(X1、X2)，第2开口部27具有没有被零件主体31覆盖的部分，换句话说，具有开口到电子零件3的外侧的部分27a。第2开口部27的外侧开口部分27a作为树脂密封部4的形成步骤(树脂模塑步骤)中的模塑树脂的渗入口(填充口)发挥功能。从外侧开口部分27a渗入的模塑树脂遍布至第2开口部27内，所以，可以良好地将模塑树脂填充到布线基板2与电子零件3的间隙。所以，可以抑制因没有填充模塑树脂而产生空隙。
即使在如所述般将不具有中央连接部的电子零件3安装在布线基板2上的情况下，通过在阻焊层25设置从电子零件3的中央部下方扩大到电子零件3的外侧的第2开口部27，也可以抑制布线基板2与电子零件3的间隙中产生空隙。所以，可以使吸湿回焊试验等中的半导体装置1的可靠性提升。外侧开口部分27a的形成位置与第1实施方式同样地，可以是零件主体31的第3外形边31c的外侧区域X1及第4外形边31d的外侧区域X2的一个区域及两个区域的任一种，但如果考虑模塑树脂的填充性则优选形成在两区域(X1、X2)。
(第3实施方式)
接下来，参照图10及图11，对第3实施方式的半导体装置进行说明。图10是第3实施方式的半导体装置的俯视透视图，图11是沿着图10的C-C线的剖视图。另外，对与第1实施方式的半导体装置相同的部分标注相同符号，并省略其说明的一部分。图10及图11所示的半导体装置70具备将电子零件3与其他零件一起安装在布线基板2上，并且将电子零件3与其他零件统一利用树脂进行密封而成的结构。此处，表示作为SSD(Solid State Drive，固态硬盘)等发挥功能的非易失性半导体存储装置。
在图10及图11中，电子零件3是EEPROM(Electrically Erasable ProgrammableRead Only Memory，电可擦可编程只读存储器)。作为电子零件3的EEPROM是与控制器芯片71、非易失性存储器芯片(NAND(Not AND，与非)型EEPROM)72、晶体振荡器73、温度传感器74等一起安装在布线基板2上。这些零件3、71、72、73、74是由形成在布线基板2上的树脂密封部4统一进行密封。虽然在图10中省略了EEPROM3相对于布线基板2的安装结构的图示，但具有与第1或第2实施方式相同的安装结构。
控制器芯片71安装在布线基板2上，多个存储器芯片72以层叠在控制器芯片71上的状态配置。控制器芯片71及存储器芯片72分别经由金属线75、76而与布线基板2电连接。存储器芯片72作为SSD的主存储部发挥功能，提供用于供使用者存储数据的存储区域。存储器芯片72由控制器芯片71进行控制。EEPROM3是为了存储控制器芯片71的固件而设置。
另外，对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出的，并不企图限定发明的范围。这些实施方式能够以其他多种形态实施，可以在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施方式或其变形包含在发明的范围或主旨中，同时包含在权利要求范围所记载的发明及其均等的范围中。
[符号的说明]
1、6、70 半导体装置
2 布线基板
21 绝缘基材
22 第1连接垫
23 第2连接垫
25 阻焊层
26 第1开口部
27 第2开口部
27a 外侧开口部分
3 电子零件
31 零件主体
32 第1连接部
33 第2连接部
4 树脂密封部
51 第1焊料层
52 第2焊料层

Claims (4)

1.一种半导体装置，其特征在于包含：
布线基板，包括绝缘基材、设置在所述绝缘基材上的第1及第2连接垫、以及形成在所述绝缘基材上的阻焊层；
电子零件，安装在所述布线基板上，且包括：矩形形状的零件主体；第1连接部，沿着所述零件主体的对向的第1及第2外形边配置，并经由第1焊料层而与所述第1连接垫电连接；及第2连接部，设置在所述零件主体的包含中央部的区域，并经由第2焊料层而与所述第2连接垫连接；以及
树脂密封部，以密封所述电子零件的方式设置在所述布线基板上；
在所述阻焊层形成着第1开口部及第2开口部，所述第1开口部以使所述第1连接垫露出的方式开口，所述第2开口部以使所述第2连接垫露出并且伸出至所述零件主体的除所述第1及第2外形边以外的外形边中至少1边的外侧的方式开口。
2.根据权利要求1所述的半导体装置，其特征在于:其中所述第2开口部是以使包含所述零件主体的除所述第1及第2外形边以外的第3及第4外形边的外侧的所述阻焊层的区域分别开口的方式设置。
3.根据权利要求1或2任一项所述的半导体装置，其特征在于:其中所述第1连接部是焊盘连接部或引线连接部，且所述第2连接部是焊盘连接部。
4.一种非易失性半导体存储装置，其特征在于包含：
布线基板，包括绝缘基材、设置在所述绝缘基材上的第1及第2连接垫、以及形成在所述绝缘基材上的阻焊层；
控制器；
非易失性存储器，与所述控制器电连接；
电子零件，安装在所述布线基板上，且包括：矩形形状的零件主体；第1连接部，沿着所述零件主体的对向的第1及第2外形边配置，并经由第1焊料层而与所述第1连接垫电连接；及第2连接部，设置在所述零件主体的包含中央部的区域，并经由第2焊料层而与所述第2连接垫连接；以及
树脂密封部，以密封所述控制器、所述非易失性存储器、及所述电子零件的方式设置在所述布线基板上；
在所述阻焊层形成着第1开口部及第2开口部，所述第1开口部以使所述第1连接垫露出的方式开口，所述第2开口部以使所述第2连接垫露出并且伸出至所述零件主体的除所述第1及第2外形边以外的第3及第4外形边各自的外侧的方式开口。
CN201410453816.XA 2013-11-28 2014-09-05 半导体装置及非易失性半导体存储装置 Active CN104681560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013245877A JP2015103782A (ja) 2013-11-28 2013-11-28 半導体装置
JP2013-245877 2013-11-28

Publications (2)

Publication Number Publication Date
CN104681560A CN104681560A (zh) 2015-06-03
CN104681560B true CN104681560B (zh) 2018-01-19

Family

ID=53316410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410453816.XA Active CN104681560B (zh) 2013-11-28 2014-09-05 半导体装置及非易失性半导体存储装置

Country Status (3)

Country Link
JP (1) JP2015103782A (zh)
CN (1) CN104681560B (zh)
TW (1) TWI586003B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022241A (ja) * 2015-07-09 2017-01-26 株式会社東芝 半導体装置及び電子機器
US20200315030A1 (en) * 2019-03-27 2020-10-01 Delphi Technologies Ip Limited Conformal coating blockage by surface-mount technology solder features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577725A (zh) * 2003-06-27 2005-02-09 精工爱普生株式会社 半导体装置及其制造方法
CN101593735A (zh) * 2008-05-29 2009-12-02 株式会社瑞萨科技 半导体器件及其制造方法
CN102157476A (zh) * 2010-03-04 2011-08-17 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114429A (ja) * 1998-10-09 2000-04-21 Hitachi Ltd 半導体装置およびその製造方法
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
US20050247761A1 (en) * 2004-05-04 2005-11-10 Albanese Patricia M Surface mount attachment of components
US20050011672A1 (en) * 2003-07-17 2005-01-20 Alawani Ashish D. Overmolded MCM with increased surface mount component reliability
TWM338433U (en) * 2008-02-14 2008-08-11 Orient Semiconductor Elect Ltd Multi-chip package structure
JP2010135375A (ja) * 2008-12-02 2010-06-17 Sumitomo Electric Printed Circuit Inc プリント配線板及びプリント配線板における電子部品の接続方法
TWI463622B (zh) * 2010-03-04 2014-12-01 Advanced Semiconductor Eng 具有單側基板設計的半導體封裝及其製造方法
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
JP2012222110A (ja) * 2011-04-07 2012-11-12 Mitsubishi Electric Corp プリント配線板及びプリント回路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577725A (zh) * 2003-06-27 2005-02-09 精工爱普生株式会社 半导体装置及其制造方法
CN101593735A (zh) * 2008-05-29 2009-12-02 株式会社瑞萨科技 半导体器件及其制造方法
CN102157476A (zh) * 2010-03-04 2011-08-17 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法

Also Published As

Publication number Publication date
CN104681560A (zh) 2015-06-03
JP2015103782A (ja) 2015-06-04
TW201521241A (zh) 2015-06-01
TWI586003B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
JP5598787B2 (ja) 積層型半導体装置の製造方法
US9252113B2 (en) No-exposed-pad ball grid array (BGA) packaging structures and method for manufacturing the same
JP5840479B2 (ja) 半導体装置およびその製造方法
TWI442531B (zh) 具有可調間距柵格陣列封裝之熱消散改善的系統與方法
JP5633210B2 (ja) 半導体装置
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP2007027287A (ja) 半導体装置およびその製造方法
CN102456648B (zh) 封装基板的制法
CN104458101A (zh) 侧通气压力传感器装置
JP2008252027A (ja) 半導体装置
CN108281408A (zh) 半导体芯片封装和叠层封装
JP2008124176A (ja) 電力用半導体装置
CN104681560B (zh) 半导体装置及非易失性半导体存储装置
KR102605122B1 (ko) 공기 캐비티를 갖는 반도체 패키지
JP2010034431A (ja) 半導体装置の製造方法
JP2008300500A (ja) 半導体装置およびその製造方法
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
JP5273265B2 (ja) 電力用半導体装置
CN107039390A (zh) 半导体封装
TWI570855B (zh) 微電子封裝以及製造其之方法
KR102017829B1 (ko) 관통부를 갖는 인쇄 회로 기판 및 이를 이용하여 형성된 반도체 패키지
CN109786273A (zh) 集成电路结构及其形成方法
TWI567910B (zh) 薄膜覆晶封裝體及薄膜封裝基板
JP4416618B2 (ja) 半導体装置実装体及びその製造方法
JP5103155B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170808

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220128

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.