CN109786273A - 集成电路结构及其形成方法 - Google Patents

集成电路结构及其形成方法 Download PDF

Info

Publication number
CN109786273A
CN109786273A CN201711126183.1A CN201711126183A CN109786273A CN 109786273 A CN109786273 A CN 109786273A CN 201711126183 A CN201711126183 A CN 201711126183A CN 109786273 A CN109786273 A CN 109786273A
Authority
CN
China
Prior art keywords
solder mask
groove
packing material
chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711126183.1A
Other languages
English (en)
Other versions
CN109786273B (zh
Inventor
陈彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711126183.1A priority Critical patent/CN109786273B/zh
Publication of CN109786273A publication Critical patent/CN109786273A/zh
Application granted granted Critical
Publication of CN109786273B publication Critical patent/CN109786273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种集成电路结构及其形成方法,包括:提供基板和芯片;形成与基板相邻的第一阻焊层,并在第一阻焊层上形成凹槽,凹槽形成于与芯片边沿相对应的位置;形成填充材料,填充材料形成于芯片与第一阻焊层之间,且至少填充部分的凹槽;和热处理填充材料,以使填充材料固化。填充材料填充进入第一阻焊层表面形成的凹槽内,增加了填充材料与第一阻焊层之间的结合力,避免填充材料发生翘曲。

Description

集成电路结构及其形成方法
技术领域
本发明涉及半导体制造领域,特别涉及一种集成电路结构及其形成方法。
背景技术
芯片封装结束后,芯片通过焊球被焊接在印刷基板(Printed Circuit Board,PCB)上,如倒片封装(Flip Chip Package,FCP)。一般的,在PCB表面上会形成一层阻焊层,用于保护PCB表面,并起到绝缘作用。但是,芯片与阻焊层之间会出现间隙。为了避免间隙的存在,同时也为了将芯片固定在基板表面,目前现有技术,采用向芯片与阻焊层之间的间隙填入填充材料的方法。通过升温固化填充材料,将芯片固定在基板的表面。
但是,在现有技术中,固化后的填充材料在芯片边缘的位置容易发生翘曲,导致填充材料与阻焊层表面发生剥离,大大减弱了填充材料与阻焊层之间的结合力,不能有效固定芯片,进而降低了芯片与基板的连接强度。
因此,现有技术亟需一种能提高填充材料与阻焊层之间的结合力,同时又避免出现填充材料与阻焊层发生剥离现象的集成电路结构及其形成方法。
发明内容
本发明的实施例公开了一种集成电路结构及其形成方法,形成两层阻焊层,并且使得填充材料在阻焊层内呈现特殊结构,增加填充材料与阻焊层之间的结合力,从而较好地连接芯片与基板。
本发明提供了一种集成电路结构,包括:基板;芯片;与基板相邻设置的第一阻焊层,第一阻焊层设置有凹槽,凹槽设置于与芯片边缘相对应的位置,和填充材料,填充材料设置于芯片和第一阻焊层之间,且至少填充部分的凹槽。
根据本发明的一个方面,凹槽设置于与芯片边缘相对应的位置的外周。
根据本发明的一个方面,第一阻焊层为干膜阻焊层或湿模阻焊层。
根据本发明的一个方面,第一阻焊层还包括第一焊球孔,第一焊球孔用于设置焊球,以焊接芯片与基板上的铜线。
根据本发明的一个方面,还包括:第二阻焊层,第二阻焊层设置于第一阻焊层和芯片之间,第二阻焊层包括第二阻焊层主体和开孔,开孔设置成与第一阻焊层的凹槽相对应连通,第二阻焊层主体覆盖部分凹槽的开口,填充材料设置于第二阻焊层与芯片之间,填充材料至少填充部分的开孔和凹槽。
根据本发明的一个方面,开孔间隔设置于与芯片边缘相对应的位置的周围。
根据本发明的一个方面,开孔与凹槽相连通位置的宽度尺寸大于等于10μm。
根据本发明的一个方面,第二阻焊层为干模阻焊层。
根据本发明的一个方面,第二阻焊层还包括第二焊球孔,第二焊球孔与第一焊球孔相连通,用于设置焊球,以焊接芯片与基板上的铜线。
本发明还公开了一种集成电路结构的形成方法,包括:提供基板和芯片;形成与基板相邻的第一阻焊层,并在第一阻焊层上形成凹槽,凹槽形成于与芯片边沿相对应的位置;形成填充材料,填充材料形成于芯片与第一阻焊层之间,且至少填充部分的凹槽;和热处理填充材料,以使填充材料固化。
根据本发明的一个方面,凹槽形成于与芯片边缘相对应的位置的外周。
根据本发明的一个方面,形成的第一阻焊层为干膜阻焊层或湿模阻焊层。
根据本发明的一个方面,在形成第一阻焊层后,还包括:在第一阻焊层上形成第一焊球孔,用于设置焊球,以焊接芯片与基板上的铜线。
根据本发明的一个方面,在形成第一阻焊层后,热处理填充材料前,还包括:形成与第一阻焊层相邻的第二阻焊层;在第二阻焊层上形成开孔,使第二阻焊层包括第二阻焊层主体和开孔,开孔与凹槽相连通,且第二阻焊层主体覆盖部分凹槽的开口;和在芯片与第二阻焊层之间形成填充材料,填充材料至少填充部分的开孔与凹槽。
根据本发明的一个方面,开孔间隔形成于与芯片边缘相对应的位置的周围。
根据本发明的一个方面,填充材料充满开孔和凹槽。
根据本发明的一个方面,开孔与凹槽相连通的位置的宽度尺寸大于等于10μm。
根据本发明的一个方面,凹槽的深度尺寸大于等于10μm。
根据本发明的一个方面,第二阻焊层为干模阻焊层。
根据本发明的一个方面,在形成第二阻焊层之后,还包括:在第二阻焊层上形成第二焊球孔,第二焊球孔与第一焊球孔相连通,用于设置焊球,以焊接芯片与基板上的铜线。
根据本发明的一个方面,形成填充材料的方法为毛细填充。
本发明的技术方案与现有技术相比具备以下优点:
在本发明提供的集成电路结构中,第一阻焊层表面上形成有凹槽。填充材料填充进入部分凹槽,固化后的填充材料与第一阻焊层之间的结合力增大,避免填充材料发生翘曲。
进一步的,凹槽设置于与芯片边缘相对应位置的外周。这样的位置分布使得后续填充材料与第一阻焊层之间的结合力更好。
进一步的,集成电路结构中还包括第二阻焊层,第二阻焊层设置于第一阻焊层和芯片之间,第二阻焊层包括第二阻焊层主体和开孔,开孔设置成与第一阻焊层的凹槽相对应连通。开孔与凹槽相连通能够使后续填充材料填入其中,固化后的填充材料与第二阻焊层之间的结合力更好。同时,第二阻焊层主体覆盖部分凹槽的开口。这样设计使得后续在凹槽和开孔内形成的部分填充材料也被第二阻焊层覆盖,进一步提高了填充材料与第二阻焊层之间的结合力。
进一步的,开孔与凹槽相连通位置的宽度尺寸大于等于10μm。由于填充材料毛细填充的临界尺寸为10μm,所以这样的尺寸设计便于填充材料能够顺利的填充进入开孔与凹槽。
本发明还公开了一种集成电路结构的形成方法,形成与基板相邻的第一阻焊层,并在第一阻焊层上形成凹槽,凹槽形成于与芯片边沿相对应的位置。形成凹槽后,后续要在内部填充入填充材料,增大填充材料与第一阻焊层之间的结合力。另外,凹槽形成于与芯片边沿相对应的位置,可以进一步增大填充材料与第一阻焊层之间的结合力。
进一步的,热处理填充材料前,还包括:形成与第一阻焊层相邻的第二阻焊层;在第二阻焊层上形成开孔,使第二阻焊层包括第二阻焊层主体和开孔,开孔与凹槽相连通,且第二阻焊层主体覆盖部分凹槽的开口。形成与凹槽相连通的开孔,且部分凹槽的开口被第二阻焊层主体覆盖,使得后续在凹槽和开孔内形成填充材料,增大填充材料与第二阻焊层之间的结合力,避免填充材料发生翘曲。
进一步的,开孔与凹槽相连通的位置的宽度尺寸大于等于10μm。填充材料毛细填充的临界尺寸为10μm,所以,这样的尺寸设计便于填充材料能够顺利自发填充进入开孔与凹槽,简化工艺过程。
附图说明
图1a是根据本发明一个实施例的集成电路结构的剖面结构示意图;
图1b是根据本发明一个实施例的集成电路结构中形成凹槽后第一阻焊层的俯视图;
图1c是根据本发明一个实施例的另一种凹槽形状的第一阻焊层的俯视图;
图1d是根据本发明一个实施例的又一种凹槽形状的第一阻焊层的俯视图;
图2是根据本发明一个实施例形成填充材料后的一种集成电路结构的剖面结构示意图;
图3a是根据本发明又一个实施例形成第二阻焊层后的集成电路结构剖面结构示意图;
图3b是根据本发明又一个实施例中形成开孔后第二阻焊层的俯视图;
图4是根据本发明再一个实施例形成填充材料后的集成电路结构的剖面结构示意图;
图5是根据本发明又一个实施例的集成电路结构的剖面结构示意图;
图6是根据本发明另一个实施例的集成电路结构的剖面结构示意图。
具体实施方式
如前所述,现有技术的集成电路中芯片与基板中的填充材料与阻焊层之间易发生剥离,两者结合力较弱。
经研究发现,造成上述问题的原因为:填充材料与阻焊层的材料不同,容易在两者的界面处出现界面问题;同时由于两者的热膨胀系数不同,填充材料在固化后容易与阻焊层发生剥离。
为了解决该问题,本发明公开了一种集成电路结构的形成方法,形成两层阻焊层,使得填充材料在两层阻焊层之间形成特殊的结构,增强填充材料与阻焊层之间的结合力,避免翘曲的发生。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解,除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外,应当理解,为了便于描述,附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制,例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的,在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论,但在适用这些技术、方法和装置情况下,这些技术、方法和装置应当被视为本说明书的一部分。
应注意,相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义或说明,则在随后的附图的说明中将不需要对其进行进一步讨论。
第一实施例。
请参考图1a,在基板100表面形成第一阻焊层120,并在第一阻焊层120上形成凹槽121。
基板100用于连接芯片140实现特殊的电学性能。基板100上分布有暴露的铜线110,铜线110作为基板上的导电区,与芯片140的导电触点(未标出)进行电连接,达到导通的目的。
基板100的基体(非铜线110的位置)为绝缘材料,以隔离不同的铜线110。一般的,基板100的基体材料为环氧树脂或聚酰亚胺,在这里并没有具体限制。
形成的第一阻焊层120起到绝缘隔离的作用,防止焊球130融化后流到基板的铜线110的位置,造成短路。
第一阻焊层120的材料通常为聚合物材料,在这里并不做具体限制。第一阻焊层120可以为干膜阻焊层或湿模阻焊层,在这里并不做具体限制。干膜阻焊层一般是经过粘贴的方式贴在基板100表面的,这种贴膜方式使阻焊层的厚度均匀可控;且后续在其上形成凹槽的尺寸比较稳定。湿模阻焊层是经过涂刷液体(如:绿油)的方式,经过固化后形成在基板100上。相比干膜阻焊层,这种涂刷的过程,不易控制阻焊层的厚度。优选的,在本发明实施例中,第一阻焊层120为干膜阻焊层。
需要说明的是,在本发明的其他实施例中,第一阻焊层120为湿模阻焊层,只要能够满足达到绝缘隔离的条件即可。
第一阻焊层120的厚度在50μm~100μm(在这里,厚度为大于等于50μm,小于等于100μm,即范围包括端点数值,后续的范围表述与此处的意义相同)之间,在这里不做具体限制。具体的,在本发明实施例中,第一阻焊层120的厚度为50μm。在本发明的另一实施例中,第一阻焊层120的厚度为100μm。
形成凹槽121是为了后续在凹槽121内填入填充材料。在本发明实施例中,通过光照、显影的方式在第一阻焊层120上形成凹槽121。凹槽121可以分布在芯片140对应位置的下方,也可以分布在芯片140边缘对应位置的外周。具体的,在本发明实施例中,凹槽121分布在芯片140边缘对应位置的外周。一般的,在集成电路中,为了节约材料,同时也不影响其他结构的形成,填充材料只是覆盖芯片140对应的位置即可,填充材料的翘曲常发生的填充材料的边缘,尤其是芯片拐角处对应的位置。所以,在本发明实施例中,凹槽121的分布方式,既不会影响后续形成焊球孔的位置,也会使得后续填充材料与第一阻焊层120的结合力增强。
凹槽121的宽度尺寸在50μm~100μm之间。在这里,凹槽121的宽度是指如图1a中w1的范围。具体的,在本发明实施例中,凹槽121的宽度为100μm,即w1=100μm。在本发明的另一实施例中,凹槽121的宽度为50μm,即w1=50μm。
请参考图1b-图1d,图1b-图1d为图1a中形成凹槽121后第一阻焊层120的俯视图,图1a中第一阻焊层120的截面图为图1b中沿着A-A’,或者为图1c沿着B-B’,或者为图1d沿着C-C’的剖面结构示意图。
凹槽121长度方向的尺寸不作具体限制,在这里,长度方向与前述的宽度方向相垂直,如图1b所示。如图1b中,凹槽121可以是围绕在芯片140边缘对应位置的封闭凹槽。也可以是如图1c中只分布在芯片140四角边缘对应位置的凹槽。也可以为图1d中所示,凹槽121还可以由间隔分布的子凹槽组成,子凹槽环绕在芯片140四周边缘对应的位置,在这里并不做具体限制。优选的,在本发明的一个实施例中,凹槽121的形状如图1b所示,即凹槽121是围绕在芯片140边缘对应位置的封闭凹槽。在本发明的另一个实施例中,凹槽121的形状如图1c所示。当凹槽121由间隔分布的子凹槽组成,如图1d所示的结构时,凹槽121开口(如图中所示,后续的凹槽121开口的意义与此处相同)的形状可以是矩形、圆形或者其他形状等,在这里不作具体限制。优选的,本发明的一个实施例中,凹槽121开口的形状为圆形,宽度w1为每个凹槽121的直径,如图1d所示。在本发明的另一个实施例中,凹槽121开口的形状为矩形,同时凹槽121有多个。
在这里,需要说明的是,在本发明的其他实施例中,凹槽121还可以分布在芯片140所覆盖的区域,在此不作具体限制,但是要保证凹槽121避开铜线110对应的位置,因此这种凹槽121的形成过程比较繁琐。
凹槽121可以贯穿第一阻焊层120,即凹槽121暴露基板100表面;也可以不暴露基板100表面,即凹槽121没有贯穿第一阻焊层120,在这里并不做具体限制。具体的,在本发明实施例中,凹槽121贯穿第一阻焊层120,即凹槽121暴露基板100表面。
请参考图2,在芯片140与第一阻焊层120之间形成填充材料150。
形成填充材料150的目的在于粘结芯片140与第一阻焊层120,进一步固定芯片140。
在本发明实施例中,填充材料150的材料为环氧树脂。因此,在形成填充材料150后,还包括对填充材料150进行固化。在本发明实施例中,固化温度在90℃~120℃之间,固化时间在5min~gmin之间。具体的,本发明实施例选用的固化温度为90℃,固化时间为5min。在本发明的另一个实施例中,选用的固化温度为120℃,固化时间为8min。
在这里,需要说明的是,填充材料150还可以是其他材料,只要能够满足粘结固定芯片140的条件即可。
在本发明实施例中,形成填充材料150的工艺为毛细填充。毛细填充是液体利用其表面张力的作用自动填充在较小的缝隙中。这种工艺填充方便,而且填充均匀。液体表面张力的大小与材料的种类有关,因此能够完成毛细填充的间隙临界尺寸也有所不同。当间隙尺寸小于其临界尺寸时,液体就不能自动的填充在间隙内部。
在这里,需要说明的是,填充材料150的种类可以不同,在本发明实施例中,填充材料150的毛细填充临界尺寸为10μm。在本发明的其他实施例中填充材料150的临界尺寸还可以限于10μm,在这里并不做具体限制。
填充材料150要至少填充进入部分凹槽121中,当其固化后,填充材料150可以被固定在凹槽121中,解决了由不同界面带来问题,同时避免了由于第一阻焊层与填充材料的热膨胀系数不同带来的体积膨胀问题,增加了填充材料150与第一阻焊层120之间的结合力。具体的,在本发明实施例中,填充材料150充满所有凹槽121。
需要说明的是,在本发明实施例中,形成第一阻焊层120后,还包括:在第一阻焊层120上形成第一焊球孔(未标出),第一焊球孔用于设置焊球130,以焊接芯片140与基板100上的铜线110。
综上所述,在本发明第一实施例公开的集成电路结构的形成方法中,在第一阻焊层120上形成凹槽121后,填充材料150充满凹槽121,使得填充材料150与第一阻焊层120之间的结合力增大,避免填充材料150发生翘曲。
相应的,请继续参考图2,本发明还提供了一种集成电路结构,包括:基板100、芯片140、第一阻焊层120以及位于第一阻焊层120和芯片140之间的填充材料150。
基板100用于连接芯片140实现特殊的电学性能。基板100上分布有暴露的铜线110,铜线110作为基板上的导电区,与芯片140的导电触点(未标出)进行电连接,达到导通的目的。
芯片140上含有特殊的功能区以及与功能区连接的接触点,接触点用于与基板100上的铜线110相连接。
第一阻焊层120起到绝缘隔离的作用,防止焊球130融化后流到基板100的铜线110位置,造成短路,因此第一阻焊层120与基板100相邻设置。第一阻焊层120可以为干膜阻焊层或湿模阻焊层,在这里并不做具体限制。优选的,在本发明实施例中,第一阻焊层120为干膜阻焊层。第一阻焊层120的厚度在50μm~100μm之间。具体的,在本发明实施例中,第一阻焊层120的厚度为50μm。在本发明的另一实施例中,第一阻焊层120的厚度为100μm。
第一阻焊层120上分布有凹槽。凹槽是为了后续在凹槽内填入填充材料150,增大第一阻焊层120与填充材料150的结合力。凹槽可以分布在芯片140对应位置的下方,也可以分布在芯片140边缘对应位置的外周。具体的,在本发明实施例中,凹槽分布在芯片140边缘对应位置的外周。
芯片140与第一阻焊层120之间设置有填充材料150。填充材料150用于粘接第一阻焊层120和芯片140。当填充材料150填充在凹槽且经过固化后,部分填充材料150被固定在凹槽内部,进而较好的固定了填充材料150,从而避免填充材料150与第一阻焊层120发生翘曲与剥离。
需要说明的是,在本发明实施例中,还包括:位于第一阻焊层120上的焊球孔(未标出)。焊球孔用于设置焊球130,以焊接芯片140与基板100上的铜线110。
综上所述,本发明公开第一实施例公开的集成电路结构中,在第一阻焊层120上形成凹槽,进而将填充材料150填充入凹槽,增加了第一阻焊层120与填充材料150之间的结合力,避免填充材料150发生翘曲。
第二实施例。
第二实施例与第一实施例的不同之处在于在第一阻焊层上形成凹槽后,在第一阻焊层上形成第二阻焊层,并在第二阻焊层上形成开孔。
请参考图3a,在形成凹槽221之后,形成与第一阻焊层220相邻设置的第二阻焊层260,并在第二阻焊层260上形成与凹槽221相连通的开孔261。
基板200的作用以及材料均与第一实施例一致,在此不做赘述。
形成第一阻焊层220的工艺,以及其材料选择,和凹槽221的形成过程和凹槽221的尺寸及分布均与第一实施例一致,在此不做赘述。
形成第二阻焊层260的作用是为了形成与凹槽221对应的开孔261。
如前所述,阻焊层分为干膜阻焊层和湿模阻焊层。具体的,在本发明实施例中,第二阻焊层260为干膜阻焊层。由于湿模阻焊层需要用液体先涂刷,所以液体容易进入凹槽221内部,堵塞凹槽221,所以,优选的,在本发明实施例中,第二阻焊层260为干模阻焊层。
第二阻焊层260的厚度在50μm~100μm之间。具体的,在本发明实施例中,第二阻焊层260的厚度为50μm,在本发明的另一个实施例中,第二阻焊层260的厚度为100μm。
需要说明的是,第二阻焊层260的厚度可以与第一阻焊层220的厚度一致,也可以不一致,在这里不作具体限制。
在与凹槽对应位置形成开孔261是为了在开孔261和凹槽221内同时形成填充材料。形成开孔261的工艺与形成凹槽221的工艺一致,在此不做赘述。
在本发明实施例中,形成的开孔261与凹槽221相连通,这样填充材料能够同时填充开孔261与凹槽221。形成开孔261后,第二阻焊层260包括:第二阻焊层主体与开孔261。在本发明实施例中,第二阻焊层主体覆盖部分凹槽221的开口。由于凹槽221分布在芯片240边沿位置对应的外周,所以开孔261也分布在芯片240边沿对应位置的周围。又由于开孔261与凹槽221相连通,所以开孔261贯穿第二阻焊层260。
在这里,需要说明的是,相邻开孔261之间的距离大于等于100μm。如果距离太近,形成开孔261的工艺比较繁琐,而且会浪费填充材料。
请参考图3b,图3b是图3a中第二阻焊层260的俯视图。
开孔261的开口(如图所示,后续开孔261开口与此处的意义相同)为矩形、圆形等,在这里并不做具体限制。具体的,在本发明实施例中,开孔261的开口为矩形。在本发明的另一个实施例中,开孔261的开口为圆形。
在这里,需要说明的是,在本发明的其他实施例中,开孔261的开口还可以是其他形状,只要满足部分凹槽221开口被第二阻焊层260的主体覆盖的条件即可,在这里并不做具体限制。
结合图3a和图3b,在本发明实施例中,开孔261的边沿位于凹槽221的开口范围内,所以开孔261与凹槽221相连通位置的宽度(此处的宽度方向与前述的宽度方向一致)尺寸为开孔261的宽度尺寸,即w2,如图3a和图3b所示。如前所述,利用毛细填充形成填充材料的临界尺寸为10μm,且开孔261与凹槽221需要形成填充材料,所以在本发明实施例中,相连通位置的宽度尺寸应大于等于10μm,即w2≥10μm。具体的,在本发明实施例中,相连通位置的宽度尺寸为30μm,即w2=30μm。
在这里,需要说明的是,开孔261的宽度尺寸与凹槽221的宽度尺寸可以一致也可以不一致,在这里并不做具体限制。填充材料具有毛细填充的临界尺寸,如第一实施例所述,因此,在本发明实施例中,凹槽221的深度尺寸大于等于10μm。这样的尺寸保证后续填充材料能够顺利填充进入凹槽221。
请参考图4,在芯片240与第二阻焊层260之间形成填充材料250,填充材料250填充入开孔与凹槽中。
填充材料250的作用、形成工艺均与第一实施例一致,在此不做赘述。
由于部分凹槽开口被第二阻焊层260的主体覆盖,所以最终形成的部分填充材料250也被第二阻焊层260的主体覆盖。填充材料250固化成型后,部分填充材料250被“卡”在第二阻焊层260与第一阻焊层220之间,增加了填充材料250与第二阻焊层260之间的结合力,避免发生翘曲。具体的,在本发明实施例中,填充材料250充满所有的开孔与凹槽。
在这里,需要说明的是,在本发明的实施例中,形成第二阻焊层260之后,还包括:在第二阻焊层260形成焊球孔,用于设置焊球230,以焊接芯片240与基板200上的铜线210。在本发明实施例中,第二焊球孔与第一焊球孔设置在相对应的位置,便于设置焊球230。
综上所述,本发明第二实施例公开的集成电路结构的形成方法,形成第二阻焊层260,并且在其上形成与凹槽相连通的开孔,进而在开孔与凹槽中形成填充材料250,增大了填充材料250与第二阻焊层260之间的结合力,避免翘曲的发生。
相应的,请继续参考图4,本发明还提供了一种集成电路结构,包括:基板200、第一阻焊层220、第二阻焊层260、芯片240以及位于芯片240与第二阻焊层260之间的填充材料250,填充材料250填充入第二阻焊层260上的开孔和位于第一阻焊层220上的凹槽。
基板200、第一阻焊层220、芯片240和填充材料250的作用均与第一实施例一致,在此不作赘述。
第二阻焊层260的作用在于在其上形成与凹槽相连通的开孔,进而填入填充材料。开孔与凹槽相连通位置的宽度尺寸大于等于10μm。具体的,在本发明实施例中,相连通位置的宽度尺寸为30μm,即w2=30μm,如图4所示。
在本发明实施例中,形成开孔后的第二阻焊层260包括开孔和第二阻焊层主体,部分凹槽被第二阻焊层主体覆盖。因此,填充入填充材料250后,部分填充材料250被第二阻焊层主体覆盖,填充材料250被“卡”在第一阻焊层220与第二阻焊层260之间,增加了填充材料与第二阻焊层260之间的结合力,避免两者之间发生翘曲。
需要说明的是,本发明实施例中,还包括:第二焊球孔。形成第二焊球孔的工艺与作用均与第一焊球孔一致,如前所述。具体的,在本发明实施例中,第一焊球孔要与第二焊球孔的位置相对应,且两者相连通。
综上所述,本发明第二实施例提供的集成电路结构,位于第二阻焊层260上的开孔与凹槽相连通,且凹槽的部分开口被第二阻焊层的主体覆盖,使得形成的填充材料250被第二阻焊层主体覆盖,增加了填充材料250与第二阻焊层260之间的结合力,避免填充材料250发生翘曲。
第三实施例。
第三实施例与第二实施例的不同之处在于开孔一侧边与凹槽的一个侧边平齐,其他部位的位置关系均与第二实施例相同,在此不再赘述。
请参考图5,开孔与凹槽的靠近焊球330一侧的侧壁相平齐。w3为相连通位置的宽度尺寸。明显的,在本发明实施例中,w3为开孔的宽度尺寸。w3的尺寸范围与第二实施例一致,在此不做赘述。
基板300、第一阻焊层320、第二阻焊层360、芯片340以及填充材料350的形成方法以及作用,均与第二实施例一致,在此不做赘述。
第四实施例。
第四实施例与第三实施例相比,开孔与凹槽的侧壁不是平齐的,且开孔与凹槽交错连通。
请参考图6,凹槽与开孔相连通位置的宽度尺寸为w4。w4的尺寸范围与第二实施例一致,在此不做赘述。
同样的,基板400、第一阻焊层420、第二阻焊层460、芯片440以及填充材料450的形成方法以及作用,均与第二实施例一致,在此不做赘述。
需要说明的是,凹槽与开孔连通的方式不仅限于本发明所罗列的实施例,只要能够满足第二阻焊层主体覆盖部分填充材料的条件即可。
至此,已经详细描述了本发明。为了避免遮蔽本发明的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (21)

1.一种集成电路结构,其特征在于,包括:
基板;
芯片;
与所述基板相邻设置的第一阻焊层,所述第一阻焊层设置有凹槽,所述凹槽设置于与所述芯片边缘相对应的位置,和
填充材料,所述填充材料设置于所述芯片和所述第一阻焊层之间,且至少填充部分的所述凹槽。
2.根据权利要求1所述的集成电路结构,其特征在于,所述凹槽设置于与所述芯片边缘相对应的位置的外周。
3.根据权利要求1所述的集成电路结构,其特征在于,所述第一阻焊层为干膜阻焊层或湿模阻焊层。
4.根据权利要求1所述的集成电路结构,其特征在于,所述第一阻焊层还包括:第一焊球孔,所述第一焊球孔用于设置焊球,以焊接所述芯片与所述基板上的铜线。
5.根据权利要求4所述的集成电路结构,其特征在于,还包括:第二阻焊层,所述第二阻焊层设置于所述第一阻焊层和所述芯片之间,所述第二阻焊层包括第二阻焊层主体和开孔,所述开孔设置成与所述第一阻焊层的凹槽相对应连通,所述第二阻焊层主体覆盖部分所述凹槽的开口,所述填充材料设置于所述第二阻焊层与所述芯片之间,所述填充材料至少填充部分的所述开孔和所述凹槽。
6.根据权利要求5所述的集成电路结构,其特征在于,所述开孔间隔设置于与所述芯片边缘相对应的位置的周围。
7.根据权利要求5所述的集成电路结构,其特征在于,所述开孔与所述凹槽相连通位置的宽度尺寸大于等于10μm。
8.根据权利要求5所述的集成电路结构,其特征在于,所述第二阻焊层为干模阻焊层。
9.根据权利要求5所述的集成电路结构,其特征在于,所述第二阻焊层还包括第二焊球孔,所述第二焊球孔与所述第一焊球孔相连通,用于设置焊球,以焊接所述芯片与所述基板上的铜线。
10.一种集成电路结构的形成方法,其特征在于,包括:
提供基板和芯片;
形成与基板相邻的第一阻焊层,并在所述第一阻焊层上形成凹槽,所述凹槽形成于与所述芯片边沿相对应的位置;
形成填充材料,所述填充材料形成于所述芯片与所述第一阻焊层之间,且至少填充部分的所述凹槽;和
热处理所述填充材料,以使所述填充材料固化。
11.根据权利要求10所述的集成电路结构的形成方法,其特征在于,所述凹槽形成于与所述芯片边缘相对应的位置的外周。
12.根据权利要求10所述的集成电路结构的形成方法,其特征在于,形成的所述第一阻焊层为干膜阻焊层或湿模阻焊层。
13.根据权利要求10所述的集成电路结构的形成方法,其特征在于,在形成所述第一阻焊层后,还包括:
在所述第一阻焊层上形成第一焊球孔,用于设置焊球,以焊接所述芯片与所述基板上的铜线。
14.根据权利要求13所述的集成电路结构的形成方法,其特征在于,在形成所述第一阻焊层后,热处理所述填充材料前,还包括:
形成与所述第一阻焊层相邻的第二阻焊层;
在所述第二阻焊层上形成开孔,使所述第二阻焊层包括第二阻焊层主体和所述开孔,所述开孔与所述凹槽相连通,且所述第二阻焊层主体覆盖部分所述凹槽的开口;和
在所述芯片与所述第二阻焊层之间形成填充材料,所述填充材料至少填充部分的所述开孔与所述凹槽。
15.根据权利要求14所述的集成电路结构的形成方法,其特征在于,所述开孔间隔形成于与所述芯片边缘相对应的位置的周围。
16.根据权利要求14所述的集成电路结构的形成方法,其特征在于,所述填充材料充满所述开孔和所述凹槽。
17.根据权利要求14所述的集成电路结构的形成方法,其特征在于,所述开孔与所述凹槽相连通的位置的宽度尺寸大于等于10μm。
18.根据权利要求17所述的集成电路结构的形成方法,其特征在于,所述凹槽的深度尺寸大于等于10μm。
19.根据权利要求14所述的集成电路结构的形成方法,其特征在于,所述第二阻焊层为干模阻焊层。
20.根据权利要求14所述的集成电路结构的形成方法,其特征在于,在形成所述第二阻焊层之后,还包括:
在所述第二阻焊层上形成第二焊球孔,所述第二焊球孔与所述第一焊球孔相连通,用于设置焊球,以焊接所述芯片与所述基板上的铜线。
21.根据权利要求14所述的集成电路结构的形成方法,其特征在于,形成所述填充材料的方法为毛细填充。
CN201711126183.1A 2017-11-14 2017-11-14 集成电路结构及其形成方法 Active CN109786273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711126183.1A CN109786273B (zh) 2017-11-14 2017-11-14 集成电路结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711126183.1A CN109786273B (zh) 2017-11-14 2017-11-14 集成电路结构及其形成方法

Publications (2)

Publication Number Publication Date
CN109786273A true CN109786273A (zh) 2019-05-21
CN109786273B CN109786273B (zh) 2021-02-12

Family

ID=66494301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711126183.1A Active CN109786273B (zh) 2017-11-14 2017-11-14 集成电路结构及其形成方法

Country Status (1)

Country Link
CN (1) CN109786273B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745394A (zh) * 2021-09-08 2021-12-03 Tcl华星光电技术有限公司 发光基板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295697A (zh) * 2007-04-28 2008-10-29 力成科技股份有限公司 半导体封装构造
US20100252938A1 (en) * 2009-04-01 2010-10-07 Shinko Electric Industries Co., Ltd. Semiconductor package
CN102237281A (zh) * 2010-04-27 2011-11-09 新科金朋有限公司 半导体器件及其制造方法
CN103094232A (zh) * 2011-11-02 2013-05-08 南茂科技股份有限公司 芯片封装结构
CN104766840A (zh) * 2014-01-03 2015-07-08 三星电机株式会社 电子元件模块
JP2017098319A (ja) * 2015-11-19 2017-06-01 イビデン株式会社 プリント配線板、プリント配線板の製造方法および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295697A (zh) * 2007-04-28 2008-10-29 力成科技股份有限公司 半导体封装构造
US20100252938A1 (en) * 2009-04-01 2010-10-07 Shinko Electric Industries Co., Ltd. Semiconductor package
CN102237281A (zh) * 2010-04-27 2011-11-09 新科金朋有限公司 半导体器件及其制造方法
CN103094232A (zh) * 2011-11-02 2013-05-08 南茂科技股份有限公司 芯片封装结构
CN104766840A (zh) * 2014-01-03 2015-07-08 三星电机株式会社 电子元件模块
JP2017098319A (ja) * 2015-11-19 2017-06-01 イビデン株式会社 プリント配線板、プリント配線板の製造方法および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745394A (zh) * 2021-09-08 2021-12-03 Tcl华星光电技术有限公司 发光基板及其制备方法
CN113745394B (zh) * 2021-09-08 2023-10-13 Tcl华星光电技术有限公司 发光基板及其制备方法

Also Published As

Publication number Publication date
CN109786273B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
US6432742B1 (en) Methods of forming drop-in heat spreader plastic ball grid array (PBGA) packages
US6210992B1 (en) Controlling packaging encapsulant leakage
JP3367886B2 (ja) 電子回路装置
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
JP2547449B2 (ja) 合成樹脂被覆ピングリッドアレイパワーパッケイジ
CN105792504B (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
CN109786273A (zh) 集成电路结构及其形成方法
TWI245597B (en) Printed circuit boards and method for fabricating the same
JP2001244384A (ja) ベアチップ搭載プリント配線基板
JPH11260954A (ja) 半導体装置およびその製造方法
JP2008300500A (ja) 半導体装置およびその製造方法
CN101231989B (zh) 增进散热效益的半导体封装载膜与封装构造
CN104681560B (zh) 半导体装置及非易失性半导体存储装置
JP5066208B2 (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP2004014870A (ja) 回路モジュール及びその製造方法
JP2008186986A (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
JP2008243879A (ja) 電子装置およびその製造方法
US8101870B2 (en) Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus
JP4110303B2 (ja) 樹脂封止型半導体装置の製造方法
CN109119392A (zh) 通过微流道散热的器件封装结构及其制作方法
JPH01133328A (ja) 半導体素子の封止方法
JPS6215840A (ja) 電子素子用チツプキヤリア
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JP3733181B2 (ja) 半導体搭載用基板及びその製造方法
KR100727246B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant