KR100727246B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100727246B1
KR100727246B1 KR1020000083372A KR20000083372A KR100727246B1 KR 100727246 B1 KR100727246 B1 KR 100727246B1 KR 1020000083372 A KR1020000083372 A KR 1020000083372A KR 20000083372 A KR20000083372 A KR 20000083372A KR 100727246 B1 KR100727246 B1 KR 100727246B1
Authority
KR
South Korea
Prior art keywords
heat spreader
solder
ground
semiconductor package
chip
Prior art date
Application number
KR1020000083372A
Other languages
English (en)
Other versions
KR20020053662A (ko
Inventor
문두환
허정필
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000083372A priority Critical patent/KR100727246B1/ko
Publication of KR20020053662A publication Critical patent/KR20020053662A/ko
Application granted granted Critical
Publication of KR100727246B1 publication Critical patent/KR100727246B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 서로 접착된 히트 스프레더와 회로필름을 이용하여 제조된 반도체 패키지에서, 히트 스프레더상에 그라운드를 위하여 형성된 은도금부에 솔더가 퍼지게 됨에 따라, 히트스프레더상에 부착된 회로필름이 디라미네이션되는 바, 이를 방지할 수 있도록 그라운드용 솔더볼이 융착되는 히트스프레더 표면에 제2은도금부를 돌출시켜 형성하고, 이 돌출된 제2은도금부가 회로필름의 비아홀 하부에 삽입된 구조의 반도체 패키지를 제공하고자 한 것이다.
이에, 회로필름의 비아홀에 솔더가 채워지게 되면, 돌출된 제2은도금부에 의하여 솔더의 퍼짐이 차단되어, 종래에 솔더의 퍼짐에 의한 회로필름의 저면과 히트스프레더간의 디라미네이션 현상을 용이하게 방지할 수 있다.
반도체 패키지, 솔더, 비아홀, 은도금부, 그라운드, 솔더볼

Description

반도체 패키지{Semiconductor package}
도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지에 이용되는 히트스프레더에 은도금부가 형성된 상태를 나타내는 평면도,
도 3은 종래의 반도체 패키지를 나타내는 단면도,
도 4는 종래의 반도체 패키지에서 히트스프레더상의 은도금부에 솔더가 번지는 상태를 나타내는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 히트스프레더 12 : 회로필름
14 : 비아홀 16 : 제1은도금부
18a,18b : 제2은도금부 20 : 수지필름
22 : 전도성패턴 24 : 커버코트
26 : 솔더볼(Solderball) 28 : 솔더(Solder)
30 : 칩 부착용 홈 32 : 반도체 칩
34 : 와이어 36 : 코팅재
100 : 반도체 패키지
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 서로 접착된 히트 스프레더와 회로필름을 이용하여 제조된 반도체 패키지에 있어서, 히트 스프레더상에 그라운드를 위하여 형성된 은도금부에 솔더가 퍼지게 됨에 따라, 히트스프레더상에 부착된 회로필름이 디라미네이션되는 바, 이를 방지할 수 있도록 한 구조의 반도체 패키지에 관한 것이다.
통상적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름등의 부재를 이용하여 다양한 구조로 제조되고 있고, 특히 반도체 칩에서 발생되는 열의 방출을 위하여 히트싱크, 히트 스프레더등의 열방출수단을 포함시킨 구조가 제조되고 있다.
첨부한 도 3을 참조로 하여, 상기 히트 스프레더가 포함된 반도체 패키지의 구조를 설명하면 다음과 같다.
상기 반도체 패키지 제조용 부재는 중앙면에 칩부착용 홈(30)이 형성된 소정 두께의 히트스프레더(10:Heat spreader)와; 상기 칩 부착용 홈(30)을 제외한 히트 스프레더(10)의 표면에 접착수단으로 부착된 회로필름(12)으로 구성되어 있다.
상기 회로필름(12)은 베이스층인 수지필름(20)과, 이 수지필름(20)상에 전기적인 신호 라인으로 식각 처리된 전도성패턴(22)과, 이 전도성패턴(22)중 와이어 본딩용과 인출단자 부착용 전도성패턴을 외부로 노출시키면서 수지필름(20)상에 도 포된 커버코트(24)로 구성되어 있다.
따라서, 상기 칩 부착용 홈(30)에 접착수단으로 반도체 칩(32)을 부착하는 단계와; 상기 반도체 칩(32)의 본딩패드와 상기 와이어 본딩용 전도성패턴간을 와이어(34)로 본딩하는 단계와; 상기 칩 부착용 홈(30)에 내재된 반도체 칩(32)과, 와이어(34)와, 와이어 본딩용 전도성패턴등을 코팅재(36)로 인캡슐레이션하는 단계와; 상기 인출단자 부착용 전도성패턴에 전도성의 솔더볼(26)과 같은 인출단자를 부착하는 단계를 거쳐 도 2의 반도체 패키지(100)로 제조되어진다.
이때, 상기 칩부착용 홈(30) 주변의 히트스프레더 표면에는 제1은도금부(16)가 형성되어 있는 바, 이곳으로 반도체 칩(32)의 그라운드 본딩이 이루어진다.
또한, 상기 히트스프레더(10)의 바깥쪽 소정의 부위에는 제2은도금부(18b)가 형성되어 있고, 이 은도금부(18b)와 일치되는 회로필름(12) 위치에는 비아홀(14)이 형성되어 있다.
따라서, 상기 비아홀(14)에 전도성의 솔더(28)를 채우고, 이 솔더(28)의 표면에 그라운드용 솔더볼(26)을 융착하게 된다.
그에따라, 상기 반도체 칩(32)의 그라운드 신호는 그라운드용 와이어와, 제1은도금부(16)와, 전도성의 히트스프레더(10)와, 제2은도금부(18b)와, 솔더(28)와, 솔더볼(26)을 따라 마더보드(미도시됨)의 그라운드 영역으로 접지되어진다.
그러나, 상기와 같은 반도체 칩의 그라운드 구조는 다음과 같은 문제점이 있다.
상기 회로필름(12)의 비아홀(14)을 통하여, 히트스프레더(10)의 표면에 형성 된 제2은도금부(18b)와 전기적으로 접촉되도록 솔더(28)를 채우게 되는 바, 이 솔더(28)는 점성과 유동성을 갖고 있는 상태이기 때문에 첨부한 도 4에 도시한 바와 같이, 제2은도금부(18b)의 표면을 따라 퍼지게 되어, 결국 상기 회로필름(12)의 저면과 히트스프레더(10)의 제2은도금부(18b)간에 디라미네이션(Delamination)현상을 발생시키는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 그라운드용 솔더볼이 융착되는 히트스프레더의 제2은도금부를 돌출시켜 형성하고, 이 돌출된 제2은도금부가 회로필름의 비아홀 하부에 삽입된 식이 되도록 함으로써, 회로필름의 비아홀에 솔더가 채워지게 되면, 돌출된 제2은도금부에 의하여 솔더의 퍼짐이 차단될 수 있도록 한 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
따라서, 종래에 솔더의 퍼짐에 의하여 발생하는 회로필름의 저면과 히트스프레더간의 디라미네이션 현상을 방지할 수 있게 된다.
상기한 목적을 달성하기 위한 본 발명은:
중앙면에 칩부착용 홈(30)이 형성되고, 그라운드용 와이어가 부착되는 자리로서 상기 칩부착용 홈의 인접 위치에 제1은도금부(16)가 형성되는 동시에 그라운드용 솔더볼이 부착되는 자리로서 바깥쪽 테두리 위치에 제2은도금부(18a)가 형성되는 히트스프레더(10)와; 상기 칩 부착용 홈(30)을 제외한 히트 스프레더(10)의 표면에 접착수단으로 부착된 회로필름(12)과; 상기 칩 부착용 홈(30)에 접착수단으로 부착된 반도체 칩(32)과; 상기 반도체 칩(32)의 본딩패드와 상기 와이어 본딩용 전도성패턴간에 연결된 와이어(34)와; 상기 칩 부착용 홈(30)에 내재된 반도체 칩(32)과, 와이어(34)와, 와이어 본딩용 전도성패턴(22)을 인캡슐레이션하고 있는 코팅재(36); 상기 회로필름(12)의 인출단자 부착용 전도성패턴에 융착된 솔더볼(26)로 구성된 반도체 패키지에 있어서,
상기 그라운드용 솔더볼(26)이 전도성 솔더(28)에 의하여 융착되는 상기 히트스프레더의 제2은도금부(18a)가 상기 회로필름(12)에 형성된 비아홀(14)에 삽입되는 식으로 위쪽으로 돌출 형성된 것을 특징으로 하는 반도체 패키지.
삭제
삭제
여기서 본 발명의 실시예를 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도이고, 도 2는 히트스프레더의 표면에 그라운드용 은도금부가 형성된 상태를 나타내는 평면도이다.
상기 반도체 패키지 제조용 부재는 칩 부착용 홈(30)이 중앙부에 형성된 히트스프레더(10)와, 칩 부착용 홈(30)을 제외한 히트스프레더(10)의 상면에 접착수단으로 부착된 회로필름(12)으로 구성되어 있다.
특히, 상기 칩 부착용 홈(30) 주변의 히트스프레더(10) 표면에는 제1은도금부(16)가 형성되어 있고, 바깥쪽 소정의 위치에는 제2은도금부(18a)가 형성되는 바, 본 발명의 주된 특징으로서, 상기 제2은도금부(18a)가 형성되는 히트스프레더면을 위쪽으로 돌출시켜 형성한다.
상기 돌출된 히트스프레더 표면에 도금된 제2은도금부(18a)는 그라운드용 솔더볼(26)이 융착되는 자리로서, 에칭액에 의한 식각처리 방법으로 형성하는 것이 바람직하다.
따라서, 상기 돌출된 형상의 제2은도금부(18a)가 상기 회로필름(12)에 형성된 비아홀(14) 하부에 삽입된 식으로 위치되어 외부로 노출된 상태가 된다.
이에따라, 상기 칩 부착용 홈(30)에 접착수단으로 반도체 칩(32)을 부착하는 단계와; 상기 반도체 칩(32)의 본딩패드와 상기 와이어 본딩용 전도성패턴간을 와이어(34)로 본딩하는 단계와; 상기 칩 부착용 홈(30)에 부착된 반도체 칩(32)과, 와이어(34)와, 와이어 본딩용 전도성패턴등을 코팅재(36)로 인캡슐레이션하는 단계와; 상기 인출단자 부착용 전도성패턴에 전도성의 솔더볼(26)과 같은 인출단자를 부착하는 단계를 거쳐 도 1의 반도체 패키지(100)로 제조되어진다.
물론, 상기 반도체 칩(32)의 그라운드 와이어 본딩은 상기 히트스프레더(10)의 제1은도금부(16)에 본딩된다.
또한, 상기 회로필름(12)의 비아홀(14)을 통하여 소정의 점성과 유동성을 갖는 솔더(28)를 채워서, 상기 히트스프레더(10)의 제2은도금부(18a)와 전기적으로 접촉된 상태가 되도록 한다.
이때, 상기 솔더(28)는 상기 돌출된 제2은도금부(18a)에 의하여 그 퍼짐이 용이하게 차단되어, 종래에 제2은도금부(18b)를 따라 퍼지게 되는 솔더에 의하여 히트스프레더(10)와 회로필름(12)이 디라미네이션되는 것을 방지할 수 있게 된다.
따라서, 상기 돌출된 제2은도금부(18a)에 의하여 그 퍼짐이 차단되면서 비아홀(14)에 채워진 전도성의 솔더(28)에 그라운드용 솔더볼(26)을 융착하게 된다.
그에따라, 상기 반도체 칩(32)의 그라운드 신호는 그라운드용 와이어와, 제1은도금부(16)와, 전도성의 히트스프레더(10)와, 돌출된 제2은도금부(18a)와, 비아홀(14)에 채워진 솔더(28)와, 그라운드용 솔더볼(26)을 따라 마더보드의 그라운드 영역으로 접지되어진다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면 그라운드용 솔더볼이 융착되는 히트스프레더 표면의 제2은도금부를 돌출시켜 형성하고, 이 돌출된 제2은도금부가 회로필름의 비아홀 하부에 삽입된 식이 되도록 함으로써, 회로필름의 비아홀에 솔더가 채워지게 되면, 돌출된 제2은도금부에 의하여 그 퍼짐이 차단되어, 종래에 솔더의 퍼짐에 의한 회로필름의 저면과 히트스프레더간의 디라미네이션 현상을 용이하게 방지할 수 있는 장점을 제공하게 된다.

Claims (2)

  1. 삭제
  2. 중앙면에 칩부착용 홈(30)이 형성되고, 그라운드용 와이어가 부착되는 자리로서 상기 칩부착용 홈의 인접 위치에 제1은도금부(16)가 형성되는 동시에 그라운드용 솔더볼이 부착되는 자리로서 바깥쪽 테두리 위치에 제2은도금부(18a)가 형성되는 히트스프레더(10)와; 상기 칩 부착용 홈(30)을 제외한 히트 스프레더(10)의 표면에 접착수단으로 부착된 회로필름(12)과; 상기 칩 부착용 홈(30)에 접착수단으로 부착된 반도체 칩(32)과; 상기 반도체 칩(32)의 본딩패드와 상기 와이어 본딩용 전도성패턴간에 연결된 와이어(34)와; 상기 칩 부착용 홈(30)에 내재된 반도체 칩(32)과, 와이어(34)와, 와이어 본딩용 전도성패턴(22)을 인캡슐레이션하고 있는 코팅재(36); 상기 회로필름(12)의 인출단자 부착용 전도성패턴에 융착된 솔더볼(26)로 구성된 반도체 패키지에 있어서,
    상기 그라운드용 솔더볼(26)이 전도성 솔더(28)에 의하여 융착되는 상기 히트스프레더의 제2은도금부(18a)가 상기 회로필름(12)에 형성된 비아홀(14)에 삽입되는 식으로 위쪽으로 돌출 형성된 것을 특징으로 하는 반도체 패키지.
KR1020000083372A 2000-12-27 2000-12-27 반도체 패키지 KR100727246B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083372A KR100727246B1 (ko) 2000-12-27 2000-12-27 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083372A KR100727246B1 (ko) 2000-12-27 2000-12-27 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20020053662A KR20020053662A (ko) 2002-07-05
KR100727246B1 true KR100727246B1 (ko) 2007-06-11

Family

ID=27687061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083372A KR100727246B1 (ko) 2000-12-27 2000-12-27 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100727246B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013025543A1 (en) * 2011-08-12 2013-02-21 Solidus Biosciences, Inc. Cell chips
US10164602B2 (en) 2015-09-14 2018-12-25 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05310856A (ja) * 1992-05-08 1993-11-22 Showa Highpolymer Co Ltd 環状カーボナート基を有する共重合体
JPH06224246A (ja) * 1992-12-10 1994-08-12 Hewlett Packard Co <Hp> 半導体素子用高多端子化パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05310856A (ja) * 1992-05-08 1993-11-22 Showa Highpolymer Co Ltd 環状カーボナート基を有する共重合体
JPH06224246A (ja) * 1992-12-10 1994-08-12 Hewlett Packard Co <Hp> 半導体素子用高多端子化パッケージ

Also Published As

Publication number Publication date
KR20020053662A (ko) 2002-07-05

Similar Documents

Publication Publication Date Title
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US6599779B2 (en) PBGA substrate for anchoring heat sink
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US7432601B2 (en) Semiconductor package and fabrication process thereof
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6403401B1 (en) Heat spreader hole pin 1 identifier
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
KR20120031681A (ko) 반도체 패키지 및 그 제조 방법
JPH11260954A (ja) 半導体装置およびその製造方法
KR100727246B1 (ko) 반도체 패키지
KR100649878B1 (ko) 반도체 패키지
JP2797598B2 (ja) 混成集積回路基板
US20030102543A1 (en) Resin-molded semiconductor device
KR100221562B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
KR100388211B1 (ko) 멀티 칩 패키지
JPH11163197A (ja) 半導体実装用基板
KR100593763B1 (ko) 회로 장치
KR100668939B1 (ko) 보드 레벨 반도체 장치 및 그 제조 방법
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JPH0846091A (ja) ボールグリッドアレイ半導体装置
KR100686824B1 (ko) 시스템인패키지의 수동소자 실장 구조
JP2993480B2 (ja) 半導体装置
JPH02271544A (ja) 配線基板およびこれを用いた半導体装置
KR200232214Y1 (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee