JPH02271544A - 配線基板およびこれを用いた半導体装置 - Google Patents
配線基板およびこれを用いた半導体装置Info
- Publication number
- JPH02271544A JPH02271544A JP9223489A JP9223489A JPH02271544A JP H02271544 A JPH02271544 A JP H02271544A JP 9223489 A JP9223489 A JP 9223489A JP 9223489 A JP9223489 A JP 9223489A JP H02271544 A JPH02271544 A JP H02271544A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- protective film
- boundary line
- wiring board
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 title abstract description 62
- 230000001681 protective effect Effects 0.000 claims abstract description 69
- 239000004033 plastic Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 60
- 230000035882 stress Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000010931 gold Substances 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000017260 vegetative to reproductive phase transition of meristem Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線基板およびこれを用いた半導体装置技術
に関し、例えばプリント配線基板やプリント配線基板技
術を応用したプラスチックパッケージ基板に適用して有
効な技術に関するものである。
に関し、例えばプリント配線基板やプリント配線基板技
術を応用したプラスチックパッケージ基板に適用して有
効な技術に関するものである。
例えばプラスチックパッケージ基板については、日経マ
グロウヒル社発行、「日経エレクトロニクス別冊Ｎα２
．マイクロデバイセズ １９８４年６月１１日ＪＰ１２
９〜Ｐ１６８に記載があり、プラスチックパッケージ基
板とセラミック基板との比較、プラスチックパッケージ
基板を使用したＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ
ｃａｒｒｉｅｒ）およびＰＧＡ（ＰｉｎＧｒｉｄ Ｐａ
ｃｋａｇｅ）の比較、さらにはプラスチックパッケージ
基板の製造法等が詳細に説明されている。
グロウヒル社発行、「日経エレクトロニクス別冊Ｎα２
．マイクロデバイセズ １９８４年６月１１日ＪＰ１２
９〜Ｐ１６８に記載があり、プラスチックパッケージ基
板とセラミック基板との比較、プラスチックパッケージ
基板を使用したＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ
ｃａｒｒｉｅｒ）およびＰＧＡ（ＰｉｎＧｒｉｄ Ｐａ
ｃｋａｇｅ）の比較、さらにはプラスチックパッケージ
基板の製造法等が詳細に説明されている。
プラスチックパッケージ基板を備える一般的な半導体装
置を第１５図により説明する。
置を第１５図により説明する。
高耐熱性プラスチック材料からなるパッケージ基板５０
の上面には、その中央からその外周方向に沿って放射状
に、銅等からなる配線５１が複数パターン形成されてい
る。
の上面には、その中央からその外周方向に沿って放射状
に、銅等からなる配線５１が複数パターン形成されてい
る。
また、パッケージ基板５０の上面中央部には、銅（Ｃｕ
）箔の表面にニッケル（Ｎ１）−金（ＡＵ）メツキの施
された矩形状のチップ実装部５２がパターン形成されて
おり、その上部には所定の集積回路が構成された半導体
チップ５３が実装されている。
）箔の表面にニッケル（Ｎ１）−金（ＡＵ）メツキの施
された矩形状のチップ実装部５２がパターン形成されて
おり、その上部には所定の集積回路が構成された半導体
チップ５３が実装されている。
また、パッケージ基板５０の上面には、耐湿性や隣接す
る配線間の絶縁性、あるいは機械的衝撃からの配線５１
の保護等の観点から、ポリイミド樹脂等からなる硬質な
保護膜５４が堆積されているが、その中央は矩形状に開
孔され、配線５１の一端および半導体チップ５３が露出
している。そして、その配線５１の一端と半導体チップ
５３とがボンディングワイヤ５５を介して電気的に接続
されている。
る配線間の絶縁性、あるいは機械的衝撃からの配線５１
の保護等の観点から、ポリイミド樹脂等からなる硬質な
保護膜５４が堆積されているが、その中央は矩形状に開
孔され、配線５１の一端および半導体チップ５３が露出
している。そして、その配線５１の一端と半導体チップ
５３とがボンディングワイヤ５５を介して電気的に接続
されている。
保護膜５４から露出した配線５１の一端は、腐食防止や
ボンディングワイヤ５５との接続性の観点から、Ｎｉ−
Ａｕメツキが下層から順に施されている。
ボンディングワイヤ５５との接続性の観点から、Ｎｉ−
Ａｕメツキが下層から順に施されている。
ところが、上記従来の技術においては、例えば熱履歴試
験の際、保護膜の被覆領域と開孔領域との境界に位置す
る配線部分に、保護膜および金属メツキからの複合的な
熱応力が集中し、その部分にふいて配線が劣化し、さら
には断線してしまう問題があることを本発明者は見出し
た。
験の際、保護膜の被覆領域と開孔領域との境界に位置す
る配線部分に、保護膜および金属メツキからの複合的な
熱応力が集中し、その部分にふいて配線が劣化し、さら
には断線してしまう問題があることを本発明者は見出し
た。
また、このような問題は、抵抗、コンデンサ等の電子部
品や半導体チップを収容したパッケージ等の半導体電子
部品を実装するプリント配線基板等においても発生する
。
品や半導体チップを収容したパッケージ等の半導体電子
部品を実装するプリント配線基板等においても発生する
。
さらに、このような問題は、配線の微細化に伴い、益々
顕著なものとなる。
顕著なものとなる。
本発明は上記課題に着目してなされたものであり、その
目的は、配線基板上に形成された配線の寿命を向上させ
ることのできる技術を提供することにある。
目的は、配線基板上に形成された配線の寿命を向上させ
ることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
要を簡単に説明すれば、以下のとおりである。
すなわち、第１の手段は、プラスチック材料からなる配
線基板の上面にパターン形成された配線の一部が、前記
配線を被覆する保護膜の開孔領域から露出する配線基板
であって、前記保護膜の被覆領域と開孔領域との境界線
近傍の配線部分に加わる応力を分散するように、前記境
界線の内、少なくとも配線に接する部分の線長を延長し
た配線基板構造とするものである。
線基板の上面にパターン形成された配線の一部が、前記
配線を被覆する保護膜の開孔領域から露出する配線基板
であって、前記保護膜の被覆領域と開孔領域との境界線
近傍の配線部分に加わる応力を分散するように、前記境
界線の内、少なくとも配線に接する部分の線長を延長し
た配線基板構造とするものである。
また、第２の手段は、プラスチック材料からなる配線°
基板の上面にパターン形成された配線の一部が、前記配
線を被覆する保護膜の開孔領域から露出する配線基板で
あって、前記保護膜の被覆領域と開孔領域との境界線近
傍の配線部分を、それ以外の配線部分に比べて局部的に
幅広とした配線基板構造とするものである。
基板の上面にパターン形成された配線の一部が、前記配
線を被覆する保護膜の開孔領域から露出する配線基板で
あって、前記保護膜の被覆領域と開孔領域との境界線近
傍の配線部分を、それ以外の配線部分に比べて局部的に
幅広とした配線基板構造とするものである。
さらに、第３の手段は、プラスチック材料からなる配線
基板の上面にパターン形成された配線の一部が、前記配
線を被覆する保護膜の開孔領域から露出する配線基板で
あって、前記保護膜の被覆領域と開孔領域との境界線近
傍の配線部分に加わる応力を分散するように、前記境界
線の内、少なくとも配線に接する部分の線長を延長し、
かつ前記延長された境界線近傍の配線部分を、それ以外
の配線部分に比べて局部的に幅広とした配線基板構造と
するものである。
基板の上面にパターン形成された配線の一部が、前記配
線を被覆する保護膜の開孔領域から露出する配線基板で
あって、前記保護膜の被覆領域と開孔領域との境界線近
傍の配線部分に加わる応力を分散するように、前記境界
線の内、少なくとも配線に接する部分の線長を延長し、
かつ前記延長された境界線近傍の配線部分を、それ以外
の配線部分に比べて局部的に幅広とした配線基板構造と
するものである。
上記した第１の手段によれば、保護膜の被覆領域と開孔
領域との境界線の内、配線に接する部分の線長を延長す
ることにより、この配線部分に加わる応力が分散される
ため、この部分の配線の劣化が防止され、配線の寿命を
大幅に向上させることができる。
領域との境界線の内、配線に接する部分の線長を延長す
ることにより、この配線部分に加わる応力が分散される
ため、この部分の配線の劣化が防止され、配線の寿命を
大幅に向上させることができる。
また、第２の手段によれば、保護膜の境界線近傍におけ
る配線部分の強度が保持され、この部分に加わる応力に
対する耐性が確保されるため、配線の寿命を大幅に向上
させることができる。
る配線部分の強度が保持され、この部分に加わる応力に
対する耐性が確保されるため、配線の寿命を大幅に向上
させることができる。
さらに第３の手段によれば、第１の手段のみ、あるいは
第２の手段のみの場合に比べて、境界線近傍の配線の耐
性が向上するため、さらに微細な配線においても、配線
の寿命を向上させることができる。
第２の手段のみの場合に比べて、境界線近傍の配線の耐
性が向上するため、さらに微細な配線においても、配線
の寿命を向上させることができる。
〔実施例１〕
第１図は本発明の一実施例である半導体装置のパッケー
ジ基板上に形成された保護膜の被覆領域と開孔領域との
境界線近傍を示すパッケージ基板の要部拡大平面図、第
２図はこのパッケージ基板のスルーホール上部における
保護膜の開孔形状を示すパッケージ基板の部分拡大平面
図、第３図はこの半導体装置のパッケージ基板の全体平
面図、第４図はこの半導体装置の断面図、第５図（ａ）
〜（Ｃ）はこの半導体装置のパッケージ基板の製造工程
を示すパッケージ基板の要部断面図、第６図（ａ）はパ
ッケージ基板の製造に用いるマスクの部分平面図、第６
図（ｂ）はこのマスクの拡大部分平面図である。
ジ基板上に形成された保護膜の被覆領域と開孔領域との
境界線近傍を示すパッケージ基板の要部拡大平面図、第
２図はこのパッケージ基板のスルーホール上部における
保護膜の開孔形状を示すパッケージ基板の部分拡大平面
図、第３図はこの半導体装置のパッケージ基板の全体平
面図、第４図はこの半導体装置の断面図、第５図（ａ）
〜（Ｃ）はこの半導体装置のパッケージ基板の製造工程
を示すパッケージ基板の要部断面図、第６図（ａ）はパ
ッケージ基板の製造に用いるマスクの部分平面図、第６
図（ｂ）はこのマスクの拡大部分平面図である。
本実施例１０半導体装置の構造を第２図〜第４図により
説明する。
説明する。
第４図に示す本実施例１の半導体装置は、配線基板であ
るパッケージ基板（以下、基板という）１ａが、例えば
高耐熱性ガラスエポキシ樹脂等のプラスチック材料によ
って構成されたＰＧＡである。
るパッケージ基板（以下、基板という）１ａが、例えば
高耐熱性ガラスエポキシ樹脂等のプラスチック材料によ
って構成されたＰＧＡである。
基板１ａの上面中央部には、例えば銅箔の表面にＮｉ−
Ａｕメツキが施された矩形状のチップ実装部２が形成さ
れており、その上面には、例えばゲートアレイが構成さ
れた半導体チップ３が、熱伝導度の高いフィラー入り低
応力樹脂等からなる接着剤（図示せず）によって接合さ
れている。
Ａｕメツキが施された矩形状のチップ実装部２が形成さ
れており、その上面には、例えばゲートアレイが構成さ
れた半導体チップ３が、熱伝導度の高いフィラー入り低
応力樹脂等からなる接着剤（図示せず）によって接合さ
れている。
基板１ａの上面周縁部には、基板１ａの上面と裏面とを
導通する、例えば２０８個のスルーホール４ａが開孔さ
れており、各スルーホール４ａの内部にかしめられ、か
つはんだ付けされた入出力ピン５が、基板１ａの裏面か
ら下方に突出されている。
導通する、例えば２０８個のスルーホール４ａが開孔さ
れており、各スルーホール４ａの内部にかしめられ、か
つはんだ付けされた入出力ピン５が、基板１ａの裏面か
ら下方に突出されている。
基板１ａの上面には、銅（Ｃｕ）等からなる複数の配線
６ａが、チップ実装部２の外周から基板１ａの外周方向
に沿って放射状に形成されており、さらにこれら配線６
ａを被覆するように、例えばエポキシ系の熱硬化形の樹
脂からなる保護膜７が堆積されているが、その中央部は
開孔され、配線６ａの一端および半導体チップ３が露出
している。
６ａが、チップ実装部２の外周から基板１ａの外周方向
に沿って放射状に形成されており、さらにこれら配線６
ａを被覆するように、例えばエポキシ系の熱硬化形の樹
脂からなる保護膜７が堆積されているが、その中央部は
開孔され、配線６ａの一端および半導体チップ３が露出
している。
第３図においてチップ実装部２の外周に示された実線Ａ
は、基板１ａの上面に被覆された保護膜７の被覆領域と
開花領域との境界を示している。
は、基板１ａの上面に被覆された保護膜７の被覆領域と
開花領域との境界を示している。
なお、第２図に示すように、保護膜７は、スルーホール
４ａの上部においても開孔されている。
４ａの上部においても開孔されている。
これは、スルーホール４ａの内部に入出力ピン５を挿入
した後、スルーホール４ａの上部にＮｉ−Ａｕメツキ（
図示せず）を施すためである。
した後、スルーホール４ａの上部にＮｉ−Ａｕメツキ（
図示せず）を施すためである。
保護膜７から露出した配線６ａの一端の表面には、図示
はしないが、Ｎｉ−Ａｕメツキが施されている。そして
、この配線６ａの一端は、ＣｕあるいはＡｕ等からなる
ポンディングワイヤ８を介して上記した半導体チップ３
と電気的に接続されている。
はしないが、Ｎｉ−Ａｕメツキが施されている。そして
、この配線６ａの一端は、ＣｕあるいはＡｕ等からなる
ポンディングワイヤ８を介して上記した半導体チップ３
と電気的に接続されている。
また、配線６ａの他端は、スルーホール４ａを介して人
出力ビン５に電気的に接続されている。
出力ビン５に電気的に接続されている。
保護膜７の上面には、酸化アルミニウム（Ａ！、０．）
によって被覆されたアルミニウム（Ａ１）等からなるダ
ム９が、シリコン系の接着剤（図示せず）によって接合
されている。
によって被覆されたアルミニウム（Ａ１）等からなるダ
ム９が、シリコン系の接着剤（図示せず）によって接合
されている。
ダム９の内部には、半導体チップ３とボンディングワイ
ヤ８とを充分に被覆する量のシリコンゲル１０が充填さ
れている。
ヤ８とを充分に被覆する量のシリコンゲル１０が充填さ
れている。
ダム９の上部には、Ａ１等からなるキャップ１１が、シ
リコン系の接着剤（図示せず）によって接合されている
。
リコン系の接着剤（図示せず）によって接合されている
。
なお、半導体チップ３の下方、基板１ａの裏面には、熱
放散性を良好にするため、Ｃｕ等からなる金属板１２が
形成されている。
放散性を良好にするため、Ｃｕ等からなる金属板１２が
形成されている。
次に、第１図により、保護膜７の被覆領域と開孔領域と
の境界線について説明する。なお、第１図において半導
体チップ３の一辺に沿って所定の間隔を匿いて形成され
た複数の四角形の領域は、ポンディングパッドＢＰを示
すが、これと配線６ａとを接続するポンディングワイヤ
８（第４図参照）は、図面を見易くするため図示しない
。
の境界線について説明する。なお、第１図において半導
体チップ３の一辺に沿って所定の間隔を匿いて形成され
た複数の四角形の領域は、ポンディングパッドＢＰを示
すが、これと配線６ａとを接続するポンディングワイヤ
８（第４図参照）は、図面を見易くするため図示しない
。
本実施例１においては、保護膜７の被覆領域と開孔領域
との境界線の平面形状が凹凸状になっている。
との境界線の平面形状が凹凸状になっている。
そして、保護膜７の境界線の内、配線６ａに接する部分
には、配線６ａの延設方向、保護膜７の被覆領域に向か
って次第に幅が狭くなるような凹部７ａが形成されてい
る。
には、配線６ａの延設方向、保護膜７の被覆領域に向か
って次第に幅が狭くなるような凹部７ａが形成されてい
る。
すなわち、従来、保護膜の境界線は、配線の延設方向に
対して直線状に交差していたが、本実施例１においては
、保護膜７の境界線の内、配線６ａに接する部分に凹部
７ａを形成したため、その部分における境界線の長さが
従来に比べて延長され、配線６ａのこの部分に加わる応
力が分散されるようになっている。
対して直線状に交差していたが、本実施例１においては
、保護膜７の境界線の内、配線６ａに接する部分に凹部
７ａを形成したため、その部分における境界線の長さが
従来に比べて延長され、配線６ａのこの部分に加わる応
力が分散されるようになっている。
このような基板１ａの製造例を第５図（ａ）〜（Ｃ）お
よび第６図（ａ）、（ハ）により説明する。
よび第６図（ａ）、（ハ）により説明する。
まず、上面および裏面にＣｕ等からなる薄膜１３が形成
された基板１ａの所定の箇所に、例えば２０８個のスル
ーホール４ａ（第４図参照）を開孔した後、薄膜１３の
表面にフォトレジスト（以下、レジストという）パター
ン１４を形成する（第５図（ａ））。
された基板１ａの所定の箇所に、例えば２０８個のスル
ーホール４ａ（第４図参照）を開孔した後、薄膜１３の
表面にフォトレジスト（以下、レジストという）パター
ン１４を形成する（第５図（ａ））。
次に、このレジストパターン１４をマスクにしてレジス
トパターン１４のない部分の薄膜１３をエツチング除去
し、基板１ａの表面にチップ実装部２、配線６ａおよび
金属板１２をパターン形成する（第５図υ）。
トパターン１４のない部分の薄膜１３をエツチング除去
し、基板１ａの表面にチップ実装部２、配線６ａおよび
金属板１２をパターン形成する（第５図υ）。
その後、基板１ａのチップ実装部２および配線６ａが形
成された面と、メタルマスクＩＳａにふける遮へい板１
６ａが接合された面とを対向させ、このメタルマスク１
５ａと基板１ａとを自動的に位置合わせする。
成された面と、メタルマスクＩＳａにふける遮へい板１
６ａが接合された面とを対向させ、このメタルマスク１
５ａと基板１ａとを自動的に位置合わせする。
第６図（ａ）は、メタルマスク１５ａの一つの基板１ａ
を形成する単位部分を示しており、保護膜７の開孔領域
に遮へい板１６ａが接合され、また、保護膜７の被覆領
域に樹脂透過網１７が形成されている。
を形成する単位部分を示しており、保護膜７の開孔領域
に遮へい板１６ａが接合され、また、保護膜７の被覆領
域に樹脂透過網１７が形成されている。
そして、本実施例１においては、保護膜７の被覆領域と
開孔領域との境界線の平面形状を上記したように凹凸状
にするため、遮へい板１６ａの四辺に、第６図（ｂ）に
示すような複数の凹凸状のパターンが形成されている。
開孔領域との境界線の平面形状を上記したように凹凸状
にするため、遮へい板１６ａの四辺に、第６図（ｂ）に
示すような複数の凹凸状のパターンが形成されている。
メタルマスク１５ａの位置合わせ後、メタルマスク１５
ａを介してエポキシ系の熱硬化形の樹脂溶液を基板ｌａ
上に堆積する。
ａを介してエポキシ系の熱硬化形の樹脂溶液を基板ｌａ
上に堆積する。
そして、例えば１３０℃程で樹脂溶液を２０分以上加熱
して、これを硬化させ、その境界線の端部に、遮へい板
１６ａの四辺の平面形状を転写した保護膜７を形成する
（第５図（Ｃ））。
して、これを硬化させ、その境界線の端部に、遮へい板
１６ａの四辺の平面形状を転写した保護膜７を形成する
（第５図（Ｃ））。
その後、図示はしないが、配線６ａの露出部分およびス
ルーホール４ａの内壁にＮｉ−Ａｕメツキを施し、スル
ーホール４ａの内部に入出力ピン５を挿入し、上記した
基板１ａを製造する。
ルーホール４ａの内壁にＮｉ−Ａｕメツキを施し、スル
ーホール４ａの内部に入出力ピン５を挿入し、上記した
基板１ａを製造する。
以上、本実施例１によれば、保護膜７の被覆領域と開孔
領域との境界線の内、配線６ａに接する部分に凹部７ａ
を形成したため、その部分における境界線の線長が従来
に比べて延長され、配線６ａのこの部分に加わる応力が
分散されるため、この境界線近傍における配線部分の劣
化を防ぎ、配線６ａの寿命を大幅に向上させることが可
能となる。
領域との境界線の内、配線６ａに接する部分に凹部７ａ
を形成したため、その部分における境界線の線長が従来
に比べて延長され、配線６ａのこの部分に加わる応力が
分散されるため、この境界線近傍における配線部分の劣
化を防ぎ、配線６ａの寿命を大幅に向上させることが可
能となる。
この結果、例えば熱履歴試験中における配線６ａの断線
を防止することが可能となる。
を防止することが可能となる。
〔実施例２〕
第７図は本発明の他の実施例である半導体装置のパッケ
ージ基板上に形成された保護膜の被覆領域と開孔領域と
の境界線近傍における配線の平面形状を示すパッケージ
基板の要部拡大平面図である。
ージ基板上に形成された保護膜の被覆領域と開孔領域と
の境界線近傍における配線の平面形状を示すパッケージ
基板の要部拡大平面図である。
本実施例２においては、第７図に示すように、保護膜７
の被覆領域と開孔領域との境界線は、従来と同じく配線
６ｂの延設方向に対して直線状に交差しているが、保護
膜７の境界線近傍における配線６ｂの幅が、この部分以
外の配線部分に比べて局部的に幅広となっている。
の被覆領域と開孔領域との境界線は、従来と同じく配線
６ｂの延設方向に対して直線状に交差しているが、保護
膜７の境界線近傍における配線６ｂの幅が、この部分以
外の配線部分に比べて局部的に幅広となっている。
このように本実施例２によれば、保護膜７の被覆領域と
開孔領域との境界線近傍における配線部分の強度が保持
され、この部分に加わる応力に対する耐性が確保される
ため、配線寿命が大幅に向上し、例えば熱履歴試験中に
おける配線６ｂの断線を防止することが可能となる。
開孔領域との境界線近傍における配線部分の強度が保持
され、この部分に加わる応力に対する耐性が確保される
ため、配線寿命が大幅に向上し、例えば熱履歴試験中に
おける配線６ｂの断線を防止することが可能となる。
〔実施例３〕
第８図は本発明のさらに他の実施例である半導体装置の
パッケージ基板上に形成された保護膜の被覆領域と開孔
領域との境界線近傍における保護膜および配線の平面形
状を示すパッケージ基板の要部平面図、第９図は第８図
に示したパッケージ基板の製造に用いるマスクの部分拡
大平面図である。
パッケージ基板上に形成された保護膜の被覆領域と開孔
領域との境界線近傍における保護膜および配線の平面形
状を示すパッケージ基板の要部平面図、第９図は第８図
に示したパッケージ基板の製造に用いるマスクの部分拡
大平面図である。
前記した実施例２においては、配線６ｂ間の間隔を狭め
る際、その間隔は各々の配線６ｂに形成された幅広の部
分に律則されるため、配線６ｂを微細化しても配線６ｂ
間をさらに狭くすることができなくなる場合が生じる。
る際、その間隔は各々の配線６ｂに形成された幅広の部
分に律則されるため、配線６ｂを微細化しても配線６ｂ
間をさらに狭くすることができなくなる場合が生じる。
そこで、本実施例３においては、第８図に示すように、
隣接する一方の配線６ｃの幅広部分に対して他方の配線
６ｃの幅広部分の位置を、配線６Ｃが延設される方向に
ずらして配置している。
隣接する一方の配線６ｃの幅広部分に対して他方の配線
６ｃの幅広部分の位置を、配線６Ｃが延設される方向に
ずらして配置している。
そして、保護膜７の被覆領域と開孔領域との境界線の内
、配線６Ｃに接する部分が、各々の配線６Ｃの幅広部分
に位置されている。この結果、保護膜７の境界線の内、
配線６ｃに接する部分の線長が、従来に比べて延長され
るため、前記実施例１で説明した場合と同様、この境界
線近傍の配線部分に加わる応力が分散されるようになっ
ている。
、配線６Ｃに接する部分が、各々の配線６Ｃの幅広部分
に位置されている。この結果、保護膜７の境界線の内、
配線６ｃに接する部分の線長が、従来に比べて延長され
るため、前記実施例１で説明した場合と同様、この境界
線近傍の配線部分に加わる応力が分散されるようになっ
ている。
なお、本実施例３に右ける保護Ｍ７の境界線の形状を形
成するには、例えば第９図に示すメタルマスク１５ｂを
用い、遮へい板１６ｂの四辺に形成されたパターンを転
写することによって形成する。
成するには、例えば第９図に示すメタルマスク１５ｂを
用い、遮へい板１６ｂの四辺に形成されたパターンを転
写することによって形成する。
以上、本実施例３によれば、隣接する配線５ｃ。
６Ｃの各々の幅広部分が、配線６ｃが延設される方向に
、互いにずらして配胃されているため、配線５ｃ、５ｃ
の間隔を前記実施例２で説明した配線６ｂ、６ｂの間隔
よりも狭くすることが可能となる。
、互いにずらして配胃されているため、配線５ｃ、５ｃ
の間隔を前記実施例２で説明した配線６ｂ、６ｂの間隔
よりも狭くすることが可能となる。
しかも、保護膜７の被覆領域と開孔領域との境界線近傍
における配線部分の強度が保持されるとともに、境界線
の内、配線６ｃに接する部分の線長が従来に比べて延長
され、その部分に加わる応力が分散されるため、配線６
ｃの寿命を大幅に向上させることが可能となる。
における配線部分の強度が保持されるとともに、境界線
の内、配線６ｃに接する部分の線長が従来に比べて延長
され、その部分に加わる応力が分散されるため、配線６
ｃの寿命を大幅に向上させることが可能となる。
この結果、境界線の内、配線６ｃに接する部分の線長を
延長した場合のみや、境界線近傍の配線部分を局部的に
幅広とした場合のみに比べて、境界線部分における配線
の耐性が向上するため、さ、らに微細な配線を備える基
板においても、その配線の寿命を大幅に向上させること
が可能となる。
延長した場合のみや、境界線近傍の配線部分を局部的に
幅広とした場合のみに比べて、境界線部分における配線
の耐性が向上するため、さ、らに微細な配線を備える基
板においても、その配線の寿命を大幅に向上させること
が可能となる。
〔実施例４〕
第１０図は本発明の実施例であるプリント配線基板の要
部斜視図、第１１図はこのプリント配線基板に形成され
た保護膜の被覆領域と開孔領域との境界線近傍を示すプ
リント配線基板の要部拡大平面図である。
部斜視図、第１１図はこのプリント配線基板に形成され
た保護膜の被覆領域と開孔領域との境界線近傍を示すプ
リント配線基板の要部拡大平面図である。
第１０図に示す本実施例４の配線基板は、コンデンサや
抵抗等のような電子部品や半導体チップを収容したパッ
ケージのような半導体電子部品を実装する多層プリント
配線基板（以下、プリント基板という）ｌｂである。
抵抗等のような電子部品や半導体チップを収容したパッ
ケージのような半導体電子部品を実装する多層プリント
配線基板（以下、プリント基板という）ｌｂである。
プリント基板１ｂは、ガラスエポキシ樹脂等から構成さ
れており、Ｃｕ等からなる６層の配線層を備えている。
れており、Ｃｕ等からなる６層の配線層を備えている。
プリント基板１ｂの所定の位置には、その上面と裏面と
を導通するスルーホール４ｂが開孔されている。このス
ルーホール４ｂの上部および下部には、銅箔の表面に金
属メツキが施されてなるランド１８が形成されており、
上下のランド１８゜１８は、スルーホール４ｂの内壁に
施されたＣｕ等の金属メツキを介して導通されている。
を導通するスルーホール４ｂが開孔されている。このス
ルーホール４ｂの上部および下部には、銅箔の表面に金
属メツキが施されてなるランド１８が形成されており、
上下のランド１８゜１８は、スルーホール４ｂの内壁に
施されたＣｕ等の金属メツキを介して導通されている。
また、スルーホール４ｂはプリント基板１ｂの内層に形
成された所定の配線層とも接続されている。
成された所定の配線層とも接続されている。
そして、このスルーホール４ｂの内部に、図示はしない
が、上記したコンデンサや抵抗、あるいはパッケージの
リードが挿入されるようになっている。
が、上記したコンデンサや抵抗、あるいはパッケージの
リードが挿入されるようになっている。
プリント基板１ｂの上面および裏面の配線層には、配線
６ｄがパターン形成されており、配線６ｄの一端は、ス
ルーホール４ｂのランド１８と接続されている。
６ｄがパターン形成されており、配線６ｄの一端は、ス
ルーホール４ｂのランド１８と接続されている。
プリント基板１ｂの表面には、上記配線６ｄを被覆する
ように保護膜７が被覆されているが、スルーホール４ｂ
およびランド１８の表面には、接続性の観点から、保護
膜７は被覆されていない。
ように保護膜７が被覆されているが、スルーホール４ｂ
およびランド１８の表面には、接続性の観点から、保護
膜７は被覆されていない。
本実施例４においては、第１０図および第１１図に示す
ように、境界線の内、配線６ｄに接する部分の線長が従
来よりも延長され、この境界線近傍の配線部分に加わる
応力が分散されるようになっているとともに、延長され
た境界線近傍における配線部分が幅広となっている。
ように、境界線の内、配線６ｄに接する部分の線長が従
来よりも延長され、この境界線近傍の配線部分に加わる
応力が分散されるようになっているとともに、延長され
た境界線近傍における配線部分が幅広となっている。
なお、このようなプリント基板１ｂを製造するには、例
えばサブトラクティブ法やフルアデイティブ法等の通常
のプリント配線基板の製造技術によって製造する。
えばサブトラクティブ法やフルアデイティブ法等の通常
のプリント配線基板の製造技術によって製造する。
以上、実施例４によれば、保護膜７の被覆領域と開孔領
域との境界線の内、配線６ｄに接する部分の線長が従来
に比べて延長され、この配線部分に加わる応力が分散さ
れるとともに、境界線近傍における配線部分の強度が保
持されるため、この配線部分の劣化を防ぎ、配線６ｄの
寿命を大幅に向上させることが可能となる。
域との境界線の内、配線６ｄに接する部分の線長が従来
に比べて延長され、この配線部分に加わる応力が分散さ
れるとともに、境界線近傍における配線部分の強度が保
持されるため、この配線部分の劣化を防ぎ、配線６ｄの
寿命を大幅に向上させることが可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例１においては、保護膜の被覆領域と
開孔領域との境界線の内、配線に接する部分の線長を延
長するため、保護膜７の被覆領域に向かって次第に幅が
狭くなるような凹部を形成した場合について説明したが
、これに限定されず種々変更可能であり、第１２図に示
すように、配線６ａの延設方向、保護膜７の被覆領域に
向かって配線と同じ幅の凹部７ｂを形成しても充分な効
果が得られる。
開孔領域との境界線の内、配線に接する部分の線長を延
長するため、保護膜７の被覆領域に向かって次第に幅が
狭くなるような凹部を形成した場合について説明したが
、これに限定されず種々変更可能であり、第１２図に示
すように、配線６ａの延設方向、保護膜７の被覆領域に
向かって配線と同じ幅の凹部７ｂを形成しても充分な効
果が得られる。
また、前記実施例２においては、保護膜の境界線を、配
線が延設される方向に対して直線状とした場合について
説明したが、これに限定されず種々変更可能であり、例
えば第１３図に示すように、境界線の内、配線６ｅに接
する部分の線長を延長させるようにしても良い。
線が延設される方向に対して直線状とした場合について
説明したが、これに限定されず種々変更可能であり、例
えば第１３図に示すように、境界線の内、配線６ｅに接
する部分の線長を延長させるようにしても良い。
この場合、保護膜の境界線近傍の配線部分を幅広とした
のみの場合に比べて、その部分に加わる応力に対する耐
性が向上するため、その分、配線の幅広部分の幅を狭（
することができる。この結果、隣接する配線間隔を狭め
ることができる。
のみの場合に比べて、その部分に加わる応力に対する耐
性が向上するため、その分、配線の幅広部分の幅を狭（
することができる。この結果、隣接する配線間隔を狭め
ることができる。
また、前記実施例４においては、境界線の内、配線に接
する部分の線長を延長し、かつ保護膜の境界線近傍の配
線部分を幅広とした場合について説明したが、これに限
定されず、例えば第１４図に示すように、保護膜７の境
界線の内、配線６ｅと接する部分の線長を延長するだけ
でも効果が得られる。
する部分の線長を延長し、かつ保護膜の境界線近傍の配
線部分を幅広とした場合について説明したが、これに限
定されず、例えば第１４図に示すように、保護膜７の境
界線の内、配線６ｅと接する部分の線長を延長するだけ
でも効果が得られる。
また、前記実施例１〜４においては、保護膜をエポキシ
系の熱硬化形の樹脂とした場合について説明したが、こ
れに限定されず種々変更可能であり、例えばエポキシ系
の紫外線硬化形の樹脂やポリイミド系の熱硬化形の樹脂
、あるいはポリイミド系の紫外線硬化形の樹脂でも良い
。
系の熱硬化形の樹脂とした場合について説明したが、こ
れに限定されず種々変更可能であり、例えばエポキシ系
の紫外線硬化形の樹脂やポリイミド系の熱硬化形の樹脂
、あるいはポリイミド系の紫外線硬化形の樹脂でも良い
。
また、前記実施例１〜３においては、半導体チツブを実
装するパッケージ基板に適用した場合について説明した
が、これに限定されず、例えば半導体チップを直接組み
込むＣＯＢ （Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）方式のプ
リント配線基板に適用することができる。
装するパッケージ基板に適用した場合について説明した
が、これに限定されず、例えば半導体チップを直接組み
込むＣＯＢ （Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）方式のプ
リント配線基板に適用することができる。
また、前記実施例１〜３においては、基板を高耐熱性の
ガラスエポキシ樹脂に適用した場合について説明したが
、これに限定されず種々適用可能であり、例えばポリイ
ミド樹脂等のプラスチック材料でも適用することができ
る。
ガラスエポキシ樹脂に適用した場合について説明したが
、これに限定されず種々適用可能であり、例えばポリイ
ミド樹脂等のプラスチック材料でも適用することができ
る。
また、前記実施例１〜３においては、半導体チップにゲ
ートアレイが構成された場合について説明したが、これ
に限定されず種々適用可能であり、例えば半導体チップ
にダイナミック形ＲＡＭやスタティック形ＲＡＭ等のメ
モリが構成された場合においても適用することができる
。
ートアレイが構成された場合について説明したが、これ
に限定されず種々適用可能であり、例えば半導体チップ
にダイナミック形ＲＡＭやスタティック形ＲＡＭ等のメ
モリが構成された場合においても適用することができる
。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＰＧＡに適用した場
合について説明したが、これに限定されず種々適用可能
であり、例えばＬＣＣ等の他の半導体装置に適用するこ
ともできる。
をその背景となった利用分野であるＰＧＡに適用した場
合について説明したが、これに限定されず種々適用可能
であり、例えばＬＣＣ等の他の半導体装置に適用するこ
ともできる。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、保護膜の被覆領域と開孔領域との境界線の内
、少なくとも配線と接する部分の線長を延長したことに
より、境界線近傍の配線部分に加わる応力が分散される
ため、この部分の配線の劣化が防止され、配線寿命を大
幅に向上させることができる。
、少なくとも配線と接する部分の線長を延長したことに
より、境界線近傍の配線部分に加わる応力が分散される
ため、この部分の配線の劣化が防止され、配線寿命を大
幅に向上させることができる。
また、保護膜の被覆領域と開孔領域との境界線近傍にお
ける配線部分を、それ以外の配線部分に比べて局部的に
幅広としたことにより、境界線近傍の配線部分の強度が
確保されるため、この部分における配線の劣化が防止さ
れ、配線寿命を大幅に向上させることができる。
ける配線部分を、それ以外の配線部分に比べて局部的に
幅広としたことにより、境界線近傍の配線部分の強度が
確保されるため、この部分における配線の劣化が防止さ
れ、配線寿命を大幅に向上させることができる。
さらに、保護膜の被覆領域と開孔領域との境界線の内、
少なくとも配線と接する部分の線長を延長し、かつ延長
された境界線の近傍の配線部分を、それ以外の配線部分
に比べて局部的に幅広としたことにより、境界線近傍の
配線部分に加わる応力が分散されるとともに、境界線近
傍における配線部分の強度が確保されるため、この部分
における配線の劣化が防止され、さらに微細な配線にお
いても配線寿命を向上させることができる。
少なくとも配線と接する部分の線長を延長し、かつ延長
された境界線の近傍の配線部分を、それ以外の配線部分
に比べて局部的に幅広としたことにより、境界線近傍の
配線部分に加わる応力が分散されるとともに、境界線近
傍における配線部分の強度が確保されるため、この部分
における配線の劣化が防止され、さらに微細な配線にお
いても配線寿命を向上させることができる。
第１図は本発明の一実施例である半導体装置のパッケー
ジ基板上に形成された保護膜の被覆領域と開孔領域との
境界線近傍を示すパッケージ基板の要部拡大平面図、 第２図はこのパッケージ基板のスルーホール上部におけ
る保護膜の開孔形状を示すパッケージ基板の部分拡大平
面図、 第３図はこの半導体装置のパッケージ基板の全体平面図
、 第４図はこの半導体装置の断面図、 第５図（ａ）〜（ｅ）はこの半導体装置のパッケージ基
板の製造工程を示すパッケージ基板の要部断面図、第６
図（ａ）はパッケージ基板の製造に用いるマスクの部分
平面図、 第６図ら）はこのマスクの拡大部分平面図、第７図は本
発明の他の実施例である半導体装置のパッケージ基板上
に形成された保護膜の被覆領域と開孔領域との境界線近
傍における配線の平面形状を示すパッケージ基板の要部
平面図、第８図は本発明のさらに他の実施例である半導
体装置のパッケージ基板上に形成された保護膜の被覆領
域と開孔領域との境界線近傍における保護膜および配線
の平面形状を示すパッケージ基板の要部平面図、 第９図は第８図に示したパッケージ基板の製造に用いる
マスクの部分拡大平面図、 第１０図は本発明の実施例であるプリント配線基板の要
部斜視図、 第１１図はこのプリント配線基板に形成された保護膜の
被覆領域と開孔領域との境界線近傍を示すプリント配線
基板の要部拡大平面図、第１２図は本発明の他の実施例
である半導体装置のパッケージ基板上に形成された保護
膜の被覆領域と開孔領域との境界線近傍を示すパッケー
ジ基板の要部拡大平面図、 第１３図は本発明のさらに他の実施例である半導体装置
のパッケージ基板上に形成された保護膜の被覆領域と開
孔領域との境界線近傍における保護膜および配線の平面
形状を示すパッケージ基板の要部拡大平面図、 第１４図は本発明の他の実施例であるプリント配線基板
上に形成された保護膜の被覆領域と開孔領域との境界線
近傍を示すプリント配線基板の要部拡大平面図、 第１５図はプラスチックパッケージ基板を備える一般的
な半導体装置の一部破断斜視図である。 １ａ・・・パッケージ基板（配線基板）、１ｂ・・・プ
リント基板（配線基板）、２・・・チップ実装部、３・
・・半導体チップ、４ａ、４ｂ・・・スルーホール、５
・・・人出力ピン、６ａ〜６ｆ・・・配線、７・・・保
護膜、７ａ、７ｂ・・・凹部、８・・・ボンディングワ
イヤ、９・・・ダム、１０・・・シリコンゲル、１１・
・・キャップ、１２・・・金属板、１３・・・薄膜、１
４・・・レジストパターン、１５ａ、１５ｂ・・・メタ
ルマスク、１６ａ、１６ｂ・・・遮へい板、１７・・・
樹脂透過網、１８・・・ランド、ＢＰ・・・ポンディン
グパッド、Ａ・・・境界、５０・・・パッケージ基板、
５１・・・配線、５２・・・チップ実装部、５３・・・
半導体チップ、５４・・・保護膜、５５・・・ボンディ
ングワイヤ。 代理人 弁理士 筒 井 大 和 第 図 第 ５図 （ａ） 第６図 （ａ） ｂａ 〇− ０し 第１１図 ７Ｃ ６ｅ：配 線 第１４図 ｆ ６ｆ：配 線
ジ基板上に形成された保護膜の被覆領域と開孔領域との
境界線近傍を示すパッケージ基板の要部拡大平面図、 第２図はこのパッケージ基板のスルーホール上部におけ
る保護膜の開孔形状を示すパッケージ基板の部分拡大平
面図、 第３図はこの半導体装置のパッケージ基板の全体平面図
、 第４図はこの半導体装置の断面図、 第５図（ａ）〜（ｅ）はこの半導体装置のパッケージ基
板の製造工程を示すパッケージ基板の要部断面図、第６
図（ａ）はパッケージ基板の製造に用いるマスクの部分
平面図、 第６図ら）はこのマスクの拡大部分平面図、第７図は本
発明の他の実施例である半導体装置のパッケージ基板上
に形成された保護膜の被覆領域と開孔領域との境界線近
傍における配線の平面形状を示すパッケージ基板の要部
平面図、第８図は本発明のさらに他の実施例である半導
体装置のパッケージ基板上に形成された保護膜の被覆領
域と開孔領域との境界線近傍における保護膜および配線
の平面形状を示すパッケージ基板の要部平面図、 第９図は第８図に示したパッケージ基板の製造に用いる
マスクの部分拡大平面図、 第１０図は本発明の実施例であるプリント配線基板の要
部斜視図、 第１１図はこのプリント配線基板に形成された保護膜の
被覆領域と開孔領域との境界線近傍を示すプリント配線
基板の要部拡大平面図、第１２図は本発明の他の実施例
である半導体装置のパッケージ基板上に形成された保護
膜の被覆領域と開孔領域との境界線近傍を示すパッケー
ジ基板の要部拡大平面図、 第１３図は本発明のさらに他の実施例である半導体装置
のパッケージ基板上に形成された保護膜の被覆領域と開
孔領域との境界線近傍における保護膜および配線の平面
形状を示すパッケージ基板の要部拡大平面図、 第１４図は本発明の他の実施例であるプリント配線基板
上に形成された保護膜の被覆領域と開孔領域との境界線
近傍を示すプリント配線基板の要部拡大平面図、 第１５図はプラスチックパッケージ基板を備える一般的
な半導体装置の一部破断斜視図である。 １ａ・・・パッケージ基板（配線基板）、１ｂ・・・プ
リント基板（配線基板）、２・・・チップ実装部、３・
・・半導体チップ、４ａ、４ｂ・・・スルーホール、５
・・・人出力ピン、６ａ〜６ｆ・・・配線、７・・・保
護膜、７ａ、７ｂ・・・凹部、８・・・ボンディングワ
イヤ、９・・・ダム、１０・・・シリコンゲル、１１・
・・キャップ、１２・・・金属板、１３・・・薄膜、１
４・・・レジストパターン、１５ａ、１５ｂ・・・メタ
ルマスク、１６ａ、１６ｂ・・・遮へい板、１７・・・
樹脂透過網、１８・・・ランド、ＢＰ・・・ポンディン
グパッド、Ａ・・・境界、５０・・・パッケージ基板、
５１・・・配線、５２・・・チップ実装部、５３・・・
半導体チップ、５４・・・保護膜、５５・・・ボンディ
ングワイヤ。 代理人 弁理士 筒 井 大 和 第 図 第 ５図 （ａ） 第６図 （ａ） ｂａ 〇− ０し 第１１図 ７Ｃ ６ｅ：配 線 第１４図 ｆ ６ｆ：配 線
Claims (6)
- １．プラスチック材料からなる配線基板の上面にパター
ン形成された配線の一部が、前記配線を被覆する保護膜
の開孔領域から露出する配線基板であって、前記保護膜
の被覆領域と開孔領域との境界線近傍の配線部分に加わ
る応力を分散するように、前記境界線の内、少なくとも
配線に接する部分の線長を延長したことを特徴とする配
線基板。 - ２．請求項１記載の配線基板上に所定の集積回路が構成
された半導体チップを実装したことを特徴とする半導体
装置。 - ３．プラスチック材料からなる配線基板の上面にパター
ン形成された配線の一部が、前記配線を被覆する保護膜
の開孔領域から露出する配線基板であって、前記保護膜
の被覆領域と開孔領域との境界線近傍の配線部分を、そ
れ以外の配線部分に比べて局部的に幅広としたことを特
徴とする配線基板。 - ４．請求項３記載の配線基板上に所定の集積回路が構成
された半導体チップを実装したことを特徴とする半導体
装置。 - ５．プラスチック材料からなる配線基板の上面にパター
ン形成された配線の一部が、前記配線を被覆する保護膜
の開孔領域から露出する配線基板であって、前記保護膜
の被覆領域と開孔領域との境界線近傍の配線部分に加わ
る応力を分散するように、前記境界線の内、少なくとも
配線に接する部分の線長を延長し、かつ前記延長された
境界線の近傍の配線部分を、それ以外の配線部分に比べ
て局部的に幅広としたことを特徴とする配線基板。 - ６．請求項５記載の配線基板上に所定の集積回路が構成
された半導体チップを実装したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092234A JP2947563B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092234A JP2947563B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02271544A true JPH02271544A (ja) | 1990-11-06 |
| JP2947563B2 JP2947563B2 (ja) | 1999-09-13 |
Family
ID=14048747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1092234A Expired - Lifetime JP2947563B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947563B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171063A (ja) * | 2000-12-01 | 2002-06-14 | Sony Chem Corp | 多層フレキシブル配線板 |
| JP2016207886A (ja) * | 2015-04-24 | 2016-12-08 | 京セラ株式会社 | パッケージおよび電子装置 |
| JP2017011280A (ja) * | 2016-08-03 | 2017-01-12 | シャープ株式会社 | 電子機器及び電子機器の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129472U (ja) * | 1979-03-07 | 1980-09-12 | ||
| JPS63271997A (ja) * | 1987-04-28 | 1988-11-09 | Ibiden Co Ltd | プリント配線板 |
-
1989
- 1989-04-12 JP JP1092234A patent/JP2947563B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129472U (ja) * | 1979-03-07 | 1980-09-12 | ||
| JPS63271997A (ja) * | 1987-04-28 | 1988-11-09 | Ibiden Co Ltd | プリント配線板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171063A (ja) * | 2000-12-01 | 2002-06-14 | Sony Chem Corp | 多層フレキシブル配線板 |
| JP2016207886A (ja) * | 2015-04-24 | 2016-12-08 | 京セラ株式会社 | パッケージおよび電子装置 |
| JP2017011280A (ja) * | 2016-08-03 | 2017-01-12 | シャープ株式会社 | 電子機器及び電子機器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2947563B2 (ja) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6607942B1 (en) | Method of fabricating as grooved heat spreader for stress reduction in an IC package | |
| US5739588A (en) | Semiconductor device | |
| US8022532B2 (en) | Interposer and semiconductor device | |
| US6373131B1 (en) | TBGA semiconductor package | |
| KR100537243B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3898891B2 (ja) | バイアプラグアダプター | |
| KR0152700B1 (ko) | 고방습 가능한 반도체 장치와 그 제조방법 | |
| JP2976917B2 (ja) | 半導体装置 | |
| KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| KR100401355B1 (ko) | 회로기판 | |
| US20040253767A1 (en) | Thermally enhanced component substrate | |
| US6403401B1 (en) | Heat spreader hole pin 1 identifier | |
| US8102046B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR19990045613A (ko) | 테이프 자동화 접착 필름 및 그 제조방법 | |
| US6954360B2 (en) | Thermally enhanced component substrate: thermal bar | |
| JPH02271544A (ja) | 配線基板およびこれを用いた半導体装置 | |
| KR101669535B1 (ko) | 보강 패턴부를 가지는 반도체 기판 | |
| JP2000340717A (ja) | 電子部品搭載装置 | |
| US20050224933A1 (en) | Thermally enhanced component interposer: finger and net structures | |
| US11670574B2 (en) | Semiconductor device | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| KR100247909B1 (ko) | 반도체장치 | |
| JP2005183879A (ja) | 高放熱型プラスチックパッケージ |