KR0152700B1 - 고방습 가능한 반도체 장치와 그 제조방법 - Google Patents

고방습 가능한 반도체 장치와 그 제조방법

Info

Publication number
KR0152700B1
KR0152700B1 KR1019950013221A KR19950013221A KR0152700B1 KR 0152700 B1 KR0152700 B1 KR 0152700B1 KR 1019950013221 A KR1019950013221 A KR 1019950013221A KR 19950013221 A KR19950013221 A KR 19950013221A KR 0152700 B1 KR0152700 B1 KR 0152700B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
chip carrier
mold
lead wire
mold resin
Prior art date
Application number
KR1019950013221A
Other languages
English (en)
Inventor
히로후미 나까지마
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR0152700B1 publication Critical patent/KR0152700B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 소자와 이 반도체 소자에 결합된 도전선을 가지는 칩 캐리어를 포함하는 반도체 장치 제조 방법에 있어서, 제 1 수지 몰드 부분내의 반도체 소자와 함께 도전선의 내부를 위치시키는 제 1 수지 몰드 부분이 형성되었다. 다음에, 반도체 소자의 측부상의 제 1 수지 몰드 부분을 덮고 반도체 소자의 다른 반대측 측부상의 제 1 수지 몰드 부분을 노출시키는 제 2 수지 몰드 부분이 형성되었다. 교대로, 열 스프레드가 반도체 소자에 부착될 수 있으며 제 1 및 제 2 수지 몰드 부분에 의하여 봉합될 수 있다.

Description

고방습 가능한 반도체 장치와 그 제조 방법
제1도는 종래의 반도체 장치의 단면도.
제2(a)-2(f)도는 본 발명의 제 1 실시예에 의한 반도체 장치 제조 공정을 도시한 단면도.
제3도는 종래 반도체 장치에서 나타나는 결함을 설명하는 단면도.
제4(a)-4(e)도는 본 발명의 제 2 실시예에 의한 반도체 장치 제조 공정을 도시한 단면도.
제5도는 본 발명의 제 3 실시예에 의한 반도체 장치 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 칩 11a : 범프
12 : 칩 캐리어 14 : 납땜 마스크
121 : 플라스틱 기판 122 : 구리선
122a : 내부 리드선 122b : 외부 리드선
본 발명은 합성 수지(이하 단순히 수지라 칭함) 로 봉합되고 테이프 캐리어와같은 칩 캐리어상에 장착된 반도체 소자를 갖는 반도체 장치에 관한 것이다.
최근의 반도체 장치는 크기가 작고, 두께가 얇고, 무게가 가벼워지는 추세에 있다. 이와같은 추세에 따라서, 복수개의 배선 패턴을 갖는 패키지상에 반도체 소자 또는 칩을 설치하거나 또는 패키지 표면에 외부 리드선을 설치하는 조립 공정에 대하여 자동화가 행해지고 있다. 패키지의 표면상에 반도체 소자가 설치되거나 부착되기 때문에, 상기 조립 공정은 본 기술 분야에서 표면 실장법이라고 불리운다. 이러한 표면 실장법은 일반적으로 QFP(Quad Flat Package, 이하 QFP) 구조나 SOJ(Small Outline J-leaded Package) 구조인 반도체 장치에 사용된다.
외부 리드선은 패키지의 외주변을 따라서 위치하며 일차원적으로 연장되어 있으며, 따라서 도전선이 순서대로 사용되어 반도체 소자의 전극에 전기적으로 연결되어 있다.
본 구조에 있어서, 반도체 소자의 인접한 두개의 전극간의 간격 또는 피치는 전극의 수가 많아짐에 따라서 좁아지게 된다. 피치가 실장 처리의 한계를 넘어설 정도로 협소하게 되는 경우에, 이와같은 협소한 피치는 실장 처리를 곤란하게 한다.
반면에, Paul T. Lin 등이 미국특허공보 제 5,216,278 호에 제안한 반도체 장치는 볼 그리드 어레이(Ball Grid Array)로 알려진 패키지 구조를 가진다. 상기 구조에서, 반도체 소자상에 패드의 형태로 평면적으로 배치된 반도체 소자의 전극으로부터 평면적인 배선 패턴을 형성하는 것이 가능하다.
특히, 패키지 구조는 수지 재료와 같은 가요성 재료로된 캐리어 기판으로 이루어지며, 이는 다이(die) 부착면과 이 다이 부착면의 반대면인 패키지 실장면을 가진다. 복수개의 패드를 가지는 반도체 소자는 도전층을 통하여 다이 부착면에 붙어 있다. 소정의 다른 패키지 리드선은 다이 부착면상의 반도체 소자 주위에 배열되어 있고 도전선을 통하여 반도체 소자상의 패드와 전기적으로 연결되어 있다.
소정의 패키지 리드선은 홀을 통하여 패키지 실장면상에 형성된 패키지 리드선과 전기적으로 연결되어 있다.
복수개의 납땜볼이 인쇄회로 기판에 부착되는 패키지 실장면상의 패키지 리드선상에 놓여지게 된다. 따라서, 캐리어 기판과 다이 부착면상의 패키지 리드선과 패키지 실장면의 조합을 전체적으로 칩 캐리어라고 칭한다.
또한, 캐리어 기판의 다이 부착면상의 반도체 소자는 수지 재료에 의하여 봉합되거나 몰딩된다.
이러한 구조에서, 수지 재료는 단지 캐리어 기판의 다이 부착면의 측부상에만 형성된다. 이는 상기 수지 재료가, 패키지 실장명의 측부가 수지 재료에 노출된 상태로, 칩 캐리어의 다이 부착면의 측부상에만 부착됨을 의미한다.
결과적으로, 수지 재료는 단지 수지 재료의 부착에 의하여 칩 캐리어에 부착된다.
이때, 상기 수지 재료는 습기를 흡수할 수 있으며 그 열팽창 계수는 챕 캐리어와 상이하다. 또한, 캐리어 기판 자체는 높은 흡습성을 가진다.
또한, 납땜볼을 녹이고 반도체 장치를 인쇄회로 기판상에 놓여진 전극에 부착시키기 위하여, 상기와 같은 반도체 장치는 인쇄회로 기판상에 반도체 장치를 실장할 때에 가열된다.
상기와 같은 상황하에서, 인쇄회로 기판상에 반도체 장치를 실장할 때에 반도체 장치가 가열되면, 수지 재료가 칩 캐리어로부터 쉽게 벗겨진다는 단점이 있다. 이는 반도체 장치를 인쇄회로 기판에 실장할 때의 열처리에 의하여 수지 재료내에서 습기의 증발이 발생하고, 상기 수지 재료가 칩 캐리어보다 더 많이 팽창하기 때문이다.
상기와 같은 상황을 고려하여, 반도체 장치가 인쇄회로 기판상에 실장되기전에 습기를 제거하기 위하여 수지 재료는 오븐내에서 건조된다. 따라서, 수지 재료가 칩 캐리어로부터 벗겨지는 것을 방지하기 위하여 반도체 장치를 신중히 다루어야한다. 결과적으로, 상기 반도체 장치를 다루는 것이 불편하다.
또한, 반도체 장치가 높은 흡습성을 가지는 칩 캐리어상에 직접적으로 붙어 있고 또한 수지 재료에 의하여 봉합되어 있지 않기 때문에, 상기 반도체 장치의 특성이 저하되고 장기간의 안정성을 보장할 수 없게 된다.
또한, 상기 도전선은 반도체 소자의 패드와 리드선을 전기적으로 연결시키는데 사용되기 때문에, 두개의 인접한 패드 사이의 피치는 120㎛ 이상이어야 한다. 결과적으로, 상기의 방법으로는 칩 캐리어상에 120㎛ 이하의 피치를 갖는 반도체 소자를 실장시키는 것이 어렵다.
또한, 리드선이 고온에서 가열할 수 없고 성질 자체가 연한 구리로 되어 있기 때문에, 상기 반도체 장치는 리드선과 도전선 사이의 결합 강도가 약하다는 단점이 있다.
또한, 반도체 소자의 패드와 인쇄회로 기판사이에는 긴 전기 패드가 필요하며, 이 때문에 전송시간이 길어지고 잡음이 많아지게 된다.
본 발명의 목적은 상기의 단점을 제거할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 칩 캐리어로부터 수지 재료가 벗겨지는 것을 방지할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 전송 지연 시간을 줄이고 잡음을 제거할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 양태에 있어서, 전면과 상기 전면의 반대측인 후면을 가지며, 상기 전면상의 수지 기판에 부착된 복수개의 리드선과 상기 수지 기판으로 형성된 칩 캐리어, 상기 리드선과 전기적으로 연결된 주 소자면과 상기 주 소자면의 반대측인 하부 소자면을 갖는 반도체 소자, 상기 반도체 소자와 인접한 상기 리드선의 부분과 함께 상기 칩 캐리어의 상기 전면 및 후면의 측부상에 있는 상기 반도체 소자를 덮어서 봉합하는 제 1 몰드 수지 부분, 및 상기 칩 캐리어의 후면의 측부상에 있는 상기 제 1 몰드 수지 부분을 덮는 제 2 수지 부분으로 이루어지는 반도체 장치가 제공되었다.
본 발명의 또다른 양태에 있어서, 칩 캐리어와 상기 칩 캐리어상에 실장된 반도체 소자를 구비하는 반도체 장치의 제조 방법이 제공되었다. 상기 방법은 제 1 몰드 수지 부분을 형성하기 위하여 상기 반도체 소자를 몰드 수지로 봉합하는 단계와, 제 2 몰드 수지 부분을 형성하기 위하여 상기 제 1 수지 부분의 일부를 다른 몰드 수지로 봉합하여 상기 반도체 장치를 얻는 단계로 이루어진다.
제1도에서, 본 명세서의 서두에서 언급한 미국특허공보 제 5,216,278 호에 기재된 것과 실질적으로 동일한 종래의 반도체 장치에 대하여 설명하였다. 상기 종래의 반도체 장치는 플라스틱 또는 수지 봉합형의 볼 그리드 어레이 반도체 장치라고 칭해지며, 반도체 소자 또는 칩(11) 및 칩 캐리어(12)를 구비한다.
제1도에 도시된 것처럼, 반도체 소자(11)는 상위 소자면, 하위 소자면, 및 반도체 소자(11) 의 상위면상에 형성되고 전극 역할을 하는 복수개의 패드로 이루어진다. 상위 소자면은 주 소자면으로, 하위 소자면은 하부 소자면으로 칭할 수도 있다.
칩 캐리어(12)는 제1도와 같이 각각 상하방으로 향하는 다이 부착면과 패키지 실장면을 갖는 유리 에폭시 수지 재료등으로 되어 있는 플라스틱 또는 수지 기판(121)을 구비한다. 복수개의 도전선(122)(이후로는 리드선이라 칭함) 이 수지 기판(121)의 다이 부착면과 패키지 실장면상에 배치되어 있다. 각각의 리드선(122)은 구리박되어 형성된다. 다이 부착면상의 소정 리드선(122)은 홀(123)을 통하여 패키지 실장면상의 다른 리드선(122)과 전기적으로 연결된다. 또한, 전극이 다이 부착면상에 놓여져서 반도체 소자(11)를 지지한다.
외부 단자 역할을 하는 복수개의 납땜볼 또는 범프(bump) (125)가 수지 기판(121)의 패키지 실장면에 부착된 리드선(122) 상에 형성되며 납땜볼(125)의 위치를 결정하는 납땜 마스크에 의하여 둘러싸여 진다.
제1도에서, 반도체 소자(11)는 수지 기판(121)의 다이 부착면상에 형성된 전극상에 놓여지며, 반도체 소자(11)의 패드는 금(Au) 으로된 본딩 와이어(13)를 통하여 다이 부착면상에 형성된 리드선(122)과 전기적으로 연결되어 있다. 결과적으로, 반도체 소자(11)의 패드는 납땜볼(125)과 전기적으로 연결된다.
상기 반도체 소자(11)는 다이 부착면의 측부상에 형성된 수지 재료(15)를 사용하여 몰딩되며, 이후로 이를 수지 몰드라 한다.
위에서 알 수 있듯이, 수지 몰드(15)는 다이 부착면의 측부에만 부착되며, 따라서 반도체 장치의 패드는 제1도의 상방으로 향한다.
따라서, 상기 설명된 반도체 장치는 본 명세서의 서두에서 지적한 결점을 가지고있다.
제2(a)-2(f)도에서, 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 방법을 기술하였다. 제2(a)도에서, 처음에 준비된 반도체 소자 또는 칩(11)은 제2(a)도의 하방으로 향하는 주 소자면과 상방으로 향하는 하부 소자면과 상기 주 소자면상의 복수개 범프(11a)를 가진다. 각각의 범프(11a)는 설명된 실시예에서 처럼 금으로 되어 있다.
또한, 칩 캐리어(12)는 폴리마이드, 에폭시와 같은 수지 또는 플라스틱 기판(121)을 구비한다. 상기 수지 기판(121)은 다이 부착면과 패키지 실장면을 가지며, 이는 제2도의 상하방으로 향하는 후면 및 전면으로 각각 칭해진다. 이러한 연결에 있어서, 후면 및 전면은 상위면 및 하위면이라고 각각 칭해진다.
제2(a)도에 설명된 것처럼, 수지 기판(121) 내에 장치 홀이 형성되어 후술된 방법으로 이 장치 홀내에 반도체 장치(11)가 실장된다.
또한, 칩 캐리어(12)는 수지 기판(121)에 부착된 복수개의 구리선(122)을 구비하며, 이들 각각은 장치 홀의 내부로 연장된 내부 리드선(122a)과 내부 리드선(122a)의 외부에 놓여진 외부 리드선(122b)으로 구분된다. 각각의 외부 리드선(122b)은 수지 기판(122)의 상위면상에 지지되어 있다. 제2(a)도에서 처럼, 납땜 마스크(14)는 각각의 외부 리드선(122b)의 하위면상에 형성되어 있다. 납땜 마스크(14)는 납땜볼 또는 범프(후술함)용의 복수개 홀을 가진다. 그 다음에, 주석 또는 금과 같은 금속 덩어리가 각각의 내부 리드선(122a) 위와 각각의 홀내에 도금된다. 결과적으로, 홀내에 도금된 부분에 의하여, 납땜볼용의 랜드 부분이 제공된다. 이렇게하여, 칩 캐리어(12)는 상기 방법으로 완성된다.
이러한 구조에 있어서, 수지 기판(121)의 상위면상의 범프(11a)를 사용함으로서, 반도체 소자(11)는 내부 리드선(122a)과 결합된다.
예를 들면, 페이스 다운 본딩 기술, 즉, 갱 본딩 방법에 의하여 반도체 소자(11)는 내부 리드선(122a)과 결합될 것이다. 따라서, 상기 갱 본딩 방법의 채택으로 본딩 시간을 줄일 수 있다. 이와같이 본딩 시간이 단축되는 효과는 범프(11a)의 수가 증가함에 따라서 분명해진다.
제2(b)도에서, 상기의 반도체 소자(11)와 칩 캐리어(12)는 제 1 하위 몰드(101)와 제 1 상위 몰드(102)로 구성된 몰드내로 유도되며, 이는 몰드 전달 장치내에 포함되어 있다. 제 1 하위 몰드(101)는 중심부와 이 중심부를 감싸는 주변부를 가진다. 상기 중앙부는 주변부에 대하여 제2(b)도의 하방으로 들어가 있으며, 반면에 주변부는 평평하며 제2(b)도에 도시된 것처럼 각각의 외부 리드선(122b)과 접촉하고 있다.
또한, 제 1 상위 몰드(102)는 칩 캐리어(12)의 외부 리드선(122b)의 각각에 부착된 주변 영역과 상기 주변 영역으로부터 상승된 중앙 영역을 가진다. 제 1 하위 몰드(101)의 중앙 영역과 제 1 상위 몰드(102)의 중앙 영역은 반도체 소자(11)와 칩 캐리어(12)의 부분을 수용하기 위한 내부 공간 또는 구멍을 형성한다.
이러한 상황하에서, 외부 리드선(122b)은 반도체 소자(11)와 함께 제 1 상위 및 제 1 하위 몰드(102,101)에 의하여 죄어지며, 내부 리드선(122a)은 제 1 상위 및 제 1 하위 몰드(102,101) 사이의 내부 구멍내에서 감싸여진다. 이때, 상기 구멍내로 용융된 수지를 흘려서 제 1 몰딩 과정이 수행된다. 몰딩 또는 봉합 수지로서는 크레졸 노볼락(novolak) 수지 종류인 에폭시 수지가 사용되며, 경화제로는 페놀 노볼락 수지가 사용된다. 또한, 열 복사 특성을 개선시키기 위하여 실리카를 필러(filler)로 사용하였다.
수지가 경화된 후에, 몰드 전달 장치로부터 제2(c)도와 같은 소정의 얻어진다. 따라서, 제 1 몰드 수지 부분(15a)에 의하여 봉합된 소정 장치를 얻을 수 있다.
상기 제 1 몰드 수지 부분(15a)은 반도체 소자(11)뿐만 아니라 소정의 핀없이 각각의 외부 리드선(122b) 부분의 하위면과 함께 각각의 내부 리드선(122a)의 하위면도 덮는다. 이는 제 1 상위 및 제 1 하위 몰드(102,101)가 어떠한 틈도없이 칩 캐리어(12)에 밀접하게 부착되어 있기 때문이다. 따라서, 제 1 몰드 수지 부분(15a)은 후면 및 전면의 측부상의 칩 캐리어(12)를 감싼다. 이때, 칩 캐리어(12)의 제 1 표면상의 제 1 몰드 수지 부분(15a)을 제 1 부분이라 칭하며, 후면상의 제 1 몰드 수지 부분(15a)을 제 2 부분이라 칭한다.
다음에, 소정의 반도체 장치가 제 2 하위 몰드(103)와 제 2 상위 몰드(104)로 구성된 제 2 몰드 장치로 유입되며, 이는 다른 몰드 전달 장치내에 포함된다. 제 2 하위 몰드(103)는 주변부에 대하여 들어가 있는 중심부를 가지며, 칩 캐리어(12)와, 칩 캐리어(12)의 하위 측부와 제 1 몰드 수지 부분(15a) 상의 제 1 몰드 수지 부분(15a)에 부착되어 있다.
또한, 제 2 상위 몰드(104)는 주변 접촉면에 의하여 정의된 내부 구멍과, 상기 주변 접촉면에 인접한 내부 측벽과, 상기 내부 측면에 인접한 내부 중앙면을 가진다. 상기 주변 접촉부는 칩 캐리어(12)의 상위면과 접촉하게 된다.
제2(d)도에 도시된 것처럼, 제 2 하위 몰드(103)와 제 2 상위 몰드(104) 사이에 형성된 내부 구멍내에 상기 소정의 반도체 장치가 유입되어 위치된다. 다음에, 제 2 하위 몰드(103)와 제 2 상위 몰드(104)가 서로 붙어서 칩 캐리어(12)의 주변부를 조인다. 이러한 상황하에서, 제 1 몰드 수지 부분(15a)의 하위면과 칩 캐리어(12)의 하위면은 제 2 하위 몰드(103)와 접촉하게 되고, 칩 캐리어(12) 주변부의 상위면은 제 2 상위 몰드(104)와 접촉하게 된다.
다음에, 내부 구멍내로 용융된 수지가 흘러들어가서 이 수지에 의하여 상기 소정 반도체 장치를 봉합하고 제 2 몰드 수지 부분(15b)을 형성하기 이하여 제 2 몰딩 과정을 수행한다. 상기 수지는 제 1 몰딩 과정에서 사용된 수지와 동일하다.
상기 용융된 수지가 경화된 후에, 몰드된 반도체 장치가 몰드 전달 장치로부터 취해지고, 제2(e)도에 도시된 것처럼, 제 1 및 제 2 몰드 수지 부분(15a,15b)에 의하여 봉합된다.
또한, 상기 반도체 장치는 수 시간동안 열처리되어 상기 제 1 및 제 2 몰드 수지 부분(15a,15b)을 경화시킨다.
다음에, 제2(f)도에 도시된 것처럼, 외부 리드선(122b)상에 중착된 랜드 부분상에 납땜볼(16)이 형성된다. 이와같은 납땜볼은 디스포저로서 용융된 납땜을 떨어뜨리는 것과 같이, 납땜볼을 납땜하여 형성될 수 있다. 예를들어, 납땜볼은 납과 주석의 공용합금일 수 있다.
상기 실시예에서, 제 1 및 제 2 몰드 수지 부분(15a,5b)에 대하여 동일한 수지가 사용되었지만, 제 1 및 제 2 몰드 수지 부분(15a,15b)을 형성하기 위하여 서로 다른 수지가 사용될 수도 있다. 후자의 경우에 있어서, 선택되는 수지의 열팽창 계수는 서로 비슷해야한다.
제2(f)도에서, 내부 리드선(122a)은 제 1 몰드 수지 부분(15a)에 의하여 완전히 둘려싸여진다. 또한, 제 1 몰드 수지 부분(15a)의 상위 부분은 제 2 몰드 수지 부분(15b)으로 덮혀있다.
이러한 구조에서는, 제 2 몰드 수지 부분(15b)이 제 1 몰드 수지 부분(15a) 상에 형성되어 있기 때문에, 칩 캐리어(12)의 기계적 강도를 보상하고 외부 리드선(122b)의 평탄성을 보장함이 가능하다.
이때, 제 1 몰드 수지 부분(15a)의 상위면은 제 2 몰드 수지 부분(15b)로 항상 덮혀있는 것은 아니다.
특히, 반도체 장치(11)가 제 1 몰드 수지 부분(15a)에 의하여 감싸여 있기 때문에, 상기 반도체 장치의 방습 효과는 크게 개선된다.
내부 리드선(122a)의 상위면 및 하위면이 제 1 몰드 수지 부분(15a)으로 완전히 덮혀있기 때문에, 제 1 몰드 수지 부분(15a)은 칩 캐리어(12)로부터 쉽게 벗겨지지 않는다. 칩 캐리어(12)의 내부 리드선(122a)으로부터 제 1 몰드 수지 부분(15a)이 벗겨지는 문제점은 칩 캐리어(12)의 방습 효과를 개선시킴으로서 해결하거나 방지할 수 있다.
실질적으로, 제2도에 도시된 반도체 장치에서 알 수 있듯이, 제1도에 도시된 종래의 반도체 장치가 오븐에서 건조된후 24 시간내에 설치되었지만, 제2(f)도에 도시된 반도체 장치가 72 시간 경과후에 인쇄회로 기판에 설치되는 경우에도, 제 1 몰드 수지 부분(15a)은 내부 리드선(122a)로부터 벗겨지지 않는다.
제 1 및 제 2 몰드 수지 부분(15a,15b) 상에는 핀(fin)이 발생하지 않는다. 제2도에 기술된 반도체 장치에서 핀이 발생하지 않는 이유에 대하여 생각해보자. 처음에, 제2(e)도에 도시된 반도체 장치를 단일 몰딩 과정에 의하여 제조한다. 이 경우에, 제 2 하위 몰드(103)와 제 2 상위 몰드(104) (제2(d)도) 와 유사한 하위 및 상위 몰드가 제3도와 같이 준비되었으며 번호 109 및 110으로 표시되었다. 하부 몰드(109)는 상위 몰드(110)와는 다른 위치에서 칩 캐리어와 접촉하고 있으며, 하위 및 상위 몰드(109,110) 사이에 구멍을 형성하기 위하여 하위 몰드(109)는 주변부에 대하여 들어가 있는 중앙부를 가진다.
이러한 상황하에서, 하위 및 상위 몰드(109,110) 사이의 구멍내로 용융된 수지가 유입되면, 상기 용융된 수지는 하위 몰드(109)의 들어간 부분내로 흘러들어오며, 제3도의 상방으로 칩 캐리어(12)를 밀어올린다. 결과적으로, 칩 캐리어(12)는 용융된 수지에 의하여 하위 몰드(109)로부터 부분적으로 분리되며, 이때문에 칩 캐리어(12)와 하위 몰드(109) 사이에 틈이 형성된다.
따라서, 상기 용융된 수지가 번호 15' 로 표시된 칩 캐리어(12)와 하위 몰드(109) 사이의 틈내로 유입된다. 상기 용융된 수지는 수지 몰드 부분(15) 상에서 수지 핀으로 남아있게 된다.
또한, 제2(b)도에 도시된 제 1 하위 몰드(101)와 제 1 상위 몰드(102)는 실질적으로 서로 반대인 위치에서 칩 캐리어(12)와 접촉하고 있다. 따라서, 제2(c)도에 도시된 것처럼, 제 1 몰드 수지 부분(15a)의 하위 부분상에 핀이 나타나는 것을 방지할 수 있다. 따라서, 제 2 몰딩 과정에 의하여 제 2 몰드 수지 부분(15b)이 제 1 몰드 수지 부분(15b)의 상위 부분상에 형성된다.
이러한 사실로부터, 상기 제 1 및 제 2 몰딩 과정은 핀 현상이 나타남을 방지하는 역할과 제 1 및 제 2 몰드 수지 부분(15a,15b)이 칩 캐리어(12)로부터 벗겨지는 것을 방지하는 역할을 한다는 것을 쉽게 이해할 수 있다.
제4(a)-4(e)도에서, 본 발명의 제 2 실시예에 의한 반도체 장치의 제조 과정을 도시하였으며, 동일 부분은 동일 번호로 표시하였다. 제4(a)도에서, 반도체 소자(11)와 칩 캐리어(12)가 제2(a)도처럼 준비되었다. 특히, 상술된 반도체 소자(11)는 제4(a)도의 상하방으로 각각 향하는 전면 및 후면을 가진다. 반도체 소자(11)의 전면은 제2도처럼 주 소자면이라 칭하며, 후면은 하부 소자면이라고 칭한다. 복수개의 범프(11a)가 반도체 소자(11)의 주 소자면상에 형성된다.
칩 캐리어(12)는 수지 기판(121)과 이 수지 기판에 부착된 구리선(122)을 포함하며, 구리선은 제2도처럼 내부 리드선(122a)과 외부 리드선(122b)으로 나누어진다. 내부 리드선(122a)은 수지 기판(121)의 장치 홀내로 연장되며, 외부 리드선(122b)은 그 안에 랜드를 남겨둔채로 납땜 마스크(14)로 코팅되어 있다. 또한 설명된 실시예에 있어서, 수지 기판(121)의 하부면도 납땜 마스크(14a)로 코팅되어 있으며, 이는 후술된 것처럼, 경계면상에 부과되는 스트레스를 흡수하는데 효과적이다.
반도체 소자(11)의 하부 소자면상에 열 스프레드(spreader)(20)가 설치되어 반도체 소자(11)로부터의 열을 공기중으로 방출시키거나 복사시킨다. 상기 열 스프레드(20)는 상방면과, 상기 상방면의 반대측인 하방면과, 상기 상방면 및 하방면에 인접한 측면으로 되어 있다. 열 스프레드(20)의 상방면은 실버 페이스트층(21)을 형성하는 실버 페이스트를 사용하여 반도체 소자(11)의 하부 소자면상에 부착된다. 열 스프레드(20)의 측면은 외부로 돌출되어 돌출부(201)를 형성한다.
지금부터는 반도체 장치의 제조 과정에 대하여 설명하겠다. 처음에, 반도체 소자(11)의 범프(11a)는 내부 리드선(122) 상에 결합된다. 다음에, 실버 페이스트가 열 스프레드(20)의 상방면상에 코팅되어 실버 페이스트층(21)을 형성한다. 이때, 칩 캐리어(12)는 칩 캐리어(12)에 부착된 반도체 소자(11)와 역전 상태로 된다. 결과적으로, 칩 캐리어(12)와 반도체 소자(11)는 제4(a)도에 도시된 상태로 된다. 이 상태에서, 열 스프레드(20) 상에 코팅된 실버 페이스트상에 본도체 소자(11)가 위치하며, 반도체 소자(11)를 열 스프레드(20)에 부착시키기 위하여 실버 페이스트는 경화된다. 따라서, 제4(a)도에 도시된 것 처럼, 칩 캐리어(12)와, 반도체 소자(11)와, 열 스프레드(20)로 이루어지는 소자 장치가 얻어진다.
제4(b)도에서, 상기 소자 장치는 제 1 하위 몰드(105)와 제 1 상위 몰드(106)를 구비하는 몰드 전달 장치내에 유입된다. 제 1 하위 몰드(105)는 주변부와 상기 주변부보다 들어가 있는 중앙부를 가지며, 이 중앙부는 반도체 소자(11)와 열 스프레드(20)를 수용할 수 있는 내부 공간을 형성한다. 제 1 하위 몰드(105)의 주변부는 실질적으로 수지 기판(121)과 납땜 마스크(14a)를 통하여 외부 리드선(122b)을 지지한다.
또한, 제 1 상위 몰드(106)는 제 1 하위 부분(105)의 주변부와 직면하는 주변부와, 제 1 상위 몰드(106)의 주변부로부터 상승한 중앙부를 가진다.
따라서, 제 1 상위 몰드(106)와 제 1 하위 몰드(105)가 접하였을 때, 제 1 하위 몰드(105)의 면적과 실질적으로 반대측인 영역에서, 제 1 상위 몰드(106)는 납땜 마스크(14)와 접촉하고 있다. 또한, 제 1 하위 몰드(105)와 제 1 상위 몰드(106)는 그 양측부상에서 내부 리드선(122a)을 감싸는 내부 구멍을 형성한다.
소자 장치가 제 1 하위 몰드(105)와 제 1 상위 몰드(106) 사이의 내부 구멍내에 유입된 후에, 외부 리드선(122b)은 제 1 하위 몰드(105)와 제 1 상위 몰드(106)에 의하여 죄어진다. 상기 실시예에서, 열 스프레드(20)의 하방면은 제 1 하위 몰드(105)의 중앙부와 접촉한다.
다음에, 용융된 수지가 내부 구멍으로 흘러들어가서 반도체 소자(11)의 제 1 몰드 공정을 수행한다. 상기 용융된 수지가 경화된 후에, 상기 제4(c)도의 몰드된 소자가 몰드 전달 장치로부터 취해진다.
제4(c)도에서, 상기 몰드된 소자는, 열 스프레드(20)의 하방면은 공기중에 노출된 상태에서, 반도체 소자(11)와 열 스프레드(20)의 측면을 덮는 제 1 몰드 수지 부분(15a)를 가진다. 제 1 몰드 수지 부분(15a)은 소정의 핀이 없는 상태로, 내부 리드선(122a)의 상위 및 하위 측부를 덮는다. 이는 제4(b)도에 도시된 것처럼, 외부 리드선(122b)의 양 반대측 영역이 제 1 하위 몰드(105)와 제 1 상위 몰드(106)에 의하여 죄어지기 때문이다.
계속해서, 몰드된 소자는 다른 제 2 하위 몰드(107)와 제 2 상위 몰드(108)로 이루어지는 몰드 전달 장치내에 위치한다.
제4(d)도에서 쉽게 알 수 있듯이, 제 2 상위 몰드(108)는 제 1 몰드 수지 부분(15a)의 상위 영역과 접촉하는 중앙 영역과, 외부 리드선(122b)을 지지할 수 있는 주변 영역을 가진다. 이것의 단부에서, 제 2 상위 몰드(108)의 중앙 영역은 제 2 상위 몰드(108)의 주변 영역보다 상승되어 있다.
또한, 제 2 하위 몰드(107)는 반도체 소자(11)와 열 스프레드(20)를 수용하기 위한 내부 하위 공간을 형성하며, 열 스프레드(20)와 칩 캐리어(12)의 외부 주변부를 지지할 수 있다. 특히, 제 2 하위 몰드(107)에 의하여 정의된 상기 내부 하위 공간은 반도체 소자(11)와 열 스프레드(20)의 높이와 실질적으로 동일한 깊이를 가진다.
제 2 하위 몰드(107)와 제 2 상위 몰드(108)가 몰드된 소자를 죄이기 위하여 근접하게 되면, 제 2 하위 몰드(107)는 칩 캐리어(12)의 외부 주변부와 열 스프레드(20)의 하방면에 부착되며, 제 2 상위 몰드(108)는 제 1 수지 몰드 부분(15a)의 상위 영역과 외부 리드선(122b)상의 칩 캐리어(12)에 부착된다.
상기 상황하에서, 제 2 하위 몰드(107)와 제 2 상위 몰드(108)에 의하여 정의된 내부 구멍내로 용융된 수지가 흘러들어가서 제 2 몰드 과정이 수행된다. 상기 용융된 수지가 경화된후에, 소정의 반도체 장치가 몰드 전달 장치로부터 취해지며, 이는 제 1 수지 몰드 부분(15a) 상에 덮혀진 제 2 수지 몰드 부분(15b)을 구비한다. 따라서, 상기 소정의 반도체 장치는 제 1 및 제 2 수지 몰드 부분(15a,15b)에 의하여 두번 봉합된다.
제 1 및 제 2 수지 몰드 부분(15a,15b)을 경화하기 위하여 상기 소정의 반도체 장치가 수시간동안 가열된 후에, 외부 리드선(122b)상에 복수개의 납땜볼(16)을 형성함으로써 제4(e)도에 도시된 반도체 장치가 얻어졌다.
이때, 열 스프레드(20)는, 공기중에 노출되어 있고 제4(e)도의 상방으로 향하는 하방면을 가진다. 따라서, 반도체 소자(11)로부터의 열은 열 스프레드(20)로부터 효과적으로 복사된다.
또한, 납땜 마스크(14a)가 상기 실시예의 제 1 및 제 2 수지 몰드 부분(15a,15b)에 부착된다. 납땜 마스크(14a)는 칩 캐리어(12)와 각각의 제 1 및 제 2 수지 몰드 부분(15a,15b) 사이의 경계면상에 부과되는 스트레스를 흡수하는 역할과, 수지 기판(121)과 각각의 제 1 및 제 2 수지 몰드 부분(15a,15b)사이의 부착을 개선시키는 역할을 한다.
또한, 돌출부(201)는 열 스프레드(20)의 측면상에 형성되어 있으며, 따라서 제 1 수지 몰드 부분(15a)과 열 스프레드(20)를 강하게 결합시킬 뿐만 아니라 제 1 수지 몰드 부분(15a)과 열 스프레드(20) 사이의 경계면을 통과하는 습기의 침투를 방지한다. 이와 같은 방습 효과는 돌출부(201)를 형성하여 습기의 침투 경로를 길게 함으로써 가능하게 된다. 따라서, 복수개의 돌출부가 열 스프레드(20)측면상에 형성될 수 있다.
만약 방습 효과가 우수한 반도체 장치가 필요하면, 열 스프레드(20)를 수지 몰드 부분내에 묻어둘 수 있다.
제5도에서, 본 발명의 제3실시예에 의한 반도체 장치는 리드선(122,122a)이 수지 기판(121)의 양 표면상에 형성되었다는 것을 제외하고는 제2도의 구조와 유사하다. 수지 기판(121)의 한 표면상의 리드선(122)은 홀(123)을 통하여 수지 기판(121)의 다른 표면상의 리드선(122a)과 전기적으로 연결되어 있다.
따라서, 상기 칩 캐리어(12)는 리드선(122,122a)으로 구성된 복수개의 리드선층을 가지며, 고밀도의 배선 설치를 가능하게 한다. 또한, 배선에 대하여 자유도를 증가시킬 수 있다.
지금까지 소정의 실시예와 관련하여 본 발명을 설명하였지만, 당업자는 다른 방법으로도 실시할 수 있을 것이다. 예를 들면, 납땜볼(16)은 구리볼과 같은 금속볼로 대체될 수 있다. 반도체 소자(11)의 범프(11a)는 납땜 범프에 의하여 형성될 수 있다. 또한, 반도체 소자(11)는 범프를 가지지 않을 수도 있으며, 그 대신에 반도체 소자상에 알루미늄 패드가 형성될 수 있다. 이때, 상기 알루미늄 패드는 TAB(tape automated bonding) 기술에 의하여 구리선에 직접 연결된다. 아무튼, 알루미늄과 구리의 합금에 의하여 연결이될 수 있다.
또한, 제 1 몰드 과정이 수행되기전에 반도체 소자(11)는 본딩 수지층으로 코팅될 수 있다.

Claims (14)

  1. 전면과 상기 전면의 반대측인 후면을 가지며, 상기 전면상의 수직 기판에 부착된 복수개의 리드선과 상기 수지 기판으로 형성된 칩 캐리어, 상기 리드선과 전기적으로 연결된 주 소자면과 상기 주 소자면의 반대측인 하부 소자면을 갖는 반도체 소자, 상기 반도체 소자와 인접한 상기 리드선의 부분과 함께 상기 칩 캐리어의 상기 전면 및 후면의 측부상에 있는 상기 반도체 소자를 덮어서 봉합하는 제 1 몰드 수지 부분, 및 상기 칩 캐리어의 후면의 측부상에 있는 상기 제 1 몰드 수지 부분을 덮는 제 2 몰드 수지 부분으로 이루어지는 반도체 장치.
  2. 제1항에 있어서, 상기 리드선에 부착되고 상기 칩 캐리어의 상기 전면으로부터 돌출되어 있는 복수개의 볼을 더 구비함을 특징으로하는 반도체 장치.
  3. 제2항에 있어서, 상기 제 1 몰드 수지 부분은 상기 칩 캐리어의 전면의 측부상에 위치하며 상기 전면으로부터 돌출한 제 1 부분과 상기 칩 캐리어의 후면의 측부상에 위치한 제 2 부분을 가지며, 상기 볼은 상기 제 1 부분보다 더 높은 것을 특징으로하는 반도체 장치.
  4. 제2항에 있어서, 상기 칩 캐리어의 전면의 측부상에 있는 상기 볼을 감싸는 납땜 마스크를 더 구비함을 특징으로하는 반도체 장치.
  5. 제4항에 있어서, 상기 칩 캐리어의 후면의 측부상에 형성된 다른 납땜 마스크를 구비함을 특징으로하는 반도체 장치.
  6. 제1항에 있어서, 상기 반도체 소자는 상기 칩 캐리어의 후면으로 향하는 상기 주 소자면과 상기 주 소자면으로부터 돌출한 복수개의 범프를 가지며, 상기 범프는 칩 캐리어의 리드선과 전기적으로 직접 연결되어 있음을 특징으로하는 반도체 장치.
  7. 제6항에 있어서, 상기 반도체 소자의 하부 소자면에 부착된 스프레드면을 가지는 열 스프레드를 더 구비함을 특징으로하는 반도체 장치.
  8. 제7항에 있어서, 상기 열 스프레드는, 상기 스프레드면과 인접하며 돌출부를 가지는, 스프레드 측면을 가짐을 특징으로하는 반도체 장치.
  9. 제1항에 있어서, 상기 칩 캐리어는 상기 수지 기판내에 형성된 관통홀을 통하여 상기 리드선과 전기적으로 연결된 복수개의 부가 리드선을 더 구비함을 특징으로하는 반도체 장치.
  10. 제1항에 있어서, 상기 제 1 몰드 수지 부분은 핀을 가지지 않음을 특징으로하는 반도체 장치.
  11. 제1항에 있어서, 상기 수지 기판은 상기 반도체 소자를 감싸는 장치 홀을 가지며 상기 리드선은 상기 전면상의 상기 장치 홀내로 연장된 내부 리드선과 상기 내부 리드선에 인접하는 상기 수지 기판상의 외부 리드선으로 구분됨을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서, 상기 제 2 몰드 수지 부분은 상기 후면상의 외부 리드선을 봉합함을 특징으로하는 반도체 장치.
  13. 칩 캐리어와 상기 칩 캐리어상에 실장된 반도체 소자를 구비하는 반도체 장치 제조 방법에 있어서, 제 1 몰드 수지 부분을 형성하기 위하여 상기 반도체 소자를 몰드 수지로 봉합하는 단계와, 제 2 몰드 수지 부분을 형성하기 위하여 상기 제 1 수지 부분의 일부를 다른 몰드 수지로 봉합하여 상기 반도체 장치를 얻는 단계로 이루어짐을 특징으로하는 반도체 장치 제조 방법.
  14. 제13항에 있어서, 상기 칩 캐리어는 전면과 상기 전면과 반대측인 후면을 가지며 수지 기판과 상기 전면상의 상기 수지 기판에 부착된 복수개의 리드선을 구비하며, 상기 반도체 소자는 상기 칩 캐리어의 후면상에 실장되며 상기 리드선과 전기적으로 연결되며, 상기 제 1 몰드 수지 부분은 상기 반도체 소자외에도 상기 칩 캐리어의 전면 및 후면의 양 측부상의 상기 리드선을 부분적으로 봉합하며, 상기 제 2 몰드 수지 부분은 상기 후면 측부상의 제 1 몰드 수지 부분을 봉합함을 특징으로하는 반도체 장치 제조 방법.
KR1019950013221A 1994-05-26 1995-05-25 고방습 가능한 반도체 장치와 그 제조방법 KR0152700B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-134885 1994-05-26
JP6134885A JP2531382B2 (ja) 1994-05-26 1994-05-26 ボ―ルグリッドアレイ半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR0152700B1 true KR0152700B1 (ko) 1998-10-01

Family

ID=15138791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013221A KR0152700B1 (ko) 1994-05-26 1995-05-25 고방습 가능한 반도체 장치와 그 제조방법

Country Status (5)

Country Link
US (2) US5989940A (ko)
EP (1) EP0684641B1 (ko)
JP (1) JP2531382B2 (ko)
KR (1) KR0152700B1 (ko)
DE (1) DE69529698T2 (ko)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007497B2 (ja) 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
USRE39426E1 (en) 1996-06-19 2006-12-12 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
CN1420538A (zh) * 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
EP0886313A4 (en) * 1996-12-04 2001-02-28 Shinko Electric Ind Co RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
JP3671563B2 (ja) * 1996-12-09 2005-07-13 株式会社デンソー モールドｉｃをケースに固定した構造の半導体装置
JP3032964B2 (ja) * 1996-12-30 2000-04-17 アナムインダストリアル株式会社 ボールグリッドアレイ半導体のパッケージ及び製造方法
JP3398004B2 (ja) * 1997-03-24 2003-04-21 ローム株式会社 パッケージ型半導体装置の構造
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR19990005515A (ko) * 1997-06-30 1999-01-25 윤종용 금형을 이용한 씨오비(cob) 패키지 제조 방법
WO1999015582A1 (de) * 1997-09-22 1999-04-01 Siemens Aktiengesellschaft Duroplast verbundwerkstoff mit ausdehnbare mikrohohlkugeln, sowie seine verwendung zur verkapselung
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
TW469611B (en) * 1998-03-12 2001-12-21 Delta Electronics Inc Packaging method for electronic device
JPH11283593A (ja) * 1998-03-27 1999-10-15 Mitsumi Electric Co Ltd 電池パック
JP3648053B2 (ja) 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
US6329709B1 (en) * 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
US6190945B1 (en) * 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
JP2000068436A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置および半導体装置用フレーム
US6515355B1 (en) * 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
WO2000066162A1 (en) * 1999-04-30 2000-11-09 The Trustees Of The University Of Pennsylvania Mutant human cd80 and compositions for and methods of making and using the same
US6274397B1 (en) * 1999-06-01 2001-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Method to preserve the testing chip for package's quality
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
US6384487B1 (en) * 1999-12-06 2002-05-07 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
FR2805392B1 (fr) * 2000-02-17 2003-08-08 Bull Sa Boitier de circuit integre surmoule
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6645794B2 (en) 2000-10-18 2003-11-11 Hitachi, Ltd. Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
US6367544B1 (en) * 2000-11-21 2002-04-09 Thermal Corp. Thermal jacket for reducing condensation and method for making same
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
JP2003133484A (ja) * 2001-10-30 2003-05-09 Tokai Rika Co Ltd 半導体装置及びその製造方法
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
US6682331B1 (en) * 2002-09-20 2004-01-27 Agilent Technologies, Inc. Molding apparatus for molding light emitting diode lamps
JP4594237B2 (ja) * 2003-09-04 2010-12-08 パナソニック株式会社 半導体装置
US7017655B2 (en) 2003-12-18 2006-03-28 Modine Manufacturing Co. Forced fluid heat sink
KR100540848B1 (ko) * 2004-01-02 2006-01-11 주식회사 메디아나전자 이중 몰드로 구성된 백색 발광다이오드 소자 및 그 제조방법
US20050275081A1 (en) * 2004-06-12 2005-12-15 Roger Chang Embedded chip semiconductor having dual electronic connection faces
ATE535939T1 (de) * 2004-06-25 2011-12-15 Conti Temic Microelectronic Elektrische baugruppe mit einer schutzhülle
US7429799B1 (en) 2005-07-27 2008-09-30 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
WO2007046771A1 (en) * 2005-10-19 2007-04-26 Infineon Technologies Ag Method of forming component package
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
JP5428123B2 (ja) * 2006-08-16 2014-02-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4293563B2 (ja) 2006-11-28 2009-07-08 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体パッケージ
JP5234884B2 (ja) * 2006-12-20 2013-07-10 住友重機械工業株式会社 樹脂封止金型
DE102007008464B4 (de) * 2007-02-19 2012-01-05 Hottinger Baldwin Messtechnik Gmbh Optischer Dehnungsmessstreifen
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
FR2919756B1 (fr) * 2007-07-31 2009-11-20 Tacchini Ets Procede de protection d'un composant electronique.
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
DE102009008738A1 (de) * 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102009002519A1 (de) * 2009-04-21 2010-10-28 Robert Bosch Gmbh Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben
JP5718720B2 (ja) * 2011-02-22 2015-05-13 アピックヤマダ株式会社 Ｒｆｉｄタグ、非接触給電アンテナ部品、それらの製造方法、及び金型
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
DE102012222679A1 (de) * 2012-12-10 2014-06-12 Robert Bosch Gmbh Verfahren zur Herstellung eines Schaltmoduls und eines zugehörigen Gittermoduls sowie ein zugehöriges Gittermodul und korrespondierende elektronische Baugruppe
CN104392969A (zh) * 2014-10-13 2015-03-04 华东光电集成器件研究所 一种多芯片集成电路抗冲击封装结构
DE102015102535B4 (de) 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
CN107210235B (zh) * 2015-03-27 2020-04-14 惠普发展公司，有限责任合伙企业 电路封装
KR20160140247A (ko) * 2015-05-29 2016-12-07 삼성전기주식회사 패키지 기판
KR20160141278A (ko) * 2015-05-29 2016-12-08 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
US10438864B2 (en) * 2015-08-21 2019-10-08 Hewlett-Packard Development Company, L.P. Circuit packages comprising epoxy mold compounds and methods of compression molding
JP6640003B2 (ja) * 2016-04-05 2020-02-05 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
KR20210158587A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026008A (en) * 1972-10-02 1977-05-31 Signetics Corporation Semiconductor lead structure and assembly and method for fabricating same
JPS5796559A (en) * 1980-12-09 1982-06-15 Nec Corp Semiconductor device
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
JPS57130437A (en) * 1981-02-06 1982-08-12 Citizen Watch Co Ltd Sealing method of ic
JPS59148343A (ja) * 1983-02-15 1984-08-25 Nec Corp 樹脂封止型半導体装置とその製造方法
FI76220C (fi) * 1984-09-17 1988-09-09 Elkotrade Ag Foerfarande foer inkapsling av pao ett baerarband anordnade halvledarkomponenter.
JPS6171649A (ja) * 1984-09-17 1986-04-12 Seiko Instr & Electronics Ltd Ｉｃパツケ−ジ
US5090609A (en) * 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JPH0373559A (ja) * 1989-08-15 1991-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JPH0462865A (ja) * 1990-06-25 1992-02-27 Fujitsu Ltd 半導体装置及びその製造方法
US5847467A (en) * 1990-08-31 1998-12-08 Texas Instruments Incorporated Device packaging using heat spreaders and assisted deposition of wire bonds
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5793118A (en) 1998-08-11
DE69529698T2 (de) 2004-01-15
DE69529698D1 (de) 2003-04-03
EP0684641A3 (en) 1996-11-06
JPH07321248A (ja) 1995-12-08
JP2531382B2 (ja) 1996-09-04
EP0684641B1 (en) 2003-02-26
US5989940A (en) 1999-11-23
EP0684641A2 (en) 1995-11-29

Similar Documents

Publication Publication Date Title
KR0152700B1 (ko) 고방습 가능한 반도체 장치와 그 제조방법
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
KR100248792B1 (ko) 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체
KR0134296B1 (ko) 반도체 장치 및 제조 방법
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
KR0134902B1 (ko) 칩 캐리어 패키지 및 집적 회로 패키지
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
CA2166926C (en) Packaging multi-chip modules without wire-bond interconnection
US6521997B1 (en) Chip carrier for accommodating passive component
US5467253A (en) Semiconductor chip package and method of forming
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6528722B2 (en) Ball grid array semiconductor package with exposed base layer
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
US5598321A (en) Ball grid array with heat sink
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6201294B1 (en) Ball grid array semiconductor package comprised of two lead frames
KR20020086587A (ko) 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법
KR0156622B1 (ko) 반도체 패키지,리드프레임 및 제조방법
JPH09326450A (ja) 半導体装置およびその製造方法
JP3684517B2 (ja) 半導体装置
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JPH08250529A (ja) 樹脂封止型半導体装置及びその製造方法
KR0148110B1 (ko) 리드프레임 및 그것을 사용한 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030619

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee