JP3277996B2 - 回路装置、その製造方法 - Google Patents

回路装置、その製造方法

Info

Publication number
JP3277996B2
JP3277996B2 JP15977799A JP15977799A JP3277996B2 JP 3277996 B2 JP3277996 B2 JP 3277996B2 JP 15977799 A JP15977799 A JP 15977799A JP 15977799 A JP15977799 A JP 15977799A JP 3277996 B2 JP3277996 B2 JP 3277996B2
Authority
JP
Japan
Prior art keywords
mold
heat spreader
interposer substrate
flip chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15977799A
Other languages
English (en)
Other versions
JP2000349203A (ja
Inventor
周幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15977799A priority Critical patent/JP3277996B2/ja
Priority to US09/588,357 priority patent/US6486562B1/en
Priority to KR1020000030963A priority patent/KR100333633B1/ko
Publication of JP2000349203A publication Critical patent/JP2000349203A/ja
Application granted granted Critical
Publication of JP3277996B2 publication Critical patent/JP3277996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップと
インターポーザ基板とヒートスプレッダとを一体に接合
した構造の回路装置、この回路装置の製造方法、に関す
る。
【０００２】
【従来の技術】現在、ＩＣ(Integrated Circuit)等の回
路装置が独立したチップ部品として製造されており、各
種の電子機器に利用されている。このような回路装置
は、例えば、多数の接続パッドを具備する半導体回路の
フリップチップの周囲に多数のリード端子を配置し、こ
れらのリード端子とフリップチップの接続パッドとをボ
ンディングワイヤで個々に結線し、フリップチップとリ
ード端子の内側部分とを樹脂部材の内部に封止した構造
からなる。
【０００３】このような構造の回路装置では、樹脂部材
の外周部から外側に多数のリード端子が突出しているの
で、回路装置をＰＣＢ(Printed Circuit Board)の上面
に搭載してリード端子をプリント配線に接続すれば、Ｐ
ＣＢのプリント配線と回路装置の半導体回路とがデータ
通信できる状態となる。
【０００４】しかし、近年では回路装置の小型化と高集
積化とが進行しており、リード端子の個数と密度とが上
昇しているため、ユーザレベルでは回路装置のリード端
子をＰＣＢのプリント配線に正確に接続することが困難
となりつつある。さらに、微細なリード端子は強度も不
足するため、ユーザレベルでの取り扱いでリード端子を
折損して回路装置を駄目にすることも多発している。
【０００５】上述のような課題を解決するため、ＢＧＡ
(Ball Grid Array)構造の回路装置であるＢＧＡパッケ
ージが開発された。ＢＧＡパッケージでは、接続端子が
球状の半田バンプとして形成され、装置下面の全域に二
次元状に配列されているので、リード端子の配列密度が
低減され、リード端子が折損することもない。
【０００６】このようなＢＧＡ構造の回路装置の一従来
例を図１２および図１３を参照して以下に説明する。な
お、図１２は回路装置であるＢＧＡパッケージの内部構
造を示す模式的な断面図、図１３はＢＧＡパッケージの
製造方法の一従来例を示す模式的なフローチャート、で
ある。また、ここでは説明を簡略化するため、単純に図
面の上下方向を装置の上下方向と表現する。
【０００７】ここで回路装置として例示するＢＧＡパッ
ケージ１は、図１２に示すように、高密度に集積された
半導体回路からなるフリップチップ２を具備しており、
このフリップチップ２はインターポーザ基板３の上面に
実装されている。フリップチップ２は、下面に多数の接
続パッド４が形成されており、インターポーザ基板３
は、上面と下面とに多数の接続パッド５，６が形成され
ている。
【０００８】より詳細には、インターポーザ基板３は、
上面の中心部に多数の接続パッド５がフリップチップ２
の接続パッド４と対応した位置に高密度に形成されてお
り、下面の略全域に多数の接続パッド６が低密度に形成
されている。そして、インターポーザ基板３は、多層構
造に形成されて上面や下面や内部に多数のプリント配線
やスルーホールが形成されており、これらのプリント配
線やスルーホールを介して上面と下面との多数の接続パ
ッド５，６が適宜接続されている。
【０００９】これらの接続パッド５，６の各々には半田
バンプ７，８が装着されており、フリップチップ２の下
面の接続パッド４とインターポーザ基板３の上面の接続
パッド５とは半田バンプ７で機械的に接合されるととも
に電気的に接続されている。なお、この多数の半田バン
プ７の間隙にはエポキシ樹脂からなるアンダーフィル樹
脂９が注入されており、このアンダーフィル樹脂９によ
りフリップチップ２の下面とインターポーザ基板３の上
面との機械的な接合が補強されている。
【００１０】さらに、ここで例示するＢＧＡパッケージ
１では、インターポーザ基板３の上面の外周部には側壁
状の金属製のスティフナ１０が接合されており、このス
ティフナ１０とフリップチップ２との上面には天板状の
金属製のヒートスプレッダ１１が金属ペースト１２など
で接合されている。
【００１１】上述のような構造のＢＧＡパッケージ１
は、フリップチップ２には半導体回路が高密度に集積さ
れており、その接続パッド４も高密度に配列されてい
る。ただし、この高密度に配列されたフリップチップ２
の多数の接続パッド４の各々が同一配置のインターポー
ザ基板３の上面の多数の接続パッド５に半田バンプ７で
個々に接続されており、この多数の接続パッド５が下面
に低密度に配列された多数の接続パッド６に適宜接続さ
れている。
【００１２】このため、上述のＢＧＡパッケージ１は、
膨大な個数の接続パッド６が下面に低密度に配列されて
おり、その各々の表面には半田バンプ８が事前に個々に
装着されている。このため、ユーザレベルでも電子機器
の回路基板（図示せず）に容易に表面実装することがで
き、接続端子を折損してＢＧＡパッケージ１を駄目にす
ることもない。
【００１３】ここで、上述のような構造のＢＧＡパッケ
ージ１の従来の製造方法を以下に簡単に説明する。ま
ず、ＢＧＡパッケージ１を形成する各種の部品として、
フリップチップ２、インターポーザ基板３、スティフナ
１０、ヒートスプレッダ１１、等を各々所定の構造に製
作する。
【００１４】つぎに、インターポーザ基板３の上面の外
周部にスティフナ１０を貼付し、中央部にフリップチッ
プ２を半田バンプ７でボンディング接続する。全体をフ
ラックス洗浄してから乾燥させ、Ｏ2プラズマ処理を実
行する。インターポーザ基板３とフリップチップ２との
間隙にアンダーフィル樹脂９となるエポキシ樹脂を注入
し、このエポキシ樹脂を硬化させてアンダーフィル樹脂
９を形成する。
【００１５】そして、ヒートスプレッダ１１をフリップ
チップ２の上面に金属ペースト１２で貼付するとともに
スティフナ１０の上面にエポキシ樹脂などの接着剤で貼
付し、最後に、インターポーザ基板３の下面の多数の接
続パッド６の各々に半田バンプ８を装着することで、Ｂ
ＧＡパッケージ１が完成する。
【００１６】
【発明が解決しようとする課題】上述のようなＢＧＡパ
ッケージ１は、膨大な個数の接続端子として半田バンプ
８が下面に低密度に二次元的に配列されているので、ユ
ーザレベルでも回路基板に容易に表面実装することがで
き、接続端子を折損することもない。
【００１７】しかし、上述のようなＢＧＡパッケージ１
を製造する場合、前述のようにフリップチップ２とイン
ターポーザ基板３との機械的な接合強度を向上させるた
めにアンダーフィル樹脂９を注入しているが、これは微
細な間隙に高粘度のエポキシ樹脂を毛細管現象により浸
透させることになるので作業に時間が必要である。
【００１８】しかも、上述のようにアンダーフィル樹脂
９でフリップチップ２とインターポーザ基板３との機械
的な接合強度を向上させているが、アンダーフィル樹脂
９がフリップチップ２とインターポーザ基板３とに接触
している面積は大きくないため、その接合強度が不足す
ることがある。
【００１９】また、上述のＢＧＡパッケージ１は、イン
ターポーザ基板３とスティフナ１０とを別個に製造して
からエポキシ樹脂などで接着しており、そのスティフナ
１０にヒートスプレッダ１１をエポキシ樹脂などで接着
しているので、製造工程と構成部品とが多数で生産性が
低下している。
【００２０】しかも、上述のようにインターポーザ基板
３とスティフナ１０とヒートスプレッダ１１とを順番に
接着しているので、インターポーザ基板３とヒートスプ
レッダ１１との機械的な接合強度が不足することがあ
り、接着箇所が多数であるために剥離や不良の発生する
確率も増加している。
【００２１】また、平板状のヒートスプレッダ１をフリ
ップチップ２とスティフナ１０との上面に貼付するた
め、フリップチップ２とスティフナ１０との上面が面一
となるように各部を調整する必要があり、これもＢＧＡ
パッケージ１の生産性を低下させている。
【００２２】しかも、フリップチップ２とスティフナ１
０とは別個の部品であり、インターポーザ基板３に接合
する構造が完全に相違するため、製造誤差のためにフリ
ップチップ２とスティフナ１０との上面が面一となら
ず、ヒートスプレッダ１１を良好に接着できない不良が
発生することもある。
【００２３】本発明は上述のような課題に鑑みてなされ
たものであり、製造工程と構成部品とが削減されるとと
もに歩留りも改善されて生産性が向上しており、フリッ
プチップとインターポーザ基板との接合強度も向上して
おり、インターポーザ基板とヒートスプレッダとの接合
強度も向上している回路装置と、その製造方法とを提供
することを目的とする。
【００２４】
【００２５】
【００２６】
【課題を解決するための手段】本発明の回路装置は、少
なくともフリップチップとインターポーザ基板とヒート
スプレッダとを具備している回路装置であって、前記フ
リップチップは下面に多数の接続パッドが高密度に配列
されており、前記インターポーザ基板は多数の接続パッ
ドが上面に高密度に配列されているとともに下面に低密
度に配列されており、前記インターポーザ基板の両面の
多数の前記接続パッドが相互に適宜接続されており、前
記フリップチップの下面と前記インターポーザ基板の上
面との前記接続パッドが多数の半田バンプにより個々に
機械的に接合されるとともに電気的に接続されており、
前記フリップチップの上面に前記ヒートスプレッダが接
合されている回路装置において、トランスファモールド
により形成されて前記フリップチップの下面と前記イン
ターポーザ基板の上面との間隙を充填するとともに前記
フリップチップの外周部の前記インターポーザ基板の上
面と前記ヒートスプレッダの下面との間隙を充填する一
個のモールド樹脂を具備している。
【００２７】従って、本発明の回路装置では、フリップ
チップの下面に高密度に配列されている多数の接続パッ
ドが、インターポーザ基板の上面に高密度に配列されて
いる多数の接続パッドに、多数の半田バンプにより個々
に電気的に接続されており、インターポーザ基板は両面
の多数の接続パッドが相互に適宜接続されているので、
インターポーザ基板の低密度な多数の接続パッドからフ
リップチップの高密度な多数の接続パッドにアクセスす
ることができる。フリップチップの接続パッドが位置し
ない上面にはヒートスプレッダが接合されているので、
フリップチップの発熱がヒートスプレッダから良好に放
熱される。フリップチップの下面とインターポーザ基板
の上面との間隙を一個のモールド樹脂が充填しており、
この一個のモールド樹脂がインターポーザ基板の上面と
フリップチップの外周部とを封止しているので、一個の
モールド樹脂がインターポーザ基板とフリップチップと
に大面積で接触している。その一個のモールド樹脂がト
ランスファモールドにより形成されているので、フリッ
プチップとインターポーザ基板との微細な間隙に高粘度
のエポキシ樹脂を毛細管現象により浸透させる必要がな
い。一個のモールド樹脂は、トランスファモールドによ
り形成されると同時にインターポーザ基板とフリップチ
ップとに接合されるので、モールド樹脂を形成してから
インターポーザ基板に接着する必要がない。一個のモー
ルド樹脂がアンダーフィル樹脂とスティフナとを兼用し
ているので、フリップチップの下面とインターポーザ基
板の上面との間隙をアンダーフィル樹脂で充填する工程
と、インターポーザ基板の上面にスティフナを接着する
工程とを、別個に実行する必要もない。
【００２８】上述のような回路装置において、前記モー
ルド樹脂が前記ヒートスプレッダを保持していることも
可能である。この場合、ヒートスプレッダをモールド樹
脂に接着する工程が必要ない。
【００２９】上述のような回路装置において、前記モー
ルド樹脂が前記ヒートスプレッダの外周部の側面上まで
形成されていることも可能である。この場合、ヒートス
プレッダの外周部がモールド樹脂により側方から保持さ
れるので、ヒートスプレッダがモールド樹脂により良好
に保持される。
【００３０】上述のような回路装置において、前記モー
ルド樹脂が前記ヒートスプレッダの外周部の側面上から
上面上まで形成されていることも可能である。この場
合、ヒートスプレッダの外周部がモールド樹脂により側
方と上方から保持されるので、ヒートスプレッダがフリ
ップチップの上面に確実に固定される。
【００３１】上述のような回路装置において、前記ヒー
トスプレッダの下面に凹部が形成されており、前記モー
ルド樹脂が前記ヒートスプレッダの下面の凹部も充填し
ていることも可能である。この場合、ヒートスプレッダ
の下面の凹部にモールド樹脂の上面の凸部が接合されて
いることになるので、ヒートスプレッダとモールド樹脂
との接触面積が増加しており、ヒートスプレッダが良好
に保持される。
【００３２】
【００３３】
【００３４】本発明の第一の製造方法は、本発明の回路
装置の製造方法であって、少なくとも接離自在な一対か
らなりキャビティの形状が前記モールド樹脂に対応して
いる金型を用意し、前記フリップチップと前記インター
ポーザ基板とを前記半田バンプで一体に接合し、前記金
型を開放させて前記キャビティの位置に前記半田バンプ
で一体に接合された前記フリップチップと前記インター
ポーザ基板とを配置し、前記金型を閉止させて前記フリ
ップチップの上面と前記インターポーザ基板の下面とを
前記キャビティの内面に当接させ、閉止された前記金型
のキャビティに溶融した樹脂を圧入して充填し、該樹脂
を凝固させて前記フリップチップの下面と前記インター
ポーザ基板の上面との間隙を充填するとともに前記イン
ターポーザ基板の上面と前記フリップチップの外周部と
を封止する形状に一個の前記モールド樹脂を形成し、前
記金型を開放させて一体に形成された前記モールド樹脂
と前記フリップチップと前記インターポーザ基板とを取
り出し、面一に形成された前記モールド樹脂と前記フリ
ップチップとの上面の少なくとも一方に前記ヒートスプ
レッダの下面を接着するようにした。
【００３５】従って、本発明の回路装置の製造方法で
は、フリップチップの下面とインターポーザ基板の上面
との間隙を充填しているとともに、インターポーザ基板
の上面とヒートスプレッダの下面との間隙を充填してい
る形状に、一個のモールド樹脂がトランスファモールド
で一度に形成される。このトランスファモールドでは、
金型のキャビティの内面にフリップチップの上面が当接
されるので、形成されたモールド樹脂の上面からフリッ
プチップの上面が露出することになり、これらの上面が
面一の構造に形成されることになる。このようにフリッ
プチップとモールド樹脂との上面が露出されて面一に形
成されるので、ここにヒートスプレッダが接合される。
また、金型のキャビティの内面にインターポーザ基板の
下面も当接されるので、形成されたモールド樹脂からイ
ンターポーザ基板の下面も露出することになる。
【００３６】本発明の第二の製造方法は、本発明の回路
装置の製造方法であって、少なくとも接離自在な一対か
らなりキャビティの形状が前記モールド樹脂に対応して
いる金型を用意し、前記フリップチップの下面に前記イ
ンターポーザ基板を前記半田バンプで一体に接合すると
ともに上面に前記ヒートスプレッダを接着し、前記金型
を開放させて前記キャビティの位置に一体に接合された
前記ヒートスプレッダと前記フリップチップと前記イン
ターポーザ基板とを配置し、前記金型を閉止させて前記
ヒートスプレッダの上面と前記インターポーザ基板の下
面とを前記キャビティの内面に当接させ、閉止された前
記金型のキャビティに溶融した樹脂を圧入して充填し、
該樹脂を凝固させて前記フリップチップの下面と前記イ
ンターポーザ基板の上面との間隙を充填するとともに前
記インターポーザ基板の上面と前記ヒートスプレッダの
下面との間隙を充填する形状に一個の前記モールド樹脂
を形成し、前記金型を開放させて前記回路装置を取り出
すようにした。
【００３７】従って、本発明の回路装置の製造方法で
は、フリップチップの下面とインターポーザ基板の上面
との間隙を充填しているとともに、インターポーザ基板
の上面とヒートスプレッダの下面との間隙を充填してい
る形状に、一個のモールド樹脂がトランスファモールド
で一度に形成される。このトランスファモールドでは、
金型のキャビティの内面にヒートスプレッダの上面とイ
ンターポーザ基板の下面とが当接されるので、形成され
たモールド樹脂からヒートスプレッダの上面とインター
ポーザ基板の下面とが露出することになる。インターポ
ーザ基板とフリップチップとヒートスプレッダとを接合
してからモールド樹脂を形成するので、インターポーザ
基板とフリップチップとヒートスプレッダとが一個のモ
ールド樹脂により一体に接合されることになる。
【００３８】本発明の第三の製造方法は、本発明の回路
装置の製造方法であって、少なくとも接離自在な一対か
らなりキャビティの形状が前記モールド樹脂に対応して
いる金型を用意し、前記フリップチップと前記インター
ポーザ基板とを前記半田バンプで一体に接合し、前記金
型を開放させて前記キャビティの位置に前記ヒートスプ
レッダと前記半田バンプで一体に接合された前記フリッ
プチップと前記インターポーザ基板とを配置し、前記金
型を閉止させて前記ヒートスプレッダの上面と前記イン
ターポーザ基板の下面とを前記キャビティの内面に当接
させ、閉止された前記金型のキャビティに溶融した樹脂
を圧入して充填し、該樹脂を凝固させて前記フリップチ
ップの下面と前記インターポーザ基板の上面との間隙を
充填するとともに前記インターポーザ基板の上面と前記
ヒートスプレッダの下面との間隙を充填する形状に一個
の前記モールド樹脂を形成し、前記金型を開放させて前
記回路装置を取り出すようにした。
【００３９】従って、本発明の回路装置の製造方法で
は、フリップチップの下面とインターポーザ基板の上面
との間隙を充填しているとともに、インターポーザ基板
の上面とヒートスプレッダの下面との間隙を充填してい
る形状に、一個のモールド樹脂がトランスファモールド
で一度に形成される。このトランスファモールドでは、
金型のキャビティの内面にヒートスプレッダの上面とイ
ンターポーザ基板の下面とが当接されるので、形成され
たモールド樹脂からヒートスプレッダの上面とインター
ポーザ基板の下面とが露出することになる。金型のキャ
ビティにインターポーザ基板とフリップチップとヒート
スプレッダとを配置してからモールド樹脂を形成するの
で、インターポーザ基板とフリップチップとヒートスプ
レッダとが一個のモールド樹脂により一体に接合される
ことになる。
【００４０】上述のような製造方法において、前記溶融
した樹脂が前記ヒートスプレッダの外周部の側面上から
上面上まで充填される凹部を前記金型のキャビティの内
面に形成しておくことも可能である。この場合、金型の
キャビティで形成されるモールド樹脂が、ヒートスプレ
ッダの外周部の側面上から上面上まで位置する形状とな
る。
【００４１】上述のような製造方法において、前記溶融
した樹脂が充填される凹部を前記ヒートスプレッダの下
面に形成しておくことも可能である。この場合、金型の
キャビティで形成されるモールド樹脂が、ヒートスプレ
ッダの下面の凹部まで充填された形状となる。
【００４２】なお、本発明で云う上下等の方向は、各部
の相対関係を明瞭とするために便宜的に言及するものに
過ぎず、実際の装置の製造時や使用時の方向を限定する
ものではない。
【００４３】
【発明の実施の形態】本発明の実施の第一の形態を図１
ないし図４を参照して以下に説明する。ただし、本実施
の形態に関して前述した一従来例と同一の部分は、同一
の名称および符号を使用して詳細な説明は省略する。な
お、図１は本発明の回路装置の実施の第一の形態である
ＢＧＡパッケージの内部構造を示す縦断正面図、図２は
ＢＧＡパッケージの製造工程を示す模式的なフローチャ
ート、図３は製造工程の前半部を示す工程図、図４は後
半部を示す工程図、である。
【００４４】本実施の形態の回路装置であるＢＧＡパッ
ケージ１００も、図１に示すように、一従来例として前
述したＢＧＡパッケージ１と同様に、フリップチップ２
がインターポーザ基板３の上面に実装されており、その
高密度な多数の接続パッド４，５が半田バンプ７で個々
に機械的かつ電気的に接続されている。また、インター
ポーザ基板３の下面の低密度な多数の接続パッド６にも
半田バンプ８が個々に装着されており、フリップチップ
２の上面にはヒートスプレッダ１１が金属ペースト１２
で接着されている。
【００４５】しかし、本実施の形態のＢＧＡパッケージ
１００は、前述したＢＧＡパッケージ１とは相違して、
フリップチップ２の下面とインターポーザ基板３の上面
との間隙が、トランスファモールドにより形成されたエ
ポキシ樹脂からなるモールド樹脂１０１で充填されてお
り、この一個のモールド樹脂１０１がインターポーザ基
板３の上面とヒートスプレッダ１１の下面との間隙も充
填している。
【００４６】つまり、本実施の形態のＢＧＡパッケージ
１００は、専用の部材であるアンダーフィル樹脂とステ
ィフナとを具備しておらず、これらの機能を一個のモー
ルド樹脂１０１が兼用している。なお、ヒートスプレッ
ダ１１の下面は、フリップチップ２の上面には銀製の金
属ペースト１２で接着されており、モールド樹脂１０１
の上面にはエポキシ樹脂からなる接着剤１０２で接着さ
れている。
【００４７】ここで、本実施の形態のＢＧＡパッケージ
１００の製造方法を以下に説明する。まず、図３(ｃ)〜
(ｅ)に示すように、キャビティ１１０の形状がモールド
樹脂１０１に対応している一対の金型１１１，１１２を
用意し、これらの金型１１１，１１２を接離自在に支持
して一方の金型１１１のノズル１１３にプランジャユニ
ット(図示せず)を連結しておく。
【００４８】このような状態で、ＢＧＡパッケージ１０
０を形成する各種の部品として、フリップチップ２、イ
ンターポーザ基板３、等を各々所定の構造に製作する
が、当然ながらスティフナとヒートスプレッダは製作し
ない。そして、図２および図３(ａ)(ｂ)に示すように、
インターポーザ基板３の上面にフリップチップ２を半田
バンプ７でボンディング接続し、従来と同様に全体をフ
ラックス洗浄してから乾燥させ、Ｏ2プラズマ処理を実
行する。
【００４９】つぎに、図３(ｃ)に示すように、金型１１
１，１１２を開放させ、一体に接合されたフリップチッ
プ２とインターポーザ基板３とをキャビティ１１０の位
置に配置し、同図(ｄ)に示すように、金型１１１，１１
２を閉止させてフリップチップ２の上面とインターポー
ザ基板３の下面とをキャビティ１１０の内面に当接させ
る。
【００５０】このような状態で、閉止された金型１１
１，１１２のキャビティ１１０に溶融したエポキシ樹脂
１１４を圧入して充填し、このエポキシ樹脂１１４を凝
固させることで、フリップチップ２の下面とインターポ
ーザ基板３の上面との間隙を充填するとともにインター
ポーザ基板３の上面とフリップチップ２の外周部とを封
止する形状に一個のモールド樹脂１０１を形成する。
【００５１】そこで、図４(ａ)に示すように、金型１１
１，１１２を開放させ、一体に形成されたモールド樹脂
１０１とフリップチップ２とインターポーザ基板３とを
取り出す。この状態では、金型１１１の内面に当接され
ていたフリップチップ２とモールド樹脂１０１との上面
は面一に形成されているので、同図(ｂ)に示すように、
そこにヒートスプレッダ１１の下面を銀製の金属ペース
ト１２とエポキシ樹脂の接着剤１０２とで接着する。最
後は従来と同様に、インターポーザ基板３の下面の多数
の接続パッド６の各々に半田バンプ８を装着すれば、本
実施の形態のＢＧＡパッケージ１００が完成する。
【００５２】上述のような構成において、本実施の形態
のＢＧＡパッケージ１００も、一従来例のＢＧＡパッケ
ージ１と同様に、フリップチップ２の下面に高密度に配
列された多数の接続パッド４がインターポーザ基板３の
下面の低密度な多数の接続パッド６に個々に接続されて
おり、この多数の接続パッド６の各々に半田バンプ８が
個々に装着されているので、ユーザレベルでも容易に表
面実装することができ、接続端子を折損することもな
い。
【００５３】しかし、本実施の形態のＢＧＡパッケージ
１００も、一従来例のＢＧＡパッケージ１とは相違し
て、フリップチップ２の下面とインターポーザ基板３の
上面との間隙を一個のモールド樹脂１０１が充填してお
り、この一個のモールド樹脂１０１がインターポーザ基
板３の上面とフリップチップ２の外周部とを封止してい
る。
【００５４】このため、一個のモールド樹脂１０１がイ
ンターポーザ基板３とフリップチップ２とに大面積で接
触しており、インターポーザ基板３とフリップチップ２
との機械的な接合強度が向上している。また、モールド
樹脂１０１はフリップチップ２の外側部に間隙なく位置
しているので、モールド樹脂１０１とヒートスプレッダ
１１との接触面積も従来より増加しており、その接合強
度も向上している。
【００５５】しかも、その一個のモールド樹脂１０１が
トランスファモールドにより形成されており、インター
ポーザ基板３とフリップチップ２との微細な間隙に高粘
度のエポキシ樹脂を毛細管現象により浸透させる必要が
ないので、製造時間を短縮して生産性を向上させること
ができる。
【００５６】本発明者が実際に図１２に示すような寸法
の試作品を製作して実験したところ、従来のＢＧＡパッ
ケージ１のアンダーフィル樹脂９の形成には75(sec)が
必要であったが、本実施の形態のＢＧＡパッケージ１０
０のモールド樹脂１０１は15(sec)で形成できることが
確認された。
【００５７】また、一個のモールド樹脂１０１は、トラ
ンスファモールドにより形成されると同時にインターポ
ーザ基板３とフリップチップ２とに接合されるので、モ
ールド樹脂１０１を形成してからインターポーザ基板３
に接着する必要がなく、この観点でも本実施の形態のＢ
ＧＡパッケージ１００は生産性が向上している。
【００５８】さらに、一個のモールド樹脂１０１は、一
個のモールド樹脂１０１がアンダーフィル樹脂とスティ
フナとを兼用しているので、フップチップ２の下面とイ
ンターポーザ基板３の上面との間隙をアンダーフィル樹
脂で充填する工程と、インターポーザ基板３の上面にス
ティフナを接着する工程とを、別個に実行する必要もな
い。つまり、従来より構成部品と製造工程との両方が削
減されているので、本実施の形態のＢＧＡパッケージ１
００は生産性が極めて良好である。
【００５９】なお、本実施の形態のＢＧＡパッケージ１
００の製造方法では、一個のモールド樹脂１０１をトラ
ンスファモールドで形成するとき、金型１１１のキャビ
ティ１１０の内面にフリップチップ２の上面を当接させ
るので、フリップチップ２の上面はモールド樹脂１０１
の上面から露出することになり、これらの上面が面一と
なる。
【００６０】また、一個のモールド樹脂１０１をトラン
スファモールドで形成するとき、金型１１２のキャビテ
ィ１１０の内面にインターポーザ基板３の下面も当接さ
せるので、形成されたモールド樹脂１０１からインター
ポーザ基板３の下面も露出することになる。
【００６１】このため、モールド樹脂１０１をトランス
ファモールドで形成しても、フリップチップ２の上面や
インターポーザ基板３の下面が封止されることがなく、
形成したモールド樹脂１０１を切削や研磨する必要はな
い。特に、上述の製造方法によればフリップチップ２と
モールド樹脂１０１との上面は確実に面一となるので、
フリップチップ２の上面にヒートスプレッダ１１を最適
な状態で接着することができる。
【００６２】つぎに、本発明の実施の第二の形態を図５
および図６を参照して以下に説明する。ただし、これよ
り以下では上述した実施の第一の形態と同一の部分は、
同一の名称および符号を使用して詳細な説明は省略す
る。なお、図５は実施の第二の形態であるＢＧＡパッケ
ージの内部構造を示す縦断正面図、図６はＢＧＡパッケ
ージの製造工程を示す模式的なフローチャート、であ
る。
【００６３】本実施の形態の回路装置であるＢＧＡパッ
ケージ２００も、図５に示すように、実施の第一の形態
のＢＧＡパッケージ１００と同様に、フリップチップ２
の下面とインターポーザ基板３の上面との間隙が、トラ
ンスファモールドにより形成されたエポキシ樹脂からな
るモールド樹脂２０１で充填されており、この一個のモ
ールド樹脂２０１がインターポーザ基板３の上面とヒー
トスプレッダ２０２の下面との間隙も充填している。
【００６４】ただし、本実施の形態のＢＧＡパッケージ
２００では、前述のＢＧＡパッケージ１００とは相違し
て、ヒートスプレッダ２０２のサイズが水平方向で微少
に縮小されており、モールド樹脂２０１がヒートスプレ
ッダ２０２の外周部の側面上まで形成されている。
【００６５】本実施の形態のＢＧＡパッケージ２００の
製造方法を以下に簡単に説明する。まず、キャビティ１
１０の形状がモールド樹脂２０１に対応している一対の
金型１１１，１１２を用意し、フリップチップ２やイン
ターポーザ基板３等を各々所定の構造に製作する。そこ
で、図６に示すように、ボンディング接続、フラックス
洗浄、Ｏ2プラズマ処理、等を順番に実行したら、フリ
ップチップ２の上面にヒートスプレッダ２０２を金属ペ
ースト１２で貼付する。
【００６６】この貼付が完了してから、金型１１１，１
１２を開放させ、一体に接合されたヒートスプレッダ２
０２とフリップチップ２とインターポーザ基板３とをキ
ャビティ１１０の位置に配置し、金型１１１，１１２を
閉止させてヒートスプレッダ２０２の上面とインターポ
ーザ基板３の下面とをキャビティ１１０の内面に当接さ
せる。
【００６７】このような状態で、閉止された金型１１
１，１１２のキャビティ１１０に溶融したエポキシ樹脂
１１４を充填して凝固させることで、フリップチップ２
の下面とインターポーザ基板３の上面との間隙を充填す
るとともに、インターポーザ基板３の上面とヒートスプ
レッダ２０２の下面との間隙も充填し、このヒートスプ
レッダ２０２の外周部の側面上まで形成された形状に、
一個のモールド樹脂２０１を形成する。
【００６８】そこで、金型１１１，１１２を開放させ、
一体に形成されたモールド樹脂２０１とヒートスプレッ
ダ２０２とフリップチップ２とインターポーザ基板３と
を取り出し、以下は実施の第一の形態と同様に、インタ
ーポーザ基板３の下面の多数の接続パッド６の各々に半
田バンプ８を装着する。
【００６９】上述のような構成において、本実施の形態
のＢＧＡパッケージ２００も、前述のＢＧＡパッケージ
１００と同様に、フリップチップ２の下面とインターポ
ーザ基板３の上面との間隙を一個のモールド樹脂２０１
が充填しており、この一個のモールド樹脂２０１がイン
ターポーザ基板３の上面とフリップチップ２の外周部と
を封止しているので、インターポーザ基板３とフリップ
チップ２との機械的な接合強度が向上している。
【００７０】しかし、前述のＢＧＡパッケージ１００と
は相違して、モールド樹脂２０１がトランスファモール
ドにより形成されることでヒートスプレッダ２０２に接
合されているので、モールド樹脂２０１とヒートスプレ
ッダ２０２とを接着する必要がなく、さらに本実施の形
態のＢＧＡパッケージ２００は生産性が向上している。
【００７１】特に、モールド樹脂２０１がヒートスプレ
ッダ２０２の外周部の側面上まで形成されているので、
このヒートスプレッダ２０２とモールド樹脂２０１とは
強固に接合されている。それでいて、ヒートスプレッダ
２０２のサイズを縮小するだけで上述の構造が実現され
ており、金型１１１のキャビティ１１０に専用の凹部を
形成するような必要はないので、本実施の形態のＢＧＡ
パッケージ２００は生産性が良好である。
【００７２】また、本実施の形態のＢＧＡパッケージ２
００の製造方法では、一個のモールド樹脂２０１をトラ
ンスファモールドで形成するとき、金型１１１のキャビ
ティ１１０の内面にヒートスプレッダ２０２の上面を当
接させるので、ヒートスプレッダ２０２の上面はモール
ド樹脂２０１の上面から露出することになる。このた
め、モールド樹脂２０１をトランスファモールドで形成
しても、ヒートスプレッダ２０２の上面が封止されるこ
とがなく、形成したモールド樹脂２０１を切削や研磨す
る必要はない。
【００７３】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態のＢＧＡパッケージ２００で
は、モールド樹脂２０１でヒートスプレッダ２０２を保
持する構造でありながらも、ヒートスプレッダ２０２と
フリップチップ２とを金属ペースト１２で接着し、良好
な放熱性と接合強度を実現することを例示した。
【００７４】しかし、図７および図８に示すように、ヒ
ートスプレッダ２０２とフリップチップ２とを金属ペー
スト１２で接着することなく、ヒートスプレッダ２０２
をモールド樹脂３０１で固定した構造のＢＧＡパッケー
ジ３００なども実施可能である。
【００７５】さらに、上記形態のＢＧＡパッケージ２０
０，３００では、モールド樹脂２０１，３０１でヒート
スプレッダ２０２を固定的に保持するため、モールド樹
脂２０１，３０１をヒートスプレッダ２０２の外周部の
側面上まで形成することを例示した。
【００７６】しかし、図９に例示するＢＧＡパッケージ
４００のように、モールド樹脂４０１をヒートスプレッ
ダ２０２の外周部の側面上から上面上まで形成し、さら
にモールド樹脂４０１とヒートスプレッダ２０２との接
合強度を向上させることも可能である。なお、上述のよ
うな形状にモールド樹脂４０１を形成するには、金型１
１１のキャビティ１１０の外周部の上面に専用の凹部を
形成すれば良い(図示せず)。
【００７７】また、図１０に例示するＢＧＡパッケージ
５００のように、ヒートスプレッダ５０１の下面に凹部
として上面まで貫通した小孔５０２を形成し、この小孔
５０２の内部までモールド樹脂５０３を充填させること
も可能である。同様に、図１１に例示するＢＧＡパッケ
ージ６００のように、ヒートスプレッダ６０１の下面に
多数の凹部６０２を形成し、これらの凹部６０２の内部
までモールド樹脂６０３を充填させることも可能であ
る。
【００７８】なお、製造手法など各種条件によるが、前
述したＢＧＡパッケージ４００のように金型１１１を工
夫するものは一品種の大量生産に有利であり、上述した
ＢＧＡパッケージ５００，６００のように部品形状を工
夫するものは多品種の少量生産に有利である。このた
め、実際にＢＧＡパッケージを製造する場合には、各種
条件を考慮して最適な手法を選択することが好適であ
る。
【００７９】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【００８０】
【００８１】本発明の回路装置では、フリップチップの
下面とインターポーザ基板の上面との間隙を一個のモー
ルド樹脂が充填しており、この一個のモールド樹脂がフ
リップチップの外周部のインターポーザ基板の上面とヒ
ートスプレッダの下面との間隙も充填していることによ
り、一個のモールド樹脂がインターポーザ基板とフリッ
プチップとヒートスプレッダに大面積で接触しているの
で、インターポーザ基板とフリップチップとの接合強度
が向上しており、一個のモールド樹脂がトランスファモ
ールドにより形成されており、フリップチップとインタ
ーポーザ基板との微細な間隙に高粘度のエポキシ樹脂を
毛細管現象により浸透させる必要がないので、製造時間
が短縮されて生産性が向上しており、一個のモールド樹
脂がトランスファモールドにより形成されると同時にイ
ンターポーザ基板とフリップチップとに接合されてお
り、モールド樹脂を形成してからインターポーザ基板に
接着する必要がないので、製造工程で削減されて生産性
が向上しており、一個のモールド樹脂がアンダーフィル
樹脂とスティフナとを兼用しており、フリップチップの
下面とインターポーザ基板の上面との間隙をアンダーフ
ィル樹脂で充填する工程と、インターポーザ基板の上面
にスティフナを接着する工程とを、別個に実行する必要
もないので、製造工程と構成部品とが削減されて生産性
が向上している。
【００８２】また、上述のような回路装置において、ヒ
ートスプレッダがモールド樹脂で保持されていることに
より、ヒートスプレッダをモールド樹脂に接着する工程
も必要ないので、さらに生産性が向上する。
【００８３】また、ヒートスプレッダの外周部がモール
ド樹脂により側方から保持されることにより、ヒートス
プレッダがモールド樹脂により良好に保持することがで
き、さらにヒートスプレッダの接合強度が向上してい
る。
【００８４】また、ヒートスプレッダの外周部がモール
ド樹脂により側方と上方から保持されることにより、ヒ
ートスプレッダがフリップチップの上面に確実に固定さ
れるので、さらに良好にヒートスプレッダの接合強度が
向上する。
【００８５】また、ヒートスプレッダの下面の凹部にモ
ールド樹脂の上面の凸部が接合されていることにより、
ヒートスプレッダとモールド樹脂との接触面積が増加す
るので、さらにヒートスプレッダの接合強度が向上して
いる。
【００８６】本発明の回路装置の第一の製造方法では、
フリップチップの下面とインターポーザ基板の上面との
間隙を充填しているとともに、インターポーザ基板の上
面とフリップチップの外周部とを封止している形状に、
一個のモールド樹脂がトランスファモールドで一度に形
成され、このトランスファモールドでは、金型のキャビ
ティの内面にフリップチップの上面とインターポーザ基
板の下面とが当接されることにより、インターポーザ基
板とフリップチップとの接合強度が向上した構造に回路
装置を製造することができ、製造工程と構成部品とを削
減して生産性を向上させることができ、モールド樹脂を
トランスファモールドで形成しながらも、フリップチッ
プの上面とインターポーザ基板の下面とを簡単かつ確実
に露出させることができ、モールド樹脂とフリップチッ
プとの上面を確実に面一とすることができるので、モー
ルド樹脂とフリップチップとの上面にヒートスプレッダ
を最適な状態で接合することができる。
【００８７】本発明の第二の製造方法では、フリップチ
ップの下面とインターポーザ基板の上面との間隙を充填
しているとともに、インターポーザ基板の上面とヒート
スプレッダの下面との間隙を充填している形状に、一個
のモールド樹脂がトランスファモールドで一度に形成さ
れ、このトランスファモールドでは、金型のキャビティ
の内面にヒートスプレッダの上面とインターポーザ基板
の下面とが当接されることにより、インターポーザ基板
とフリップチップとヒートスプレッダとの接合強度が向
上した構造に回路装置を製造することができ、製造工程
と構成部品とを削減して生産性を向上させることがで
き、モールド樹脂をトランスファモールドで形成しなが
らも、ヒートスプレッダの上面とインターポーザ基板の
下面とを簡単かつ確実に露出させることができ、モール
ド樹脂とヒートスプレッダとを接着する必要もないの
で、さらに生産性を向上させることができる。
【００８８】本発明の第三の製造方法では、フリップチ
ップの下面とインターポーザ基板の上面との間隙を充填
しているとともに、インターポーザ基板の上面とヒート
スプレッダの下面との間隙を充填している形状に、一個
のモールド樹脂がトランスファモールドで一度に形成さ
れ、このトランスファモールドでは、金型のキャビティ
の内面にヒートスプレッダの上面とインターポーザ基板
の下面とが当接される、金型のキャビティにインターポ
ーザ基板とフリップチップとヒートスプレッダとを配置
してからモールド樹脂を形成することにより、インター
ポーザ基板とフリップチップとヒートスプレッダとの接
合強度が向上した構造に回路装置を製造することがで
き、製造工程と構成部品とを削減して生産性を向上させ
ることができ、モールド樹脂をトランスファモールドで
形成しながらも、ヒートスプレッダの上面とインターポ
ーザ基板の下面とを簡単かつ確実に露出させることがで
き、ヒートスプレッダをフリップチップとモールド樹脂
とに接着する必要もないので、さらに生産性を向上させ
ることができる。
【００８９】また、上述のような製造方法において、溶
融した樹脂がヒートスプレッダの外周部の側面上から上
面上まで充填される凹部を金型のキャビティの内面に形
成しておくことにより、ヒートスプレッダの外周部の側
面上から上面上まで位置する形状にモールド樹脂を形成
することができ、ヒートスプレッダとモールド樹脂との
接合強度を向上させることができる。
【００９０】また、溶融した樹脂が充填される凹部をヒ
ートスプレッダの下面に形成しておくことにより、ヒー
トスプレッダの下面の凹部まで充填された形状にモール
ド樹脂を形成することができ、ヒートスプレッダとモー
ルド樹脂との接合強度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の回路装置の実施の第一の形態であるＢ
ＧＡパッケージの内部構造を示す縦断正面図である。
【図２】ＢＧＡパッケージの製造工程を示す模式的なフ
ローチャートである。
【図３】製造工程の前半部を示す工程図である。
【図４】後半部を示す工程図である。
【図５】実施の第二の形態であるＢＧＡパッケージの内
部構造を示す縦断正面図である。
【図６】ＢＧＡパッケージの製造工程を示す模式的なフ
ローチャートである。
【図７】第一の変形例のＢＧＡパッケージの内部構造を
示す縦断正面図である。
【図８】ＢＧＡパッケージの製造工程を示す模式的なフ
ローチャートである。
【図９】第二の変形例のＢＧＡパッケージの内部構造を
示す縦断正面図である。
【図１０】第三の変形例のＢＧＡパッケージの内部構造
を示す縦断正面図である。
【図１１】第四の変形例のＢＧＡパッケージの内部構造
を示す縦断正面図である。
【図１２】回路装置であるＢＧＡパッケージの内部構造
を示す模式的な断面図である。
【図１３】ＢＧＡパッケージの製造方法の一従来例を示
す模式的なフローチャートである。
【符号の説明】
２ フリップチップ ３ インターポーザ基板 ４〜６ 接続パッド ７，８ 半田バンプ １１，２０２，５０１，６０１ ヒートスプレッダ １００，２００，３００，４００，５００，６００
回路装置であるＢＧＡパッケージ １０１，２０１，３０１，４０１，５０３，６０３
モールド樹脂 １１０ キャビティ １１１，１１２ 金型 ５０２ 凹部である小孔 ６０２ 凹部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/28

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくともフリップチップとインターポ
    ーザ基板とヒートスプレッダとを具備している回路装置
    であって、 前記フリップチップは下面に多数の接続パッドが高密度
    に配列されており、前記インターポーザ基板は多数の接
    続パッドが上面に高密度に配列されているとともに下面
    に低密度に配列されており、前記インターポーザ基板の
    両面の多数の前記接続パッドが相互に適宜接続されてお
    り、前記フリップチップの下面と前記インターポーザ基
    板の上面との前記接続パッドが多数の半田バンプにより
    個々に機械的に接合されるとともに電気的に接続されて
    おり、前記フリップチップの上面に前記ヒートスプレッ
    ダが接合されている回路装置において、 トランスファモールドにより形成されて前記フリップチ
    ップの下面と前記インターポーザ基板の上面との間隙を
    充填するとともに前記フリップチップの外周部の前記イ
    ンターポーザ基板の上面と前記ヒートスプレッダの下面
    との間隙を充填する一個のモールド樹脂を具備している
    ことを特徴とする回路装置。
  2. 【請求項２】 前記モールド樹脂が前記ヒートスプレッ
    ダを保持している請求項１記載の回路装置。
  3. 【請求項３】 前記モールド樹脂が前記ヒートスプレッ
    ダの外周部の側面上まで形成されている請求項２記載の
    回路装置。
  4. 【請求項４】 前記モールド樹脂が前記ヒートスプレッ
    ダの外周部の側面上から上面上まで形成されている請求
    項３記載の回路装置。
  5. 【請求項５】 前記ヒートスプレッダの下面に凹部が形
    成されており、前記モールド樹脂が前記ヒートスプレッ
    ダの下面の凹部も充填している請求項２ないし４の何れ
    か一記載の回路装置。
  6. 【請求項６】 請求項１記載の発明の回路装置の製造方
    法であって、 少なくとも接離自在な一対からなりキャビティの形状が
    前記モールド樹脂に対応している金型を用意し、 前記フリップチップと前記インターポーザ基板とを前記
    半田バンプで一体に接合し、 前記金型を開放させて前記キャビティの位置に前記半田
    バンプで一体に接合された前記フリップチップと前記イ
    ンターポーザ基板とを配置し、 前記金型を閉止させて前記フリップチップの上面と前記
    インターポーザ基板の下面とを前記キャビティの内面に
    当接させ、 閉止された前記金型のキャビティに溶融した樹脂を圧入
    して充填し、 該樹脂を凝固させて前記フリップチップの下面と前記イ
    ンターポーザ基板の上面との間隙を充填するとともに前
    記インターポーザ基板の上面と前記フリップチップの外
    周部とを封止する形状に一個の前記モールド樹脂を形成
    し、 前記金型を開放させて一体に形成された前記モールド樹
    脂と前記フリップチップと前記インターポーザ基板とを
    取り出し、 面一に形成された前記モールド樹脂と前記フリップチッ
    プとの上面の少なくとも一方に前記ヒートスプレッダの
    下面を接着するようにしたことを特徴とする製造方法。
  7. 【請求項７】 請求項２記載の発明の回路装置の製造方
    法であって、 少なくとも接離自在な一対からなりキャビティの形状が
    前記モールド樹脂に対応している金型を用意し、 前記フリップチップの下面に前記インターポーザ基板を
    前記半田バンプで一体に接合するとともに上面に前記ヒ
    ートスプレッダを接着し、 前記金型を開放させて前記キャビティの位置に一体に接
    合された前記ヒートスプレッダと前記フリップチップと
    前記インターポーザ基板とを配置し、 前記金型を閉止させて前記ヒートスプレッダの上面と前
    記インターポーザ基板の下面とを前記キャビティの内面
    に当接させ、 閉止された前記金型のキャビティに溶融した樹脂を圧入
    して充填し、 該樹脂を凝固させて前記フリップチップの下面と前記イ
    ンターポーザ基板の上面との間隙を充填するとともに前
    記インターポーザ基板の上面と前記ヒートスプレッダの
    下面との間隙を充填する形状に一個の前記モールド樹脂
    を形成し、 前記金型を開放させて前記回路装置を取り出すようにし
    たことを特徴とする製造方法。
  8. 【請求項８】 請求項２記載の発明の回路装置の製造方
    法であって、 少なくとも接離自在な一対からなりキャビティの形状が
    前記モールド樹脂に対応している金型を用意し、 前記フリップチップと前記インターポーザ基板とを前記
    半田バンプで一体に接合し、 前記金型を開放させて前記キャビティの位置に前記ヒー
    トスプレッダと前記半田バンプで一体に接合された前記
    フリップチップと前記インターポーザ基板とを配置し、 前記金型を閉止させて前記ヒートスプレッダの上面と前
    記インターポーザ基板の下面とを前記キャビティの内面
    に当接させ、 閉止された前記金型のキャビティに溶融した樹脂を圧入
    して充填し、 該樹脂を凝固させて前記フリップチップの下面と前記イ
    ンターポーザ基板の上面との間隙を充填するとともに前
    記インターポーザ基板の上面と前記ヒートスプレッダの
    下面との間隙を充填する形状に一個の前記モールド樹脂
    を形成し、 前記金型を開放させて前記回路装置を取り出すようにし
    たことを特徴とする製造方法。
  9. 【請求項９】 前記溶融した樹脂が前記ヒートスプレッ
    ダの外周部の側面上から上面上まで充填される凹部を前
    記金型のキャビティの内面に形成しておくようにしたこ
    とを特徴とする請求項８記載の製造方法。
  10. 【請求項１０】 前記溶融した樹脂が充填される凹部を
    前記ヒートスプレッダの下面に形成しておくようにした
    ことを特徴とする請求項８または９記載の製造方法。
JP15977799A 1999-06-07 1999-06-07 回路装置、その製造方法 Expired - Fee Related JP3277996B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15977799A JP3277996B2 (ja) 1999-06-07 1999-06-07 回路装置、その製造方法
US09/588,357 US6486562B1 (en) 1999-06-07 2000-06-07 Circuit device with bonding strength improved and method of manufacturing the same
KR1020000030963A KR100333633B1 (ko) 1999-06-07 2000-06-07 리페어용 퓨즈를 구비한 반도체 장치 및 퓨즈의 레이저트리밍 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15977799A JP3277996B2 (ja) 1999-06-07 1999-06-07 回路装置、その製造方法

Publications (2)

Publication Number Publication Date
JP2000349203A JP2000349203A (ja) 2000-12-15
JP3277996B2 true JP3277996B2 (ja) 2002-04-22

Family

ID=15701047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15977799A Expired - Fee Related JP3277996B2 (ja) 1999-06-07 1999-06-07 回路装置、その製造方法

Country Status (3)

Country Link
US (1) US6486562B1 (ja)
JP (1) JP3277996B2 (ja)
KR (1) KR100333633B1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323065B1 (en) * 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
JP2002270717A (ja) * 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
JP4604387B2 (ja) * 2001-04-24 2011-01-05 パナソニック電工株式会社 Ｉｃ実装用基板
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US20020173077A1 (en) * 2001-05-03 2002-11-21 Ho Tzong Da Thermally enhanced wafer-level chip scale package and method of fabricating the same
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
JP3660275B2 (ja) * 2001-06-14 2005-06-15 シャープ株式会社 半導体装置およびその製造方法
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
KR100442695B1 (ko) * 2001-09-10 2004-08-02 삼성전자주식회사 열 방출판이 부착된 플립칩 패키지 제조 방법
US6975025B2 (en) * 2001-12-03 2005-12-13 Intel Corporation Semiconductor chip package and method of manufacturing same
US8148803B2 (en) * 2002-02-15 2012-04-03 Micron Technology, Inc. Molded stiffener for thin substrates
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US6703704B1 (en) 2002-09-25 2004-03-09 International Business Machines Corporation Stress reducing stiffener ring
JP4057921B2 (ja) 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
JP4390541B2 (ja) 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
US7288431B2 (en) * 2004-09-02 2007-10-30 Micron Technology, Inc. Molded stiffener for thin substrates
TWI246759B (en) * 2004-11-16 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating package structure and fabrication method thereof
JP2006278771A (ja) * 2005-03-29 2006-10-12 Nec Corp 半導体装置及びその製造方法
US20060273467A1 (en) * 2005-06-06 2006-12-07 Delphi Technologies, Inc. Flip chip package and method of conducting heat therefrom
TW200810040A (en) * 2006-06-09 2008-02-16 Nec Electronics Corp Semiconductor device and apparatus and method for manufacturing the same
CN101375389B (zh) * 2006-12-21 2013-07-10 艾格瑞系统有限公司 用于电路管芯的高热性能封装
JP4887170B2 (ja) * 2007-02-13 2012-02-29 ソニー株式会社 半導体装置の製造方法
KR100887475B1 (ko) * 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
US7795724B2 (en) * 2007-08-30 2010-09-14 International Business Machines Corporation Sandwiched organic LGA structure
US20090166844A1 (en) * 2007-12-26 2009-07-02 Xuejiao Hu Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly
US20090166890A1 (en) * 2007-12-31 2009-07-02 Chrysler Gregory M Flip-chip package
JP5280102B2 (ja) 2008-05-26 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010103244A (ja) 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
JP5185069B2 (ja) * 2008-10-31 2013-04-17 アピックヤマダ株式会社 トランスファモールド金型およびトランスファモールド装置とこれを用いた樹脂成形方法
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
US8748233B2 (en) 2011-06-21 2014-06-10 Stats Chippac Ltd. Integrated circuit packaging system with underfill and method of manufacture thereof
US9006889B2 (en) * 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
US9142481B2 (en) 2012-06-05 2015-09-22 Stats Chippac Ltd. Integrated circuit packaging system with heatsink cap and method of manufacture thereof
KR102005234B1 (ko) 2012-09-25 2019-07-30 삼성전자주식회사 가이드 벽을 갖는 반도체 패키지
US8901732B2 (en) * 2013-03-12 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
KR102066015B1 (ko) * 2013-08-13 2020-01-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR101538545B1 (ko) * 2013-09-11 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9093415B2 (en) 2013-09-25 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with heat spreader and method of manufacture thereof
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US20150340308A1 (en) * 2014-05-21 2015-11-26 Broadcom Corporation Reconstituted interposer semiconductor package
US9583426B2 (en) * 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
KR102521893B1 (ko) * 2016-09-23 2023-04-14 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
JP6851239B2 (ja) 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
US20210296852A1 (en) * 2018-08-22 2021-09-23 Shenzhen Raysees Technology Co., Ltd. Vertical cavity surface emitting laser (vcsel) array package and manufacturing method
US20200273768A1 (en) * 2019-02-27 2020-08-27 Intel Corporation Crystalline carbon heat spreading materials for ic die hot spot reduction
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US11282825B2 (en) 2020-05-19 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US20230062454A1 (en) * 2021-08-30 2023-03-02 Apple Inc. Recessed Lid and Ring Designs and Lid Local Peripheral Reinforcement Designs

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH08306828A (ja) 1995-05-11 1996-11-22 Nitto Denko Corp 半導体装置
JP3205686B2 (ja) 1995-08-21 2001-09-04 株式会社日立製作所 実装用半導体装置とその実装方法
JP3726318B2 (ja) 1995-08-22 2005-12-14 株式会社日立製作所 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
JPH09293808A (ja) 1996-04-25 1997-11-11 Fujitsu Ltd 半導体装置
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
JPH1197570A (ja) 1997-09-17 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体装置の実装方法
JP3219043B2 (ja) * 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置

Also Published As

Publication number Publication date
US6486562B1 (en) 2002-11-26
KR20010007252A (ko) 2001-01-26
JP2000349203A (ja) 2000-12-15
KR100333633B1 (ko) 2002-04-25

Similar Documents

Publication Publication Date Title
JP3277996B2 (ja) 回路装置、その製造方法
JP3597754B2 (ja) 半導体装置及びその製造方法
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6313521B1 (en) Semiconductor device and method of manufacturing the same
EP1432033B1 (en) Multi-chip module and method of forming
US20050263906A1 (en) Electronic system including a semiconductor device with at least one semiconductor die, a carrier, and an encapsulant that fills a space between the die and the carrier and covers intermediate conductive elements that connect the die and the carrier
JP2006049569A (ja) スタック型半導体装置パッケージおよびその製造方法
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JP2002110718A (ja) 半導体装置の製造方法
US20060076695A1 (en) Semiconductor package with flash-absorbing mechanism and fabrication method thereof
JP2000200870A (ja) 半導体装置およびその製造方法
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JP2003258009A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH1074887A (ja) 電子部品及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH11260950A (ja) 半導体装置及びその製造方法
TW202240803A (zh) 半導體覆晶封裝結構及方法
KR100462372B1 (ko) 칩 스케일 패키지 및 그 제조방법
KR100356808B1 (ko) 칩 스케일 반도체 패키지
JP2002016093A (ja) 半導体装置の製造方法
JP2000200862A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees