JP3726318B2 - チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング - Google Patents

チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング Download PDF

Info

Publication number
JP3726318B2
JP3726318B2 JP21317695A JP21317695A JP3726318B2 JP 3726318 B2 JP3726318 B2 JP 3726318B2 JP 21317695 A JP21317695 A JP 21317695A JP 21317695 A JP21317695 A JP 21317695A JP 3726318 B2 JP3726318 B2 JP 3726318B2
Authority
JP
Japan
Prior art keywords
chip
substrate
wiring
lcsp
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21317695A
Other languages
English (en)
Other versions
JPH0964236A (ja
Inventor
猛 加藤
正秀 徳田
正義 柳生
文夫 結城
敬一郎 中西
博之 以頭
忠彦 西向井
祐治 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21317695A priority Critical patent/JP3726318B2/ja
Priority to PCT/JP1996/002346 priority patent/WO1997008748A1/ja
Publication of JPH0964236A publication Critical patent/JPH0964236A/ja
Application granted granted Critical
Publication of JP3726318B2 publication Critical patent/JP3726318B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【０００１】
【産業上の利用分野】
本発明は集積回路チップと同等サイズの小型パッケージに係り、特に高密度且つ高信頼な接続と低コスト生産に好適なチップ サイズ パッケージング技術に関する。
【０００２】
【従来の技術】
従来のチップ サイズ パッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ：略称ＣＳＰ）は、例えば日経エレクトロニクス、１９９５年１月１６日号、第６２６号、第７９頁から第８６頁、または日経マイクロデバイス、１９９４年５月号、第９８頁から第１０２頁に記載のように、大別して四種類のものが知られている。
【０００３】
第１番目のＣＳＰは、ＬＳＩチップと外部端子間のインタポーザとしてセラミック配線基板（Ｃｅｒａｍｉｃｓ）を用いており、ＣＣＳＰとして分類される。
【０００４】
図９（Ａ）に示すように、ＣＣＳＰ９１０では、チップ９１１をバンプ９１３によりセラミック基板９１２にフリップ チップ接続する。バンプ９１３は金めっき、または金ボール ボンディングと導電性ペーストから成る。チップ９１１とセラミック基板９１２の透き間は樹脂９１７により封止する。セラミック基板９１２は単層から数層の構成であり、下面に外部端子としてランド９１５を備える。バンプ９１３側のパッド９１４とランド９１５は、セラミック基板９１２を上下に貫通するヴァイア ホール（Ｖｉａ Ｈｏｌｅ：ＶＨ）９１６により接続する。ランド９１５のエリア アレイ ピッチは１.０ｍｍである。
【０００５】
第２番目のＣＳＰは、インタポーザとしてＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）と同様のフレキシブル配線基板を用いており、ＴＣＳＰとして分類される。
【０００６】
図９（Ｂ）に示すように、ＴＣＳＰ９２０では、チップ９２１の表面にフレキシブル配線基板すなわちテープ９２３を弾性接着剤９２８（厚さ５０〜１００μｍ）により貼り付け、封止する。チップ９２１四辺の周辺パッド９２２にテープ９２３のリード９２５をＴＡＢにより接続する。テープ９２３は銅配線層９２４とポリイミド フィルムの誘電層９２３から成る２層構造である。リード９２５は金めっき、または銅配線自体から成る。外部端子のバンプ９２７はテープ９２３のＶＨ９２６に形成され、金／ニッケルめっきまたは半田から成る。バンプ９２７のアレイ ピッチは０.５ｍｍまたは１.０ｍｍである。なお、オプションの保護枠９２９は樹脂９３０により取り付ける。
【０００７】
第３番目のＣＳＰは、インターポーザを用いない代わりにＬＳＩチップ上に金属配線（Ｍｅｔａｌｓ）を形成しており、ＭＣＳＰとして分類される。
【０００８】
図１０（Ａ）に示すように、ＭＣＳＰ９４０では、ウエハ プロセスによりチップ９４１のパッド９４２とパッシベーション９４３の上にニッケル金属配線９４４を形成し、さらにポリイミド フィルム９４５をコーティングする。外部端子の形成は、先ず配線９４４上に半田９４６を蒸着し、銅インナー バンプ９４７を転写し、チップ９４１の表面に封止樹脂９４９をモールドし、最後にインナー バンプ９４７に外部端子の半田バンプ９４８を供給する。バンプ９４８のアレイ ピッチは０.８ｍｍまたは１.０ｍｍである。
【０００９】
第４番目のＣＳＰは、インタポーザとしてＬＯＣ（Ｌｅａｄ−ｏｎ−ｃｈｉｐ）構造のリード フレームを用いており、ＬＯＣ−ＣＳＰとして分類される。端子数の少ないメモリに特化したパッケージである。
【００１０】
図１０（Ｂ）に示すように、ＬＯＣ−ＣＳＰ９５０ではチップ９５１の上に保護フィルム９５２を介してリード フレーム９５３を接着する。チップ９５１の中央のパッドとリード９５３はワイヤ９５４によりボンディングする。チップ９５１の表面とリード９５３の一部は樹脂９５５により封止する。二辺に配列されるリード９５３のピッチは１.０ｍｍである。
【００１１】
【発明が解決しようとする課題】
ハイエンド プロセッサから民生用機器まで半導体装置の高性能化に伴って、ＬＳＩパッケージの多ピン化と小型化の両立が強く求められている。多ピン化はデータ転送能力の向上、小型化はディレイの短縮、装置の軽量化に寄与する。
【００１２】
従来主流であったＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代わり、現在はＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージが脚光を浴びている。パッケージの周辺からリード端子を取り出すＱＦＰに比べて、底面全体に二次元アレイ状に半田ボール端子を配置するＢＧＡは高密度接続にとって有利である。ＢＧＡのピッチは１.０、１.２７、または１.５ｍｍである。多ピン対応の０.３ｍｍピッチＱＦＰより半田付けの歩留まりが高い。パッケージのサイズは３〜４ｃｍ角、端子数は６００〜７００ピンが実用的な限界と目されている。
【００１３】
上記従来技術の三種類のＣＣＳＰ、ＴＣＳＰ、ＭＣＳＰはＢＧＡと同様にエリア アレイ端子を備えており、μＢＧＡ（Ｍｉｃｒｏ ＢＧＡ）とも呼ばれる。ＣＳＰはＢＧＡより端子ピッチをさらに０.５〜１.０ｍｍへ狭めることにより、究極のチップ サイズにまで多ピン パッケージの小型化を図る。次世代のＬＳＩパッケージとして実用化に向け盛んに開発されており、現時点で１〜２ｃｍ角のサイズで１００〜３５０ピンのＣＳＰが報告されている。今後の重要課題は、さらに多ピン、狭ピッチ化した際の接続信頼性の確保、高速化への対応、そして低コスト化である。
【００１４】
ＣＣＳＰでは、金バンプによりフリップ チップ接続を行なっている。バンプの形成方法によるが、接続ピッチ約１００μｍ、面積当たりの接続密度１００００パッド／ｃｍ2が可能である。シリコン チップ（約３ｐｐｍ／Ｋ）とセラミック基板（４〜７ｐｐｍ／Ｋ）の熱膨張係数差に起因する熱応力は、チップ−基板間の封止樹脂により緩和される。ＣＣＳＰの外部端子数はバンプによっては制限されない。
【００１５】
ランド端子は、例えばクリーム半田のスクリーン印刷と一括リフローによりプリント配線基板（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ：ＰＷＢ）に接続される。ＰＷＢ（１３〜１８ｐｐｍ／Ｋ）と剛性の高いセラミック基板の熱膨張差を考慮すると、半田ジョイントの信頼性を確保するためにはランドのピッチとして約１ｍｍ必要である。これ以下のピッチではセラミック基板とＰＷＢの間に樹脂を充填し、半田ジョイントを補強する手間が生じる。端子密度は約１００ピン／ｃｍ2以下となり、例えば２ｃｍ角のパッケージ サイズでは最大４００ピンが上限である（実用的なチップ サイズは一般的に２ｃｍ以下である）。
【００１６】
外部端子としてランドの部分に半田バンプを後付けすれば、その高さによる応力分散効果が期待できる。しかし、接続歩留まり向上のため半田バンプの高さを揃える必要があり、コスト高になる。セラミック基板が一般的にコストがかかることを考え合わせると、低コスト化にとって不利である。
【００１７】
セラミック基板は、半田ジョイントの低応力化のため０.４ｍｍ程度まで薄くなる。セラミック１層当たりの標準的な厚さは０.２ｍｍ以上であるから、層数は２層となる。標準的なライン ピッチは０.４ｍｍ以上である。２層基板から取り出せる最大端子数は、２ｃｍ角を仮定すると３００ピン強となる。コスト増加を招くが、カスタム基板を用いてライン ピッチを０.２ｍｍにするか、層数を４層にすれば、最大端子数を倍増できる。しかし、上記ランド ピッチの制限により実際の端子数は増やせない。多層化は、端子数の増加よりも、高速化への対策、例えば電源／グランドの強化、終端抵抗やデカップリング キャパシタ（バイパス コンデンサ）の形成に費やされる。
【００１８】
セラミックの誘電率は、アルミナやガラス セラミック等の材料によって５〜１０の範囲にある。ＴＡＢテープやＰＷＢに用いられる有機材料に比べて高い。低誘電率セラミック材料はコストがかかる。導体金属には銅より抵抗率が高いタングステンやモリブデンが多用される。
【００１９】
ＴＣＳＰでは、テープ リードをチップの周辺にＴＡＢ接続する。ＴＡＢピッチは通常約１００μｍまで可能であり、２ｃｍ角の四辺から８００パッド取り出せる。但し、ファイン ピッチではギャング ボンディングを行なえず、シングル ポイント ボンディングになる上、ボンダー設備が高価である。パッド数が増えると、製造スループットが低下する。
【００２０】
外部端子のバンプは、ＣＣＳＰと同様の半田スクリーン印刷か、または半田バンプ自体によりＰＷＢに接続される。チップ−ＰＷＢ間の熱膨張差は、チップ−テープ間の弾性接着剤で吸収される。半田付けの歩留まりも考慮に入れて、バンプの狭ピッチ化は０.３ｍｍ程度まで、端子密度は約１０００ピン／ｃｍ2までが可能である。
【００２１】
弾性接着剤は応力緩和の他、検査性を向上する。接着剤の弾性とテープのフレキシビリティにより、バンプが高さ方向に伸縮できる。このコンプライアンスが検査ソケットとの接触抵抗のばらつきを抑える。テープと弾性接着剤はチップを封止する役目も果たす。ＣＣＳＰのセラミック基板に比べて吸水性が有るものの、実用的な耐湿性は確保される。
【００２２】
ＴＡＢテープは、通常、配線層／誘電層から成る２層型、配線層／接着層／誘電層から成る３層型、配線層／接着層／誘電層／グランド層から成る２メタル層型がある。２ｃｍ角サイズでバンプ用のＶＨの間をぬって配線層１層から０.１ｍｍライン ピッチで引き出せる端子数は約５００ピン、０.０５ｍｍなら約９００ピンである。但し、ＴＣＳＰの端子数は、上記ＴＡＢピッチによっても制限されるから高々８００ピンとなる。
【００２３】
テープ材のポリイミドの誘電率は約３であり、ＣＣＳＰより低い。配線材は低抵抗の銅である。上記２メタル層型であれば、特性インピーダンスを整合できる。しかし、パッケージ内部の配線長は、フリップ チップ接続するＣＣＳＰ（チップ中央のパッドから下方にバンプとＶＨを経てランド端子に達する）に比べて、ＴＡＢ接続するＴＣＳＰ（チップ外周のパッドから横方向にテープ配線を経てバンプ端子に達する）の方がかなり長くなる。２ｃｍ角での伝播ディレイを誘電率と配線長から単純に試算すると、ＴＣＳＰはＣＣＳＰの数倍遅い。配線長と共にインダクタンスも大きくなり、高周波ノイズに弱い。テープへの終端抵抗やキャパシタの作り込みが難しく、低ノイズ化のフィージビリティの点でＴＣＳＰはＣＣＳＰに劣る。
【００２４】
ＭＣＳＰでは、チップのパッドからインナー バンプまでの金属配線、ポリイミド被覆、半田蒸着までをウエハ プロセスで行ない、インナー バンプ転写、モールド、半田バンプ付けのプロセスを経る。蒸着／フォトリソグラフィ プロセスは、ＣＣＳＰとＴＣＳＰに比べてチップ コストをかなり押し上げる。パッドや配線パターンはフォトリソグラフィにより微細化することが可能であるが、端子サイズはインナー バンプ転写、半田バンプ付けの機械的作業のために０.３〜０.４ｍｍ前後が下限である。
【００２５】
バンプをＰＷＢに接続する場合、チップ−ＰＷＢ間の大きな熱膨張差が問題となる。バンプがリジッドにチップに固定されるから、応力がバンプに集中する。ＴＣＳＰのような応力緩和は行なわれない。特に大型チップでは、ＭＣＳＰのバンプ ピッチは１ｍｍ以上必要である（ＣＣＳＰのセラミック基板−ＰＷＢ間を接続するランド ピッチが１.０ｍｍであるから、これより大きく設定する方が信頼性から見て安全である）。端子密度は１００ピン／ｃｍ2を切り、２ｃｍ角から数１００ピンが限界である。ＰＷＢ実装では、ＭＣＳＰはＣＣＳＰやＴＣＳＰに対して劣位にある。
【００２６】
狭ピッチ化するためには、ＭＣＳＰの実装先をチップに熱膨張係数が近いセラミック基板に限るか、またはＭＣＳＰとＰＷＢの間に樹脂を充填してバンプを補強する。前者の方法では約１／４、後者の方法で約１／２〜１／３にピッチを狭めることが可能になる。但し、実際の端子ピッチは、上記端子サイズにより制限を受け、せいぜい０.６〜０.８ｍｍである。すなわち、実装条件の制約付きならば、２ｃｍ角サイズから約８００ピンを取り出せる。
【００２７】
パッケージ内部の配線長は、パッドとバンプの配置にもよるが、ＭＣＳＰが最も短くなる可能性がある。伝播ディレイはＣＣＳＰのさらに数分の一に短縮される。インナー バンプとバンプの抵抗は無視できる。但し、電源／グランド層の増設、終端抵抗とキャパシタの形成には過大なウエハ製作コストがかかる。
【００２８】
ＬＯＣ−ＣＳＰでは、パッドからリード フレームへワイヤ ボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ：ＷＢ）を行なう。ＷＢのピッチは最小約１００μｍが可能であるものの、外部端子のピッチと数はワイヤに依存せず、リードによって決まる。
【００２９】
リード端子はチップ上から二辺方向に取り出され、ＰＷＢへ半田接続される。チップに接着されるため、材料には熱膨張係数を低く抑えたＦｅ／Ｎｉ／Ｃｏ合金（６ｐｐｍ／Ｋ）やＦｅ／Ｎｉ合金（８ｐｐｍ／Ｋ）が用いられる。チップ−ＰＷＢ間の熱膨張差はリードと封止樹脂により分散される。リード長は数ｍｍあり、半田ジョイントの長さも１ｍｍ以上あるので、リード ピッチを１.０ｍｍとしてもＭＣＳＰのバンプのような応力集中による破断は生じない。端子密度はパッケージの長手方向に２０ピン／ｃｍ（二辺分）となる。２ｃｍ長なら４０ピンである。
【００３０】
ＬＯＣ−ＣＳＰの端子数は、他のＣＣＳＰ、ＴＣＳＰに比べて１／１０以下であり、非常に少ない。内部配線長はワイヤとリードの長さを合計すると４〜５ｍｍあり、ＣＣＳＰやＭＣＳＰより長い。封止樹脂の誘電率はＣＣＳＰのセラミック基板より小さいが、伝播ディレイはＣＣＳＰを上回る。ＬＯＣ−ＣＳＰの適用先は、多ピン化より小型化が最も重要なメモリ チップに限られる。
【００３１】
上記従来技術のＣＣＳＰ、ＴＣＳＰ、ＭＣＳＰ、ＬＯＣ−ＣＳＰに関する我々の考察結果を表１にまとめた。四種類のＣＳＰの一長一短を全体的に眺めることができる。上述した内容と合わせて各ＣＳＰの長所を表１から拾いあげてゆくと、下記に示すような、将来に向けた課題と進むべき方向が浮かび上がってくる。
【００３２】
【表１】
Figure 0003726318
【００３３】
Figure 0003726318
上記の課題と方向を踏まえて、本発明の当面の目標は、表１の最右欄に示したように、フリップ チップ接続、接続ピッチ１００〜３００μｍ（エリア アレイ接続により、ピッチを極端に狭めずとも十分な接続密度が得られる）、エリアアレイ外部端子、端子ピッチ０.７ｍｍ以下、端子密度２００ピン／ｃｍ2以上、２ｃｍ角サイズの端子数８００ピン以上、伝播ディレイ１以下（ＣＣＳＰ基準）とする。熱応力に対する信頼性と耐湿性は当然確保する必要がある。加えて、電源／グランドの強化、抵抗／キャパシタの形成、コンプライアンスの付与等が可能であることが望ましい。
【００３４】
これらを勘案すると、インタポーザに用いる配線基板は、信号配線層数１〜２、誘電率３〜４、ライン ピッチ０.１〜０.２ｍｍ、ＶＨ／ＴＨ直径０.１〜０.３ｍｍ、ＰＷＢの熱膨張係数以下という仕様を満たす必要がある。ＣＣＳＰに用いたセラミック基板とＴＣＳＰに用いたテープ（フレキシブル基板）を除くと、配線基板としては有機ラミネート基板（ＰＷＢ）、有機デポジット基板、無機デポジット基板等が知られている。このうち前二者は有機材料から成り、材料設計や製造プロセスの選択肢が広い。但し、有機デポジット基板は堆積先となるベースを必要とする。したがって、比較的低コストで目標に到達する可能性を有するのはラミネート基板である。ここで言うラミネート基板には、有機デポジット基板のベースとして用いる場合や、フィルム積層型やビルドアップ型等のアドヴァンスト型も含める。
【００３５】
ここで、我々は、インタポーザとしてラミネート ベースの配線基板（Ｌａｍｉｎａｔｅ−ｂａｓｅｄ Ｓｕｂｓｔｒａｔｅｓ）を用いるＣＳＰを新規にＬＣＳＰとして提案する。これは上記従来技術にないコンセプトである。但し、ただ単純に標準的なラミネート基板を適用しただけのＬＣＳＰでは、幾つかの重大な欠陥を生じる。
【００３６】
図１１に何らの工夫もしない従来のＬＣＳＰの一例を示す。ＬＣＳＰ９７０では、チップ９７１をバンプ９７４によりラミネート基板９７２にフリップ チップ接続する（ここではフリップ チップ接続手段としてバンプを用いたが、これに限るものではない。他の手段は本発明として後述する）。チップ９７１とラミネート基板９７２の透き間は樹脂９８０により封止する。この図では、ラミネート基板９７２が内部信号配線層２層の構成であり、下面に外部端子としてバンプ９８１を備える。チップ９７１のパッド９７３は、バンプ９７４と、基板９７２のパッド９７５とを経て、さらに基板９７２の配線９７６、各層を貫通するヴァイア ホール（Ｖｉａ Ｈｏｌｅ：ＶＨ）９７８、または全層を上下に貫通するスルー ホール（Ｔｈｒｏｕｇｈ Ｈｏｌｅ：ＴＨ）９７９を介して、パッド９７７のバンプ９８１に接続される。
【００３７】
標準的な銅クラッド ラミネート基板９７２の熱膨張係数は、ＬＣＳＰ９７０を実装するＰＷＢの熱膨張係数に等しい。このため、バンプ９８１に加わる応力は減殺される。しかし、チップ９７１と基板９７２間の熱膨張係数の差が開く。微細なバンプ９７４のみに熱応力が偏ることになり、ＬＣＳＰ９７０全体の信頼性のバランスを欠く。このような応力集中は、樹脂９８０と基板９７２間やバンプ９７４とパッド９７３間等の接合界面に歪みを生じさせる。これは接続不良の引き金となる上、水分の浸入経路となり易い。
【００３８】
基板９７２では、通常、配線９７６のピッチが０.１５〜０.２５ｍｍ、ドリル加工によるＶＨ９７８やＴＨ９７９の直径が０.３ｍｍ以上ある。ＴＨ９７９は中空である。ＶＨ／ＴＨ９７８、９７９は、フリップ チップ バンプ９７４（直径〜５０μｍ）に直接接続できず、０.７ｍｍピッチ以下で並んだ端子バンプ９８１（直径０.３〜０.４ｍｍ）の間にしか配置できないため、チップ接続エリアと外部端子エリアは大きい制約を受ける。内層配線層のキャパシティは８００ピン以上の目標端子数に対して十分であっても、実際取り出せる端子数はかなり少なくなる。
【００３９】
この制約を緩和するため、仮にＶＨ９７８やＴＨ９７９を小径にすると、穴の内部へアスペクト比が小さいサブトラクティブめっきを行なうために基板９７２がかなり薄くなる。バンプ９７４とＴＨ９７９とバンプ９８１を直列に接続すると、応力が直列部分全体に伝わり、バンプ９７４とパッド９７３間やＴＨ９７９と基板９７２間にクラックや剥がれが誘起される恐れがある。また、中空のＴＨ９７９や、基板９７２の側面に露出した配線９７６の界面からは水分が浸入し易い。耐湿性が劣化する。仮に穴の内部を何らかの方法で埋めたとしても、薄い基板９７２の中をＴＨ９７９の導体の界面が外気からチップ９７１の近傍まで直線的に伸びており、まだ信頼性に不安がある。同種の問題は、基板９７２や樹脂９８０にコンプライアンスを持たせた場合にさらに顕著になる。
【００４０】
以上述べたように、通常のＬＣＳＰでは実用に耐えられない。ＬＣＳＰの潜在能力を真に引き出すためには工夫を必要とする。本発明の目的は、チップ接続密度と外部端子密度を向上し、信頼性を確保し、且つ低コスト化を可能とするＬＣＳＰを提供することにある。
【００４１】
さらに具体的には、以下の通りである。
【００４２】
本発明の第１の目的は、チップと同等のサイズを獲得し、ファイン ピッチ エリア アレイによる高密度チップ接続と高密度外部端子を実現し、低誘電率／高密度／多層／多機能ラミネート配線基板による高性能インタポーザを具備し、さらに、応力と吸湿に対する封止信頼性と放熱性能を確保し、低コスト材料と製造プロセスによる高歩留まり生産と高確度検査を可能ならしめるＬＣＳＰの基本パッケージ構造を提供することにある。
【００４３】
本発明の第２の目的は、外部端子から配線基板を介してチップ接続に加わる応力を分散し、且つ、水分の浸入経路を抑止することにある。
【００４４】
本発明の第３の目的は、インターコネクション（配線及び接続）のルーティングを迂回させ、応力分散と吸湿防止を両立することにある。
【００４５】
本発明の第４の目的は、ヴァイア／スルー ホール（ＶＨ／ＴＨ）の応力に対する強度を高め、ＶＨ／ＴＨ中空部からの水分の浸入を妨げ、さらに配線キャパシティを高めることにある。
【００４６】
本発明の第５の目的は、チップ接続または端子により応力を吸収させ、付加的に検査性も改善することにある。
【００４７】
本発明の第６の目的は、チップと基板間の熱膨張差に起因する応力に対してチップ接続の疲労寿命を延ばすことにある。
【００４８】
本発明の第７の目的は、チップ接続と端子の熱疲労寿命をバランスさせ、パッケージ全体の信頼性を向上することにある。
【００４９】
本発明の第８の目的は、端子周囲からＶＨ／ＴＨへ抜ける吸湿経路を無くし、ＶＨ／ＴＨによるチップ接続エリアと端子エリアの制限を緩和することにある。
【００５０】
本発明の第９の目的は、ＴＨの界面及び中空部からの水分の浸入を遮断することにある。
【００５１】
本発明の第１０の目的は、ＴＨからの吸湿を防ぐと共に、基板の配線キャパシティの向上により取り出せる端子数を増加することにある。
【００５２】
本発明の第１１の目的は、基板の配線と誘電層の界面からの吸湿を防止し、使用時のショート等を防ぐことにある。
【００５３】
本発明の第１２の目的は、チップとチップ表面の封止樹脂との間、封止樹脂と基板間の界面から来る吸湿を止め、さらに安全を図ることにある。
【００５４】
本発明の第１３の目的は、吸湿防止手段に要するプロセスを省略し、且つ、端子許容エリアを拡大することにある。
【００５５】
本発明の第１４の目的は、基板から封止樹脂を経てチップに到る水分の浸入を抑え、且つ、チップ接続エリアの制限を廃することにある。
【００５６】
本発明の第１５の目的は、端子に加わる応力を吸収し、且つ、検査ソケットに対する接触を均等且つ安定化することにある。
【００５７】
本発明の第１６の目的は、パッケージ内部配線の信号伝播ディレイを短縮し、且つ、電源ノイズを抑制することにある。
【００５８】
本発明の第１７の目的は、端子から入出力する信号の反射ノイズを低減することにある。
【００５９】
本発明の第１８の目的は、チップ内部同士の配線、特に長距離配線のディレイを低減することにある。
【００６０】
本発明の第１９の目的は、チップ接続のキャパシティを活かすとともに、端子への負担を軽減することにある。
【００６１】
本発明の第２０の目的は、チップの機能ユニットへ直接にチップ接続を行ない、チップ内部の配線長を短縮し、機能ユニットと端子間のディレイを削減することにある。
【００６２】
本発明の第２１の目的は、狭ピッチ、高密度の入出力ピンとして実際的なエリア アレイ端子を供することにある。
【００６３】
本発明の第２２の目的は、本発明の対象として標準的な端子ピッチの規格を提示することにある。
【００６４】
本発明の第２３の目的は、本発明の適用範疇に含まれるチップ サイズ、すなわちパッケージ サイズを示すことにある。
【００６５】
本発明の第２４の目的は、熱伝導または空冷によりチップを効率的に冷却することにある。
【００６６】
本発明の第２５の目的は、チップのパッドと配線を直結する、簡便且つ高密度のエリア アレイ チップ接続を具現することにある。
【００６７】
本発明の第２６の目的は、エリア アレイ状に配列されたボンディング体を用いて、高密度のチップ接続を行なうことにある。
【００６８】
本発明の第２７の目的は、より簡易な構造により特に薄型化と低コスト化を図ったＬＣＳＰを提供することにある。
【００６９】
本発明の第２８の目的は、複数のチップを搭載するパッケージを、それらと等価なサイズにまで小型化することにある。
【００７０】
本発明の第２９の目的は、実際的な仕様のラミネート基板により従来のＣＳＰに比べて多ピン化を可能にすることにすることにある。
【００７１】
本発明の第３０の目的は、アドヴァンスト型ラミネート基板により比較的低コストで高密度、多層化を実現することにある。
【００７２】
本発明の第３１の目的は、基板誘電層と封止樹脂等の、パッケージ絶縁材料の物性（誘電率、誘電正接、抵抗率、熱膨張係数、熱伝導率、弾性率、吸湿率、ガラス転移温度、粘度、接着性、加工性等）を用途に応じて調合することにある。
【００７３】
本発明の第３２の目的は、配線とＶＨ／ＴＨを構成する導体の性質と構成（抵抗率、熱膨張係数、熱伝導率、弾性率、接合強度、半田付け性等）を用途に適合させることにある。
【００７４】
本発明の第３３の目的は、チップ接続と端子の材質の適正化により信頼性寿命や検査時の耐久性を向上することにある。
【００７５】
本発明の第３４の目的は、端子の半田付けを良好に行なうと共に、仮付け検査や検査後のリペアに耐えさせることにある。
【００７６】
本発明の第３５の目的は、パッドと配線を直結するチップ接続の製造プロセスコストを削減することにある。
【００７７】
本発明の第３６の目的は、ボンディング体を用いるチップ接続における封止樹脂と吸湿防止手段のプロセス コストを省くことにある。
【００７８】
本発明の第３７の目的は、吸湿防止手段と端子形成のためのプロセスを兼ねて簡略化することにある。
【００７９】
本発明の第３８の目的は、別の手段により吸湿防止と端子形成のプロセス コストを下げることにある。
【００８０】
本発明の第３９の目的は、チップ接続、配線、ＶＨ／ＴＨ、端子を微細、高密度化し、且つ、高アスペクト比によりチップ接続と端子の疲労寿命を改善することにある。
【００８１】
本発明の第４０の目的は、本発明によるＬＣＳＰパッケージを高密度且つ低コストに実装し得る二次配線基板を具備し、高速信号伝送を可能ならしめ、実用上十分なる耐応力信頼性、放熱、検査性を備え、ＬＣＳＰ本来の性能を引き出すセカンド レヴェル パッケージング構造を提供することにある。
【００８２】
本発明の第４１の目的は、多ピンのＬＣＳＰと二次基板を高密度に配線し、且つ、コスト アップを低く抑えることにある。
【００８３】
本発明の第４２の目的は、ＬＣＳＰと別個のパッケージ間を伝播する信号のディレイを短縮することにある。
【００８４】
本発明の第４３の目的は、ＬＣＳＰへ印加される電源のノイズを低減することにある。
【００８５】
本発明の第４４の目的は、チップ−基板間のチップ接続と、基板−二次基板間の端子の熱疲労寿命のレベルを揃え、ＬＣＳＰのパッケージングの総合的な信頼性を保証することにある。
【００８６】
本発明の第４５の目的は、チップ接続寿命の保証が十分である場合に、端子ピッチを大幅に狭め、より多くの端子を取り出すことにある。
【００８７】
本発明の第４６の目的は、ＬＣＳＰの端子数や性能に応じて二次基板を高密度、多層化することにある。
【００８８】
本発明の第４７の目的は、スクリーン印刷と一括リフローによる端子の半田付けを容易にし、リペア作業のコストを低減することにある。
【００８９】
本発明の第４８の目的は、二次基板を検査用として用い、ソケットとの接触抵抗を低く抑えることにある。
【００９０】
本発明の第４９の目的は、ＬＣＳＰと別個のパッケージを冷却するための設置スペースと部品点数を削減することにある。
【００９１】
本発明の第５０の目的は、プロセッサ チップを積んだＬＣＳＰとメモリ パッケージにより、高性能マルチチップ モジュールを構成することにある。
【００９２】
本発明の第５１の目的は、メモリを載せたＬＣＳＰにより大容量のメモリ モジュールを提供することにある。
【００９３】
【課題を解決するための手段】
上記第１〜第５１の目的を達成するため、本発明によるＬＣＳＰは、以下の手段（１）〜（５１）を用いる。
【００９４】
（１）集積回路チップをこれと同等サイズのラミネート配線基板の上面へフリップ チップ コネクション（Ｆｌｉｐ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ：ＦＣＣ）により接続し、これを基板の配線またはヴァイア／スルー ホール（ＶＨｏｒ ＴＨ）を介して外部端子に接続し、ＦＣＣの周囲と共にチップと基板の間隙をアンダーフィルにより埋設し、端子を除いた基板の下面にエンカプスラントを被覆する。
【００９５】
（２）配線やＶＨ／ＴＨに接続される端子を、ＶＨ／ＴＨまたはＦＣＣに対して互いに中心軸と垂直方向にずらして配置する。
【００９６】
（３）チップの接続パッドから端子までの配線接続経路を、アンダーフィルと基板の厚さの合計寸法より長くする。
【００９７】
（４）ＶＨ／ＴＨの穴の中を導体により、または穴の壁に導体を形成した残りの部分を誘電体により、透き間なく埋め込む。
【００９８】
（５）ＦＣＣまたは端子として、弾性体の表面を導体でカバーした構造を採用する。
【００９９】
（６）アンダーフィル材料の熱膨張係数をＦＣＣにマッチングさせる。
【０１００】
（７）ＦＣＣと端子の寿命をＮｃ、Ｎｔ、サイズをＤｃ、Ｄｔ、その比率をγ＝Ｄｔ／Ｄｃ、チップと基板とＰＷＢの熱膨張係数をα0、α1（＝α）、α2とおく。熱疲労寿命はＮｃ∝｛Ｄｃ／(α1−α0)｝2、 Ｎｔ∝｛Ｄｔ／(α2−α1)｝2のようにサイズと熱膨張係数に関連付けられる。ＮｃとＮｔをバランスさせるためＮｃ＝ｋ・Ｎｔとすると、基板の熱膨張係数はα1＝(γα0＋√ｋα2)／(γ＋√ｋ)となる。比例定数ｋ＝ｋｕ・ｋｓは、アンダーフィルによるＦＣＣの延命効果が通常ｋｕ＝５〜１０倍、ＦＣＣと端子の構造や材料による差異が凡そｋｓ＝１／５〜５倍であるから、１≦ｋ≦５０となる。ここで、通常α0は〜３ｐｐｍ／Ｋ、α2は〜１５ｐｐｍ／Ｋである。したがって、３(γ＋５)／(γ＋１)≦α≦３(γ＋３５)／(γ＋７)を満たす基板を用いる。
【０１０１】
（８）基板の厚さを端子直径の１０倍以下に制限する。
【０１０２】
（９）エンカプスラントによりＴＨの表面を塞ぎ、外気から遮断する。
【０１０３】
（10）ＶＨをスタックし、カラム接続したＴＨを用いる。
【０１０４】
（11）配線が基板側面に露出しないように、ルーティングを行なう。
【０１０５】
（12）基板下面に加えてチップとアンダーフィルと基板の側面も、エンカプスラントにより被覆する。
【０１０６】
（13）端子をインタースティシャル ヴァイア ホール（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｖｉａ Ｈｏｌｅ：ＩＶＨ）すなわち非貫通穴により配線に接続し、基板下面の誘電層をエンカプスラントまたはその一部として代用する。
【０１０７】
（14）ＩＶＨにより配線とＦＣＣを接続する。
【０１０８】
（15）低弾性になるように調合した有機材料のラミネート基板を用い、同様に低弾性に調節した接着剤をアンダーフィルとエンカプスラントとして用いる。
【０１０９】
（16）基板に低誘電層と高誘電層を設け、前者において信号配線を行ない、後者によりデカップリング キャパシタを構成する。
【０１１０】
（17）基板内部の所定の層に高抵抗の導体を形成し、信号配線の終端抵抗を作り込む。
【０１１１】
（18）チップ配線より抵抗や容量が小さい基板配線によってパッド同士を相互接続し、イントラチップ ハイウェイすなわちチップ内部ための高速長距離配線を基板側に設ける。
【０１１２】
（19）幾つかのチップ パッドを同じ基板配線へ接続し、端子のサイズとピッチをパッドより大きくする。
【０１１３】
（20）チップ表面に幾つかの群れを成して偏在するパッドから、基板配線を介して規則正しいエリア アレイ状の端子へ配線する。
【０１１４】
（21）端子として、ボール グリッド アレイ（ＢＧＡ）、カラム グリッドアレイ（ＣＧＡ）、マイクロピン グリッド アレイ（ＭＰＧＡ）、またはランド グリッド アレイ（ＬＧＡ）を用いる。
【０１１５】
（22）端子ピッチを０.３〜１.０ｍｍ（０.１ｍｍ刻み）または１０〜４０ｍｉｌ（１０ｍｉｌ刻み）、配列形状を正方格子または面心格子のグリッド アレイと定める。
【０１１６】
（23）パッケージ形状を３〜２５ｍｍ角（１ｍｍ刻み）の正方形、または３、４、５、６、７、８、９、１０、１１×７、９、１２、１４、１６、１８、２１、２３、２５ｍｍ2（記述順の組合せで±１ｍｍの範囲）の長方形と定める。
【０１１７】
（24）エンカプスラントで覆われていないチップの背面に、チップを冷却するためのヒート スプレッダ、ヒート シンク、またはフィンを取り付ける。
【０１１８】
（25）アンダーフィル接着剤によりチップを基板へフリップ チップ ダイ アタッチ（Ｆｌｉｐ Ｃｈｉｐ Ｄｉｅ Ａｔｔａｃｈ：ＦＣＤＡ）で貼り付け、チップ パッドから直下にアンダーフィルを貫通するダイレクト スルー ホール（Ｄｉｒｅｃｔ Ｔｈｒｏｕｇｈ Ｈｏｌｅ：ＤＴＨ）から成るＦＣＣによりパッドと配線を接続する。
【０１１９】
（26）チップ パッド、または基板の配線やＶＨ／ＴＨにバンプを形成してＦＣＣを行ない、アンダーフィル接着剤によりバンプを補強する。
【０１２０】
（27）誘電体と導体層から成る配線基板にチップをＦＣＤＡによって取付け、チップ パッドと導体層と端子をダイレクト ヴァイア ホール（ＤｉｒｅｃｔＶｉａ Ｈｏｌｅ：ＤＶＨ）により接続し、エンカプスラントにより被覆する。
【０１２１】
（28）複数のチップの合計サイズに相当する基板を用い、マルチチップのＬＣＳＰを構成したものである。
【０１２２】
（29）ラミネート基板の仕様を、信号層数２以上、信号層の誘電率４以下、ライン ピッチ０.２ｍｍ以下、ヴァイア／スルー ホール径０.３ｍｍ以下、熱膨張係数１５以下とする。
【０１２３】
（30）配線基板として、フィルム積層型ラミネート基板、ビルドアップ型ラミネート基板、または転写型ラミネート基板を用いる。
【０１２４】
（31）基板の誘電層、アンダーフィル、エンカプスラントの材料として、エポキシ系樹脂、ポリイミド系樹脂、マレイミド系樹脂、ビスマレイミド系樹脂、フッ素系樹脂、ウレタン系樹脂、シリコーン系樹脂、フェノール系樹脂、ビフェニール系樹脂、またはこれらのブレンド、またはこれらにガラス／シリカ／アラミドの繊維やシリカ／セラミック／エラストマ／ポリマのフィラ等を添加した複合材を用いる。
【０１２５】
（32）配線やＶＨ／ＴＨ、または基板のベースの材料として、銅、金、アルミ、インバ、モリブデン、ニッケル、クロム、チタン、タングステン、またはこれらの金属との合金や複合金属材を用いる。
【０１２６】
（33）ＦＣＣや端子の材料として、金、銀、銅、アルミ、ニッケル、半田、またはこれらの金属との合金や複合金属材、またはこれらをコアや外殻やフィラとするポリマとの複合材を用いる。
【０１２７】
（34）端子自体か、または開口位置にある配線やＶＨ／ＴＨに、半田に対するバリア メタル層を形成する。
【０１２８】
（35）先ず配線とＶＨ／ＴＨが予め形成された基板を用意し、これに接着フィルム（アンダーフィル）を貼り付け、次にフィルム付き基板に穴（ＤＴＨ）を加工し、チップのＦＣＤＡを行ない、最後に穴へ導体を形成し、ＤＴＨすなわちＦＣＣによりチップ パッドと配線を接続する。
【０１２９】
（36）先ずバンプ（ＦＣＣ）をパッド、または基板に予め形成された配線またはＶＨ／ＴＨに形成し、次にチップを基板に裏返して搭載し、配線またはＶＨ／ＴＨにバンプすなわちＦＣＣを接続し、最後にチップと基板の間隙と基板表面とに接着剤（アンダーフィル、エンカプスラント）を供給する。
【０１３０】
（37）先ず保護フィルム（エンカプスラント）に開口を加工し、次に基板にフィルムを接着し、最後に開口部の配線またはＶＨ／ＴＨに端子を形成する。
【０１３１】
（38）先ず基板下面に接着剤（エンカプスラント）を供給し、同時にまたはその後に開口を加工し、開口部の配線またはＶＨ／ＴＨに端子を形成する。或いは、先ず配線またはＶＨ／ＴＨに端子を形成し、その後基板下面にエンカプスラントを供給する。
【０１３２】
（39）配線、ＶＨ／ＴＨ、ＦＣＣ、または端子をアディティヴ法に基づく選択めっきにより形成する。
【０１３３】
（40）ＬＣＳＰよりサイズが大きく、ＬＣＳＰの端子ピッチより配線ピッチが狭いインターコネクション（配線やＶＨ／ＴＨ）が形成された二次配線基板を用意し、これにＬＣＳＰを接続する。
【０１３４】
（41）二次基板に基板ベースとアドヴァンスト配線層を設け、前者にＬＣＳＰを接続し、後者は前者より広い配線ピッチでルーティングを行なう。
【０１３５】
（42）二次基板にＬＣＳＰと別個のパッケージを近接して実装した上、低誘電率層のインターコネクションにより相互接続する。
【０１３６】
（43）ＬＣＳＰ基板と二次基板の両方に高誘電層から成るデカップリング キャパシタを設ける。
【０１３７】
（44）上記第７の手段と同様に、ＦＣＣに対する端子直径の比率をγ、チップの熱膨張係数をα0、ＬＣＳＰ基板をα1、二次基板をα2として、(γα0＋α2)／(γ＋１)≦α1≦(γα0＋７α2)／(γ＋７)を満たすＬＣＳＰ基板材料を使用する。
【０１３８】
（45）ＬＣＳＰ基板と二次基板に同じ素材を用いる。
【０１３９】
（46）二次基板として、ラミネート基板、デポジット／ラミネート基板、セラミック基板、ラミネート／セラミック基板、デポジット／セラミック基板、ラミネート／シリコン基板、またはデポジット／シリコン基板を用いる。
【０１４０】
（47）ＬＣＳＰ端子の構成材料よりも低融点の半田ジョイントにより、ＬＣＳＰを二次基板に接続する。
【０１４１】
（48）二次基板にスプリング コンタクトまたは導電性エラストマから成るエリア アレイ ソケットを設け、このソケットにＬＣＳＰを差し込んで検査する。
【０１４２】
（49）ＬＣＳＰと別個のパッケージとを冷却するため、これらの背面に共通のヒート スプレッダ、ヒート シンク、またはフィンを搭載する。
【０１４３】
（50）プロセッサ チップを搭載したＬＣＳＰとメモリ パッケージを二次基板に密に実装し、相互接続する。
【０１４４】
（51）メモリ チップを実装した複数のＬＣＳＰを二次基板に互いに密に実装する。
【０１４５】
【作用】
上記手段（１）によれば、小型のラミネート配線基板によりチップ サイズとほぼ同等のＬＣＳＰのサイズが得られる。インタポーザとして配線基板を用いることにより、配線をチップに直接蒸着するＭＣＳＰのようにチップ コストが過大になることはない。
【０１４６】
ラミネート基板は、その有機材料と製造方法により、ＣＣＳＰのセラミック基板のように誘電率や配線抵抗が高くならず、ライン ピッチが広くならず、しかも基板コストがかからない。ＴＣＳＰのテープのように信号層数が単層に限られておらず、ＴＣＳＰやＭＣＳＰのように終端抵抗やデカップリング キャパシタの作り込みが困難を極めることはない。
【０１４７】
チップ接続は、ＦＣＣにより一括して十分な密度を以て実施できる。ＴＣＳＰのＴＡＢテープのようにシングル ポイント ボンディングにより製造スループットが下がることがない。ＦＣＣのレイアウトは、ＴＣＳＰのようにチップ上の周辺に限られておらず、外部端子までのパッケージ内部配線長が長くなって伝播ディレイが増大し、高周波ノイズの影響を受けることがない。
【０１４８】
アンダーフィルは、チップと基板間の熱膨張差によりＦＣＣに加わる応力を分散し、チップ表面を封止する。ＦＣＣを微細化しても熱応力が過大になることはない。配線やＶＨ／ＴＨは適切に配置されることにより、端子からＦＣＣやＶＨ／ＴＨ等へ直列に印加する応力を緩和し、吸湿の進行を阻む。無配慮に配置した場合のようにクラックや剥離を生じ、不良要因になることがない。
【０１４９】
外部端子のサイズやピッチは、ラミネート基板材料の熱膨張係数や弾性を他の物性も勘案しつつ調節することにより、ＣＣＳＰやＭＣＳＰのようにＰＷＢとの間の熱膨張差によって制約されることがない。無配慮なラミネート材料を用いる場合のようにＦＣＣと端子の熱疲労寿命のバランスが崩れることがなく、歪みが断線や吸湿を誘起することがない。
【０１５０】
エンカプスラントは基板表面を損傷や湿度から防護する。無配慮に基板を素のまま用いる場合のように、ＶＨ／ＴＨや配線等の接合界面から水分が浸入することがなく、耐湿性を損なうことがない。
【０１５１】
上記手段（２）によれば、端子の中心位置をＶＨ／ＴＨまたはＦＣＣの中心位置に一致させないことにより、端子近傍からチップ表面の方向へ直通する応力伝達経路や水分浸入経路がなくなる。
【０１５２】
上記手段（３）によれば、インターコネクションを最短距離より長くすることにより、ＦＣＣ、ＶＨ／ＴＨ、端子等をつなぐ経路が迂回する。
【０１５３】
上記手段（４）によれば、ＶＨ／ＴＨを導体や誘電体で充満することにより、中空のＶＨ／ＴＨに比べて強度が増し、内部が外気に晒されることがなくなり、ＶＨ／ＴＨの直上または直下で配線が行なわれる。
【０１５４】
上記手段（５）によれば、ＦＣＣまたは端子に導電性とともにコンプライアンスを付与することにより、応力や外力は弾性変形により吸収され、検査時の接触が安定する。
【０１５５】
上記手段（６）によれば、ＦＣＣとアンダーフィルを熱膨張的に同質にすることにより、チップと基板の表面全体に熱応力が分散し、ＦＣＣに集中することがない。
【０１５６】
上記手段（７）によれば、基板の熱膨張係数を所定の値に設定することにより、アンダーフィルで補強されたＦＣＣと端子の両者の熱疲労寿命がほぼ均衡する。
【０１５７】
上記手段（８）によれば、基板厚さを薄くすることにより、導体めっきされるＶＨ／ＴＨのサイズが端子の直径より小さくなる。
【０１５８】
上記手段（９）によれば、ＴＨを被覆することにより、ＴＨと基板の接合界面やＴＨの内部がＬＣＳＰの表面から隠される。
【０１５９】
上記手段（10）によれば、ＶＨをスタックすることにより、ＴＨの内部が導体で埋まり、スタッガード、スパイラル、または階段状に配列したＶＨのように配線密度が下がらない。
【０１６０】
上記手段（11）によれば、配線を基板に内在することにより、配線と誘電層の接合界面が基板側面に現れない。
【０１６１】
上記手段（12）によれば、ＬＣＳＰ側面をエンカプスラントで覆うことにより、チップとアンダーフィル間やアンダーフィルと基板間の接合界面が外気に露出しない。
【０１６２】
上記手段（13）によれば、ＴＨより小径のＩＶＨによって端子と配線が接続され、基板表面はＩＶＨを形成した誘電層により被覆される。
【０１６３】
上記手段（14）によれば、ＩＶＨによりＦＣＣと配線がファイン ピッチで接続され、アンダーフィルと基板の間にはＩＶＨの誘電層が横たわる。
【０１６４】
上記手段（15）によれば、基板、アンダーフィル、またはエンカプスラントの弾性変形により、チップと基板間や基板とＰＷＢ間の熱膨張差が吸収され、端子に加わる外力が殺がれる。
【０１６５】
上記手段（16）によれば、信号は低誘電層を伝送され、パワー／グランド プレーンに挟まれた高誘電層が蓄える電荷により電源電圧の揺動が抑制される。
【０１６６】
上記手段（17）によれば、高抵抗配線層に設ける終端抵抗により、チップが入出力する信号が送端または受端において整合される。
【０１６７】
上記手段（18）によれば、端子には接続されない低負荷のイントラチップ ハイウェイにより、チップ内部の回路同士が相互接続される。
【０１６８】
上記手段（19）によれば、パワー／グランド等に用いる複数のＦＣＣを共通の端子に接続することによって、端子よりもＦＣＣの数を増やせる。
【０１６９】
上記手段（20）によれば、配置自由度の大きいＦＣＣにより、チップの機能ユニット毎の極めて近傍に偏在したパッドへ信号や電源を接続できる。
【０１７０】
上記手段（21）によれば、二次元に配列されたＢＧＡ、ＣＧＡ、ＭＰＧＡ、またはＬＧＡにより外部端子が取り出される。
【０１７１】
上記手段（22）によれば、正方格子や面心格子状に所定のピッチで規則正しく並んだ端子により、ＬＣＳＰがＰＷＢに実装される。
【０１７２】
上記手段（23）によれば、所定のサイズの正方形や長方形を以て規格化されたＬＣＳＰが取り扱われる。
【０１７３】
上記手段（24）によれば、ヒート スプレッダ、ヒート シンク、またはフィンにより、チップの回路面から背面の方向へ放熱される。
【０１７４】
上記手段（25）によれば、チップ パッドから直にアンダーフィルを貫通し、基板の一部でもあるＤＴＨにより、チップと基板配線が短い距離で接続され、基板にはＦＣＣ用のバンプやパッドを設ける必要がない。
【０１７５】
上記手段（26）によれば、アンダーフィルで補強されたバンプにより、チップと基板のＦＣＣが行なわれる。
【０１７６】
上記手段（27）によれば、誘電体層がアンダーフィルを兼ね、ＤＶＨがＦＣＣを兼ねるので、部品点数が減り、パッケージ構造がさらに簡略化される。
【０１７７】
上記手段（28）によれば、複数のチップを基板に敷き詰めて実装することにより、マルチチップＬＣＳＰが構成される。
【０１７８】
上記手段（29）によれば、所定の仕様の基板を用いることにより、多ピン化に必要な配線キャパシティが得られ、低熱応力化が実施される。
【０１７９】
上記手段（30）によれば、アドヴァンスト基板に狭ピッチの配線と小径のＶＨ／ＴＨを形成することによって、ＦＣＣや端子の数への制約が緩和される。
【０１８０】
上記手段（31）によれば、合成樹脂や混合材、他材料との複合材を用いることにより、所望の誘電率や熱膨張係数等をもつ基板、アンダーフィル、またはエンカプスラントの材料が調合される。
【０１８１】
上記手段（32）によれば、配線やＶＨ／ＴＨ、または基板のベースとして、信号配線に多用する銅だけではなく他の金属により、接合材、熱伝導材、低熱膨張材、終端抵抗材として種々の機能が得られる。
【０１８２】
上記手段（33）によれば、半田や金等の金属、ポリマとの複合材により、電気的接続だけに限らず、耐酸化性、耐熱性、リフロー性、コンプライアンス等がＦＣＣや端子に付与される。
【０１８３】
上記手段（34）によれば、バリア メタル層によって半田による食われが防止され、脆い金属間化合物の生成が抑えられる。
【０１８４】
上記手段（35）によれば、基板またはその一部とＤＴＨの加工をＦＣＤＡの前に予め行ない、ＦＣＤＡと同時にアンダーフィルを形成することにより、順次行なうプロセスに比べて工程数が削減される。
【０１８５】
上記手段（36）によれば、バンプを補強するアンダーフィルと、基板を保護するエンカプスラントとを同時に形成することにより、二度手間を省ける。
【０１８６】
上記手段（37）によれば、予め端子の開口を形成した保護フィルムを用いることによって、エンカプスラントが接着プロセスにより形成される。
【０１８７】
上記手段（38）によれば、エンカプスラントの供給と一連するプロセスにより、開口が設けられる。或いは、端子を先に形成することにより、基板表面と共に端子の一部の表面も密封される。
【０１８８】
上記手段（39）によれば、アディティヴ法により必要な個所にだけ導体が形成され、ＶＨ／ＴＨの内部は導体で埋められる。
【０１８９】
上記手段（40）によれば、所定の配線キャパシティをもつ二次基板のインターコネクションにより、多ピン、狭ピッチのＬＣＳＰから別個のパッケージや素子、さらに二次基板の外部への相互接続が行なわれる。
【０１９０】
上記手段（41）によれば、アドヴァンスト配線層によりＬＣＳＰと別個のパッケージとが広いバンド幅で高速に信号接続され、基板ベースにより給電やさらに外部との信号接続が行なわれる。
【０１９１】
上記手段（42）によれば、短距離且つ低誘電率のインターコネクションにより、ＬＣＳＰと別個のパッケージとの間の信号が伝送される。
【０１９２】
上記手段（43）によれば、二次基板とＬＣＳＰのデカップリング キャパシタにより、二次基板からＬＣＳＰへ、さらにＬＣＳＰからチップへの電源供給が安定する。
【０１９３】
上記手段（44）によれば、ＬＣＳＰ基板の熱膨張係数をチップと二次基板の間の所定の範囲に収めることにより、ＦＣＣと端子の疲労寿命が概ね同じレベルに並ぶ。
【０１９４】
上記手段（45）によれば、ＬＣＳＰ基板と二次基板の熱膨張係数と配線キャパシティが等しいことにより、端子のサイズとピッチがさらに微細化される。
【０１９５】
上記手段（46）によれば、低誘電率化と狭ピッチ配線が可能な二次基板を用いることにより、ＬＣＳＰと他者との信号転送スループットが高まる。
【０１９６】
上記手段（47）によれば、二次基板へスクリーン印刷した半田を一括リフローすることにより、端子と二次基板を接続する半田ジョイントが形成される。
【０１９７】
上記手段（48）によれば、スプリングまたはエラストマのコンプライアンスにより、端子の高さバラツキが許容され、安定に接触される。
【０１９８】
上記手段（49）によれば、ＬＣＳＰと別個のパッケージを共通して背面から冷却することにより、それぞれに放熱部品を取り付ける必要がない。
【０１９９】
上記手段（50）によれば、配線長が短く本数が多い二次基板のインターコネクションにより、ＬＣＳＰのプロセッサとメモリ間のアクセスが行なわれる。
【０２００】
上記手段（51）によれば、二次基板により、複数のＬＣＳＰのメモリを結ぶアドレス／データ バスが敷設される。
【０２０１】
【実施例】
以下、本発明の実施例を図面と共に説明する。図１及び図２は第１実施例のチップ サイズ パッケージ（ＣＳＰ）の斜視図と縦断面構造図である。
【０２０２】
図１及び図２において、ラミネート−ベースド チップ サイズ パッケージ（ＬＣＳＰ）１は、集積回路チップ１０、インタポーザのラミネート配線基板２０、アンダーフィル４０、外部端子５０、エンカプスラント６０から構成されている。チップ１０は、同じサイズを有する基板２０へアンダーフィル４０によりフリップ チップ ダイ アタッチ（ＦＣＤＡ）されている。チップ１０の接続パッド１２は、ダイレクト スルー ホール（ＤＴＨ）３０から成るフリップ チップ コネクション（ＦＣＣ）により基板２０の導体層２１〜２３へ接続され、これらの層の配線２１〜２３からインタースティシャル ヴァイア ホール（ＩＶＨ）３１と端子パッド３２を介して端子５０へ相互接続されている。エンカプスラント６０は、端子５０の位置の開口６１とチップ１０の背面の開口６２を除き、基板２０の表面と、基板２０とアンダーフィル４０及びチップ１０の側面を保護している。
【０２０３】
チップ１０はシリコン半導体素子から成り、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）またはバイポーラ トランジスタ等の大規模集積回路１１と、アルミニウムの接続パッド１２が形成されている。接続パッド１２部分以外の回路１１の表面は、ポリイミドから成るパッシベーション膜で覆われている。本第１実施例では、チップ１０のサイズは１９.４ｍｍ角、厚さ０.３ｍｍである。
【０２０４】
基板２０は、導体層２１〜２４と誘電層２５〜２７から成り、ＤＴＨ３０、ＩＶＨ３１、端子パッド３２を備えている。サイズはチップ１０と実効的に等しい１９.６ｍｍ角であり、厚さは０.１５ｍｍである。
【０２０５】
導体層２１〜２４は銅から成り、標準的な厚さは１８μｍである。層２１、２２はパワー／グランド プレーンであり、層２３、２４には最密部でライン幅５０μｍ、ライン ピッチ１００μｍの信号配線が形成されている。信号線の特性インピーダンスは５０Ω近辺にある。
【０２０６】
誘電層２５〜２７は各々厚さ５０μｍのエポキシ樹脂のラミネートから成り、所望の物性を得るためセラミックまたはシリカ等のフィラーが混入されている。層２５、２６は低熱膨張の複合材料（誘電率４.４、熱膨張係数７ｐｐｍ／Ｋ）、層２７は低誘電率の接着フィルム（誘電率３.７、熱膨張係数２６ｐｐｍ／Ｋ）から成る。層２７は、接着時に配線２３を埋め込み、且つＩＶＨ３１の加工穴へしみ出さぬように、適正な流動性を有している。なお、層２５〜２７は、後述する端子５０とエンカプスラント６０の形成のためガラス転移温度を高めたエポキシ樹脂から成り（１８５℃）、これに伴って吸湿率が低い（０.３％）。
【０２０７】
ＤＴＨ３０とＩＶＨ３１は、ドリルまたはレーザにより加工した穴へ銅めっきを施すことにより形成されている。これらの穴の側壁と底面に銅が析出する。内部はインナーフィル樹脂により埋め込まれている。なお、接続パッド１２との密着とバリアのため、銅めっきの前にＤＴＨ３０或いはパッド１２側へ予めクロム、ニッケル、タングステン、銅、または金等をメタライズする。
【０２０８】
本第１実施例ではＤＴＨ３０がチップ１０のＦＣＣの役目を果たしており、接続パッド１２から直にアンダーフィル４０と誘電層２５、２６を貫通し、配線２１〜２３へ達している。直径は１００μｍ、最密部ではピッチ２５０μｍの面心格子状に配列されている。ＩＶＨ３１は、層２７の表裏にある配線２３と配線２４を接続する非貫通穴であり、直径は５０μｍである。なお、ＤＴＨ３０とＩＶＨ３１、ＤＴＨ３０と端子５０は互いに中心軸をずらして位置しており、直列に配されることはない。
【０２０９】
アンダーフィル４０は、誘電層２７と同様の厚さ５０μｍのエポキシ接着フィルムから成る。チップ１０と基板２０を接着してＦＣＤＡを行なうとともに、接着後は両者のギャップを埋めている。流動性の調節により、接着時にアンダーフィル４０がＤＴＨ３０の加工穴を潰すことはない。本第１実施例では、アンダーフィル４０は基板２０の一部と見做すこともできる。
【０２１０】
端子５０は二次元的に配列されたボール グリッド アレイ（ＢＧＡ）である。ピッチ０.６ｍｍ、マトリクス３０×３０を以て合計９００ピンを取り出せる。ボールは直径０.３８ｍｍ、高さ０.３ｍｍの鉛／錫共晶半田（融点１８３℃）から成る。端子５０は、エンカプスラント６０の開口６１で端子パッド３２へ接続されている。端子パッド３２は配線２４の一部から成り、直径は０.３６ｍｍである。
【０２１１】
エンカプスラント６０は黒色のフィラー入りビフェニール硬化型エポキシ樹脂から成る。チップ１０と基板２０をモールドするため、低熱膨張、低弾性で耐湿性が高く、アルファ線量が少ない材料（ガラス転移温度１３５℃以下での熱膨張係数１４ｐｐｍ／Ｋ、曲げ弾性率１７ＧＰａ、吸湿率０.１％、線量０.００１Ｃ／ｈｒ／ｃｍ2以下）が用いられている。基板２０の下面でのモールド厚さは０.１ｍｍ、基板２０の側面では０.２ｍｍ、チップ１０の側面では０.４ｍｍである。チップ１０の背面の開口６２は、放熱のためモールドされていない。ＬＣＳＰ１のサイズは２０ｍｍ角、モールド部分の高さは０.７ｍｍとなる。
【０２１２】
図３(Ａ)〜図３(Ｅ)は第１実施例のＬＣＳＰ１の製造プロセス フロー図である。
【０２１３】
図３(Ａ)のプロセスでは、プローブ検査が終了したウエハをチップ１０にダイシングする。
【０２１４】
図３(Ｂ)のプロセスでは、先ず、導体層２１〜２３と誘電層２５、２６から成る大面積のシート基板７０（５０ｃｍ角〜１ｍ角、基板２０が多数取得できるサイズ）を用意する。導体層２１〜２３には、予め所定の配線パターンをチップ１０が搭載されるべき位置へ繰り返し形成しておく。
【０２１５】
次に、接着シート７１（アンダーフィル４０と成る）を基板７０の導体層２１の側へ仮接着する。この後、基板７０とシート７１を貫通する穴８０（ＤＴＨ３０と成る）を所定の位置へドリルまたはレーザにより加工する。
【０２１６】
この次に、検査良品のチップ１０のＦＣＤＡを行なう。穴８０と接続パッド１２の位置を合わせてチップ１０をシート７１の上へ搭載し、加熱と加圧を行なって基板７０と本接着する。このとき、チップ１０とシート７１と基板７０は互いに密着するが、穴８０は残る。この作業を繰り返して、複数のチップ１０を基板７０へ順次接着してゆく。
【０２１７】
最後に、ＤＴＨ３０を形成する。予め導体層２３の配線パターンへめっきレジストを被せておき、穴８０の側壁と底面へ選択的に銅めっきを行なう。穴８０のアスペクト比は約１.５であり、支障なくめっきを行なえる。こうして、接続パッド１２と導体層２１〜２３の配線とを接続する。ＤＴＨ３０の内部は樹脂によって埋め込む。
【０２１８】
図３(Ｃ)のプロセスでは、先ず、導体層２４と誘電層２７（接着シート）とから成るシート基板７２を用意する（サイズは基板７０と同じ）。導体層２４には所定の配線パターンや端子パッド３２が形成されている。この基板７２の所定の位置へ穴８１（ＩＶＨ３１と成る）をレーザ加工する。
【０２１９】
次に、図３(Ｂ)のプロセスで既にＤＴＨ３０を加工した基板７０に対して、基板７２を位置合わせして積み重ねる。そして、基板７０と基板７２を加熱と加圧により誘電層２７を介して接着する。こうして、これらは穴８１を残して互いに密着する。
【０２２０】
最後に、ＩＶＨ３１を形成する。予め導体層２４の配線へめっきレジストを施してから、アスペクト比が約１の上記の穴に選択的に銅めっきを行なう。こうして、導体層２３と２４の配線同士を接続する。
【０２２１】
図３(Ｄ)のプロセスでは、先ず、既に複数のチップ１０が搭載された基板７０と７２を、チップ１０毎にチップと同じサイズで、ダイシングまたは打ち抜きによって切り出す。こうして、チップ１０と基板２０の合体品が出来上がる。
【０２２２】
次に、トランスファ モールドによりエンカプスラント６０を形成する。上記の合体品を治具等により位置決めして、モールド金型のキャビティへ設置する。エンカプスラント６０の材料を金型に注入し、加圧硬化させた後、離型させる。上金型と下金型には突起を設けてあり、成形と同時にチップ１０の背面と端子パッド３２の位置に開口６１、６２を加工する。
【０２２３】
図３(Ｅ)のプロセスでは、エンカプスラント６０の開口６１へ、マスク（ふるい）または吸着搬送等の方法により半田ボール９０を供給する。この後、半田ボール９０をリフロー加熱し、端子パッド３２へ接合することにより、端子５０を形成する。こうして、第１実施例のＬＣＳＰ１が完成する。
【０２２４】
本第１実施例のＬＣＳＰ１によれば、表１に掲げた目標を達成することができる。
【０２２５】
ＬＣＳＰ１は、チップ サイズと実効的に等しいサイズにまでパッケージを小型化できる効果がある。パッケージ面積に占めるチップ１０の面積比率、すなわち実装効率として９４％という非常に高い値が得られる。
【０２２６】
ＬＣＳＰ１では、端子５０のピッチを０.６ｍｍへ狭めることができ、端子数９００ピン、端子密度２２５ピン／ｃｍ2という多ピン化を達成できる効果がある。基板２０、アンダーフィル４０、及びエンカプスラント６０の熱膨張係数と弾性率を適切に設定することにより、端子５０やＤＴＨ３０に加わる熱応力を軽減し、微細化を実現できる。両者が同等レベルの熱疲労寿命を十分確保するように、一方に偏らせずにバランス良く配分する。熱サイクル試験において、５００サイクル以上でも問題が生じていない。
【０２２７】
ＬＣＳＰ１の実効的な熱膨張係数は約９ｐｐｍ／Ｋである。従来技術のＣＣＳＰ（４〜７ｐｐｍ／Ｋ）やＭＣＳＰ（３ｐｐｍ／Ｋ）に比べて実装先のプリント配線基板（ＰＷＢ、１３〜１８ｐｐｍ／Ｋ）との熱膨張差が少ないので、端子５０のサイズとピッチを微細化しても疲労や破断の問題が生じない。
【０２２８】
チップ１０と基板２０間の熱膨張差によりＤＴＨ３０に加わる応力は、基板２０の層２５、２６に低熱膨張材を用いることによって低減できる。その上、チップ１０と基板２０間を埋めたアンダーフィル４０と、ＤＴＨ３０の内部を埋めたインナーフィル樹脂によって分散できる。
【０２２９】
端子５０やＤＴＨ３０に加わる熱応力、さらにパッケージ検査時の外力の低減には、端子５０とＤＴＨ３０やＩＶＨ３１をオフアクシスで配置したことの寄与も大きい。端子５０から接続パッド１２へ到る応力の直列伝達を避けることができるので、クラックや剥がれが誘起されず、熱的及び機械的な信頼性が向上する効果がある。その上、検査を安全に実施できる。
【０２３０】
ラミネート基板２０は、端子５０の狭ピッチ、多ピン化に対応した十分な配線キャパシティを具備できる。基板２０の仕様は、先に課題の章で述べた目標を達成している。ＬＣＳＰ１はライン ピッチ０.１ｍｍの信号層２３、２４を備えており、直径０.１ｍｍのＤＴＨ３０と直径０.０５ｍｍのＩＶＨ３１を介して９００ピンの端子５０と接続パッド１２の間を相互接続する。
【０２３１】
ラミネート基板２０は、ＣＣＳＰのセラミック基板（ライン ピッチ０.２〜０.４ｍｍ）に比べて配線パターンを難なく微細化できる。従来のＴＣＳＰのＴＡＢテープ（ライン ピッチ０.０５〜０.１ｍｍ）のように接続パッドのレイアウトがチップ周辺に限定されていないので、ルーティングが容易であり、極端にピッチを狭める必要はない。簡易なプロセスにより配線形成を行なえる。
【０２３２】
基板２０の多層化、及びＤＴＨ３０とＩＶＨ３１の形成は、ＰＷＢの製造で一般的に行なわれている簡便なプロセスと同様にして実施できる。チップ１０とは別途に予め配線パターンと穴を形成した基板７０、７１を積み重ねて接着し、めっきすれば良く、低コストである。基板２０の厚さを考慮して、ＤＴＨ３０やＩＶＨ３１のアスペクト比は２倍以下に抑えてあり、ファイン パターンのめっきが良好に行なえる。このプロセスは、蒸着やフォトリソグラフィをウエハ プロセスで行なうＭＣＳＰに比べて、チップ コストを削減できる効果がある。エポキシ樹脂から成る基板７０、７１は、ＣＣＳＰのセラミック基板やＴＣＳＰのポリイミドに比べて元来材料費が安い。しかも、セラミック基板よりシートの大型化が可能であり、生産性が向上する。
【０２３３】
ＤＴＨ３０から成るＦＣＣは、チップ１０に対して十分なチップ接続を行なえる効果がある。チップ１０の全面から０.２５ｍｍ面心ピッチでＤＴＨ３０を取り出すことができ、接続密度に換算すると３２００パッド／ｃｍ2が可能である。信号層２３、２４への接続の他、パワー／グランド プレーン２１、２２へ多数の接続を行なうことができる。チップ周辺で接続するＴＣＳＰのようにチップ接続数によって端子数が制限されず、パッケージの内部配線長が長くならない。ＬＣＳＰ１の内部配線長は従来のＣＣＳＰと同程度に短くできる。その上、ＣＣＳＰ基板（誘電率５〜１０、タングステン／モリブデン）より基板２０（誘電率〜４、銅）の方が誘電率と抵抗が低いので、伝播ディレイがさらに短縮される効果がある。また、内部配線長が短いことにより同時切替ノイズや干渉ノイズの影響を受け難い。これに加えて、ＬＣＳＰ１は層２１、２２にパワー／グランドプレーンを備えているので、インダクタンスが低減され、ノイズを抑制できる効果がある。
【０２３４】
ＤＴＨ３０と接続パッド１２の接続は、めっきプロセスにより一括して行なえる。ＴＣＳＰのようなシングル ポイント ボンディングに比べて製造スループットが高く、生産装置が安いので、低コスト化できる効果がある。
【０２３５】
アンダーフィル４０は、ＤＴＨ３０を補強すると同時に、チップ１０と基板２０のギャップを充填して封止する。さらに、エンカプスラント６０には特に吸湿率の少ない材料を用いてチップ１０と基板２０を封止するので、耐湿信頼性が向上する効果がある。パッケージ評価において慣用的なプレッシャ クッカー試験及び高温高湿試験を実施しても不良は発生していない。モールド パッケージにおいてしばしば問題となるリフロー クラックは、パッケージ サイズが小さいことにより問題にならない。
【０２３６】
外気からの吸湿は、チップ１０とアンダーフィル６０と基板２０相互の接合界面を封止し、基板２０の側面に配線２１〜２３を露出させず、ＤＴＨ３０を層２７で塞ぎ、配線２４及びＩＶＨ３１の表面をエンカプスラント６０で覆うことによって阻止できる。また、ＤＴＨ３０とＩＶＨ３１のサイズは端子パッド３２より小さくしてあり、吸湿が生じ難い。さらに、上述したように端子５０とＤＴＨ３０とＩＶＨ３１の配置を互いにシフトすることにより、端子パッド３２から接続パッド１２までの相互接続経路が、基板２０とアンダーフィル４０の厚さよりも冗長になる。すなわち、水分が端子パッド３２の周囲からＩＶＨ３１とＤＴＨ３０の導体界面を経て浸入する経路を迂回させることができる。
【０２３７】
なお、エンカプスラント６０は、封止と共にチップ１０と基板２０を損傷から防護するので、製品出荷やＰＷＢ実装における取り扱いを安全且つ容易にする効果がある。
【０２３８】
放熱に関して、第１実施例では、チップ１０の背面の開口６２から非常に低い熱抵抗で冷却できる効果がある。チップ１０の回路面１１から背面までの熱抵抗は０.００５℃／Ｗであり、殆ど無視できる。背面には熱伝導グリース、熱伝導接着剤等により、ヒート スプレッダ、ヒート シンク、フィン、ペルチェ素子等を取り付ける。例えばフィンとグリースを用いて強制空冷を行なう場合の熱抵抗は、フィンが５℃／Ｗ以下、グリースが０.５℃／Ｗ以下に低減できる。したがって、チップ１０の発熱量が１０Ｗ以上であっても放熱が可能である。
【０２３９】
以上説明してきたように、第１実施例のＬＣＳＰ１は、多ピン、小型、且つ高速であることから、特にマイクロプロセッサ（ＭＰＵ）、デジタル シグナル プロセッサ（ＤＳＰ）、ゲート アレイ、ＡＳＩＣ（Ａｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｉｏｎ Ｃｉｒｃｕｉｔ）等のパッケージとして好適である。次に、本発明に基づく派生的な幾つかの構成について述べる。
【０２４０】
第１実施例のパッケージ サイズは２０ｍｍ角であったが、これはチップのサイズに応じて変更できる。但し、ＰＷＢ設計の自動化や、運搬、実装時の取り扱いを考慮すると、或る程度は標準化されるべきである。ここでは、ＭＰＵ、ＤＳＰ、ゲート アレイ、ＡＳＩＣ等のチップを想定した３〜２５ｍｍ角（１ｍｍ刻み）の正方形と、ダイナミック ランダム アクセス メモリ（ＤＲＡＭ）やスタティック ランダム アクセス メモリ（ＳＲＡＭ）等のチップを想定した（３±１）×（７±１）〜（１１±１）×（２５±１）ｍｍ2（１ｍｍ刻み）の長方形とを、ＬＣＳＰに適したサイズとして認める。但し、本発明の適用がこのサイズにのみ限定されるわけではない。
【０２４１】
第１実施例の端子ピッチは０.６ｍｍであるが、チップのサイズと端子数に応じて選択できる。例えば、チップ サイズが小さいか、ＬＣＳＰの実装先がＰＷＢより低熱膨張のセラミック基板等である場合は、端子ピッチを狭めることが容易である。但し、パッケージ サイズと同様の理由により取り扱い易いピッチとして、０.３〜１.０ｍｍ（０.１ｍｍ刻み）と１０〜４０ｍｉｌ（１０ｍｉｌ刻み）の正方格子または面心格子をＬＣＳＰの端子ピッチとして設定する。
【０２４２】
端子の種類は、第１実施例に用いたＢＧＡに限らず、カラム グリッド アレイ（ＣＧＡ）や、マイクロピン グリッド アレイ（ＭＰＧＡ）、ランド グリッド アレイ（ＬＧＡ）等を適用できる。但し、ＰＷＢへの自動マウント、一括リフロー半田付け、検査ソケット等を配慮して決める必要がある。特に、ＣＧＡやＭＰＧＡでは基板との接合が高融点の半田やろう材に成るので、ラミネート基板のガラス転移温度や耐熱性に十分配慮して用いる必要がある。
【０２４３】
端子の構造は、第１実施例では共晶半田のボールであるが、他の構造のボールやバンプも採用できる。例えば、半田めっきバンプ、錫／銀半田ボール、金／ニッケルめっきバンプ、金スタッド バンプ、銅めっきバンプ等が候補である。プロセスとの整合性やコスト、高さのばらつき、検査ソケットとの接触抵抗、ＰＷＢからのリペア等に配慮して最適な方法を選択する。
【０２４４】
端子をかなり狭ピッチ化する必要があるか、使用環境が厳しい場合、またはバーンイン試験などでの検査性を向上する必要がある場合等には、端子や基板にコンプライアンスを持たせることが可能である。例えば、低弾性樹脂のバンプをコアとして、この表面に金等のオーヴァーコートを被覆することにより、応力を吸収する端子が得られる。また、ＬＣＳＰの基板、アンダーフィル、及びエンカプスラントに低弾性材料を用いることにより、これらの部分が弾性変形するので、端子に加わる応力が減殺される。但し、適切な低応力化には弾性率と共に熱膨張係数も重要であり、誘電率、吸湿率、ガラス転移温度等との兼ね合いにも配慮すべきである。
【０２４５】
基板の種類として、第１実施例では予め配線を形成したフィルム（シート）を接着積層するフィルム積層基板を用いている。配線キャパシティを必要とする場合、この基板に限るわけではなく、他のアドヴァンスト型基板も採用可能である。例えば、感光性エポキシ樹脂等の塗布と銅めっきにより形成するビルドアップ型基板、別途金属板に形成した配線層をコア基板に転写する転写型基板等がある。何れもライン幅５０μｍ程度のパターニングが可能であるので、プロセス上の取り扱いやコストを考慮して選択する。
【０２４６】
基板の誘電材料は、第１実施例では典型的なエポキシ樹脂を用いている。理由は、廉価であり入手し易く、比較的種々の特性のバランスが良いからである。しかし、より高い性能を求める場合には他の材料を用いることができる。例えば、誘電率や誘電正接の低減やガラス転移温度の向上のため、ビスマレイミド−トリアジン樹脂、マレイミド−スチリル樹脂、ポリイミド樹脂、フッ化ポリマ等を用いる。低熱膨張化のためには、基材へガラス、シリカ、アラミド等の繊維や、シリカ、セラミック、エラストマ、ポリマ等のフィラーを混入する方法を行なう。この他にセラミックや、銅／インバ／銅または銅／モリブデン／銅等のリジッドベースを用いる方法もある。低ノイズ化のためデカップリング キャパシタが必要な場合には、パワー／グランド プレーンの間に高誘電層を設ける。例えば、誘電率１０程度のセラミック フィラー入りエポキシ樹脂や、チタン酸バリウムを焼結または窒化シリコンを堆積したリジッド ベース等を利用する。
【０２４７】
基板の配線やヴァイア／スルー ホール（ＶＨ／ＴＨ）の導体材料には、通常、銅を多用するが、所望の機能によって異なる材料を用いる。例えば、信号線の反射ノイズを低減するために終端抵抗を設ける場合には、高抵抗のニッケル合金フィルムを他の誘電層と共に積み重ねるか、抵抗ペーストをスクリーン印刷する等の方法を実施できる。配線やＶＨ／ＴＨにつながる端子やチップのパッドには、ＦＣＣや端子に対するバリア メタルとして、または半田付け性や接合強度を高めたり、パッケージのリペアを可能にするため、クロム、チタン、ニッケル、タングステン、銅、金等をメタライズする場合がある。
【０２４８】
配線は、第１実施例では予め基板の銅箔をエッチングすることにより形成しているが、プロセスに応じてめっきによって形成する場合もある。ＶＨ／ＴＨは、第１実施例ではアディティヴ法によって穴の側面と底面に選択的に銅めっきを行なっている。めっき方法として、凹パターンや穴を導体で充填する方法（例えばカラムＶＨ、スタックトＶＨ）や、パネルめっきを行なった後にパターニングを行なうサブトラクティヴ法を採り得る。一般的にアディティヴ法の方がサブトラクティヴ法よりアスペクト比の高い加工が行なえるので、配線キャパシティを稼げるが、めっき液のコントロールはやや難しくなる。
【０２４９】
配線の構成としては、第１実施例のような信号層とパワー／グランド プレーンの配置の他、マイクロストリップ、ストリップライン、オフセット ストリップライン等を取り得る。ＶＨ／ＴＨの構成として、第１実施例では、ＤＴＨ３０とＩＶＨ３１を用いている。層間接続は、基板の仕様に応じてブラインド ヴァイア、埋め込むヴァイア、スルー ヴァイア、通例のめっきスルー ホール等を使い分けることができる。
【０２５０】
ＦＣＣは、第１実施例では銅めっきされたＤＴＨ３０から成るが、バンプ構造とすることも勿論可能である。端子に用いるボールやバンプと同様に、共晶半田、高融点半田、金、銅、導電性接着剤等の材料から選定できる。形成方法にも、めっき、蒸着、ワイア バンピング、転写等の様々な選択肢がある。上述したコンプライアント構造のバンプも適用し得る。但し、当然のことながら、チップや基板との相性、導通抵抗、耐熱性、コスト等を考慮せねばならない。
【０２５１】
アンダーフィルは、第１実施例ではＦＣＣ（ＤＴＨ３０）を接続する前に供給している。基板２０と同じ材料のエポキシ接着フィルムから成り、基板２０の一部と見做して良い。しかし、ＦＣＣがバンプの場合には、ＦＣＣを接続した後でアンダーフィルをチップと基板の間に充填する必要があり、特に低粘度（＜２０Ｋｃｐｓ）であることが重要になる。充填は毛細管現象を利用して行なわれるため、粘度が高いと作業時間がかかる。粘度の他は、低熱膨張係数（＜４０ｐｐｍ／Ｋ）、接着性、耐湿性、低アルファ線量（＜０.００５Ｃ／ｈｒ／ｃｍ2）、低塩素イオン（＜１０ｐｐｍ）、高ガラス転移温度（＞１３０℃）等の特性が求められる。
【０２５２】
アンダーフィルの基材としては、フェノール硬化型やビフェニール硬化型等のエポキシ系樹脂が代表的であり、この基材へセラミックやシリカ等の低熱膨張材のフィラーを混入した複合材を用いる。この他、良く知られている封止材料としては、シリコーン系樹脂、ウレタン系樹脂等や、エポキシ樹脂ベースの中に可撓化剤のシリコーン粒子等を分散させた海島構造の樹脂があり、これらの中から適切な材料を選ぶ。
【０２５３】
エンカプスラントは、第１実施例ではフィラー入りビフェニール硬化型エポキシ樹脂から成り、トランスファー モールドを行なったが、他の材料や形成方法を用いることが可能である。エンカプスラントの材料はアンダーフィルとほぼ類似しているが、特に低熱膨張係数且つ低弾性率で耐湿性が高いことが望ましい。
【０２５４】
エンカプスラントの形成は、必要な信頼性や所有する装置に応じて、トランスファー モールドに加え、塗布、印刷、ポッティング、接着等、種々の方法により実施することができる。例えば、従来技術のＭＣＳＰのようなインナー バンプまたはＬＧＡを形成した後にトランスファ モールドを行なう方法、予め開口を加工した保護フィルムを基板２０の上に融着する方法、エンカプスラントを被せた後にレーザ加工や露光により開口を加工する方法、開口と成る部分を除けてスクリーン印刷する方法、端子を形成した後に端子以外の部分を樹脂槽に浸漬する方法、アンダーフィルと同時にオーバーコートする方法等を取り得る。また、耐湿性に対する要求があまり厳しくない場合には、ＩＶＨを形成した誘電層をエンカプスラントとして代用することができる。
【０２５５】
エンカプスラントとして、第１実施例ではチップ１０の背面まで覆っている。これは、耐湿性の向上に加えて、モールド部分の剥離を抑える効果もある。基板表面と共にどこまで被覆するかは、エンカプスラントの形成方法と耐湿性の仕様に対応して配慮すべきである。
【０２５６】
この他、製造プロセスに関して、第１実施例ではウエハからチップ１０を切りだした後、検査良品のチップ１０を大面積のシート基板７０に並べてゆく。チップの歩留まりが比較的高いか、チップ サイズが小さいような場合には、ウエハに配線フィルム（ウエハ面積と同程度）を接着してＶＨ／ＴＨ等を形成し、その後にフィルム付きチップを切り出すプロセスの方が簡便である。
【０２５７】
ここまで述べたように、本発明は、パッケージの狙いに応じて様々な構成を取り得る故、広範な適用が可能である。その中から幾つかの実施例について、次に説明する。
【０２５８】
図４は、本発明の第２実施例のＣＳＰの縦断面構造図である。図４において、ＬＣＳＰ１００は、集積回路チップ１１０、ラミネート配線基板１２０、外部端子１６０、アンダーフィル１７０、エンカプスラント１８０から構成されている。チップ１１０は、同じエリア サイズの基板１２０へバンプ（ＦＣＣ）１５０によりフリップ チップ接続されている。チップ１１０の接続パッド１１１は、バンプ１５０により基板１２０の接続パッド１４０へ接続され、パッド１４０から導体層１２１〜１２６の配線とインタースティシャル ヴァイア ホール（ＩＶＨ）１４１、１４２、バリィド ヴァイア ホール（ＢＶＨ）１４３、１４４、またはスルー ヴァイア ホール（ＴＶＨ）１４５を介して、端子１６０へ相互接続されている。アンダーフィル１７０はチップ１１０と基板１２０の間に充填されている。エンカプスラント１８０は、端子１６０における開口部を除き、基板１２０の表面と側面、アンダーフィル１７０とチップ１１０の側面を保護している。
【０２５９】
チップ１１０は、シリコン大規模集積回路素子から成る。エリア サイズは１８.４ｍｍ角、厚さは０.３ｍｍである。バンプ１５０との接続パッド１１１は直径５０μｍである。ベース メタル層として金／ニッケル／タングステンがメタライズされている。
【０２６０】
基板１２０は、導体層１２１〜１２６、誘電層１３１〜１３５から成るビルドアップ型ラミネート配線基板から成る。内側の導体層１２２〜１２５と誘電層１３２〜１３４がラミネート ベース、外側の残りの層が追加積層部分である。ベースはＢＶＨ１４３、１４４とＴＶＨ１４５、追加積層部分はバンプ１５０の接続パッド１４０とＩＶＨ１４１と１４２を備えている。基板１２０全体のサイズはチップと同じであり、厚さは０.３５ｍｍである。
【０２６１】
基板１２０のベース部分は銅クラッド ラミネートから成る。ベース導体層１２２と１２５は主に信号配線を担っている。厚さは１８μｍ、幅８０μｍ、ピッチ１６０μｍである。ベース導体層１２３と１２４は、厚さ１８μｍのパワー／グランド プレーンである。ベース誘電層１３２〜１３４は低熱膨張フィラー入りマレイミド−スチリル樹脂（誘電率３.７、熱膨張係数８ｐｐｍ／Ｋ、ガラス転移温度＞３００℃）から成り、各層の厚さは１００μｍである。
【０２６２】
ベース部分に形成されたＢＶＨ１４３、１４４は導体層１２２と１２３、または層１２４と１２５を接続し、ＴＶＨ１４５は誘電層１３２〜１３４を貫通して導体層１２２と１２５を接続している。両者の直径は１００μｍであり、めっき銅の側壁の内部はインナーフィル樹脂により充填されている。
【０２６３】
追加積層部分の導体層１２１と１２６は、バンプ１５０や端子１６０との接続及び信号配線を担っている。信号配線は厚さ５μｍのめっき銅から成り、最密部のライン幅は２０μｍ、ライン ピッチは４０μｍである。層１２１の接続パッド１４０は、接続パッド１１１に対応した位置に形成されており、直径５０μｍである。周囲には半田レジストがコーティングされている。追加誘電層１３１と１３５はポリイミド接着フィルム（誘電率３.５、熱膨張係数１３ｐｐｍ／Ｋ、ガラス転移温度＞３００℃）から成り、導体層１２１または１２６を含めたそれぞれの厚さは２５μｍである。
【０２６４】
追加積層部分に形成されたＩＶＨ１４１、１４２は、それぞれ、導体層１２１と１２２、層１２５と１２６を接続している。直径は３０μｍであり、内部はめっき銅により埋まっている。接続パッド１４１をＩＶＨ１４１の上に、端子１６０をＩＶＨ１４２の上に配することが可能である（パッド オン ホール）。ＩＶＨ１４１、１４２とＢＶＨ１４３、１４４、ＴＶＨ１４５との配置は互いにシフトしており、直列には並んでいない。
【０２６５】
ＦＣＣバンプ１５０は、蒸着またはめっきによる錫／銀共晶半田（融点２２１℃、熱膨張係数約３０ｐｐｍ／Ｋ）から成る。チップ１１０のパッド１１１と基板１２０のパッド１４０を接続している。樽形状の最大直径は約６０μｍであり、最密部ではピッチ１００μｍで配列されている。
【０２６６】
端子１６０は導体層１２６上の銅めっきインナー バンプから成り、側面はエンカプスラント１８０により封止されている。直径は０.３ｍｍ、高さは０.２ｍｍである。二次元マトリクス３４×３４、ピッチ０.５ｍｍのランド グリッド
アレイ（ＬＧＡ）を構成しており、総端子数は１１５６ピンである。
【０２６７】
アンダーフィル１７０とエンカプスラント１８０は同じフィラー入りエポキシ樹脂材料（黒色、粘度１９Ｋｃｐｓ、熱膨張係数２４ｐｐｍ／Ｋ、曲げ弾性率８ＧＰａ、ガラス転移温度１４０℃、吸湿率＜０.１％）から成る。アンダーフィル１７０はチップ１１０と基板１２０の間のギャップを充填し、エンカプスラント１８０は基板１２０の表面と側面及びチップ１１０の側面を封止している。チップ１１０の背面は第１実施例と同様に放熱部品を取り付けるために被覆されていない。アンダーフィル１７０の厚さは５０μｍ、エンカプスラント１８０の基板１２０の表面での厚さは０.２ｍｍ（端子１６０と同じ）、側面での最大厚さは片側０.３ｍｍである。これによりＬＣＳＰ１００のサイズは１９ｍｍ角、高さ０.９ｍｍとなる。
【０２６８】
第２実施例のＬＣＳＰ１００の製造は、以下に述べるプロセスにより行なう。
【０２６９】
先ず、ウエハの状態でチップ１１０に接続パッド１１１を予め形成し、この上にバンプ１５０を蒸着またはめっきによって形成する。それから、ウエハのプローブ検査を行ない、ダイシングした後、良品を選別する。
【０２７０】
基板１２０は、先ずベース部分を作成する。通常のプリント配線基板（ＰＷＢ）と同様のプロセスに従って、ＢＶＨ１４３を形成した銅箔層１２２と内層配線層１２３及び誘電層１３２と、同じくＢＶＨ１４４を形成した内層配線層１２４と銅箔層１２５及び誘電層１３４とを、プリプレグである誘電層１２３によって接着し、これらを貫通するＴＶＨ１４５をドリル加工してパネル銅めっきを行ない、銅箔層１２２と１２５に外層配線をパターニングし、ＴＶＨ１４５とＢＶＨ１４３、１４４を樹脂により穴埋めする。
【０２７１】
基板１２０の追加積層部分は、ポリイミド接着フィルムである誘電層１３１と１３５へそれぞれＩＶＨ１４１、１４２をレーザ加工し、誘電層１３１と１３５をベース部分の両面に加熱と加圧により接着し、ＩＶＨ１４１、１４２の内部を銅めっきによって埋め込み、誘電層１３１と１３５の表面にパネル銅めっきを行ない、銅めっき面に配線層１２１と１２６をパターニングし、配線層１２６の上に銅めっきにより端子１６０を形成し、接続パッド１４０を除いて配線層１２１の表面に半田レジストを形成する。こうして完成した大型基板（５０ｃｍ〜１ｍ角）をチップ１１０と同じサイズに切り出し、基板１２０が完成する。
【０２７２】
次に、良品のチップ１１０を個片基板１２０にフリップ チップ接続する。加熱してバンプ１５０を一括リフローすることにより、パッド１１１と１４０が接続される。
【０２７３】
最後に、アンダーフィル１７０とエンカプスラント１８０を形成する。チップ１１０の背面を治具に取付け、アンダーフィル１７０とエンカプスラント１８０の材料から成る樹脂槽にポッティングする。チップ１１０と基板１２０の透き間には毛細管現象によって樹脂が充填される。チップ１１０の側面と、基板１２０の側面及び表面、端子１６０の表面は所定の厚さの樹脂で覆われる。樹脂が硬化した後、基板１２０の表面側を端子１６０が露出するまで研磨する。これにより、端子１６０とエンカプスラント１８０の高さが揃う。こうして、ＬＣＳＰ１００が完成する。
【０２７４】
本第２実施例のＬＣＳＰ１００によれば、第１実施例と同様に目標仕様を達成できる。
【０２７５】
ＬＣＳＰ１００は、チップを高密度にパッケージングできる効果がある。第１実施例と同じく９４％という高い実装効率が得られている。しかも、ＬＣＳＰ１００では、端子ピッチを第１実施例の０.６ｍｍからさらに０.５ｍｍへ狭めることができる。端子数は、第１実施例に比べてパッケージ サイズが一回り小さいにも関わらず、さらに１０００ピンを超える多ピン化を実現できる効果がある。
【０２７６】
端子１６０の狭ピッチ化は特に基板１２０の熱応力を低減した効果による処が大きい。手段の章で既に述べたように、基板１２０の熱膨張係数α〜９が、バンプ１５０に対する端子１６０のサイズの比率をγ＝６として、３(γ＋５)／(γ＋１)＝４.７≦α≦３(γ＋３５)／(γ＋７)＝９.５を満たしている。これにより、ＬＣＳＰ１００をＰＷＢへリフロー半田付けした場合に、アンダーフィル１７０で補強されたバンプ１５０と端子１６０の半田付け部とは両方共に十分な熱疲労寿命を保証できる。ＬＣＳＰ１００全体の実効的な熱膨張係数は〜１１であり、第１実施例よりさらにＰＷＢに近付いているので、端子１６０を微細化しても許容される。また、ＬＣＳＰ１００の底面を研磨したことにより端子１６０の高さばらつきが無くなるので、端子１６０が微細であってもリフローする際に接続不良が生じない。
【０２７７】
第２実施例の基板１２０は、第１実施例よりさらに配線キャパシティを増しており、端子１６０の多ピン化を助けている。ライン ピッチ４０μｍの信号層１２１、１２６と、ライン ピッチ１６０μｍの信号層１２２、１２５と、パワー／グランド プレーン１２３、１２４を備えており、１０００ピン強の端子数に対応し得る。
【０２７８】
ＩＶＨ１４１、１４２、ＢＶＨ１４３、１４４、ＴＶＨ１４５では、誘電層１３１〜１３５が薄いことによりアスペクト比が小さい。銅めっきに支障を来すことなく、小径化することができる。その上、ＩＶＨ１４１と１４２にはパッド オン ホール配置が可能であり、配線密度の向上に寄与している。なお、さらに配線密度を向上する必要がある場合には、ＩＶＨ１４１と１４２と同様に、ＢＶＨ１４３、１４４、ＴＶＨ１４５の内部を導体で埋め込む。これにより、導体カラムから成るスタックトＶＨを構成でき、配線自由度が数倍以上向上する。
【０２７９】
基板１２０の誘電率（〜３.６）は、第１実施例に比べてさらに低減している。これに加えて、高密度のバンプ１５０及び配線層１２１、１２２、１２５、１２６によってパッケージ内部配線長を短縮できる。したがって、信号伝播ディレイは従来技術のＣＳＰに比べると大幅に改善される。また、当然ながら、配線長短縮とパワー／グランド プレーン１２３、１２４の効果により、低ノイズ化を実現でき、安定した給電を行なえる効果がある。
【０２８０】
基板１２０の製作は、チップ１１０とは別途に大型基板で一括して行なうので、多層且つファイン ピッチであっても懸念されるほどのコスト上昇は無い。材料及び設備の状況によるので一概には言えないが、比較的多くの層数と微細な配線を必要とするような場合には、完工基板にチップを後付けする第２実施例（６配線層）のバンプ接続の方が、第１実施例（４配線層）のダイレクト スルー ホール接続に比べて、低コスト化されることがある。
【０２８１】
バンプ１５０の接続では、基板１２０のガラス転移温度（＞３００℃）がバンプ１５０の融点（２２１℃）より十分高いので、一括リフローする際に特に問題は無い。バンプ１５０のピッチは、アンダーフィル１７０の充填効果によって０.１ｍｍという極めて微細化を実現できる。アンダーフィル１７０の熱膨張係数はバンプ１５０の値に実効的に整合しているので、熱膨張の点でアンダーフィル１７０とバンプ１５０は均質な材料に見える。熱応力は両者から成るプレート全体に分散されるので、バンプ１５０の十分な信頼性を確保できる。熱サイクルによる加速寿命試験の結果は良好である。
【０２８２】
アンダーフィル１７０とエンカプスラント１８０は、同時形成することによりプロセスを簡略化できる効果がある。低粘度樹脂材料へポッティングすることにより、アンダーフィル１７０の注入時間が短くて済み、プロセス スループットが向上する。エンカプスラント１８０の厚さは、ポッティング条件を適正化することにより、所望の値で安定する。また、この樹脂材料は低弾性であることから、チップ１１０や基板１２０に加わる内部応力を抑制でき、信頼性も向上する。
【０２８３】
ＬＣＳＰ１００の吸湿は、アンダーフィル１７０とエンカプスラント１８０両者によって、基板１２０の表面からチップ１１０の側面までを全面的に覆うことにより防止している。ＩＶＨ１４１、１４２、ＢＶＨ１４３、１４４、ＴＶＨ１４５の内部は埋め込み構造とし、これらを互いにシフト配置し、さらに誘電層１３１や１３５によりＢＶＨ１４３、１４４、ＴＶＨ１４５をカバーしているので、外気からの水の浸入が極めて起こり難い。このような配慮により、耐湿試験を十分満足する結果が得られている。
【０２８４】
以上述べたように、本第２実施例のＬＣＳＰ１００は、第１実施例のＬＣＳＰ１よりさらにＦＣＣと端子の多ピン化と、配線キャパシティの向上が可能となる。言うまでもないが、従来技術のＣＣＳＰ、ＴＣＳＰ、ＭＣＳＰに比べると、その効果は絶大である。ハイ−エンド チップへの適用を推奨する。第２実施例には高性能インタポーザ基板を用いているため、第１実施例よりパッケージ全体のコストは若干上がるものの、チップ接続密度や端子密度当たりのコストは第１実施例とコンパラブルであり、差額に十分見合う効果を獲得することができる。
【０２８５】
例えば、その十分な配線キャパシティを活かして、チップ１１０の接続パッド１１１からバンプ１５０と信号層１２１、１２２と再びバンプ１５０を経て他の接続パッド１１１に達するインターコネクションを設けることができる。基板１２０の銅配線は、チップ１１０上のアルミ配線に比べて抵抗率が低く、断面積が大きく、且つ誘電率が低いことから、高速なチップ内部配線すなわちイントラチップ ハイウェイが実現できる。特にチップ内部の長距離配線、例えばデータ バス等にこのインターコネクションを適用することにより、チップ１１０の高速動作に貢献できる効果がある。
【０２８６】
また、第２実施例では、フリップ チップ接続を行なう前にチップ１１０と基板１２０を全く個別に製作するため、マルチチップ構成のＬＣＳＰを容易に実現できる。例えば、１０ｍｍ角前後のチップ４個を２０ｍｍ角の基板に実装し、十分な配線キャパシティを擁する基板の内部に、各チップから端子までの配線と、チップ間の相互接続とを設ける。こうして、４チップ１パッケージとしてのまとまった機能と取り扱いが実現可能になり、性能の向上とＰＷＢ実装コストの削減が図れる。但し、マルチチップＬＣＳＰは、チップ数のべき乗で歩留まりが落ちるので、バーンイン試験等に対する良品率が非常に高いチップへ適用することが望ましい。
【０２８７】
なお、本発明はＦＣＣとラミネート基板によるＬＣＳＰであることが要件であり、第２実施例に示した構成やプロセスによって徒に限定されない。例えば、基板の材料や層数等は、チップのパッド数や配置、端子ピッチや数、動作周波数、許容ノイズ量、使用環境、目標コスト等々に応じて変えらるべきである。バンプの材料や形成方法等は、チップのパッド数やピッチ、チップ コストへの負荷、基板の耐熱性、リフロー設備、接合強度、疲労寿命等を総合的に勘案して決める。端子の形状やピッチ等の選択は、疲労寿命、検査性、出荷形態、パッケージとＰＷＢの反り、ＰＷＢの設計／実装コスト、一括リフロー時の歩留まり等に依存する。アンダーフィルやエンカプスラントの材料や供給方法等は、誘起応力、接着性、耐湿性、ポット ライフ、目標作業時間、外観等に呼応して、本発明をモディファイする。
【０２８８】
さて、ここまで述べた第１実施例や第２実施例は多ピン、小型、且つ高速化を主目的としてきたが、以下ではさらに低コスト化を主眼とした実施例について説明する。
【０２８９】
図５は、本発明の第３実施例のＣＳＰの縦断面構造図である。図５において、ＬＣＳＰ２００は、集積回路チップ２１０、ラミネート配線基板２２０、外部端子２３０、エンカプスラント２４０から構成されている。チップ２１０は同等サイズの基板２２０へフリップ チップ ダイ アタッチ（ＦＣＤＡ）されている。チップ２１０の接続パッド２１１は、ダイレクト ヴァイア ホール（ＤＶＨ、ＦＣＣ）２２３により基板２２０の導体層２２２へ接続され、導体層２２２の配線を介して端子２３０へ相互接続されている。基板２２０の誘電層２２１はアンダーフィルを兼ねており、チップ２１０と導体層２２２の間を埋めている。エンカプスラント２４０は、端子２３０の位置の開口部を除いて、基板２２０の表面を保護している。
【０２９０】
チップ２１０は大規模集積回路から成り、チップ形状は２１×９ｍｍ2の長方形、厚さは０.１５ｍｍである。パッケージ サイズはチップ サイズと全く同じであり、端子２３０を含めた高さは０.４ｍｍである。チップ２１０の接続パッド２１１はニッケル／アルミニウムから成り、８０μｍ角、最近接部のピッチは１２０μｍである。
【０２９１】
基板２２０は誘電層２２１と導体層２２２から成り、ＤＶＨ２２３を備えている。誘電層兼アンダーフィル２２１は、エラストマ微粒子を分散させた海島構造のエポキシ接着フィルム（誘電率４、熱膨張係数１６ｐｐｍ／Ｋ、曲げ弾性率１１ＧＰａ、ガラス転移温度１７０℃、吸湿率＜０.１％）から成る。その厚さは７５μｍである。チップ２１０の表面はアンダーフィル２２１により封止されている。
【０２９２】
導体層２２２には、ライン幅６０μｍ、最小ライン ピッチ１２０μｍの信号配線と、この配線を取り囲むようにパワー プレーンが形成されている。導体の厚さは１８μｍと成っている。ＤＶＨ２２３は接続パッド２１１から直に誘電層２２１を貫通し、導体層２２２の信号配線またはパワー／グランド プレーンへ接続されている。直径は６０μｍのレーザ加工穴へのめっき銅から成り、内部は樹脂により充填されている。
【０２９３】
端子２３０は、スタッド バンプのグリッド アレイから成り、マトリクス２６×９、ピッチ０.７ｍｍで配列されている。合計端子数は２３４ピンである。スタッド バンプは金または半田／銅またはニッケルのめっきから成り、導体層２２２の上に形成されている。傘部の直径は０.４ｍｍ、底部は直径０.３４ｍｍ、高さは０.１７５ｍｍである。
【０２９４】
エンカプスラント２４０は誘電層２２１と同じエポキシ樹脂材料から成り、厚さ０.１ｍｍを以て基板２２０の導体層２２２とＤＶＨ２２３の表面を封止している。
【０２９５】
第３実施例のＬＣＳＰ２００の製作は、次に述べる簡略なプロセスによる。
【０２９６】
先ず、集積回路と接続パッド２１１が形成されたウエハを用意する。このウエハへ、所定の位置にレーザにより穴（ＤＶＨ２２３）を加工したエポキシ接着フィルム（誘電層２１１）を加熱と加圧により密に接着する。これにより、ウエハ（チップ２１０）のＦＣＤＡとアンダーフィル２２１の封止を行なう。
【０２９７】
次に、誘電層２１１を銅めっき浴に浸し、パネルめっきを行なう。誘電層２１１とＤＶＨ２２３の表面全体に導体が形成され、ＤＶＨ２２３が接続パッド２１１へ接続される。その後、銅めっき面へ信号配線とパワー／グランド プレーンをパターニングし、導体層２２２を形成する。ＤＶＨ２２３の中を穴埋めする。
【０２９８】
この導体層２２２の表面へ、予め穴（端子２３０と成る）をドリル加工したエンカプスラント２４０を加熱と加圧により接着する。エンカプスラント２４０の上へさらにめっきレジストを厚塗りし、先程の穴と同じ位置へ開口をパターニングする。銅またはニッケルのめっきを行ない、穴と開口を銅で埋め込み、レジストの上へ盛り上がるまで続ける。めっきの表面へさらに金または半田をめっきしてから、厚いレジストを除去する。こうして、エンカプスラント２４０によりチップ２１０を封止し、めっきスタッド バンプから成る端子２３０を形成する。
【０２９９】
最後に、ウエハをダイシングし、ＬＣＳＰ２００を切り出す。各種の検査を行なう。
【０３００】
本第３実施例のＬＣＳＰ２００によれば、第１実施例や第２実施例に比べてパッケージ構造を簡略化したことにより、さらに低コスト化できる効果がある。基板２２０の誘電層２２１がアンダーフィルの封止機能を兼ねることにより、部材数を削減できる。唯２枚のフィルム（誘電層２２１とエンカプスラント２４０）をチップ２１０へ接着し、銅めっきを施すことにより、パッケージを製作できる。しかも、エンカプスラント２４０がチップ２１０や基板２２０の側面を被覆しないため、パッケージの製作を全てウエハ状態で一括して処理できる。ウエハ プロセスは、真空蒸着や化学気相成長等ではなく、簡易な接着とめっきであるから、作業と設備のコストがかさむことはない。したがって、材料コストと共にプロセスを極めて単純化できるので、トータル コストを低減できる効果がある。
【０３０１】
ＬＣＳＰ２００では、チップ２１０、基板２２０、及びエンカプスラント２４０を同時に切り出すので、パッケージ実装効率は１００％である。すなわち、ベア チップと完全に同等のパッケージ サイズを実現でき、極限の小型化を達成できる効果がある。さらに、パッケージの高さは０.４ｍｍしかなく、薄型化が可能である。
【０３０２】
ＬＣＳＰ２００の端子密度（１２４ピン／ｃｍ2）は、第１実施例（２２５ピン／ｃｍ2）や第２実施例（３２０ピン／ｃｍ2）には及ばないが、従来技術のＣＣＳＰやＭＣＳＰと比べると高密度である。第３実施例では、基板２２０とエンカプスラント２４０の熱膨張係数がチップ２１０に整合しておらず、第１実施例や第２実施例のように熱膨張係数の合わせ込み機能を備えていない。しかし、誘電層２２１とエンカプスラント２４０が低弾性材料から成り、熱応力や外力を吸収することができる。その上、ＤＶＨ２２３と端子２３０の位置がシフトしており、両者を結ぶ導体構造がコンプライアントな湾曲形状であることにより、弾性変形が可能である。導体層２２２の断線や、接続パッド２１１や端子２３０の接続界面の剥離が生じない。したがって、構造を簡略化したにもかかわらず、端子２３０を０.７ｍｍピッチに微細化しても問題ない。
【０３０３】
端子２３０は、めっきにより形成するので、ボール供給法に比べて高さばらつきを抑制することが可能である。これは、ＬＣＳＰ２００をプリント配線基板（ＰＷＢ）へリフロー半田付けする際の接続歩留まりを向上する効果がある。また、バーンイン試験では検査ソケットとの接触抵抗のばらつきが減少するので、安定且つ信頼のおける検査を行なうことができる。
【０３０４】
基板２２０（１層）の配線キャパシティは、多層基板を擁する第１実施例（４層）や第２実施例（６層）に及ぶべくもない。これは、本発明を適用するに際しての狙いが異なるからであって、第３実施例の欠点ということにはならない。配線層数が同じである従来技術のＴＣＳＰと比べると、接続パッド２１１の配置がチップ周辺に限定されないため、配線自由度が向上する。
【０３０５】
ＬＣＳＰ２００のパッケージ内部配線長は、ＤＶＨ２２３の二次元アレイ接続によりＴＣＳＰより短縮できる。接続パッド２１１をチップ２１０の中央から取り出せるので、余分なルーティングを必要としない（実際に現状のＬＯＣ構造のパッケージでは中央に接続パッドがある）。導体層２２２の信号配線の両側はパワー／グランド プレーンに囲まれているので、配線長が短いことと合わせてノイズの影響を受け難い利点がある。
【０３０６】
ＬＣＳＰ２００の耐湿性は、アンダーフィル２２２とエンカプスラント２４０が担っている。両者の合計厚さは１７５μｍである。ＴＣＳＰにおける封止部の厚さ５０〜１００μｍに比べて厚いので、吸湿を抑止する効果が高い。第３実施例としての耐湿性は十分である。但し、第３実施例はチップ２１０や基板２２０の側面が覆われていないので、第１実施例や第２実施例に対して耐湿性が勝るということはない。第１実施例や第２実施例とは信頼性要求仕様のグレードが異なっており、予め承知しておくべきである。
【０３０７】
上述したように、第３実施例のＬＣＳＰ２００は、特に低コスト化と小型、薄型化できる長所を有している。端子数は比較的少ない場合に適用し得る（従来技術に比べては十分多いが）。このことから、第３実施例は、メモリ チップのパッケージとして好適であると言える。メモリ チップの中でも多ピン化を必要とするシンクロナスＤＲＡＭやＳＲＡＭに向いている。
【０３０８】
例えば、第３実施例を応用してＳＩＭＭ（Ｓｉｎｇｌｅ Ｉｎ−ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ）のようなメモリ モジュールやメモリ カード等を構成できる。検査に合格した複数のＬＣＳＰ２００をＰＷＢの両面へ半田付けする。ＬＣＳＰ２００のパッケージ実装効率は１００％であり、ＰＷＢへ密接に配置することによりモジュール／カードとして非常に高い実装密度を得る。大容量且つ小型、薄型化が実現できる。特に薄型化はカードや携帯機器において寄与が大きい。
【０３０９】
但し、端子数が従来のメモリ パッケージより多いＬＣＳＰ２００を使用するためには、配線キャパシティが十分なＰＷＢを用意する必要がある。モジュールを製品出荷形態として信頼性をさらに保証する場合には、ＬＣＳＰ２００の表面やこれとＰＷＢ間のギャップへ、塗布、注入、ポッティング、または印刷等の方法によりエンカプスラントを供給できる。
【０３１０】
このように、第３実施例はメモリ チップに対して優れた効果を発揮するが、これに適用が限られるわけではない。低コスト、薄型である利点を活かせば、例えば携帯電話やパーソナル コンピュータ等の携帯型情報機器、カメラ一体型ビデオ テープ レコーダに代表される民生機器、等々に使用できる。したがって、チップはシリコン半導体大規模集積回路素子のみならず、ガリウム砒素半導体素子や比較的小規模の回路素子を含む。
【０３１１】
なお、第１実施例や第２実施例の説明の後半において述べたように、本発明は目標仕様に応じて構造や製作プロセスを変え得るのであり、第３実施例もその一例に過ぎない。第１、第２、または第３実施例からさらに高性能化を目指した発展型、低コスト化を追求する縮退型、各実施例相互の折衷型、従来技術のパッケージとの合成型等、枚挙し切れぬほど本発明の適用は広い。
【０３１２】
ところで、上記実施例ではＬＣＳＰ全体の構成手段について述べてきたのであるが、下記では見方を変えてフリップ チップ コネクション（ＦＣＣ）と外部端子に焦点を当てる。
【０３１３】
図６は、本発明の第４実施例のＣＳＰの横断面構造透視図である。図５において、ＬＣＳＰ３００は、集積回路チップ３１０（図中の点線の四角形）、ラミネート配線基板（図示せず）、外部端子３３０、アンダーフィル（図示せず）、エンカプスラント３４０から構成されている。チップ３１０は同サイズの基板へＦＣＣ３２０〜３２６によりフリップ チップ接続されている。ＦＣＣ３２０〜３２６（点線の円）は、基板の配線またはヴァイア／スルー ホール（ＶＨ／ＴＨ）を介して端子３３０（実線の円）へ相互接続されている。エンカプスラント３４０は基板の表面と側面を保護している。
【０３１４】
チップ３１０は、例えばＭＰＵを構成する大規模集積回路素子から成る。チップ サイズは１５〜２５ｍｍ角の正方形、またはその前後の長方形である。チップ３１０の接続パッドの配列ピッチ、すなわちＦＣＣ３２０〜３２６の接続ピッチは最密部において約５０μｍから約３００μｍである。
【０３１５】
ＦＣＣ３２０〜３２４はチップ３１０の表面の一部に局在し、群を成している。これらの群では、信号接続とパワー／グランド接続が交互または幾つか置きに配されている。ＦＣＣ３２５、３２６は表面の縦横に格子縞状に並行し、格子縞は概略均等なインターヴァルで配列されている。主としてパワー／グランドへの接続を担っている。
【０３１６】
端子３３０はＬＣＳＰ３００の表面に二次元アレイ状に離散し、均等なピッチ０.３〜１.０ｍｍで配列されている。端子３３０とＦＣＣ３２０〜３２６の相互接続には配線またはＶＨ／ＴＨが介在しており、応力乃至耐湿性等に対する配慮に怠りはない。配線及びＶＨ／ＴＨは、相互接続を行なうに十分なピッチを以てルーティングされている。
【０３１７】
本第４実施例のＬＣＳＰ３００によれば、チップ３１０上の所望の箇所から接続パッドすなわちＦＣＣ３２０〜３２４を取り出せる効果がある。例えばチップがＭＰＵである場合には、バス／キャッシュ インタフェース ユニット、ロード／ストア ユニット、メモリ マネージメント ユニット、オンチップ キャッシュ等から直接信号を入出力できる。チップの中央の回路ユニットから周辺の接続パッドまでの迂回配線が不要となり、チップ上の配線層を減らせることにより、チップ コストを低減できる。さらに、チップ上の迂回配線による信号伝播ディレイを削減できるので、例えば外部キャッシュ メモリとのアクセス時間が短縮できる。既に第２実施例の説明で述べたようにイントラチップ ハイウェイによりチップ上の重負荷バスを代行することにより、チップ内部動作周波数の向上に効果がある。チップ配線は〜１ｎｓ／ｃｍであり、基板配線は〜０.１ｎｓ／ｃｍであるから、キャッシュ アクセスやオンチップ バスにおけるディレイ短縮効果は、特に数１００ＭＨｚ以上のクロック周波数で動作するチップにおいて非常に有り難い。
【０３１８】
ＦＣＣ３２５、３２６及びＦＣＣ３２０〜３２４の一部は、ＬＣＳＰ３００の基板のパワー／グランド プレーンへ接続され、チップ３１０の内部へ均一且つ十分な給電を行なう。電源インピーダンスが低いことにより、同時切替ノイズによる電源電圧の揺動が低減される。ＦＣＣ３２０〜３２４が接続されるプレーンは、回路ユニット毎に分割されており、電源ノイズの伝播を防ぐ。なお、ＦＣＣ３２０〜３２６はプレーンから多数取り出せることから、これらと端子３３０は多対１対応である。端子３３０のサイズはＦＣＣ３２０〜３２６より大きい故、前者の数を後者より減じても支障はない。
【０３１９】
ＬＣＳＰ３００の端子３３０は、回路ユニットのレイアウトに対応して局在するＦＣＣ３２０〜３２４の群を、所定の標準的な配列ピッチに変換し、分散する機能を有する。これにより、チップ３１０の仕様に応じたＦＣＣ３２０〜３２４の偏在と密集が許容されると共に、ＰＷＢへのＬＣＳＰ３００の実装設計及び設備の負担を軽減できる。
【０３２０】
このように、本発明によるＬＣＳＰは、単にパッケージとしての性能に留まらず、チップの高性能化と低コスト化を具現する効果を奏する。
【０３２１】
ここからは、本発明によるＬＣＳＰのプリント配線基板（ＰＷＢ）等への実装について説明する。ＬＣＳＰ自体のパッケージングと区別するため、セカンド レヴェル パッケージング（Ｓｅｃｏｎｄ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ：ＳＬＰ）と呼ぶ。
【０３２２】
図７は第５実施例のセカンド レヴェル パッケージング（ＳＬＰ）の縦断面構造図である。ここでは、ＬＣＳＰと他のパッケージとを共にセカンド レヴェルの配線基板へ実装した場合の一例として、プロセッサ システム ボードの代表的な構成を示す。
【０３２３】
図７において、ＳＬＰ４００は、ラミネ−ト−ベ−スド チップ サイズ パッケージ（ＬＣＳＰ）４１０、４２０、プラスチック ボール グリッド アレイ パッケージ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ：ＰＢＧＡ）４３０、スィン スモール アウトライン パッケージ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｐａｃｋａｇｅ：ＴＳＯＰ）４４０、二次配線基板５００から構成されている。
【０３２４】
ＬＣＳＰ４１０はマイクロプロセッサ（ＭＰＵ）から成る。パッケージ サイズは２０ｍｍ角、実装時の高さは１ｍｍである。外部端子４１１は、ピッチ０.６ｍｍ、マトリクス３０×３０、９００ピンの半田ボール グリッド アレイから成る。ＬＣＳＰ４１０の背面には、空冷フィン５５０が熱伝導グリースにより取り付けられている。
【０３２５】
複数のＬＣＳＰ４２０は外部キャッシュ（ＳＲＡＭ）から成る。ＬＣＳＰ４１０に対して密接して配置されている。サイズは１６×８ｍｍ2、高さは０.５ｍｍである。端子は、ピッチ０.６ｍｍ、マトリクス２３×１０、２３０ピンの金／ニッケル バンプのランド グリッド アレイ（ＬＧＡ）から成る。ＬＣＳＰ４２０の背面には、厚さ０.５ｍｍの窒化アルミ製ヒート スプレッダ５６０を介して、ＬＣＳＰ４１０と共通のフィン５５０が取り付けられている。
【０３２６】
ＰＢＧＡ４３０はシステム コントロール ユニット（ＳＣＵ、ＣＭＯＳゲート アレイ）から成る。ＭＰＵ（ＬＣＳＰ４１０）とメイン ストレージ（ＴＳＯＰ４４０)間のデータ転送を制御する。サイズは３６ｍｍ角、高さは２ｍｍである。端子４３１は、ピッチ１.２７ｍｍ、マトリクス２７×２７、７２９ピンの半田ボールのＢＧＡから成る。ＰＢＧＡ４３０にはチップがフェース ダウンで実装されており、背面に空冷フィン５７０が熱伝導グリースにより取り付けられている。
【０３２７】
複数のＴＳＯＰ４４０はメイン ストレージ（ＭＳ、ＤＲＡＭ）から成る。サイズは１６×１０ｍｍ2、高さは１ｍｍである。端子４４１は、ピッチ０.５ｍｍ、３２×２辺、６４ピンのリード フレームから成る。チップはリード−オン−チップ構造により実装されている。
【０３２８】
端子４１１、４３１、４４１は、クリーム半田印刷と一括リフローにより二次基板５００へ接続されている。ＬＣＳＰ４２０のＬＧＡは、クリーム半田をリフフローした半田ジョイント４２１により二次基板５００へ接続されている。
【０３２９】
二次基板５００は、追加積層したアドヴァンスト部分５１０とベース部分５２０から成るラミネート基板である。全体の厚さは約１.５ｍｍである。
【０３３０】
アドヴァンスト部分５１０は、ＬＣＳＰ４１０、４２０、ＰＢＧＡ４３０、及びＴＳＯＰ４４０からの配線引き出しと、これら相互の高速、多チャネルの信号配線を担う。アドヴァンスト部分５１０では、ベース部分５２０の上にパワー／グランド プレーン２層、内層信号配線４層、外層配線１層、合計７層を積み重ねている。導体の厚さは１８μｍ、ライン幅５０μｍ、ライン ピッチ１００μｍで配線が形成されている。誘電層は、誘電率３.７、厚さ７５μｍのエポキシ接着フィルムから成る。誘電層を貫通し導体層間を接続するヴァイア ホール（ＶＨ）の直径は１００μｍである。
【０３３１】
ベース部分５２０は、アドヴァンスト部分５１０より低速な信号配線と電源供給を担う。ベース部分５２０は一般的なエポキシ−ガラス布銅張り積層基板である。導体層６層と誘電層５層から成る。標準導体厚さは１８μｍ、ライン幅は８０μｍ、ライン ピッチは１６０μｍであり、１００ｍｉｌ基本格子ではピン間５チャネルが可能である。誘電層は、誘電率４.８、厚さ０.２ｍｍのエポキシ−ガラス布基材から成る。直径０.３ｍｍのヴァイア／スルー ホール（ＶＨ／ＴＨ）が形成できる。
【０３３２】
ところで、第５実施例では、ＬＣＳＰ４１０、４２０、ＰＢＧＡ４３０、ＴＳＯＰ４４０のバーン イン試験を行なった後、プロセッサ システム ボードを組む。特に、ＬＣＳＰ４１０と４２０の試験では、微細な半田ボールやランドから成るエリア アレイ端子に対して安定な接触を得るため、スプリング コンタクトや導電性エラストマから成る検査ソケットを用いるか、または検査基板に端子を仮半田付けする。このソケットを取り付ける基板や仮付け基板には、耐熱性が高く、端子ピッチより十分狭いライン幅を有する基板（すなわち二次基板２００の一部を切り出したような基板）を用いる。
【０３３３】
本第５実施例のＳＬＰ４００によれば、二次基板５００へアドヴァンスト部分５１０を設けることによって、ＭＰＵ（ＬＣＳＰ４１０）、キャッシュ（ＬＣＳＰ４２０）、ＳＣＵ（ＰＢＧＡ４３０）、及びＭＳ（ＴＳＯＰ４４０）相互間のインターコネクションを高密度化且つ高速化できる効果がある。しかも、二次基板全層にファイン パターンを形成するより、追加積層するアドヴァンスト型基板の方がコスト上昇を抑えられる。
【０３３４】
アドヴァンスト部分５１０では、狭ピッチ配線によりＬＣＳＰ４１０及び４２０の端子間で２チャネルの配線を引くことができ、微細なＶＨにより配線領域への制限を減じて外層配線から内層配線へ接続できる。したがって、多ピンを擁するＬＣＳＰ４１０及び４２０の接続に足る十分な配線キャパシティが得られる。
【０３３５】
ＬＣＳＰ４１０と４２０はパッケージ内部配線長が短い上、両者は近接して配置されている。二次基板５００の十分な配線キャパシティによって、余分な迂回配線を行なう必要はない。アドヴァンスト部分５１０の誘電率はベース部分５２０より低減している。したがって、パッケージ相互間の伝播ディレイを大幅に短縮できる。特に、ＭＰＵ（ＬＣＳＰ４１０）とキャッシュ（ＬＣＳＰ４２０）のアクセス時間や、ＭＰＵとＳＣＵ（ＢＧＡ４３０）間のレイテンシを縮めることができ、プロセッサのシステム性能が向上する。
【０３３６】
端子４１１及び半田ジョイント４２１に加わる熱応力は、ＬＣＳＰ４１０と４２０のラミネート基板の熱膨張係数を適切に設定することによって低減できる。微細なピッチ０.６ｍｍでも信頼性は十分である。この理由は、「発明の解決手段」の欄で既に詳しく説明した通りである。ＬＣＳＰ４１０やＬＣＳＰ４２０のフリップ チップ コネクション（ＦＣＣ、直径〜０.１ｍｍ）に対する端子直径（直径〜０.３ｍｍ）の比率をγ〜３、チップと二次基板５００の熱膨張係数をそれぞれα0〜３ｐｐｍ／Ｋ、α2〜１５ｐｐｍ／Ｋとして、ＬＣＳＰ基板の熱膨張係数α1が(γα0＋α2)／(γ＋１)＝６≦α1≦(γα0＋７α2)／(γ＋７)＝１１を満たす。これにより、ＦＣＣと端子４１１やジョイント４２１の熱疲労寿命がバランス良く向上する。
【０３３７】
ついでに述べておくと、端子４１１及び半田ジョイント４２１の信頼性を極度に必要とする場合には、ＬＣＳＰ４１０、４２０と二次基板５００の間に樹脂を充填する。コスト アップは止むを得ない。また、ＦＣＣの寿命が十分保証されている場合には、ＬＣＳＰ基板及び二次基板として同じ熱膨張係数の部材を用いることにより、端子をさらに微細化し、延命することが可能になる。
【０３３８】
ＬＣＳＰ４１０と４２０の放熱は、フィン５５０とヒート スプレッダ５６０により効率良く行なえる。ヒート スプレッダ５６０は、ＬＣＳＰ４１０と４２０の高さの差異を埋める。ＬＣＳＰ４１０と４２０がフィン５５０を共有することにより、両者の実装間隔を広げずに済む。熱伝導グリースの厚さを０.１ｍｍ程度に調整することにより、ＬＣＳＰ４１０からフィン５５０までの熱抵抗を０.２℃／Ｗ、からフィン５５０までの熱抵抗を０.８℃／Ｗに抑制できる。強制空冷によりフィン５５０の熱抵抗を２℃／Ｗ以下に容易に低減できるので、ＭＰＵ（ＬＣＳＰ４１０）とキャッシュ（ＬＣＳＰ４２０）の総発熱量として３０〜４０Ｗを許容できる効果がある。逆に言えば、チップの温度上昇を抑制でき、誤動作を防止できる。
【０３３９】
以上説明したように、第５実施例のＳＬＰ４００により、ＬＣＳＰ４１０と４２０の多ピン、小型、高速という特長を活かして、高密度、高速、高信頼のプロセッサ システム ボードを実現することができる。
【０３４０】
二次基板の種類として、第５実施例に用いたアドヴァンスト型ラミネート基板５００の他、ベース部分としてラミネート基板、厚膜セラミック基板またはシリコン基板を用い、追加積層部分にラミネートまたは薄膜デポジションを行なう基板を用いることが可能である。追加積層部分を設けない場合もある。これらの中から要求仕様に応じて選択する。
【０３４１】
セラミック基板の材料は、アルミナ、窒化アルミ、ムライト、ガラス−セラミック等が用いられる。前三者の導体はタングステンやモリブデン、後者には銅やが金、銀から成る。誘電率はラミネート基板に比べて高く、５〜１０の範囲にある。通常では層厚０.２ｍｍ、ライン ピッチ０.４ｍｍ、ＶＨ径０.２ｍｍ、特別なら層厚０.１ｍｍ、ピッチ０.２ｍｍ、ＶＨ径０.１ｍｍ程度の形成が可能である。
【０３４２】
セラミック基板の熱膨張係数（４〜７ｐｐｍ／Ｋ）はチップ（３ｐｐｍ／Ｋ）に近いので、ＬＣＳＰ端子の微細化に有効である。但し、ライン幅が広いことにより層数が多くなるので、ラミネート基板に比べて数倍程度コスト高になる。このほか、二次基板としてセラミック基板の長所は、他の基板に比べて熱伝導率、耐熱性、及び機械強度が高いこと、完全な気密封止を行なえること、高抵抗体や高誘電率体を形成し易いこと等である。二次基板に終端抵抗や大容量のデカップリング キャパシタを作り込むことにより、ＬＣＳＰ基板の効果と合わせて低ノイズ化できる。
【０３４３】
薄膜多層配線は、セラミック基板、シリコン基板、またはメタル基板の表面上に形成される。単独では存しない。導体は銅、金、アルミ、誘電体はポリイミド、酸化珪素等から成る。薄膜配線（蒸着やスパッタとエッチング加工）は、ラミネート基板（めっきとドリル加工）やセラミック基板（印刷とパンチ加工）に比べて最も微細化が可能であるが、４〜１０層以上の多層化は困難である。ライン幅やＶＨ径として１０〜２５μｍ、ピッチ５０〜１００μｍの形成を行なえる。
【０３４４】
配線やＶＨの微細化に関して、上述したＬＣＳＰ基板や二次基板に用いられているアドヴァンスト型ラミネート基板では、薄膜配線との差がなくなりつつある。これは、接着フィルム、感光性樹脂のビルドアップ、または転写等による積層技術と、フォトヴァイア ホールやレーザによる微細穴加工技術の発達による。しかも、アドヴァンスト型ラミネート基板は、薄膜配線のような真空処理を行なわず、大面積一括加工を行なえるので、コストを数分の一に抑えられる。その上、ＬＣＳＰ基板と同じ設備によって製作できるので、薄膜配線やセラミック基板に比べて余分な設備投資を必要としない。
【０３４５】
多ピン且つ狭ピッチのＬＣＳＰを使いこなすために、二次基板として何を用いるかは、最狭ピッチ少層の薄膜配線、狭ピッチ多層のラミネート基板、広ピッチ多層の厚膜セラミック基板、これらの組合せ等の中から、上述の長所と短所を勘案して選定する。
【０３４６】
なお、第５実施例ではＳＬＰの代表例としてプロセッサ システム ボードを取り上げたが、他の情報機器や民生機器を構成し得ることは言うまでもない。例えば、ＬＣＳＰが薄型、小型であることを活用して、携帯型の電話、カメラ一体型ビデオ テープ レコーダ、テレビ等に適用することができる。この際には、二次基板として薄型、軽量であることが求められ、プリント配線基板の他に例えばフレキシブル基板やガラス基板等が用いられる場合がある。また、より高性能化を図るため、ボードへＬＣＳＰを実装するのではなく、ＳＬＰとしてマルチチップ モジュールを構成することができる。
【０３４７】
図８は、本発明の第６実施例のＳＬＰの縦断面構造図である。ここでは、ＬＣＳＰと他のパッケージとによりマルチチップ モジュールを構成した場合の一例として、プロセッサ モジュールの代表的な構成を示す。
【０３４８】
図８において、ＳＬＰ６００は、ＬＣＳＰ６１０、３個のフィルム−オン−チップ スタック パッケージ（Ｆｉｌｍ−Ｏｎ−Ｃｈｉｐ Ｓｔａｃｋ Ｐａｃｋａｇｅ：ＦＯＣＳ）６２０、モジュール基板（二次配線基板）６３０、放熱フィン６４０から成るマルチチップ モジュール（Ｍｕｌｔｉｃｈｉｐ Ｍｏｄｕｌｅ：ＭＣＭ）であり、ボード（三次配線基板）７００へ実装されている。３個のＦＯＣＳ６２０のうち、２個は隠れて見えない。
【０３４９】
ＬＣＳＰ６１０は、マイクロプロセッサ チップ（ＭＰＵ）６１１、パッケージ基板６１２、アンダーフィル６１３、ダイレクト スルー ホール（ＤＴＨ）６１４、パッケージ端子６１５、エンカプスラント６１６から成る。第１実施例と同様の手段により、チップ６１１は、アンダーフィル６１３により基板６１２へフリップ チップ ダイ アタッチ（ＦＣＤＡ）され、ＤＴＨ６１４により基板６１２の配線層へ接続され、端子６１５へ相互接続されている。エンカプスラント６１６は、端子６１５とチップ６１１の背面を除いて、チップ６１１と基板６１２の表面と側面を封止している。
【０３５０】
チップ６１１はシリコン大規模集積回路から成り、サイズは１７.７×１８.２×０.３ｍｍ3である。基板６１２はマレイミド系樹脂の銅クラッド ラミネート多層配線基板（誘電率３.８）から成り、サイズは１８.５×１８.５×０.２ｍｍ3である。配線やヴァイア／スルー ホール（ＶＨ／ＴＨ）は簡単のため図示していない。アンダーフィル６１３は基板６１２と同様の材料から成る接着フィルムであり、チップ６１１を封止している。ＤＴＨ６１４は銅めっきから成り、チップ６１１の接続パッドから直にアンダーフィル６１３を貫通し、基板６１２の配線層に達している。端子６１５は錫／アンチモン半田（固相融点２３２℃）から成り、ピッチ０.６ｍｍ、マトリクス２９×２９、計８４１ピンのボール グリッド アレイ（ＢＧＡ）である。エンカプスラント６１６はエポキシ系モールド樹脂から成る。パッケージ サイズは、端子６１５を含めて１９×１９×１ｍｍ3である。
【０３５１】
ＦＯＣＳ６２０は、４個の外部キャッシュ用ＳＲＡＭチップ６２１、４枚のパッケージ基板６２２、ＤＴＨ６２３、ベース基板６２４、インターフィル６２５、スルー ホール（ＴＨ）６２６、パッケージ端子６２７、エンカプスラント６２８から成る。第１実施例や第３実施例に示したダイレクト スルー ホール接続手段を応用して、チップ６２１は、パッケージ基板６２２へフリップ チップダイ アタッチ（ＦＣＤＡ）され、ＤＴＨ６２３により基板６２２の配線層へ接続されている。４組のチップ６２１付き基板６２２とベース基板６２４は、インターフィル６２５によりスタックされ、ＴＨ６２６により互いに接続され、端子６２７へ相互接続されている。エンカプスラント６２８は、端子６２７を除き、基板６２２と６２４の表面と側面を封止している。なお、ＦＯＣＳ６２０は３個あるので、チップ６２１は合計１２個用いられている。
【０３５２】
チップ６２１はシリコン大規模集積回路から成り、サイズは７.２×１４.１×０.１ｍｍ3である。裏面から薄型に研磨されている。基板６２２はポリイミド接着フィルムの多層配線基板（誘電率３.３）から成り、サイズは１７×１７×０.０５ｍｍ3である。アンダーフィルを兼ねており、チップ６２１の表面を封止している。配線とヴァイア／スルー ホール（ＶＨ／ＴＨ）は簡単のため描いていない。ＤＴＨ６２３は銅めっきから成り、チップ６２１の接続パッドから直に基板６２２を貫通し、配線層に達している。ベース基板６２４は基板６２２と同様のポリイミド多層配線基板から成り、サイズは１７×１７×０.１ｍｍ3である。インナーフィル６２５は基板６２２と同様の接着材料から成るフィルムであり、４枚の基板６２２と６２４の間を互いに充填している。ＴＨ６２６は銅めっきから成り、４枚の基板６２２と６２４を貫通し、互いに接続している。端子６２７はＬＣＳＰ６１０と同じ錫／アンチモン半田から成り、ピッチ０.６ｍｍ、マトリクス２７×２７、計７２９ピンのＢＧＡである。エンカプスラント６２８はエポキシ系モールド樹脂から成る。パッケージ サイズは、端子６２７を含めて１８×１８×１.３ｍｍ3である。なお、フィルム−オン−チップ スタック パッケージという名称は、チップ６２１の上にフィルム基板６２２が接続され、これらを積み重ねたことに由来する。
【０３５３】
モジュール基板６３０は、マレイミド−スチリル系樹脂から成る銅クラッド ラミネート多層配線基板（誘電率３.７）である。追加積層したアドヴァンスト層６３１とベース層６３２により構成されている。サイズは５３×５３×１.８ｍｍ3である。アドヴァンスト層６３１は、信号層６層と給電層その他含めて計１１層から成り、主としてＬＣＳＰ６１０とＦＯＣＳ６２０間のインターコネクションを担っている。ベース層６３２は、信号層４層、給電層、銅コア、その他含めて計１０層から成り、主として給電と、パッケージ端子６１５、６２７からモジュール端子６３３への接続を担っている。基板６３０の底面の端子６３３は、鉛／錫共晶半田（融点１８３℃）から成り、ピッチ１.２７ｍｍ、マトリクス３４×３４、計１１５６ピンのＢＧＡである。
【０３５４】
放熱フィン６４０はアルミニウムから成り、ＬＣＳＰ６１０のチップ６１１の背面とＦＯＣＳ６２０の上面へ熱伝導グリースにより取り付けられている。フィン６４０には、ＬＣＳＰ６１０とＦＯＣＳ６２０の高さの違いに配慮して熱抵抗を下げるため、ＬＣＳＰ６１０側に凸部が設けられている。フィン６４０は、幅４ｍｍのラバー フレームによりモジュール基板６３０へねじ止めされている。
【０３５５】
ボード７００は、エポキシ系樹脂から成る銅クラッド ラミネート多層配線基板（誘電率４.８）であり、合計２２層で構成されている。そのサイズは２５×３０×０.２７ｃｍ3であり、モジュール端子６３３から外部、例えば他のモジュールやメイン ストレージ、さらにボード７００の外部等へのインターコネクションと、給電を受け持っている。
【０３５６】
本第６実施例のＳＬＰ６００によれば、高密度且つ多層の二次基板６３０を用いることにより、ＭＰＵ（ＬＣＳＰ６１０）とキャッシュ（ＦＯＣＳ６２０）から成る高性能プロセッサ モジュールを構成できる。
【０３５７】
二次基板として、モジュール基板６３０は、端子数が非常に多いパッケージ相互のインターコネクションを行なうに十分な配線キャパシティを擁している。第６実施例のようにパッケージング レベルを二次と三次に区切り、モジュール基板（二次）とボード（三次）に分割する方が、二次基板としてボード全体を高密度、多層化する場合に比べて、歩留まりを向上し、コストを抑制できる。モジュール端子６３３のピッチは、従来の標準的なＢＧＡパッケージと同一であり、ボード７００として一般仕様のプリント配線基板を用いることができる。また、モジュール基板とボードに分割したことにより、モジュール毎に検査や補修を行なうことができ、信頼性と作業性が向上する。
【０３５８】
このモジュール基板６３０へ、本発明に基づくＬＣＳＰ６１０を実装し、その上本発明のＤＴＨ接続を応用して４個のチップ６２１を三次元的に積層したＦＯＣＳ６２０を搭載する。これにより、モジュール全体の実装面積を低減し、さらにＭＰＵ（ＬＣＳＰ６１０）とキャッシュ（ＦＯＣＳ６２０）間の伝播ディレイを短縮できる。例えば、一般的なメモリ パッケージを平面的に１２個配置した場合と比べて面積を約７割、ディレイを約５割削減できる。チップ６２１をＬＣＳＰに収めて平面的に配置した場合と比べても、面積を約３割、ディレイを約２割削減できる。しかも、三次元スタックしたＦＯＣＳ６２０の内部で４個のチップ６２１への分配配線を行なうので、平面配置でそれぞれのメモリ パッケージへ個別に配線した場合に比べると、モジュール基板の配線本数を減らすことができる。
【０３５９】
パッケージ基板６１２、６２２、ベース基板６２４、モジュール基板６３０、及びボード７００には、アンダーフィル６１３やインナーフィル６２５によるＤＴＨ６１４、ＤＴＨ６２３、ＴＨ６２６の延命効果を考慮した上で、所定の範囲の熱膨張係数を有する材料を選定してある。これにより、ＤＴＨ６１４とパッケージ端子６１５、ＤＴＨ６２３とパッケージ端子６２７、及びモジュール端子６３３の熱疲労に対する信頼性を十分確保できる。また、端子６１５、６２７、６３３の半田付け温度階層に対応して、所定のガラス転移温度を有する基板６１２、６２４、６３０、７００を用いることにより、これらの耐熱性を向上できる。
【０３６０】
ＬＣＳＰ６１０とＦＯＣＳ６２０の放熱に関しては、フィン６４０により効率良く行なえる。チップ６１１は約２０〜３０Ｗ、４個のチップ６２１は１０〜２０Ｗの発熱量を有しているが、コストの高い水冷でなくとも強制空冷により冷却できる。空冷方法としては、モジュール基板６３０より大きな面積のフィンを用いるより、フィン６４０上部にダクトを設ける方が熱抵抗を約１℃／Ｗまで低減できる。しかも、ボード７００へのモジュール実装面積が低減できるので、他のモジュール等への伝播ディレイを短縮できる効果がある。なお、ＬＣＳＰ６１０やＦＯＣＳ６２０とフィン６４０との間隔は、ラバー フレーム６４１の弾力性と熱伝導グリースの粘性により適切に保たれており、熱抵抗のばらつきが少ない。さらに、フィン６４０とモジュール基板６３０の熱膨張差による応力がＬＣＳＰ６１０やＦＯＣＳ６２０に加わることがなく、パッケージ端子６１５と６２７へ悪影響を及ぶことはない。
【０３６１】
このように、第６実施例のＳＬＰ６００は、マルチチップ プロセッサ モジュールとして高性能、高信頼、且つ低コスト化を達成できる効果がある。なお、ここに示したものは我々が本発明を実施した製作品のほんの一例であり、チップ仕様やシステム仕様等によって他の構成を取り得る。例えば、モジュール基板として厚膜多層セラミック基板や薄膜多層基板等を適用し、モジュール端子としてピン グリッド アレイ、カラム グリッド アレイ等を採用することが可能である。ＬＣＳＰのサイズや端子数、基板のサイズや層構成等は、本発明の適用先と目標に応じて任意に設計すべきである。
【０３６２】
以上、本発明につき第１実施例から第６実施例を通じて説明してきた。本発明は、ＬＣＳＰの多ピン、小型、高速、高信頼、低コスト化のみならず、ＳＬＰにおいても高性能、高信頼、低コスト化を具現し、パッケージング技術への多大なる貢献と広範なる適用を提供する。
【０３６３】
【発明の効果】
本発明の手段（１）によれば、チップ サイズと同等に小型であり、多ピン、高速、高信頼性、低コストのＬＣＳＰが得られる。
【０３６４】
エリア アレイのＦＣＣにより高密度のチップ接続が行なわれ、十分な配線キャパシティを擁する基板によりＦＣＣが外部端子へ接続され、エリア アレイの外部端子によりＰＷＢへの高密度の接続が行なわれるので、信号とパワー／グランドのための十分な端子数を確保でき、ＬＣＳＰが多ピン化する。
【０３６５】
ラミネート基板により低誘電率且つ低抵抗の配線を行なえ、チップ中央から取り出せるＦＣＣによりパッケージ内部配線長が短縮されるので、伝播ディレイが低減される上、インダクタンスによる高周波ノイズが抑制されて、ＬＣＳＰが高速化する。
【０３６６】
アンダーフィルによりＦＣＣに加わる熱応力が分散され、所定の熱膨張係数と弾性をもつ基板により端子への熱応力の偏りが抑制され、基板の配線やＶＨ／ＴＨの適切な配置により端子からＦＣＣの方へ伝達する応力が緩和されるので、ＬＣＳＰの信頼性が向上する。
【０３６７】
エンカプスラントにより基板表面にある配線やＶＨ／ＴＨの接合界面からの吸湿が防止され、配線やＶＨ／ＴＨのルーティングにより吸湿経路が曲折するので、ＬＣＳＰの耐湿性が向上する。
【０３６８】
インタポーザ基板によりチップへのプロセス負担が軽減され、ＦＣＣにより一括してチップ接続を実施でき、有機材料により高性能基板が容易に実現できるので、ＬＣＳＰが低コスト化する。
【０３６９】
本発明の手段（２）によれば、端子位置のシフトにより端子近傍からチップの方向へ直に向かう応力や吸湿が回避されるので、信頼性が向上する。
【０３７０】
本発明の手段（３）によれば、ＦＣＣと端子間を迂回する相互接続経路により応力が分散され、水分の浸入が困難になるので、信頼性が向上する効果がある。
【０３７１】
本発明の手段（４）によれば、ＶＨ／ＴＨの埋め込みにより応力や湿度に対する信頼性が高まり、基板の配線密度が向上するので多ピン化できる。
【０３７２】
本発明の手段（５）によれば、ＦＣＣや端子のコンプラアンスにより応力が吸収されるので、信頼性と検査性が向上する。
【０３７３】
本発明の手段（６）によれば、ＦＣＣと熱膨張係数が整合したアンダーフィルにより応力が面全体に分散されるので、信頼性が向上する。
【０３７４】
本発明の手段（７）によれば、所定の熱膨張係数をもつ基板によりＦＣＣと端子の疲労寿命レベルが揃うので、ＬＣＳＰ全体の信頼性が向上する。
【０３７５】
本発明の手段（８）によれば、ＶＨ／ＴＨの微細化により吸湿が起こり難くなる上、チップ接続と端子が多ピン化する。
【０３７６】
本発明の手段（９）によれば、ＴＨを覆うエンカプスラントにより水分の浸入が阻止され、耐湿性が向上する。
【０３７７】
本発明の手段（１０）によれば、スタックトＶＨにより吸湿が減少する上、配線密度が向上するので、ＬＣＳＰが多ピン化する。
【０３７８】
本発明の手段（１１）によれば、基板内に配線を隠すことにより、湿度、酸化、ショートから守られるので、信頼性と取り扱いが改善される。
【０３７９】
本発明の手段（１２）によれば、基板表面からチップ側面までをカバーするエンカプスラントにより、湿度や損傷に対する安全性が向上する。
【０３８０】
本発明の手段（１３）によれば、小径の非貫通ＩＶＨにより端子数が増大し、ＩＶＨの誘電層により基板表面が保護されるので、多ピン化と高信頼化がはかれる。
【０３８１】
本発明の手段（１４）によれば、ＩＶＨにより多数のＦＣＣが取り出され、基板からアンダーフィルへの水分の浸入が防がれるので、ＬＣＳＰの多ピン化、高信頼化がはかれる。
【０３８２】
本発明の手段（１５）によれば、ＬＣＳＰ全体のコプライアント構造により応力が吸収されるので、信頼性と検査性が向上する。
【０３８３】
本発明の手段（１６）によれば、低誘電層により短時間に信号が伝送され、高誘電層により電源ノイズが低減されるので、ＬＣＳＰが高速化する効果がある。
【０３８４】
本発明の手段（１７）によれば、整合抵抗により信号が終端されるので、反射ノイズが低減する。
【０３８５】
本発明の手段（１８）によれば、イントラチップ ハイウェイによりチップ内部同士が高速に結ばれるので、回路動作が高速化する。
【０３８６】
本発明の手段（１９）によれば、端子より多数のＦＣＣによりチップに対して十分に給電が行なわれ、しかも端子数は適切に保たれるので、ＬＣＳＰの適正な活用がはかれる。
【０３８７】
本発明の手段（２０）によれば、任意に選べるＦＣＣの配置により、チップ内部の機能ユニットから端子までの配線長が短縮されるので、ＬＣＳＰが高速化する。
【０３８８】
本発明の手段（２１）によれば、ＬＣＳＰの底面全体から端子が取り出されるので、多ピン化がはかれる。
【０３８９】
本発明の手段（２２）によれば、端子ピッチが規格化されるので、ＬＣＳＰを実装するＰＷＢのレイアウト設計が行ない易くなる。
【０３９０】
本発明の手段（２３）によれば、標準的なパッケージ サイズが決まるので、運搬並びにＰＷＢへの実装装置における取り扱いが簡便になる。
【０３９１】
本発明の手段（２４）によれば、チップ背面から放熱部までの熱抵抗が下がるので、チップの温度が低下し、回路動作の信頼性が向上する。
【０３９２】
本発明の手段（２５）によれば、基板のＴＨとＦＣＣを兼ねるＤＴＨにより、短い接続長でチップ接続が行なわれるので、低コスト化と高速化がはかれる。
【０３９３】
本発明の手段（２６）によれば、基板とは別個のバンプによりチップ接続が行なわれるので、ＬＣＳＰの製造プロセスの自由度が増す。
【０３９４】
本発明の手段（２７）によれば、ＬＣＳＰの構造が簡易になり、部材数が減るので、薄型化が可能になる上、製造コストを低減できる。
【０３９５】
本発明の手段（２８）によれば、マルチチップＬＣＳＰにより複数のチップを一括して取り扱えるので、ＰＷＢへの実装が簡便になる。
【０３９６】
本発明の手段（２９）によれば、所定のラミネート基板により配線キャパシティの必要量が確保され、熱応力が低減されるので、ＬＣＳＰの多ピン化と高信頼化がはかれる。
【０３９７】
本発明の手段（３０）によれば、高密度、多層のアドヴァンスト型ラミネート基板の採用により、配線やＶＨ／ＴＨの収容量が増加するので、ＬＣＳＰが多ピン化する。
【０３９８】
本発明の手段（３１）によれば、基板、アンダーフィル、エンカプスラントの構成材料の低誘電率化、低熱膨張化、低吸湿率化等を行なうことにより、ＬＣＳＰの高速化と高信頼化がはかれる。
【０３９９】
本発明の手段（３２）によれば、配線やＶＨ／ＴＨの信号配線の低抵抗化に加えて、低熱膨張化、高熱伝導化、接合強度の向上、終端抵抗形成等の機能が付与されるので、ＬＣＳＰが高速化し、信頼性が向上する。
【０４００】
本発明の手段（３３）によれば、ＦＣＣや端子の耐酸化性、リフロー性、低抵抗接触、コンプライアンス等が得られるので、ＬＣＳＰの取り扱いと検査性が向上する。
【０４０１】
本発明の手段（３４）によれば、バリア メタル層により良好な半田付けが行なわれ、半田付けの繰り返しが可能になるので、製造歩留まりと検査性が向上する。
【０４０２】
本発明の手段（３５）によれば、ＦＣＤＡと同時にアンダーフィルが形成されるので、工程数が減り、ＬＣＳＰの低コスト化がはかれる。
【０４０３】
本発明の手段（３６）によれば、アンダーフィルとエンカプスラントが同時に形成されるので、プロセス コストが削減される。
【０４０４】
本発明の手段（３７）によれば、保護フィルムの接着によりエンカプスラントの形成が簡略化されるので、低コスト化がはかれる。
【０４０５】
本発明の手段（３８）によれば、エンカプスラントと連続して開口が形成されるので、プロセスを変更する手間が省け、コスト削減がはかれる。或いは、端子の一部もエンカプスラントにより封止されるので、耐湿性が向上する。
【０４０６】
本発明の手段（３９）によれば、高アスペクト比の導体が形成され、ＶＨ／ＴＨの内部が充満されるので、ＬＣＳＰの多ピン化と高信頼化がはかれる。
【０４０７】
本発明の手段（４０）によれば、高密度配線をもつ二次基板により多ピンのＬＣＳＰの相互接続が行なわれるので、フォロウィング レベル パッケージングとしての高性能化がはかれる。
【０４０８】
本発明の手段（４１）によれば、高速且つ多数本のアドヴァンスト配線によりＬＣＳＰの性能が引き出され、低密度だが低コストの基板ベースにより給電等が行なわれるので、高性能化と低コスト化の両立がはかれる。
【０４０９】
本発明の手段（４２）によれば、ＬＣＳＰと別個のパッケージ間の伝播ディレイが短縮されるので、両者のシステマティックな性能が向上する。
【０４１０】
本発明の手段（４３）によれば、二段構えのデカップリング キャパシタにより電源ノイズが削減されるので、ＬＣＳＰの高速動作を行なえる。
【０４１１】
本発明の手段（４４）によれば、チップとＬＣＳＰ基板と二次基板の熱膨張係数を所定の関係に保つことにより、ＦＣＣと端子の信頼性が同じレベルになるので、ＬＣＳＰが総合的に高信頼化する。
【０４１２】
本発明の手段（４５）によれば、ＦＣＣの寿命が十分であれば、同質のＬＣＳＰ基板と二次基板を用いることにより端子ピッチを狭められるので、ＬＣＳＰがさらに多ピン化する。
【０４１３】
本発明の手段（４６）によれば、低誘電率、ファイン ピッチ、多層配線が可能な二次基板により、ＬＣＳＰが高速、高スループット化する。
【０４１４】
本発明の手段（４７）によれば、端子より低融点の半田ジョイントによって一括リフローやリペアが容易になるので、プロセス コストの削減がはかれる。
【０４１５】
本発明の手段（４８）によれば、スプリングやエラストマのコンプライアンスにより端子とソケットが安定に接触するので、検査性が向上する。
【０４１６】
本発明の手段（４９）によれば、ＬＣＳＰと別個のパッケージに用いる放熱部品の個数と設置スペースが減るので、放熱部が小型化する。
【０４１７】
本発明の手段（５０）によれば、二次基板上でプロセッサＬＣＳＰとメモリ パッケージが高速に協調動作するので、プロセッサ モジュールとして高性能化する。
【０４１８】
本発明の手段（５１）によれば、メモリＬＣＳＰが二次基板上に高密度実装されるので、メモリ モジュールとして小型化且つ大容量化できる。
【図面の簡単な説明】
【図１】本発明の第１実施例のラミネート−ベースド チップ サイズ パッケージの斜視断面構造図。
【図２】本発明の第１実施例のラミネート−ベースド チップ サイズ パッケージの縦断面構造図。
【図３】本発明の第１実施例のラミネート−ベースド チップ サイズ パッケージの製造プロセスを説明する図。
【図４】本発明の第２実施例のラミネート−ベースド チップ サイズ パッケージの縦断面構造図。
【図５】本発明の第３実施例のラミネート−ベースド チップ サイズ パッケージの縦断面構造図。
【図６】本発明の第４実施例のラミネート−ベースド チップ サイズ パッケージの横断面構造図。
【図７】本発明の第５実施例のラミネート−ベースド チップ サイズ パッケージの縦断面構造図。
【図８】本発明の第６実施例のラミネート−ベースド チップ サイズ パッケージの縦断面構造図。
【図９】従来公知例のセラミック チップ サイズ パッケージの縦断面構造図（同図（Ａ））と、従来公知例のテープ チップ サイズ パッケージの縦断面構造図（同図（Ｂ））。
【図１０】従来公知例のメタル チップ サイズ パッケージの縦断面構造図（同図（Ａ））と、従来公知例のリード−オン−チップ チップ サイズ パッケージの縦断面構造図（同図（Ｂ））。
【図１１】本発明に拠らないラミネート−ベースド チップ サイズ パッケージの縦断面構造図。
【符号の説明】
１…ラミネート−ベースド チップ サイズ パッケージ、１０…集積回路チップ、１１…集積回路、１２…接続パッド、２０…ラミネート配線基板、２１，２２，２３，２４…導体層、２５，２６，２７…誘電層、３０…ダイレクト スルー ホール、３１…インタースティシャル ヴァイア ホール、３２…端子パッド、４０…アンダーフィル、５０…外部端子、６０…エンカプスラント、６１，６２…開口、７０，７２…シート基板、７１…接着シート、８０，８１…穴、９０…半田ボール、１００…ラミネート−ベースド チップ サイズ パッケージ、１１０…集積回路チップ、１１１，１４０…接続パッド、１２０…ラミネート配線基板、１２１，１２２，１２３，１２４，１２５，１２６…導体層、１３１，１３２，１３３，１３４，１３５…誘電層、１４１，１４２…インタースティシャル ヴァイア ホール、１４３，１４４…ヴァイア ホール、１４５…スルー ホール、１５０…バンプ、１６０…外部端子、１７０…アンダーフィル、１８０…エンカプスラント、２００…ラミネート−ベースド チップ サイズ パッケージ、２１０…集積回路チップ、２１１…接続パッド、２２０…ラミネート配線基板、２２１…誘電層、２２２…導体層、２２３…ダイレクト ヴァイアホール、２３０…外部端子、２４０…エンカプスラント、３００…ラミネート−ベースド チップ サイズ パッケージ、３１０…集積回路チップ、３２０，３２１，３２２，３２３，３２４，３２５，３２６…フリップ チップ コネクション、３３０…外部端子、３４０…エンカプスラント、４００…セカンド レヴェル パッケージング、４１０，４２０…ラミネート−ベースド チップ サイズ パッケージ、４３０…ボール グリッド アレイ パッケージ、４４０…スィン スモール アウトライン パッケージ、４１１，４２１，４３１，４４１…外部端子、５００…二次配線基板、５１０…アドヴァンスト部分、５２０…ベース部分、５５０，５７０…フィン、５６０…スプレッダ、６００…セカンドレヴェル パッケージング、６１０…ラミネート−ベースド チップ サイズパッケージ、６１１…集積回路チップ、６１２…パッケージ基板、６１３…アンダーフィル、６１４…ダイレクト スルー ホール、６１５…パッケージ端子、６１６…エンカプスラント、６２０…フィルム−オン−チップ スタック パッケージ、６２１…集積回路チップ、６２２…パッケージ基板、６２３……ダイレクト スルー ホール、６２４…ベース基板、６２５…インナーフィル、６２６…スルー ホール、６２７…パッケージ端子、６２８…エンカプスラント、６３０…モジュール基板、６３１…アドヴァンスト層、６３２…ベース層、６３３…モジュール端子、６４０…放熱フィン、６４１…ラバー フレーム、７００…ボード、９１０…セラミック チップ サイズ パッケージ、９１１…チップ、９１２…セラミック基板、９１３…バンプ、９１４…パッド、９１５…ランド、９１６…ヴァイア ホール、９１７…封止樹脂、９２０…テープ チップ サイズ パッケージ、９２１…チップ、９２２…パッド、９２３…テープ、９２４…配線層、９２５…リード、９２６…ヴァイア ホール、９２７…バンプ、９２８…接着剤、９２９…保護枠、９３０…樹脂、９４０…メタル チップ サイズ パッケージ、９４１…チップ、９４２…パッド、９４３…パッシベーション、９４４…金属配線、９４５…フィルム、９４６…半田、９４７…インナー バンプ、９４８…バンプ、９４９…封止樹脂、９５０…リード−オン−チップ チップサイズ パッケージ、９５１…チップ、９５２…フィルム、９５３…リード フレーム、９５４…ワイヤ、９５５…封止樹脂、９７０…ラミネート−ベースドチップ サイズ パッケージ、９７１…チップ、９７２…ラミネート基板、９７３、９７５、９７７…パッド、９７４…バンプ、９７６…配線、９７８…ヴァイア ホール、９７９…スルー ホール、９８０…封止樹脂、９８１…バンプ。

Claims (8)

  1. 接続パッドを有する集積回路チップと、
    配線とヴァイアホールまたはスルーホールを有し、前記集積回路チップとフリップチップ接続されたラミネート配線基板と、
    前記集積回路チップと前記ラミネート配線基板のギャップを充満するアンダーフィルと、
    前記配線または前記ヴァイアホールまたは前記スルーホールを介して、前記接続パッドに電気的に接続された外部端子と、
    前記外部端子の位置に開口を有し、前記ラミネート配線基板の前記外部端子が配置された面の表面及び前記ラミネート配線基板側面に形成された樹脂と、
    を有することを特徴とするチップサイズパッケージ。
  2. 請求項１記載のチップサイズパッケージにおいて、
    前記外部端子の中心軸は、前記ヴァイアホールまたは前記スルーホールまたは前記接続パッドの中心軸とずらして位置していることを特徴とするチップサイズパッケージ。
  3. 請求項１記載のチップサイズパッケージにおいて、
    前記ヴァイアホールまたは前記スルーホールは、導体、または導体と誘電体とにより埋め込まれていることを特徴とするチップサイズパッケージ。
  4. 請求項１記載のチップサイズパッケージにおいて、
    前記接続パッドと前記配線は、前記ヴァイアホールを介して電気的に接続されていることを特徴とするチップサイズパッケージ。
  5. 請求項１記載のチップサイズパッケージにおいて、
    前記集積回路チップは、複数の接続パッドを有し、前記ラミネート配線基板は、前記複数の接続パッドとを電気的に接続する配線であって、前記集積回路チップに形成された配線よりも抵抗率の低い配線を有することを特徴とするチップサイズパッケージ。
  6. 請求項１記載のチップサイズパッケージにおいて、
    前記集積回路チップは、前記ラミネート配線基板とバンプによりフリップチップ接続されていることを特徴とするチップサイズパッケージ。
  7. 接続パッドを有する集積回路チップと、
    配線とヴァイアホールまたはスルーホールを有し、バンプにより前記集積回路チップとフリップチップ接続されたラミネート配線基板と、
    前記集積回路チップと前記ラミネート配線基板のギャップを充満するアンダーフィルと、
    前記配線または前記ヴァイアホールまたは前記スルーホールを介して、前記接続パッドに電気的に接続された外部端子と、
    前記外部端子の位置に開口を有し、前記ラミネート配線基板の前記外部端子が配置された面の表面及び前記ラミネート配線基板側面に形成された樹脂とを有するチップサイズパッケージの製造方法であって、
    前記バンプを前記接続パッドまたは前記配線または前記ヴァイアホールまたは前記スルーホールに形成する工程と、
    前記バンプを介して、前記接続パッドと前記配線または前記ヴァイアホールまたは前記スルーホールとを接続する工程と、
    前記ギャップ及び前記ラミネート配線基板の表面に、それぞれ前記アンダーフィル及び前記樹脂となる接着剤を供給する工程と、
    を有することを特徴とするチップサイズパッケージの製造方法。
  8. 接続パッドを有する集積回路チップと、
    配線とヴァイアホールまたはスルーホールを有し、前記集積回路チップとフリップチップ接続されたラミネート配線基板と、
    前記集積回路チップと前記ラミネート配線基板のギャップを充満するアンダーフィルと、
    前記配線または前記ヴァイアホールまたは前記スルーホールを介して、前記接続パッドに電気的に接続された外部端子と、
    前記外部端子の位置に開口を有し、前記ラミネート配線基板の前記外部端子が配置された面の表面及び前記ラミネート配線基板側面に形成された樹脂とを有するチップサイズパッケージの製造方法であって、
    前記樹脂を加工し、前記開口を形成する工程と、
    前記ラミネート配線基板へ前記樹脂を接着する工程と、
    前記開口に位置する前記配線または前記ヴァイアホールまたは前記スルーホールに、前記外部端子を形成する工程と、
    を有することを特徴とするチップサイズパッケージの製造方法。
JP21317695A 1995-08-22 1995-08-22 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング Expired - Lifetime JP3726318B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21317695A JP3726318B2 (ja) 1995-08-22 1995-08-22 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
PCT/JP1996/002346 WO1997008748A1 (en) 1995-08-22 1996-08-22 Chip-size package, method of manufacturing same, and second level packaging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21317695A JP3726318B2 (ja) 1995-08-22 1995-08-22 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング

Publications (2)

Publication Number Publication Date
JPH0964236A JPH0964236A (ja) 1997-03-07
JP3726318B2 true JP3726318B2 (ja) 2005-12-14

Family

ID=16634809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21317695A Expired - Lifetime JP3726318B2 (ja) 1995-08-22 1995-08-22 チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング

Country Status (2)

Country Link
JP (1) JP3726318B2 (ja)
WO (1) WO1997008748A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122821A1 (ja) * 2006-04-20 2007-11-01 Sumitomo Bakelite Co., Ltd. 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG81927A1 (en) * 1998-05-04 2001-07-24 Motorola Inc A semiconductor package and a method for forming same
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
EP1195083B1 (en) * 1999-07-08 2006-01-11 Sunstar Giken Kabushiki Kaisha Underfilling material for semiconductor package
US6492715B1 (en) 2000-09-13 2002-12-10 International Business Machines Corporation Integrated semiconductor package
JP2007092083A (ja) * 2000-12-28 2007-04-12 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置
US6624501B2 (en) 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
JP2002299512A (ja) 2001-03-30 2002-10-11 Nec Corp 半導体装置及びその製造方法
JP2002368024A (ja) * 2001-06-06 2002-12-20 Shigeru Koshibe 半導体用層間絶縁材料及びその製法
JP4178529B2 (ja) * 2001-07-18 2008-11-12 株式会社山武 近接センサ
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
JP3855900B2 (ja) * 2002-09-25 2006-12-13 松下電工株式会社 半導体装置の製造方法
JP4431747B2 (ja) 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
US20070020955A1 (en) * 2005-07-22 2007-01-25 Samsung Electro-Mechanics Co., Ltd. Fabrication method of composite metal oxide dielectric film, and composite metal oxide dielectric film fabricated thereby
JP4916241B2 (ja) 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
TW200949961A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Manufacturing method of semiconductor element
JP4431628B1 (ja) * 2008-06-05 2010-03-17 新光電気工業株式会社 半導体装置及びその製造方法
JP5541618B2 (ja) * 2009-09-01 2014-07-09 新光電気工業株式会社 半導体パッケージの製造方法
CN108735678B (zh) * 2018-07-27 2024-02-06 本源量子计算科技（合肥）股份有限公司 一种量子裸芯片立体封装结构及其封装方法
US11676826B2 (en) * 2021-08-31 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die package with ring structure for controlling warpage of a package substrate
CN114611453A (zh) * 2022-03-25 2022-06-10 中国电子科技集团公司第五十八研究所 一种复合制导微系统电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760870B2 (ja) * 1986-11-17 1995-06-28 株式会社日立製作所 チツプキヤリア、このチツプキヤリアを使用したチツプ搭載部品および半導体チツプ実装構造
JP2713994B2 (ja) * 1988-06-15 1998-02-16 株式会社日立製作所 パッケージ構造体
JPH0483362A (ja) * 1990-07-25 1992-03-17 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH04168796A (ja) * 1990-11-01 1992-06-16 Nec Corp 多層配線基板の製造方法
KR970011620B1 (ko) * 1991-05-23 1997-07-12 모토로라 인코포레이티드 집적회로 칩 캐리어
JPH0574773A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH05326625A (ja) * 1992-04-06 1993-12-10 Nec Corp Ｌｓｉ実装構造
JP3305477B2 (ja) * 1994-02-21 2002-07-22 三菱電機株式会社 半導体装置とその製造方法及びその実装構造と実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122821A1 (ja) * 2006-04-20 2007-11-01 Sumitomo Bakelite Co., Ltd. 半導体装置
US8629556B2 (en) 2006-04-20 2014-01-14 Sumitomo Bakelite Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO1997008748A1 (en) 1997-03-06
JPH0964236A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
JP3726318B2 (ja) チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
US11309304B2 (en) Stackable electronic package and method of fabricating same
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
KR100868419B1 (ko) 반도체장치 및 그 제조방법
US6479903B2 (en) Flip chip thermally enhanced ball grid array
US8159057B2 (en) Semiconductor device and manufacturing method therefor
US8236608B2 (en) Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US6841881B2 (en) Semiconductor device and a method of manufacturing the same
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US20050230797A1 (en) Chip packaging structure
TW201916197A (zh) 包含雙面重佈層之堆疊半導體封裝組件
JPH09167813A (ja) 集積回路パッケージ
JPH0613541A (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
WO1996012299A1 (en) Integrated circuit package
US11784173B2 (en) Semiconductor device including a circuit for transmitting a signal
US20080116562A1 (en) Carrier structure for semiconductor chip and method for manufacturing the same
US20200365489A1 (en) Electronic package and method of fabricating the same
JP3610661B2 (ja) 三次元積層モジュール
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
JP4494249B2 (ja) 半導体装置
US7863738B2 (en) Apparatus for connecting integrated circuit chip to power and ground circuits
CN101425510A (zh) 半导体元件的叠层封装结构及其方法
US20090294993A1 (en) Packaging substrate structure
Minamizawa Advanced LSI packaging technologies
KR100836657B1 (ko) 전자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7