JP2007092083A - 封止用エポキシ樹脂成形材料及び半導体装置 - Google Patents

封止用エポキシ樹脂成形材料及び半導体装置 Download PDF

Info

Publication number
JP2007092083A
JP2007092083A JP2006344959A JP2006344959A JP2007092083A JP 2007092083 A JP2007092083 A JP 2007092083A JP 2006344959 A JP2006344959 A JP 2006344959A JP 2006344959 A JP2006344959 A JP 2006344959A JP 2007092083 A JP2007092083 A JP 2007092083A
Authority
JP
Japan
Prior art keywords
epoxy resin
sealing
molding material
resin molding
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006344959A
Other languages
English (en)
Inventor
Ryoichi Ikezawa
良一 池澤
Masanobu Fujii
昌信 藤井
Shinsuke Hagiwara
伸介 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2006344959A priority Critical patent/JP2007092083A/ja
Publication of JP2007092083A publication Critical patent/JP2007092083A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

【課題】流動性、信頼性に優れる薄型、多ピン、ロングワイヤー、狭パッドピッチ又は実装基板上に半導体チップが配置された半導体装置用の封止用エポキシ樹脂成形材料及びこれにより封止されたワイヤー流れ、ボイド等の成形不良やリフロー時の不良の発生が少ない薄型、多ピン、ロングワイヤー、狭パッドピッチ又は実装基板上に半導体チップが配置されたの半導体装置を提供する。
【解決手段】(A)下記一般式(I)で示される硫黄原子含有エポキシ樹脂及び(B)硬化剤を含有し、さらに(C)2級アミノ基を有するシランカップリング剤又は(D)リン酸エステルを含有する封止用エポキシ樹脂成形材料。
【化22】
Figure 2007092083

(上記式(I)中、R2、R3、R6及びR7は水素原子、R1及びR8はt−ブチル基、R4及びR5はメチル基を示し、nは0〜3の整数を示す。)
【選択図】なし

Description

本発明は、封止用エポキシ樹脂成形材料及びこれにより封止された半導体装置に関する。さらに詳しくは、本発明は、薄型、多ピン、ロングワイヤー、狭パッドピッチ、実装基板上に半導体チップが配置された薄型の半導体装置に好適な流動性に優れる封止用エポキシ樹脂成形材料及びこれにより封止された、ワイヤー流れ、ボイド等の成形不良やリフロー時の不良の発生が少ない、薄型、多ピン、ロングワイヤー、狭パッドピッチ、実装基板上に半導体チップが配置された薄型の半導体装置に関する。
近年、電子部品のプリント配線板への高密度実装化が進んでいる。これに伴い、半導体装置はピン挿入型のパッケージから、表面実装型のパッケージが主流になっている。表面実装型のIC、LSIなどは、実装密度を高くし実装高さを低くするために、薄型、小型のパッケージになっており、素子のパッケージに対する占有体積が大きくなり、パッケージの肉厚は非常に薄くなってきた。また素子の多機能化、大容量化によって、チップ面積の増大、多ピン化が進み、さらにはパッド(電極)数の増大によって、パッドピッチの縮小化とパッド寸法の縮小化、いわゆる狭パッドピッチ化も進んでいる。
また、さらなる小型軽量化に対応すべく、パッケージの形態もQFP(Quad Flat Package)、SOP(Small Outline Package)といったものから、より多ピン化に対応しやすく、かつより高密度実装が可能なCSP(Chip Size Package)やBGA(Ball Grid Array)へ移行しつつある。これらのパッケージは近年、高速化、多機能化を実現するために、フェースダウン型、積層(スタックド)型、フリップチップ型、ウェハーレベル型等、新しい構造のものが開発されている。この中で、積層(スタックド)型はパッケージ内部に複数のチップを積み重ねてワイヤーボンディングで接続する構造であり、機能の異なる複数のチップを一つのパッケージに搭載可能であるため、多機能化が可能となる。
また、CSPやBGAを作製する際の樹脂封止工程も1チップ1キャビティの封止方法に変わって、複数のチップを1キャビティで封止する、いわゆる一括モールド型の封止方法が開発され、生産効率の向上、低コスト化が図られている。
一方、封止材には、半導体装置をプリント基板へ表面実装する際の懸案事項である耐リフロー性や、実装後の信頼性として要求される温度サイクル性等を高いレベルでクリアすることが求められ、樹脂粘度の低減とこれによる充填剤の高充填化によって封止材に低吸湿化と低膨張化を付与し対応を図ってきた。
しかし、従来の封止材では、ワイヤー流れやボイドといった成形不良が多発し、薄型化、チップの大面積化、多ピン化、狭パッドピッチ化等に対応した半導体装置の製造が困難であった。これに対応すべく、封止材にはさらなる樹脂粘度の低減や充填剤組成の変更等による改善が試みられているが、未だ充分な結果を得てはいない。さらにはロングワイヤー化となる積層(スタックド)型CSPやキャビティ体積の大きい一括モールド対応の半導体装置では、さらに厳しい流動特性が封止材には求められてくる。
上記問題を解決する手段としていくつかの技術が提案されている(例えば、特許文献1、2、3参照。)。しかしながら、特許文献1にあるような球状溶融シリカを用いる方法、特許文献2にあるようなビフェニル骨格を有するエポキシ樹脂と150℃の溶融粘度が2ポイズ以下であるフェノール・アラルキル樹脂を用いる方法及び特許文献3にあるような充填剤の粒度分布を規定する方法だけでは、現在の最先端薄型パッケージをボイドや金線流れといった不良を起こさずに成形し、さらには耐リフロー性を向上させるということを達成することはできなかった。
特開平07−165876 特開平06−080763 特開平05−020633
本発明の目的は、流動性、信頼性に優れる半導体装置用の封止用エポキシ樹脂成形材料、及びこれにより封止されたワイヤー流れ、ボイド等の成形不良の発生やリフロー時の不良の発生が少ない半導体装置を提供することにある。
本発明は以下に関する:
(1)(A)下記一般式(I)で示される硫黄原子含有エポキシ樹脂及び(B)硬化剤を含有し、さらに(C)2級アミノ基を有するシランカップリング剤又は(D)リン酸エステルを含有する封止用エポキシ樹脂成形材料。
Figure 2007092083
(上記式(I)中、R2、R3、R6及びR7は水素原子、R1及びR8はt−ブチル基、R4及びR5はメチル基を示し、nは0〜3の整数を示す。)
(2)(A)下記一般式(I)で示される硫黄原子含有エポキシ樹脂及び(B)硬化剤を含有し、さらに(C)2級アミノ基を有するシランカップリング剤又は(D)リン酸エステルを含有し、(a)〜(f)の構成を1以上を備える半導体装置に用いる封止用エポキシ樹脂成形材料。
Figure 2007092083
(上記式(I)中、R2、R3、R6及びR7は水素原子、R1及びR8はt−ブチル基、R4及びR5はメチル基を示し、nは0〜3の整数を示す。)
(a)半導体チップ上面及び半導体チップ裏面の封止材の厚さの少なくともいずれかが0.7mm以下である
(b)リードピンの数が80ピン以上である
(c)ワイヤー長が2mm以上である
(d)半導体チップ上のパッドピッチが90μm以下である
(e)実装基板上に半導体チップが配置され、パッケージ厚が2mm以下である
(f)半導体チップの面積が25mm以上である
(3) (E)無機充填剤をさらに含有する上記(1)又は(2)のいずれかに記載の封止用エポキシ樹脂成形材料。
(4) (F)硬化促進剤をさらに含有する上記(1)〜(3)のいずれかに記載の封止用エポキシ樹脂成形材料。
(5) 半導体装置がスタックド型パッケージである上記(1)〜(4)のいずれかに記載の封止用エポキシ樹脂成形材料。
(6) 半導体装置が一括モールド型パッケージである上記(1)〜(5)のいずれかに記載の封止用エポキシ樹脂成形材料。
(7) (A)硫黄原子含有エポキシ樹脂の150℃における溶融粘度が2ポイズ以下である上記(1)〜(6)のいずれかに記載の封止用エポキシ樹脂成形材料。
(8) (B)硬化剤の150℃における溶融粘度が2ポイズ以下である上記(1)〜(7)のいずれかに記載の封止用エポキシ樹脂成形材料。
(9) (B)硬化剤が下記一般式(II)で示されるフェノール・アラルキル樹脂及び/又は下記一般式(III)で示されるビフェニル型フェノール樹脂を含有する上記(1)〜(8)のいずれかに記載の封止用エポキシ樹脂成形材料。
Figure 2007092083
(ここで、Rは水素原子及び炭素数1〜10の置換又は非置換の一価の炭化水素基から選ばれ、nは0〜10の整数を示す。)
Figure 2007092083
(ここで、R1〜Rは水素原子、炭素数1〜10のアルキル基、炭素数1〜10のアルコキシル基、炭素数6〜10のアリール基及び炭素数6〜10のアラルキル基から選ばれ、全てが同一でも異なっていてもよい。nは0〜10の整数を示す。)
(10) (C)2級アミノ基を有するシランカップリング剤が下記一般式(IV)で示される化合物を含有する上記(1)〜(9)のいずれかに記載の封止用エポキシ樹脂成形材料。
Figure 2007092083
(ここで、R1は水素原子、炭素数1〜6のアルキル基及び炭素数1〜2のアルコキシ基から選ばれ、R2は炭素数1〜6のアルキル基及びフェニル基から選ばれ、R3はメチル基又はエチル基を示し、nは1〜6の整数を示し、mは1〜3の整数を示す。)
(11) (D)リン酸エステルが下記一般式(V)で示される化合物を含有するものである上記(1)〜(9)のいずれかに記載の封止用エポキシ樹脂成形材料。
Figure 2007092083
(ここで、式中の8個のRは炭素数1〜4のアルキル基を示し、全て同一でも異なっていてもよい。Arは芳香族環を示す。)
(12)(A)一般式(I)で示される硫黄原子含有エポキシ樹脂は、エポキシ樹脂全量に対して60重量%以上含有するものである上記(1)〜(11)のいずれかに記載の封止用エポキシ樹脂成形材料。
(13) 上記(1)〜(12)のいずれかに記載の封止用エポキシ樹脂成形材料により封止された半導体装置。
(14) 以下の(a)〜(f)の構成を1以上を備える上記(13)記載の半導体装置。
(a)半導体チップ上面及び半導体チップ裏面の封止材の厚さの少なくともいずれかが0.7mm以下である
(b)リードピンの数が80ピン以上である
(c)ワイヤー長が2mm以上である
(d)半導体チップ上のパッドピッチが90μm以下である
(e)実装基板上に半導体チップが配置され、パッケージ厚が2mm以下である
(f)半導体チップの面積が25mm以上である
本発明によれば、流動性、信頼性に優れる半導体装置用の封止用エポキシ樹脂成形材料、及びこれにより封止されたワイヤー流れ、ボイド等の成形不良の発生やリフロー時の不良の発生が少ない半導体装置が提供される。
発明者らは上記の課題を解決するために鋭意検討を重ねた結果、硫黄原子含有エポキシ樹脂を含有し、さらに2級アミノ基を有するシランカップリング剤又はリン酸エステルを必須成分とする、特定の半導体装置用の封止用エポキシ樹脂成形材料及びこれにより封止された半導体装置により上記の目的を達成しうることを見い出し、本発明を完成するに至った。
(A)硫黄原子含有エポキシ樹脂としては、分子中に硫黄原子を含有するものであれば特に制限はないが、スルフィド骨格を有するエポキシ樹脂、ビスフェノールSジグリシジルエーテル型エポキシ樹脂等の主鎖骨格に硫黄原子を有するエポキシ樹脂が好ましく、耐リフロー性の観点からはスルフィド骨格を有するエポキシ樹脂がより好ましい。なかでも、下記一般式(I)に示される硫黄原子含有エポキシ樹脂が好ましい。
Figure 2007092083
上記式(I)中のR1〜R8は全てが同一でも異なっていてもよく、水素原子、メチル基、エチル基、プロピル基、ブチル基、イソプロピル基、イソブチル基等の炭素数1〜10のアルキル基、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基等の炭素数1〜10のアルコキシル基、フェニル基、トリル基、キシリル基等の炭素数6〜10のアリール基、及び、ベンジル基、フェネチル基等の炭素数6〜10のアラルキル基から選ばれ、なかでも水素原子、メチル基及びイソブチル基が好ましい。nは0〜3の整数を示す。
上記一般式(I)で示される硫黄原子含有エポキシ樹脂のなかでも、R2、R3、R6及びR7が水素原子で、R1、R4、R5及びR8がアルキル基であるエポキシ樹脂が好ましく、R2、R3、R6及びR7が水素原子で、R1及びR8がt−ブチル基で、R4及びR5がメチル基であるエポキシ樹脂がより好ましい。このような化合物としては、YSLV−120TE(新日鐵化学社製)等が市販品として入手可能である。この硫黄原子含有エポキシ樹脂を使用する場合、その配合量は、その性能を発揮するためにエポキシ樹脂全量に対して30重量%以上とすることが好ましく、50重量%以上がより好ましく、60重量%以上がさらに好ましい。
封止用エポキシ樹脂成形材料には、(A)硫黄原子含有エポキシ樹脂以外のその他のエポキシ樹脂をさらに含有してもよい。例えば、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂をはじめとするフェノール、クレゾール、キシレノール、レゾルシン、カテコール、ビスフェノールA、ビスフェノールF等のフェノール類及び/又はα−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のナフトール類とホルムアルデヒド、アセトアルデヒド、プロピオンアルデヒド、ベンズアルデヒド、サリチルアルデヒド等のアルデヒド基を有する化合物とを酸性触媒下で縮合又は共縮合させて得られるノボラック樹脂をエポキシ化したもの、ビスフェノールA、ビスフェノールF、アルキル置換又は非置換のビフェノール等のジグリシジルエーテルなどのグリシジルエーテル型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂、フタル酸、ダイマー酸等の多塩基酸とエピクロルヒドリンの反応により得られるグリシジルエステル型エポキシ樹脂、ジアミノジフェニルメタン、イソシアヌル酸等のポリアミンとエピクロルヒドリンの反応により得られるグリシジルアミン型エポキシ樹脂、ジシクロペンタジエンとフェノ−ル類及び/又はナフトール類との共縮合樹脂のエポキシ化物、ナフタレン環を有するエポキシ樹脂、フェノール・アラルキル樹脂、ナフトール・アラルキル樹脂等のアラルキル型フェノール樹脂のエポキシ化物、トリメチロールプロパン型エポキシ樹脂、テルペン変性エポキシ樹脂、オレフィン結合を過酢酸等の過酸で酸化して得られる線状脂肪族エポキシ樹脂、脂環族エポキシ樹脂などが挙げられ、これらを単独で用いても2種以上を組み合わせて用いてもよい。
なかでも流動性、耐リフロー性の観点からは、下記一般式(VI)で示されるビフェニル型エポキシ樹脂が好ましい。
Figure 2007092083
(ここで、R1〜R4は水素原子及び炭素数1〜10の置換又は非置換の一価の炭化水素基から選ばれ、全てが同一でも異なっていてもよい。nは0〜3の整数を示す。)
上記一般式(VI)で示されるビフェニル型エポキシ樹脂としては、例えば、4,4’−ビス(2,3−エポキシプロポキシ)ビフェニル又は4,4’−ビス(2,3−エポキシプロポキシ)−3,3’,5,5’−テトラメチルビフェニルを主成分とするエポキシ樹脂、エピクロルヒドリンと4,4’−ビフェノール又は4,4’−(3,3’,5,5’−テトラメチル)ビフェノールとを反応させて得られるエポキシ樹脂等が挙げられる。なかでも4,4’−ビス(2,3−エポキシプロポキシ)−3,3’,5,5’−テトラメチルビフェニルを主成分とするエポキシ樹脂が好ましい。
流動性、難燃性の観点からは下記一般式(VII)で示されるビスフェノールF型エポキシ樹脂が好ましい。
Figure 2007092083
上記式(VII)中のR1〜R8は全てが同一でも異なっていてもよく、水素原子、メチル基、エチル基、プロピル基、ブチル基、イソプロピル基、イソブチル基等の炭素数1〜10のアルキル基、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基等の炭素数1〜10のアルコキシル基、フェニル基、トリル基、キシリル基等の炭素数6〜10のアリール基、及び、ベンジル基、フェネチル基等の炭素数6〜10のアラルキル基から選ばれ、なかでも水素原子及びメチル基が好ましい。nは0〜3の整数を示す。
上記一般式(II)で示されるビスフェノールF型エポキシ樹脂としては、例えば、R1、R、R及びRがメチル基で、R、R、R及びRが水素原子であり、n=0を主成分とするYSLV−80XY(新日鉄化学株式会社製商品名)が市販品として入手可能である。
流動性、硬化性の観点からは下記一般式(VIII)で示されるスチルベン型エポキシ樹脂が好ましい。
Figure 2007092083
(ここで、R1〜R8は水素原子、炭素数1〜10のアルキル基、炭素数1〜10のアルコキシル基、炭素数6〜10のアリール基及び炭素数6〜10のアラルキル基から選ばれ、全てが同一でも異なっていてもよい。nは0〜3の整数を示す。)
上記一般式(VIII)で示されるスチルベン型エポキシ樹脂としては、例えば、R1、R、R及びRがメチル基で、R、R、R及びRが水素原子であり、n=0を主成分とするESLV−210(住友化学工業株式会社製商品名)が市販品として入手可能である。
(A)硫黄原子含有エポキシ樹脂の150℃における溶融粘度は、流動性の観点から2ポイズ以下が好ましく、1ポイズ以下がより好ましく、0.5ポイズ以下がさらに好ましい。ここで、溶融粘度とはICIコーンプレート粘度計で測定した粘度を示す。
(B)硬化剤は、封止用エポキシ樹脂成形材料に使用されるものであれば特に制限はないが、例えば、フェノール、クレゾール、レゾルシン、カテコール、ビスフェノールA、ビスフェノールF、フェニルフェノール、アミノフェノール等のフェノール類及び/又はα−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のナフトール類とホルムアルデヒド等のアルデヒド基を有する化合物とを酸性触媒下で縮合又は共縮合させて得られる樹脂、フェノール類及び/又はナフトール類とジメトキシパラキシレン又はビス(メトキシメチル)ビフェニルから合成されるフェノール・アラルキル樹脂、ナフトール・アラルキル樹脂等のアラルキル型フェノール樹脂などが挙げられ、これらを単独で用いても2種以上を組み合わせて用いてもよい。
なかでも耐リフロー性の観点からは、下記一般式(II)で示されるフェノール・アラルキル樹脂が好ましく、Rが水素原子で、nの平均値が0〜8であるフェノール・アラルキル樹脂がより好ましく、具体例としては、p−キシリレン型ザイロック、m−キシリレン型ザイロック等が挙げられる。このフェノール・アラルキル樹脂を用いる場合、その配合量は、その性能を発揮するために硬化剤全量に対して30重量%以上とすることが好ましく、50重量%以上がより好ましく、60重量%以上がさらに好ましい。
Figure 2007092083
(ここで、Rは水素原子及び炭素数1〜10の置換又は非置換の一価の炭化水素基から選ばれ、nは0〜10の整数を示す。)
難燃性の観点からは下記一般式(III)で示されるビフェニル型フェノール樹脂が好ましい。
Figure 2007092083
上記式(III)中のR1〜Rは全てが同一でも異なっていてもよく、水素原子、メチル基、エチル基、プロピル基、ブチル基、イソプロピル基、イソブチル基等の炭素数1〜10のアルキル基、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基等の炭素数1〜10のアルコキシル基、フェニル基、トリル基、キシリル基等の炭素数6〜10のアリール基、及び、ベンジル基、フェネチル基等の炭素数6〜10のアラルキル基から選ばれ、なかでも水素原子とメチル基が好ましい。nは0〜10の整数を示す。
上記一般式(III)で示されるビフェニル型フェノール樹脂としては、例えばR1〜Rが全て水素原子である化合物等が挙げられ、なかでも溶融粘度の観点から、nが1以上の縮合体を50重量%以上含む縮合体の混合物が好ましい。このような化合物としては、MEH−7851(明和化成株式会社製商品名)が市販品として入手可能である。このビフェニル型フェノール樹脂を使用する場合、その配合量は、その性能を発揮するために硬化剤全量に対して30重量%以上とすることが好ましく、50重量%以上がより好ましい。
上記一般式(II)で示されるフェノール・アラルキル樹脂と上記一般式(III)で示されるビフェニル型フェノール樹脂とは併用してもよい。両者を併用する場合には、それらの配合量は硬化剤全量に対して合わせて60重量%以上とすることが好ましく、80重量%以上がより好ましい。
(B)硬化剤の150℃における溶融粘度は、流動性の観点から2ポイズ以下が好ましく、1ポイズ以下がより好ましい。ここで、溶融粘度とはICI粘度を示す。
(A)硫黄原子含有エポキシ樹脂と(B)硬化剤との当量比、すなわち、エポキシ樹脂中のエポキシ基数/硬化剤中の水酸基数の比は、特に制限はないが、それぞれの未反応分を少なく抑えるために0.5〜2の範囲に設定されることが好ましく、0.6〜1.3の範囲に設定することがより好ましい。成形性、耐リフロー性に優れる封止用エポキシ樹脂成形材料を得るためには0.8〜1.2の範囲に設定されることがさらに好ましい。
(C)2級アミノ基を有するシランカップリング剤は分子内に2級アミノ基を有するシラン化合物であれば特に制限はないが、たとえば、γ−アニリノプロピルトリメトキシシラン、γ−アニリノプロピルトリエトキシシラン、γ−アニリノプロピルメチルジメトキシシラン、γ−アニリノプロピルメチルジエトキシシラン、γ−アニリノプロピルエチルジエトキシシラン、γ−アニリノプロピルエチルジメトキシシラン、γ−アニリノメチルトリメトキシシラン、γ−アニリノメチルトリエトキシシラン、γ−アニリノメチルメチルジメトキシシラン、γ−アニリノメチルメチルジエトキシシラン、γ−アニリノメチルエチルジエトキシシラン、γ−アニリノメチルエチルジメトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルトリメトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルトリエトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルメチルジメトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルメチルジエトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルエチルジエトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルエチルジメトキシシラン、γ−(N−メチル)アミノプロピルトリメトキシシラン、γ−(N−エチル)アミノプロピルトリメトキシシラン、γ−(N−ブチル)アミノプロピルトリメトキシシラン、γ−(N−ベンジル)アミノプロピルトリメトキシシラン、γ−(N−メチル)アミノプロピルトリエトキシシラン、γ−(N−エチル)アミノプロピルトリエトキシシラン、γ−(N−ブチル)アミノプロピルトリエトキシシラン、γ−(N−ベンジル)アミノプロピルトリエトキシシラン、γ−(N−メチル)アミノプロピルメチルジメトキシシラン、γ−(N−エチル)アミノプロピルメチルジメトキシシラン、γ−(N−ブチル)アミノプロピルメチルジメトキシシラン、γ−(N−ベンジル)アミノプロピルメチルジメトキシシラン、N−β−(アミノエチル)−γ−アミノプロピルトリメトキシシラン、γ−(β−アミノエチル)アミノプロピルトリメトキシシラン、N−β−(N−ビニルベンジルアミノエチル)−γ−アミノプロピルトリメトキシシラン等が挙げられる。
なかでも流動性及び特に良好な円板フローを得るという観点からは、下記一般式(IV)で示されるアミノシランカップリング剤が好ましい。
Figure 2007092083
(ここで、R1は水素原子、炭素数1〜6のアルキル基及び炭素数1〜2のアルコキシ基から選ばれ、R2は炭素数1〜6のアルキル基及びフェニル基から選ばれ、R3はメチル基又はエチル基を示し、nは1〜6の整数を示し、mは1〜3の整数を示す。)
上記一般式(IV)で示されるアミノシランカップリング剤としては、たとえばγ−アニリノプロピルトリメトキシシラン、γ−アニリノプロピルトリエトキシシラン、γ−アニリノプロピルメチルジメトキシシラン、γ−アニリノプロピルメチルジエトキシシラン、γ−アニリノプロピルエチルジエトキシシラン、γ−アニリノプロピルエチルジメトキシシラン、γ−アニリノメチルトリメトキシシラン、γ−アニリノメチルトリエトキシシラン、γ−アニリノメチルメチルジメトキシシラン、γ−アニリノメチルメチルジエトキシシラン、γ−アニリノメチルエチルジエトキシシラン、γ−アニリノメチルエチルジメトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルトリメトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルトリエトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルメチルジメトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルメチルジエトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルエチルジエトキシシラン、N−(p−メトキシフェニル)−γ−アミノプロピルエチルジメトキシシラン等が挙げられる。特に好ましくは、γ−アニリノプロピルトリメトキシシランである。
上記(C)2級アミノ基を有するシランカップリング剤を封止用エポキシ樹脂成形材料に配合すると、必須成分と充填剤のような任意成分との接着性が向上し、結果的に必須成分と任意成分の機能が好適に発揮されるという作用・効果が得られる。任意成分の中でも特に後に説明する(E)無機充填剤の作用効果が好適に発揮される観点から、(C)2級アミノ基を有するシランカップリング剤を用いる場合は、(E)無機充填剤を加えることが好ましい。
(C)2級アミノ基を有するシランカップリング剤の配合量は、封止用エポキシ樹脂成形材料に対して0.037〜4.75重量%であることが好ましく、0.088〜2.3重量%であることがさらに好ましい。0.037重量%未満では円板フローが低下し、ワイヤー流れ、ボイド等の成形不良が発生しやすくなる傾向や、フレームとの接着性が低下する傾向がある。4.75重量%を超えるとパッケージの成形性が低下する傾向がある。尚、(C)2級アミノ基を有するシランカップリング剤の配合量は、後に説明する(E)無機充填剤を加える場合、(E)無機充填剤に対して0.05〜5重量%であることが好ましく、0.1〜2.5重量%がより好ましい。配合量を規定した理由は上記と同様である。
(D)リン酸エステルはリン酸とアルコール化合物又はフェノール化合物のエステル化合物であれば特に制限はないが、例えばトリメチルホスフェート、トリエチルホスフェート、トリフェニルホスフェート、トリクレジルホスフェート、トリキシレニルホスフェート、クレジルジフェニルホスフェート、キシレニルジフェニルホスフェート、トリス(2,6−ジメチルフェニル)ホスフェート及び芳香族縮合リン酸エステル等が挙げられる。なかでも耐加水分解性の観点からは、下記一般式(V)で示される芳香族縮合リン酸エステルが好ましい。
Figure 2007092083
(ここで、式中の8個のRは炭素数1〜4のアルキル基を示し、全て同一でも異なっていてもよい。Arは芳香族環を示す。)
上記式(V)のリン酸エステル(D)を例示すると、下記構造式(XI)〜(XV)で示されるリン酸エステル等が挙げられる。
Figure 2007092083
これらリン酸エステル(D)の添加量は、充填剤を除く他の全配合成分に対して、燐原子の量で0.2〜3.0質量%の範囲内であることが好ましい。0.2質量%より少ない場合は円板フローが低下し、ワイヤー流れ、ボイド等の成形不良が発生しやすくなる。また難燃効果を有することから難燃剤としても使用した場合、難燃効果が低くなる傾向がある。3.0質量%を超えた場合は成形性、耐湿性の低下や、成形時にこれらのリン酸エステルがしみ出し、外観を阻害する場合がある。
(A)成分、(B)成分、及び(C)又は(D)成分に加えて、さらに(E)無機充填剤を配合することが好ましい。(E)無機充填剤は、吸湿性、線膨張係数低減、熱伝導性向上及び強度向上のために封止用エポキシ樹脂成形材料に配合されるものであり、たとえば、溶融シリカ、結晶シリカ、アルミナ、ジルコン、珪酸カルシウム、炭酸カルシウム、チタン酸カリウム、炭化珪素、窒化珪素、窒化アルミ、窒化ホウ素、ベリリア、ジルコニア、ジルコン、フォステライト、ステアタイト、スピネル、ムライト、チタニア等の粉体又はこれらを球形化したビーズ、ガラス繊維などが挙げられる。さらに、難燃効果のある無機充填剤としては水酸化アルミニウム、水酸化マグネシウム、硼酸亜鉛、モリブデン酸亜鉛及び下記組成式(XVI)にて示される複合金属水酸化物などが挙げられる。
p(M1aOb)・q(M2cOd)・r(M3cOd)・mH2O (XVI)
(ここで、M1、M2及びM3は互いに異なる金属元素を示し、a、b、c、d、p、q及びmは正の数、rは0又は正の数を示す。上記組成式(XII)中のM1、M2及びM3は互いに異なる金属元素であれば特に制限はないが、難燃性の観点からは、M1が第3周期の金属元素、IIA族のアルカリ土類金属元素、IVB族、IIB族、VIII族、IB族、IIIA族及びIVA族に属する金属元素から選ばれ、M2がIIIB〜IIB族の遷移金属元素から選ばれることが好ましく、M1がマグネシウム、カルシウム、アルミニウム、スズ、チタン、鉄、コバルト、ニッケル、銅及び亜鉛から選ばれ、M2が鉄、コバルト、ニッケル、銅及び亜鉛から選ばれることがより好ましい。流動性の観点からは、M1がマグネシウム、M2が亜鉛又はニッケルで、r=0のものが好ましい。p、q及びrのモル比は特に制限はないが、r=0で、p/qが1/99〜1/1であることが好ましい。なお、金属元素の分類は、典型元素をA亜族、遷移元素をB亜族とする長周期型の周期率表(出典:共立出版株式会社発行「化学大辞典4」1987年2月15日縮刷版第30刷)に基づいて行った。)
これらの無機充填剤は単独で用いても2種以上を組み合わせて用いてもよい。なかでも、線膨張係数の低減の観点からは溶融シリカが、高熱伝導性の観点からはアルミナが好ましく、無機充填剤の形状は成形時の流動性及び金型摩耗性の点から球形が好ましい。
(E)無機充填剤を用いる場合、その配合量は、耐リフロー性の観点から封止用エポキシ樹脂成形材料に対して75重量%以上が好ましい。耐リフロー性、流動性、成形性及び強度向上の観点からは、80〜95重量%がより好ましく、88〜92重量%がさらに好ましい。
(E)無機充填剤を用いる場合、封止用エポキシ樹脂成形材料には、樹脂成分と充項剤との接着性を高めるために、カップリング剤を配合することが好ましい。カップリング剤としては、(C)2級アミノ基を有するシランカップリング剤が好ましいが、本発明の効果を達成できる範囲内で必要に応じてその他のカップリング剤を併用することができる。(C)2級アミノ基を有するシランカップリング剤と併用できるその他のカップリング剤としては、封止用エポキシ樹脂成形材料に用いられるものであれば特に制限はないが、たとえば、1級アミノ基及び/又は3級アミノ基を有するシラン化合物、エポキシシラン、メルカプトシラン、アルキルシラン、ウレイドシラン、ビニルシラン等の各種シラン系化合物、チタン系化合物、アルミニウムキレート類、アルミニウム/ジルコニウム系化合物等が挙げられる。これらを例示すると、ビニルトリクロロシラン、ビニルトリエトキシシラン、ビニルトリス(β−メトキシエトキシ)シラン、γ−メタクリロキシプロピルトリメトキシシラン、β−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、ビニルトリアセトキシシラン、γ−メルカプトプロピルトリメトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルメチルジメトキシシラン、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルメチルジエトキシシラン、γ−(N,N−ジメチル)アミノプロピルトリメトキシシラン、γ−(N,N−ジエチル)アミノプロピルトリメトキシシラン、γ−(N,N−ジブチル)アミノプロピルトリメトキシシラン、γ−(N−メチル)アニリノプロピルトリメトキシシラン、γ−(N−エチル)アニリノプロピルトリメトキシシラン、γ−(N,N−ジメチル)アミノプロピルトリエトキシシラン、γ−(N,N−ジエチル)アミノプロピルトリエトキシシラン、γ−(N,N−ジブチル)アミノプロピルトリエトキシシラン、γ−(N−メチル)アニリノプロピルトリエトキシシラン、γ−(N−エチル)アニリノプロピルトリエトキシシラン、γ−(N,N−ジメチル)アミノプロピルメチルジメトキシシラン、γ−(N,N−ジエチル)アミノプロピルメチルジメトキシシラン、γ−(N,N−ジブチル)アミノプロピルメチルジメトキシシラン、γ−(N−メチル)アニリノプロピルメチルジメトキシシラン、γ−(N−エチル)アニリノプロピルメチルジメトキシシラン、N−(トリメトキシシリルプロピル)エチレンジアミン、N−(ジメトキシメチルシリルイソプロピル)エチレンジアミン、メチルトリメトキシシラン、ジメチルジメトキシシラン、メチルトリエトキシシラン、γ−クロロプロピルトリメトキシシラン、ヘキサメチルジシラン、ビニルトリメトキシシラン、γ−メルカプトプロピルメチルジメトキシシラン等のシラン系カップリング剤、イソプロピルトリイソステアロイルチタネート、イソプロピルトリス(ジオクチルパイロホスフェート)チタネート、イソプロピルトリ(N−アミノエチル−アミノエチル)チタネート、テトラオクチルビス(ジトリデシルホスファイト)チタネート、テトラ(2,2−ジアリルオキシメチル−1−ブチル)ビス(ジトリデシル)ホスファイトチタネート、ビス(ジオクチルパイロホスフェート)オキシアセテートチタネート、ビス(ジオクチルパイロホスフェート)エチレンチタネート、イソプロピルトリオクタノイルチタネート、イソプロピルジメタクリルイソステアロイルチタネート、イソプロピルトリドデシルベンゼンスルホニルチタネート、イソプロピルイソステアロイルジアクリルチタネート、イソプロピルトリ(ジオクチルホスフェート)チタネート、イソプロピルトリクミルフェニルチタネート、テトライソプロピルビス(ジオクチルホスファイト)チタネート等のチタネート系カップリング剤などが挙げられ、これらの1種を単独で用いても2種類以上を組み合わせて用いてもよい。
これらその他のカップリング剤を用いる場合、(C)2級アミノ基を有するシランカップリング剤の配合量は、その性能を発揮するためにカップリング剤全量に対して30重量%以上とすることが好ましく、50重量%以上がより好ましい。
上記(C)2級アミノ基を有するシランカップリング剤を含むカップリング剤の全配合量は、封止用エポキシ樹脂成形材料に対して0.037〜4.75重量%であることが好ましく、0.088〜2.3重量%であることがより好ましい。0.037質量%未満ではフレームとの接着性が低下する傾向があり、4.75質量%を超えるとパッケージの成形性が低下する傾向がある。尚、上記カップリング剤の配合量は、(E)無機充填剤を加える場合、(E)無機充填剤に対して0.05〜5重量%であることが好ましく、0.1〜2.5重量%がより好ましい。配合量を規定した理由は上記と同様である。
硬化性の観点からは、さらに(F)硬化促進剤を配合することが好ましい。(F)硬化促進剤としては封止用エポキシ樹脂成形材料に使用されるものであれば特に制限はないが、たとえば、1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7、1,5−ジアザ−ビシクロ(4,3,0)ノネン、5、6−ジブチルアミノ−1,8−ジアザ−ビシクロ(5,4,0)ウンデセン−7等のシクロアミジン化合物及びこれらの化合物に無水マレイン酸、1,4−ベンゾキノン、2,5−トルキノン、1,4−ナフトキノン、2,3−ジメチルベンゾキノン、2,6−ジメチルベンゾキノン、2,3−ジメトキシ−5−メチル−1,4−ベンゾキノン、2,3−ジメトキシ−1,4−ベンゾキノン、フェニル−1,4−ベンゾキノン等のキノン化合物、ジアゾフェニルメタン、フェノール樹脂などのπ結合をもつ化合物を付加してなる分子内分極を有する化合物、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス(ジメチルアミノメチル)フェノール等の3級アミン類及びこれらの誘導体、2−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール等のイミダゾール類及びこれらの誘導体、トリブチルホスフィン、メチルジフェニルホスフィン、トリフェニルホスフィン、トリス(4−メチルフェニル)ホスフィン、ジフェニルホスフィン、フェニルホスフィン等の有機ホスフィン類及びこれらのホスフィン類に無水マレイン酸、上記キノン化合物、ジアゾフェニルメタン、フェノール樹脂等のπ結合をもつ化合物を付加してなる分子内分極を有するリン化合物、テトラフェニルホスホニウムテトラフェニルボレート、トリフェニルホスフィンテトラフェニルボレート、2−エチル−4−メチルイミダゾールテトラフェニルボレート、N−メチルモルホリンテトラフェニルボレート等のテトラフェニルボロン塩及びこれらの誘導体などが挙げられ、これらを単独で用いても2種以上を組み合わせて用いてもよい。なかでも成形性及び耐リフロー性の観点からは有機ホスフィンとキノン化合物との付加物が好ましい。
硬化促進剤の配合量は、硬化促進効果が達成される量であれば特に制限されるものではないが、封止用エポキシ樹脂成形材料に対して0.005〜2重量%が好ましく、より好ましくは0.01〜0.5重量%である。0.005重量%未満では短時間での硬化性に劣る傾向があり、2重量%を超えると硬化速度が速すぎて良好な成形品を得ることが困難になる傾向がある。
封止用エポキシ樹脂成形材料は、ワイヤー流れ、ボイド等の成形不良の発生を抑制する観点から、円板フローが80mm以上であることが好ましい。ここで、円板フローとは、78Nの荷重下における流動性を示す指標であり、封止用エポキシ樹脂成形材料5gを、金型温度180℃、荷重78N、硬化時間90秒の条件で成形した成形品の長径及び短径の測定値の平均値をいう。円板フローが80mm以上である封止用エポキシ樹脂成形材料を用いることにより、薄型、多ピン、ロングワイヤー、狭パッドピッチ又は実装基板上に半導体チップが配置された半導体装置においてもワイヤー流れ、ボイド等の成形不良の発生を低減することが可能となる。
封止用エポキシ樹脂成形材料としては、必須成分として(A)硫黄原子含有エポキシ樹脂、(B)硬化剤、及び(C)2級アミノ基を有するシランカップリング剤又は(D)リン酸エステルを含有し、所望により(E)無機充填剤や、(F)硬化促進剤を含有する封止用エポキシ樹脂成形材料が挙げられる。
封止用エポキシ樹脂成形材料としては、以下の(a)〜(f)の構成を1以上を備える半導体装置に用いることが好ましい。
(a)半導体チップ上面及び半導体チップ裏面の封止材の厚さの少なくともいずれかが0.7mm以下である
(b)リードピンの数が80ピン以上である
(c)ワイヤー長が2mm以上である
(d)半導体チップ上のパッドピッチが90μm以下である
(e)実装基板上に半導体チップが配置され、パッケージ厚が2mm以下である
(f)半導体チップの面積が25mm以上である
封止用エポキシ樹脂成形材料は、上記構成(a)〜(f)を1以上備える半導体装置のなかでも、特に以下の構成を有する半導体装置に好適に用いられる。
ボイド低減の観点からは、構成(a)又は(e)を備える半導体装置に好適に用いられ、構成(a)を備える半導体装置により好適に用いられ、構成(a)とその他の構成を1以上備える半導体装置にさらに好適に用いられる。
ワイヤー流れ低減の観点からは、構成(b)、(c)又は(d)を備える半導体装置に好適に用いられ、構成(b)を備える半導体装置により好適に用いられ、構成(b)及び(c)、又は構成(b)及び(d)を備える半導体装置にさらに好適に用いられ、構成(b)、(c)及び(d)を備える半導体装置に特に好適に用いられる。
ボイド低減及びワイヤー流れ低減の観点からは、構成(a)及び(b)、構成(a)及び(c)、構成(a)及び(d)、構成(a)及び(f)、又は構成(c)及び(e)を備える半導体装置に好適に用いられ、構成(a)、(b)及び(d)、又は構成(c)、(e)及び(f)を備える半導体装置により好適に用いられ、構成(a)、(b)、(d)及び(f)、又は構成(a)、(b)、(c)及び(d)を備える半導体装置にさらに好適に用いられる。
本発明に係る封止用エポキシ樹脂成形材料の第1の好ましい態様においては、(A)硫黄原子含有エポキシ樹脂、(B)硬化剤、(C)2級アミノ基を有するシランカップリング剤、さらに任意成分としての(E)無機充填剤及びその他の添加剤として用いる成分の組み合わせ及び配合量を調整することによって、円板フローが80mm以上である封止用エポキシ樹脂成形材料を得ることができる。(A)硫黄原子含有エポキシ樹脂、(B)硬化剤及び(C)2級アミノ基を有するシランカップリング剤の選定と(E)無機充填剤を用いる場合はその配合量が特に重要である。
本発明に係る封止用エポキシ樹脂成形材料の第2の好ましい態様においては、(A)硫黄原子含有エポキシ樹脂、(B)硬化剤、(C)2級アミノ基を有するシランカップリング剤、(E)無機充填剤及び(F)硬化促進剤の組み合わせ及び配合量を調整することによって、円板フローが80mm以上である封止用エポキシ樹脂成形材料を得ることができる。(A)硫黄原子含有エポキシ樹脂、(B)硬化剤、(C)2級アミノ基を有するシランカップリング剤及び(F)硬化促進剤の選定と(E)無機充填剤の配合量が特に重要である。
本発明に係る封止用エポキシ樹脂成形材料の第3の好ましい態様においては、(A)硫黄原子含有エポキシ樹脂、(B)硬化剤、(D)リン酸エステル、(E)無機充填剤、(F)硬化促進剤及びその他の添加剤として用いる成分の組み合わせ及び配合量を調整することによって、円板フローが80mm以上である封止用エポキシ樹脂成形材料を得ることができる。(A)硫黄原子含有エポキシ樹脂、(B)硬化剤、(D)リン酸エステル及び(F)硬化促進剤の選定と(E)無機充填剤の配合量が特に重要であり、それらの配合量は上記の通りである。
封止用エポキシ樹脂成形材料には、ブロム化エポキシ樹脂、三酸化アンチモン、リン酸エステル、赤リン等の燐化合物、メラミン、メラミンシアヌレート、メラミン変性フェノール樹脂、グアナミン変性フェノール樹脂等の含窒素化合物、シクロホスファゼン等の燐/窒素含有化合物、酸化亜鉛、酸化鉄、酸化モリブデン、フェロセン等の金属化合物などの難燃剤を必要に応じて添加することができる。
また、封止用エポキシ樹脂成形材料には、IC等の半導体素子の耐湿性及び高温放置特性を向上させる観点から陰イオン交換体を添加することもできる。陰イオン交換体としては特に制限はなく用いることができるが、たとえば、ハイドロタルサイト類や、マグネシウム、アルミニウム、チタン、ジルコニウム、ビスマス等から選ばれる元素の含水酸化物等が挙げられ、これらを単独又は2種以上を組み合わせて用いることができる。なかでも、下記組成式(XVII)で示されるハイドロタルサイトが好ましい。
Mg1−XAl(OH)(COX/2・mHO …(XVII) (0<X≦0.5、mは正の数)
さらに、封止用エポキシ樹脂成形材料には、その他の添加剤として、高級脂肪酸、高級脂肪酸金属塩、エステル系ワックス、ポリオレフィン系ワックス、ポリエチレン、酸化ポリエチレン等の離型剤、カーボンブラック等の着色剤、シリコーンオイルやシリコーンゴム粉末等の応力緩和剤などを必要に応じて配合することができる。
封止用エポキシ樹脂成形材料は、各種原材料を均一に分散混合できるのであれば、いかなる手法を用いても調製できるが、一般的な手法として、所定の配合量の原材料をミキサー等によって十分混合した後、ミキシングロール、押出機、らいかい機、プラネタリミキサ等によって混合又は溶融混練した後、冷却し、必要に応じて脱泡、粉砕する方法等を挙げることができる。また、必要に応じて成形条件に合うような寸法及び重量でタブレット化してもよい。
封止用エポキシ樹脂成形材料を封止材として用いて、半導体装置を封止する方法としては、低圧トランスファ成形法が最も一般的であるが、インジェクション成形法、圧縮成形法等も挙げられる。ディスペンス方式、注型方式、印刷方式等を用いてもよい。
半導体装置としては、必須成分として(A)硫黄原子含有エポキシ樹脂、(B)硬化剤、及び(C)2級アミノ基を有するシランカップリング剤又は(D)リン酸エステルを含有し、所望により(E)無機充填剤や、(F)硬化促進剤を含有する封止用エポキシ樹脂成形材料を封止材として用い、リードフレーム、配線済みのテープキャリア、配線板、ガラス、シリコンウエハ等の支持部材や実装基板に、半導体チップ、トランジスタ、ダイオード、サイリスタ等の能動素子、コンデンサ、抵抗体、コイル等の受動素子等の素子を搭載した一般的な半導体装置などが挙げられる。
ここで、実装基板としては特に制限するものではなく、たとえば、有機基板、有機フィルム、セラミック基板、ガラス基板等のインターポーザ基板、液晶用ガラス基板、MCM(Multi Chip Module)用基板、ハイブリットIC用基板等が挙げられる。
半導体装置としてはさらに以下の(a)〜(f)の構成を1以上備えるものが好ましい。
(a)半導体チップ上面及び半導体チップ裏面の封止材の厚さの少なくともいずれかが0.7mm以下である
(b)リードピンの数が80ピン以上である
(c)ワイヤー長が2mm以上である
(d)半導体チップ上のパッドピッチが90μm以下である
(e)実装基板上に半導体チップが配置され、パッケージ厚が2mm以下である
(f)半導体チップの面積が25mm以上である。
上記構成(a)〜(f)を1以上備える半導体装置のなかでも、本発明の効果が大きいという観点からは特に以下の構成を有する半導体装置が好ましい。
ボイド低減の効果が大きいという観点からは、構成(a)又は(e)を備える半導体装置、構成(a)を備える半導体装置が好ましく、構成(a)とその他の構成を1以上備える半導体装置がさらに好ましい。
ワイヤー流れ低減の効果が大きいという観点からは、構成(b)、(c)又は(d)を備える半導体装置が好ましく、構成(b)を備える半導体装置がより好ましく、構成(b)及び(c)、又は構成(b)及び(d)を備える半導体装置がさらに好ましく、構成(b)、(c)及び(d)を備える半導体装置が特に好ましい。
ボイド低減及びワイヤー流れ低減の効果が大きいという観点からは、構成(a)及び(b)、構成(a)及び(c)、構成(a)及び(d)、構成(a)及び(f)、又は構成(c)及び(e)を備える半導体装置が好ましく、構成(a)、(b)及び(d)、又は構成(c)、(e)及び(f)を備える半導体装置がより好ましく、構成(a)、(b)、(d)及び(f)、又は構成(a)、(b)、(c)及び(d)を備える半導体装置がさらに好ましい。
このような半導体装置としては、たとえば、リードフレーム(アイランド、タブ)上に半導体チップ等の素子を固定し、ボンディングパッド等の素子の端子部とリード部をワイヤボンディングやバンプで接続した後、封止用エポキシ樹脂成形材料を用いてトランスファ成形などにより封止してなる、DIP(Dual Inline Package)、PLCC(Plastic Leaded Chip Carrier)、QFP(Quad Flat Package)、SOP(Small Outline Package)、SOJ(Small Outline J-lead package)、TSOP(Thin Small Outline Package)、TQFP(Thin Quad Flat Package)等の樹脂封止型IC、テープキャリアにリードボンディングした半導体チップを、封止用エポキシ樹脂成形材料で封止したTCP(Tape Carrier Package)、配線板やガラス上に形成した配線に、ワイヤーボンディング、フリップチップボンディング、はんだ等で接続した半導体チップを、封止用エポキシ樹脂成形材料で封止したCOB(Chip On Board)、COG(Chip On Glass)等のベアチップ実装した半導体装置、配線板やガラス上に形成した配線に、ワイヤーボンディング、フリップチップボンディング、はんだ等で接続した半導体チップ、トランジスタ、ダイオード、サイリスタ等の能動素子及び/又はコンデンサ、抵抗体、コイル等の受動素子を、封止用エポキシ樹脂成形材料で封止したハイブリッドIC、MCM(Multi Chip Module)マザーボード接続用の端子を形成したインターポーザ基板に半導体チップを搭載し、バンプまたはワイヤボンディングにより半導体チップとインターポーザ基板に形成された配線を接続した後、封止用エポキシ樹脂成形材料で半導体チップ搭載側を封止したBGA(Ball Grid Array)、CSP(Chip Size Package)、MCP(Multi Chip Package)などが挙げられる。また、これらの半導体装置は、実装基板上に素子が2個以上重なった形で搭載されたスタックド(積層)型パッケージであっても、2個以上の素子を一度に封止用エポキシ樹脂成形材料で封止した一括モールド型パッケージで
あってもよい。
図1に半導体装置の一例を示すが、本発明の半導体装置はこれに限られるものではない。図1は、アイランド(タブ)1上にダイボンド剤2を用いて半導体チップ3を固定し、半導体チップ3の端子部(ボンディングパッド)7とリードピン4をワイヤー5で接続(ワイヤボンディング)した後、封止用エポキシ樹脂成形材料(封止材)6を用いて封止したQFPを示し、図1の(a)は断面図、(b)は上面図(一部透視図)、(c)は半導体チップ3上の端子部(ボンディングパッド)7を拡大した上面図(一部透視図)を示す。
図1に示される半導体装置は、半導体チップ上面の封止材6の厚さa及び半導体チップ裏面の封止材6の厚さbの少なくともいずれかが0.7mm以下の薄型の半導体装置であることが好ましく、0.5mm以下であっても、0.3mm以下であってもよい。また、パッケージ厚さ(半導体装置の総厚さ)cは2.0mm以下が好ましく、1.5mm以下がより好ましく、1.0mm以下であってもよい。
半導体チップの面積dは25mm以上であることが好ましく、50mm以上であっても、80mm以上であってもよい。
リードピン4の数は80ピン以上の多ピン型の半導体装置であることが好ましく、100ピン以上であっても、200ピン以上であってもよい。
半導体チップとリードピンを接続するワイヤー5の長さは2mm以上であることが好ましく、3mm以上であっても、5mm以上であってもよい。
また半導体チップ上のボンディングパッド間のピッチeが90μm以下であることが好ましく、80μm以下であっても、60μm以下であってもよい。
図3及び図5にさらに半導体装置の一例を示すが、本発明の半導体装置はこれに限られるものではない。尚、図1において説明したものと同一の機能を有するものは同一の符号を付して説明を省略する。
図3は、絶縁ベース基板8上にダイボンド剤2を用いて半導体チップ3を固定し、半導体チップ3の端子部(ボンディングパッド)7と配線板上の端子部をワイヤー5で接続(ワイヤボンディング)した後、封止用エポキシ樹脂成形材料(封止材)6を用いて封止したBGAを示し、(a)は断面図、(b)は一部透視上面図、また(c)はボンディングパッド部の拡大図を示す。図3において、9は半田ボールを示す。
図3に示される半導体装置は、パッケージ厚さaが2mm以下であることが好ましく、1.5mm以下であっても、1.0mm以下であってもよい。
半導体チップの面積dは25mm以上であることが好ましく、50mm以上であっても、80mm以上であってもよい。
半導体チップ2とリードピン4を接続するワイヤー5の長さは2mm以上であることが好ましく、3mm以上であっても、5mm以上であってもよい。
また半導体チップ上のボンディングパッド間のピッチeが90μm以下であることが好ましく、80μm以下であっても、60μm以下であってもよい。
図5は、一括モールド型のスタックド型BGAを示し、(a)は上面図(一部透視図)、(b)は部分拡大断面図を示す。図5において、9は半田ボールを示す。
図5に示される半導体装置は、パッケージ厚aが2mm以下の半導体装置であることが必要で、パッケージ厚は1.5mm以下であっても、1.0mm以下であってもよい。
半導体装置封止用エポキシ樹脂成形材料で封止することによって、上記の封止材厚を有する薄型の半導体装置においても、上記の封止材厚及び半導体チップ面積を有する半導体装置においても、さらには上記のピン数、ワイヤー長及びパッドピッチを有する半導体装置においてもワイヤー流れ、ボイド等の成形不良の発生を低減することが可能となる。
以上、本発明に係る封止用エポキシ樹脂成形材料によれば、薄型、多ピン、ロングワイヤー、狭パッドピッチ及び有機基板又は有機フィルム上に半導体チップが配置された半導体装置であっても、ワイヤー流れ、ボイドといった成形不良を生じることなく封止することができ、かつ耐リフロー性を向上させることができる。
次に実施例により本発明を説明するが、本発明の範囲はこれらの実施例に限定されるものではない。
〔封止用エポキシ樹脂成形材料の作製〕
エポキシ樹脂としてエポキシ当量245、融点110℃の硫黄原子含有エポキシ樹脂(新日鐵化学株式会社製商品名YSLV−120TE)、エポキシ当量196、融点106℃、150℃における溶融粘度(ICI粘度)が0.1ポイズのビフェニル型エポキシ樹脂(油化シェルエポキシ株式会社製商品名エピコートYX−4000H)、エポキシ当量186、融点75℃、150℃における溶融粘度(ICI粘度)が0.1ポイズのビスフェノールF型エポキシ樹脂(新日鉄化学株式会社製商品名YSLV−80XY)、エポキシ当量210、融点120℃、150℃における溶融粘度(ICI粘度)が0.1ポイズのスチルベン型エポキシ樹脂(住友化学工業株式会社製商品名ESLV−210)、エポキシ当量195、軟化点65℃、150℃における溶融粘度(ICI粘度)が2.0ポイズのo−クレゾールノボラック型エポキシ樹脂(住友化学工業株式会社製商品名ESCN−190)及びエポキシ当量375、軟化点80℃、150℃における溶融粘度(ICI粘度)が1.3ポイズ、臭素含量48重量%のビスフェノールA型ブロム化エポキシ樹脂(住友化学工業株式会社製商品名ESB−400T)、硬化剤として軟化点70℃、水酸基当量175、150℃における溶融粘度(ICI粘度)が2.0ポイズのフェノール・アラルキル樹脂(三井化学株式会社製商品名ミレックスXL−225)、軟化点80℃、水酸基当量199、150℃における溶融粘度(ICI粘度)が1.4ポイズのビフェニル型フェノール樹脂(明和化成株式会社製商品名MEH−7851)、軟化点80℃、水酸基当量106、150℃における溶融粘度(ICI粘度)が1.8ポイズのフェノールノボラック樹脂(明和化成株式会社製商品名H−1)、軟化点81℃、水酸基当量120、150℃における溶融粘度(ICI粘度)が2.0ポイズのメラミンフェノール樹脂(大日本インキ化学工業株式会社製商品名フェノライトKA−7052−L2)、硬化促進剤としてトリフェニルホスフィン、カップリング剤としてγ-アニリノプロピルトリメトキシシラン(2級アミノシラン)、γ−アミノプロピルトリメトキシシラン(1級アミノシラン)、γ−(N−メチル)アニリノプロピルトリメトキシシラン(3級アミノシラン)及びγ−グリシドキシプロピルトリメトキシシラン(エポキシシラン)、リン酸エステルとして芳香族縮合リン酸エステル(大八化学製商品名PX−200)及びトリフェニルホスフェート、難燃剤として、タテホ化学製複合金属水酸化物エコーマグZ-10、無機充填剤として平均粒径17.5μm、比表面積3.8m/gの球状溶融シリカ、その他の添加剤として三酸化アンチモン、カルナバワックス(株式会社セラリカNODA製)、カーボンブラック(三菱化学株式会社製商品名MA−100)を表1、2に示す重量部で配合し、混練温度80℃、混練時間10分の条件でロール混練を行い、封止用エポキシ樹脂成形材料1〜33を作製した。
Figure 2007092083
Figure 2007092083
作製した封止用エポキシ樹脂成形材料1〜33の特性を、次の各試験により求めた。結果を表3、4に示す。
(1)スパイラルフロー
EMMI−1−66に準じたスパイラルフロー測定用金型を用いて、封止用エポキシ樹脂成形材料をトランスファ成形機により、金型温度180℃、成形圧力6.9MPa、硬化時間90秒の条件で成形し、流動距離(cm)を求めた。
(2)円板フロー
200mm(W)×200mm(D)×25mm(H)の上型と200mm(W)×200mm(D)×15mm(H)の下型を有する円板フロー測定用平板金型を用いて、精秤した試料(封止用エポキシ樹脂成形材料)5gを180℃に加熱した下型中心部にのせ、5秒後に、180℃に加熱した上型を閉じて、荷重78N、硬化時間90秒の条件で圧縮成形し、ノギスで成形品の長径(mm)及び短径(mm)を測定して、その平均値(mm)を円板フローとした。
(3)熱時硬度
封止用エポキシ樹脂成形材料を上記条件で直径50mm×厚さ3mmの円板に成形し、成形後直ちにショアD型硬度計を用いて測定した。
(4)難燃性
厚さ1/16インチの試験片を成形する金型を用いて、封止用エポキシ樹脂成形材料を上記条件で成形して180℃で5時間後硬化を行い、UL−94試験法に従って難燃性を評価した。
Figure 2007092083
Figure 2007092083
(*:封止用エポキシ樹脂成形材料15、22はゲル化により測定不能)
〔半導体装置(LQFP及びQFP)の作製〕
次に、封止用エポキシ樹脂成形材料1〜33を用いて、実施例1〜28及び比較例1〜38の半導体装置を作製した。なお、封止用エポキシ樹脂成形材料による封止は、トランスファ成形機を用いて、金型温度180℃、成形圧力6.9MPa、硬化時間90秒の条件で成形後、180℃で5時間後硬化することにより行った。
実施例1〜14(表5):封止用エポキシ樹脂成形材料1〜14を用いて、10mm×10mm×0.4mm(面積100mm)、パッドピッチ80μmのテスト用シリコーンチップを搭載し、直径18μm、最大長さ3mmの金線(ワイヤー)でワイヤーボンディングを施した、外形20mm×20mm、半導体チップ上面の封止材の厚さ0.5mm、半導体チップ裏面の封止材の厚さ0.5mm、半導体装置の総厚み1.5mmの実施例1〜14の半導体装置(100ピンLQFP)を作製した。
比較例1〜19(表6):封止用エポキシ樹脂成形材料15〜33を用いたことを除いて、実施例1〜14と同様にして、比較例1〜19の半導体装置(100ピンLQFP)を作製した。
実施例15〜28(表7):封止用エポキシ樹脂成形材料1〜14を用いて、4mm×4mm×0.4mm(面積16mm)、パッドピッチ100μmのテスト用シリコーンチップを搭載し、直径18μm、最大長さ1.5mmの金線(ワイヤー)でワイヤーボンディングを施した、外形20mm×20mm、半導体チップ上面の封止材の厚さ1.1mm、半導体チップ裏面の封止材の厚さ1.1mm、半導体装置の総厚み2.7mmの実施例15〜28の半導体装置(64ピンQFP−1H)を作製した。
比較例20〜38(表8):封止用エポキシ樹脂成形材料15〜33を用いたことを除いて、実施例15〜28と同様にして、比較例20〜38の半導体装置(64ピンQFP−1H)を作製した。
〔半導体装置(OMPAC型BGA)の作製〕
次に、封止用エポキシ樹脂成形材料1〜33を用いて、実施例29〜56及び比較例39〜76の半導体装置を作製した。なお、封止用エポキシ樹脂成形材料による封止は、トランスファ成形機を用いて、金型温度180℃、成形圧力6.9MPa、硬化時間90秒の条件で成形後、180℃で5時間後硬化することにより行った。
実施例29〜42(表9):絶縁ベース基材(ガラス布ーエポキシ樹脂積層板、日立化成製、商品名 E−679)上に微細配線パターンを形成し、半導体素子搭載側の金メッキ端子及び反対側の外部接続端子を除いた面に絶縁保護レジスト(太陽インキ製、商品名 PSR4000AUS5)を塗布した外形が縦26.2mm×横26.2mm×厚さ0.6mmの半導体素子搭載用基板を120℃、2時間乾燥後、縦9mm×横9mm×厚さ0.51mm(面積81mm2)、パッドピッチ80μmの半導体素子を、接着材(日立化成製、商品名 EN−X50)を塗布して搭載し、クリーンオーブン中で室温から180℃まで一定昇温速度で1時間加熱した後、更に180℃の一定温度で1時間加熱した。その後、直径30μm、最大長さ5mmの金ワイヤによりワイヤボンド部と半導体素子をワイヤボンディングした。次に、封止用エポキシ樹脂成形材料1〜14を用いて、半導体素子搭載面を縦26.2mm×横26.2mm×厚さ0.9mm(厚さ1.5mmBGA装置)の寸法に上記条件でトランスファ成形し、実施例29〜42のBGA装置を作製した。
比較例39〜57(表10):封止用エポキシ樹脂成形材料15〜33を用いたことを除いて、実施例15〜28と同様にして、比較例39〜57の半導体装置(厚さ1.5mmBGA装置)を作製した。
実施例43〜56(表11):実施例29〜42と同様にして、縦4mm×横4mm×厚さ0.51mm(面積16mm2)、パッドピッチ100μmの半導体素子を搭載し、直径30μm、最大長さ1.5mmの金ワイヤによりワイヤボンド部と半導体素子をワイヤボンディングした基板を作製し、封止用エポキシ樹脂成形材料1〜33を用いて、半導体素子搭載面を縦26.2mm×横26.2mm×厚さ1.9mm(厚さ2.5mmBGA装置)の寸法に上記条件でトランスファ成形し、実施例43〜56のBGA装置を作製した。
比較例58〜76(表12):封止用エポキシ樹脂成形材料15〜33を用いたことを除いて、実施例43〜56と同様にしてBGA装置を作製した。
〔半導体装置(一括モールド型スタックドタイプBGA)の作製〕
次に、封止用エポキシ樹脂成形材料1〜33を用いて、実施例57〜84及び比較例77〜114の半導体装置を作製した。なお、封止用エポキシ樹脂成形材料による封止は、トランスファ成形機を用いて、金型温度180℃、成形圧力6.9MPa、硬化時間90秒の条件で成形後、180℃で5時間後硬化することにより行った。
実施例57〜70(表13):縦48mm×横171mm×厚さ0.15mmのポリイミド基板に、日立化成工業製ダイボンドフィルムDF−400を裏面に貼付した9.7mm×6.0mm×0.4mm(面積58mm2)、パッドピッチ80μmの半導体素子を2枚重ねて、積層半導体素子合計56枚を図5に示すように配置し、圧着温度200℃、荷重200gf、圧着時間10秒の条件で圧着し、さらに180℃で1時間ベークを行った。その後、直径30μm、最大長さ5mmの金ワイヤによりワイヤボンド部と半導体素子をワイヤボンディングした。次に、封止用エポキシ樹脂成形材料1〜14を用いて、半導体素子搭載面を縦40mm×横83mm×厚さ0.8mm(厚さ0.95mmBGA装置)の寸法に、図5に示すように上記条件でトランスファ成形し、実施例57〜70のBGA装置を作製した。
比較例77〜95(表14):封止用エポキシ樹脂成形材料15〜33を用いたことを除いて、実施例57〜70と同様にして、比較例77〜95のBGA装置(厚さ0.95mmBGA装置)を作製した。
実施例71〜84(表15):また、実施例57〜70と同様にして、5.1mm×3.1mm×0.4mm8面積16mm2)、パッドピッチ100μmの半導体素子を1枚のみ搭載し、直径30μm、最大長さ1.5mmの金ワイヤによりワイヤボンド部と半導体素子をワイヤボンディングした基板を作製し、封止用エポキシ樹脂成形材料1〜33を用いて、半導体素子搭載面を縦40mm×横83mm×厚さ2.5mm(厚さ2.65mmBGA装置)の寸法に上記条件でトランスファ成形し、実施例71〜84のBGA装置を作製した。
比較例96〜114(表16):封止用エポキシ樹脂成形材料15〜33を用いたことを除いて、実施例71〜84と同様にして、比較例96〜114のBGA装置を作製した。
作製した実施例1〜84及び比較例1〜114の半導体装置を次の各試験により評価した。評価結果を表5〜表16に示す。
(1)ワイヤー変形量(ワイヤー流れの指標)
ソフトX線測定装置(ソフテックス社製PRO-TEST 100型)を用いて、電圧100kV、電流1.5mAの条件で、半導体装置の透視観察を行ってワイヤー変形量を求め、ワイヤー流れを評価した。図2及び図4に示すように、観察はフレーム面に対し垂直方向から行い、ワイヤーボンディングの最短距離L(半導体チップ3の端子部7とリード4又は基板のボンディング部を結ぶ直線距離)及びワイヤー5の最大変位量Xを測定し、X/L×100をワイヤー変形量(%)とした。
(2)ボイド発生量
上記(1)と同様にして半導体装置の透視観察を行い、直径0.1mm以上のボイドの発生の有無を観察し、ボイド発生半導体装置数/試験半導体装置数で評価した。
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
Figure 2007092083
実施例85〜98(表17)、比較例115〜133(表18):
次に、封止用エポキシ樹脂成形材料1〜33を用いて耐リフロー性の評価を行った。評価結果を表17、18に示す。なお、封止用エポキシ樹脂成形材料の成形は、トランスファ成形機により、金型温度180℃、成形圧力6.9MPa、硬化時間90秒の条件で行った。また、後硬化は180℃で5時間行った。
・耐リフロー性
8mm×10mm×0.4mmのシリコーンチップを搭載した外形寸法20mm×14mm×2mmの80ピンフラットパッケージを、封止用エポキシ樹脂成形材料を用いて上記条件で成形、後硬化して作製し、85℃、85%RHの条件で加湿して所定時間毎に240℃、10秒の条件でリフロー処理を行い、クラックの有無を観察し、試験パッケージ数(5)に対するクラック発生パッケージ数で評価した。
Figure 2007092083
Figure 2007092083
(C)2級アミノ基を有するシランカップリング剤又は(D)リン酸エステルを含有しない封止用エポキシ樹脂成形材料15〜18、22〜27及び31で封止した、比較例1〜4、8〜13、17、39〜42、46〜51、55、77〜80、84〜89及び93の半導体装置では、ゲル化により成形不能であるもの以外は、ワイヤー流れ(ワイヤー変形量大)及びボイドの発生のいずれかの成形不良が発生している。
また(A)硫黄原子含有エポキシ樹脂を含有しない封止用エポキシ樹脂成形材料19〜26及び28〜33で封止した、比較例119〜126及び128〜133の半導体装置では、ゲル化により成形不能であるもの以外は、耐リフロー性において早い加湿時間から不良が発生している。
これに対して(A)〜(D)成分を全て含んだ封止用エポキシ樹脂成形材料1〜14は流動性に優れ、これにより封止した実施例1〜84の半導体装置では、いずれもワイヤー流れが見られず(ワイヤー変形量が極小)、ボイド発生もなく、成形性に優れる。また実施例85〜98の半導体装置では耐リフロー性も優れている。
半導体装置が構成(a)〜(f)の1以上を備えるものでない、実施例15〜28、43〜56及び71〜84、比較例20〜38、58〜76及び96〜114では、いずれもワイヤー流れが見られず(ワイヤー変形量が極小)、ボイド発生もなく、成形性に優れ、実施例と比較例に優位差が見られない。
半導体装置(QFP)の(a)断面図、(b)上面(一部透視)図及び(c)ボンディングパッド部拡大図 ワイヤー変形量の測定方法を示す図 半導体装置(BGA)の(a)断面図、(b)上面(一部透視)図及び(c)ボンディングパッド部拡大図 ワイヤー変形量の測定方法を示す図 一括モールド型BGA装置の図
符号の説明
1:アイランド(タブ)
2:ダイボンド剤
3:半導体チップ
4:リードピン
5:ワイヤー
6:封止用エポキシ樹脂成形材料(封止材)
7:端子部(ボンディングパット)
8:絶縁ベース基板
9:半田ボール
10:配線板の端子部

Claims (14)

  1. (A)下記一般式(I)で示される硫黄原子含有エポキシ樹脂及び(B)硬化剤を含有し、さらに(C)2級アミノ基を有するシランカップリング剤又は(D)リン酸エステルを含有する封止用エポキシ樹脂成形材料。
    Figure 2007092083
    (上記式(I)中、R2、R3、R6及びR7は水素原子、R1及びR8はt−ブチル基、R4及びR5はメチル基を示し、nは0〜3の整数を示す。)
  2. (A)下記一般式(I)で示される硫黄原子含有エポキシ樹脂及び(B)硬化剤を含有し、さらに(C)2級アミノ基を有するシランカップリング剤又は(D)リン酸エステルを含有し、(a)〜(f)の構成を1以上を備える半導体装置に用いられる封止用エポキシ樹脂成形材料。
    Figure 2007092083
    (上記式(I)中、R2、R3、R6及びR7は水素原子、R1及びR8はt−ブチル基、R4及びR5はメチル基を示し、nは0〜3の整数を示す。)
    (a)半導体チップ上面及び半導体チップ裏面の封止材の厚さの少なくともいずれかが0.7mm以下である
    (b)リードピンの数が80ピン以上である
    (c)ワイヤー長が2mm以上である
    (d)半導体チップ上のパッドピッチが90μm以下である
    (e)実装基板上に半導体チップが配置され、パッケージ厚が2mm以下である
    (f)半導体チップの面積が25mm以上である
  3. (E)無機充填剤をさらに含有する請求項1又は2に記載の封止用エポキシ樹脂成形材料。
  4. (F)硬化促進剤をさらに含有する請求項1〜3のいずれかに記載の封止用エポキシ樹脂成形材料。
  5. 半導体装置がスタックド型パッケージである請求項1〜4のいずれかに記載の封止用エポキシ樹脂成形材料。
  6. 半導体装置が一括モールド型パッケージである請求項1〜5のいずれかに記載の封止用エポキシ樹脂成形材料。
  7. (A)硫黄原子含有エポキシ樹脂の150℃における溶融粘度が2ポイズ以下である請求項1〜6のいずれかに記載の封止用エポキシ樹脂成形材料。
  8. (B)硬化剤の150℃における溶融粘度が2ポイズ以下である請求項1〜7のいずれかに記載の封止用エポキシ樹脂成形材料。
  9. (B)硬化剤が下記一般式(II)で示されるフェノール・アラルキル樹脂及び/又は下記一般式(III)で示されるビフェニル型フェノール樹脂を含有する請求項1〜8のいずれかに記載の封止用エポキシ樹脂成形材料。
    Figure 2007092083
    (ここで、Rは水素原子及び炭素数1〜10の置換又は非置換の一価の炭化水素基から選ばれ、nは0〜10の整数を示す。)
    Figure 2007092083
    (ここで、R1〜Rは水素原子、炭素数1〜10のアルキル基、炭素数1〜10のアルコキシル基、炭素数6〜10のアリール基及び炭素数6〜10のアラルキル基から選ばれ、全てが同一でも異なっていてもよい。nは0〜10の整数を示す。)
  10. (C)2級アミノ基を有するシランカップリング剤が下記一般式(IV)で示される化合物を含有する請求項1〜9のいずれかに記載の封止用エポキシ樹脂成形材料。
    Figure 2007092083
    (ここで、R1は水素原子、炭素数1〜6のアルキル基及び炭素数1〜2のアルコキシ基から選ばれ、R2は炭素数1〜6のアルキル基及びフェニル基から選ばれ、R3はメチル基又はエチル基を示し、nは1〜6の整数を示し、mは1〜3の整数を示す。)
  11. (D)リン酸エステルが下記一般式(V)で示される化合物を含有するものである請求項1〜9のいずれかに記載の封止用エポキシ樹脂成形材料。
    Figure 2007092083
    (ここで、式中の8個のRは炭素数1〜4のアルキル基を示し、全て同一でも異なっていてもよい。Arは芳香族環を示す。)
  12. 前記(A)一般式(I)で示される硫黄原子含有エポキシ樹脂は、エポキシ樹脂全量に対して60重量%以上含有するものである請求項1〜11のいずれかに記載の封止用エポキシ樹脂成形材料。
  13. 請求項1〜12のいずれかに記載の封止用エポキシ樹脂成形材料により封止された半導体装置。
  14. 以下の(a)〜(f)の構成を1以上を備える請求項13記載の半導体装置。
    (a)半導体チップ上面及び半導体チップ裏面の封止材の厚さの少なくともいずれかが0.7mm以下である
    (b)リードピンの数が80ピン以上である
    (c)ワイヤー長が2mm以上である
    (d)半導体チップ上のパッドピッチが90μm以下である
    (e)実装基板上に半導体チップが配置され、パッケージ厚が2mm以下である
    (f)半導体チップの面積が25mm以上である
JP2006344959A 2000-12-28 2006-12-21 封止用エポキシ樹脂成形材料及び半導体装置 Pending JP2007092083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006344959A JP2007092083A (ja) 2000-12-28 2006-12-21 封止用エポキシ樹脂成形材料及び半導体装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2000402358 2000-12-28
JP2000402359 2000-12-28
JP2000402362 2000-12-28
JP2000402360 2000-12-28
JP2000402361 2000-12-28
JP2000402363 2000-12-28
JP2001082741 2001-03-22
JP2006344959A JP2007092083A (ja) 2000-12-28 2006-12-21 封止用エポキシ樹脂成形材料及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001395370A Division JP2002348442A (ja) 2000-12-28 2001-12-26 封止用エポキシ樹脂成形材料及び半導体装置

Publications (1)

Publication Number Publication Date
JP2007092083A true JP2007092083A (ja) 2007-04-12

Family

ID=37978136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344959A Pending JP2007092083A (ja) 2000-12-28 2006-12-21 封止用エポキシ樹脂成形材料及び半導体装置

Country Status (1)

Country Link
JP (1) JP2007092083A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012522848A (ja) * 2009-04-01 2012-09-27 漢高(中国)投資有限公司 エポキシ樹脂組成物
JP2014152189A (ja) * 2013-02-05 2014-08-25 Kyocera Chemical Corp 封止用エポキシ樹脂組成物及びそれを用いた半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964236A (ja) * 1995-08-22 1997-03-07 Hitachi Ltd チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
JPH111544A (ja) * 1997-04-18 1999-01-06 Nippon Steel Chem Co Ltd エポキシ樹脂組成物及び電子部品
JPH111546A (ja) * 1997-04-18 1999-01-06 Nippon Steel Chem Co Ltd エポキシ樹脂組成物及び電子部品
JPH11323090A (ja) * 1998-03-19 1999-11-26 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び電子部品装置
JPH11345915A (ja) * 1998-05-15 1999-12-14 Hyundai Electronics Ind Co Ltd スタックパッケ―ジ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964236A (ja) * 1995-08-22 1997-03-07 Hitachi Ltd チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング
JPH111544A (ja) * 1997-04-18 1999-01-06 Nippon Steel Chem Co Ltd エポキシ樹脂組成物及び電子部品
JPH111546A (ja) * 1997-04-18 1999-01-06 Nippon Steel Chem Co Ltd エポキシ樹脂組成物及び電子部品
JPH11323090A (ja) * 1998-03-19 1999-11-26 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び電子部品装置
JPH11345915A (ja) * 1998-05-15 1999-12-14 Hyundai Electronics Ind Co Ltd スタックパッケ―ジ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012522848A (ja) * 2009-04-01 2012-09-27 漢高(中国)投資有限公司 エポキシ樹脂組成物
JP2014152189A (ja) * 2013-02-05 2014-08-25 Kyocera Chemical Corp 封止用エポキシ樹脂組成物及びそれを用いた半導体装置

Similar Documents

Publication Publication Date Title
US7544727B2 (en) Encapsulant of epoxy resin, curing agent, and secondary aminosilane coupling agent or phosphate
JP5445490B2 (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP4474113B2 (ja) 封止用固形エポキシ樹脂成形材料及び半導体装置
JP2003321594A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP2004307650A (ja) 封止用エポキシ樹脂成形材料及び半導体装置
JP2002348442A (ja) 封止用エポキシ樹脂成形材料及び半導体装置
JP3659116B2 (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP2007217708A (ja) 封止用エポキシ樹脂成形材料及び半導体装置
JP2004307649A (ja) 封止用エポキシ樹脂成形材料及び半導体装置
JP2004115583A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP4432381B2 (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP6176339B2 (ja) エポキシ樹脂組成物及び電子部品装置
JP4418165B2 (ja) 封止用エポキシ樹脂成形材料及び半導体装置
JP4265187B2 (ja) 封止用エポキシ樹脂成形材料及び素子を備えた電子部品装置
JP7343978B2 (ja) エポキシ樹脂組成物及び電子部品装置
WO2018181813A1 (ja) エポキシ樹脂組成物及び電子部品装置
JP2004307646A (ja) 封止用エポキシ樹脂成形材料及び半導体装置
JP2015074703A (ja) エポキシ樹脂組成物及び電子部品装置
JP2007092083A (ja) 封止用エポキシ樹脂成形材料及び半導体装置
JP2003327667A (ja) 封止用エポキシ樹脂成形材料及び半導体装置
JP2003289123A (ja) 封止用エポキシ樹脂成形材料の使用
JP4849290B2 (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP2004331677A (ja) 封止用エポキシ樹脂組成物及び電子部品装置
JP4000838B2 (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP2003321533A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005