JPH0483362A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH0483362A JPH0483362A JP2197031A JP19703190A JPH0483362A JP H0483362 A JPH0483362 A JP H0483362A JP 2197031 A JP2197031 A JP 2197031A JP 19703190 A JP19703190 A JP 19703190A JP H0483362 A JPH0483362 A JP H0483362A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor chip
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000007789 sealing Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 32
- 229910000544 Rb alloy Inorganic materials 0.000 claims description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052753 mercury Inorganic materials 0.000 claims description 2
- 229910052701 rubidium Inorganic materials 0.000 claims description 2
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 18
- 230000035939 shock Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 15
- 230000008602 contraction Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000002844 melting Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 229910001128 Sn alloy Inorganic materials 0.000 description 5
- 229920002379 silicone rubber Polymers 0.000 description 5
- 239000004945 silicone rubber Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000010953 base metal Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052863 mullite Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 208000033749 Small cell carcinoma of the bladder Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
- 201000007710 urinary bladder small cell neuroendocrine carcinoma Diseases 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置およびその製造方法に関
し、特に、半導体チップをCCB (Controll
edCollapse Bonding)フイツグを介
して基板番こ実装する半導体集積回路装置に適用して有
効な技術に関するものである。
し、特に、半導体チップをCCB (Controll
edCollapse Bonding)フイツグを介
して基板番こ実装する半導体集積回路装置に適用して有
効な技術に関するものである。
半導体集積回路装置の実装方式の一つとして、CCBバ
ンブを介してパッケージ基板に実装された半導体チップ
をキャップによって気密封止したチップキャリヤ(Ch
ip Carrier)方式がある。チップキャリヤ方
式については、例えば特開昭62249429号、特開
昭63−310139号報に記載されている。
ンブを介してパッケージ基板に実装された半導体チップ
をキャップによって気密封止したチップキャリヤ(Ch
ip Carrier)方式がある。チップキャリヤ方
式については、例えば特開昭62249429号、特開
昭63−310139号報に記載されている。
第8図は、上北文献に記載されたチップキャリヤの断面
構造を示している。
構造を示している。
チップキャリヤ20は、ムライト等のセラミック材料か
らなるパッケージ基板21のチップ実装面(主面)に形
成された電極22上にCCBバンプ23を介して接続さ
れた半導体チップ24をキャップ25によって気密封止
した構造となっているわ キャップ25は、例えば窒化アルミニウム(AIN)か
らなり、封止用半田2Gを介してパッケージ基板21の
主面に接合されている。
らなるパッケージ基板21のチップ実装面(主面)に形
成された電極22上にCCBバンプ23を介して接続さ
れた半導体チップ24をキャップ25によって気密封止
した構造となっているわ キャップ25は、例えば窒化アルミニウム(AIN)か
らなり、封止用半田2Gを介してパッケージ基板21の
主面に接合されている。
キャップ25の内壁面と半導体チップ24の裏面とは、
伝熱用半田27を介して接合されており、例えば回路動
作中に半導体チップ24から発生した熱が伝熱用半田2
7を経てキャップ25から外部に放散される構造となっ
ている。
伝熱用半田27を介して接合されており、例えば回路動
作中に半導体チップ24から発生した熱が伝熱用半田2
7を経てキャップ25から外部に放散される構造となっ
ている。
また、パッケージ基板21の裏面に形成された電極22
には、CCBバンプ28が接合されている。チップキャ
リヤ20は、このCCBバンプ28を介してモジュール
基板(図示せず)に実装される。
には、CCBバンプ28が接合されている。チップキャ
リヤ20は、このCCBバンプ28を介してモジュール
基板(図示せず)に実装される。
パッケージ基板21の内部には、例えばタングステン(
W)からなる内部配線29が形成されており、この内部
配線29を通じてパッケージ基板21の主面および裏面
の電極22.22間が電気的に接続されている。
W)からなる内部配線29が形成されており、この内部
配線29を通じてパッケージ基板21の主面および裏面
の電極22.22間が電気的に接続されている。
上記チップキャリヤを組み立てるには、まずチップマウ
ント装置を用いて半導体チップをパッケージ基板の主面
に正確に位置決めする。すなわち、半導体チップのCC
Bバンブをパッケージ基板の電極上に正確に位置決めす
る。続いて、リフロー装置内でCCBバンブを加熱、溶
融してCCBバンプを電極□に固着する。次に、パッケ
ージ基板の主面にキャップを被せ、封止用半田を用いて
このキャップをパッケージ基板の主面に固着するととも
に、伝熱用半田を用いて半導体チップの裏面をキャップ
に固着する。その後、温度サイクル試験(−55〜15
0℃程度)や熱シヨツク試験(1000℃程度)等の試
験を行い不良品を除外した後、パッケージ基板の裏面側
にCCBバンブを形成する。
ント装置を用いて半導体チップをパッケージ基板の主面
に正確に位置決めする。すなわち、半導体チップのCC
Bバンブをパッケージ基板の電極上に正確に位置決めす
る。続いて、リフロー装置内でCCBバンブを加熱、溶
融してCCBバンプを電極□に固着する。次に、パッケ
ージ基板の主面にキャップを被せ、封止用半田を用いて
このキャップをパッケージ基板の主面に固着するととも
に、伝熱用半田を用いて半導体チップの裏面をキャップ
に固着する。その後、温度サイクル試験(−55〜15
0℃程度)や熱シヨツク試験(1000℃程度)等の試
験を行い不良品を除外した後、パッケージ基板の裏面側
にCCBバンブを形成する。
ところで、従来は、例えば気密封止処理時、回路動作時
、温度サイクル試験時あるいは熱シヨツク試験時に、パ
ッケージ内部のCC’Bバンブおよび半導体チップの裏
面とキャップとの接続部で生じる熱歪を封止部で吸収さ
せるため、封止部分の熱膨張、収縮量(Δβ)と、パッ
ケージ内部の接続部分の熱膨張、収縮量(Δ1)とを同
一にする必要があった。
、温度サイクル試験時あるいは熱シヨツク試験時に、パ
ッケージ内部のCC’Bバンブおよび半導体チップの裏
面とキャップとの接続部で生じる熱歪を封止部で吸収さ
せるため、封止部分の熱膨張、収縮量(Δβ)と、パッ
ケージ内部の接続部分の熱膨張、収縮量(Δ1)とを同
一にする必要があった。
ところが、上記従来の技術においては、封止部分の熱膨
張、収縮量(Δl)と、パッケージ内部の接続部分の熱
膨張、収縮量(Δβ)とを同一にする必要性から封止部
の材料や厚さ等が限定されるため、封止部の条件を気密
性の上で最適となる条件に設定することができず、例え
ば温度サイクル試験や熱シヨツク試験の際に、封止部に
微小な貫通孔が形成され、パッケージの気密性が損なわ
れてしまう問題があることを本発明者は見い出した。
張、収縮量(Δl)と、パッケージ内部の接続部分の熱
膨張、収縮量(Δβ)とを同一にする必要性から封止部
の材料や厚さ等が限定されるため、封止部の条件を気密
性の上で最適となる条件に設定することができず、例え
ば温度サイクル試験や熱シヨツク試験の際に、封止部に
微小な貫通孔が形成され、パッケージの気密性が損なわ
れてしまう問題があることを本発明者は見い出した。
本発明は上記課題に着目してなされたものであり、その
目的は、半導体集積回路装置の信頼性および歩留りを向
上させることのできる技術を提供することにある。
目的は、半導体集積回路装置の信頼性および歩留りを向
上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
要を簡単に説明すれば、以下のとおりである。
すなわち、請求項1記載の発明は、CCBバンプを介し
てパッケージ基板の主面に実装された半導体チップをキ
ャップによって気密封止した半導体集積回路装置であっ
て、前記半導体チップの裏面とキャップとを接続する接
続部を少なくとも気密封止処理時または回路動作時の温
度で液化する材料によって構成した半導体集積回路装置
構造とするものである。
てパッケージ基板の主面に実装された半導体チップをキ
ャップによって気密封止した半導体集積回路装置であっ
て、前記半導体チップの裏面とキャップとを接続する接
続部を少なくとも気密封止処理時または回路動作時の温
度で液化する材料によって構成した半導体集積回路装置
構造とするものである。
上記した請求項1記載の発明によれば、例えば気密封止
処理時、回路動作時、温度サイクル試験時あるいは熱シ
ヨツク試験時に、CCBバンブ等で発生した熱膨張、収
縮による応力が、液化した接続部で吸収されるので、そ
の応力が封止部や半導体チップ等に影響を及ぼさない。
処理時、回路動作時、温度サイクル試験時あるいは熱シ
ヨツク試験時に、CCBバンブ等で発生した熱膨張、収
縮による応力が、液化した接続部で吸収されるので、そ
の応力が封止部や半導体チップ等に影響を及ぼさない。
第1図は本発明の一実施例である半導体集積回路装置の
断面図、第2図右よび第3図は半導体集積回路装置の設
定状態に応じて変化する接続部の状態を説明する断面図
、第4図は第1図に示した半導体集積回路装置の製造方
法を説明する半導体チップの断面図、第5図は第1図に
示した半導体集積回路装置の製造方法を説明するパッケ
ージ基板の断面図、第6図(a)〜(6)は第1図に示
した半導体集積回路装置゛の製造方法を説明する断面図
である。
断面図、第2図右よび第3図は半導体集積回路装置の設
定状態に応じて変化する接続部の状態を説明する断面図
、第4図は第1図に示した半導体集積回路装置の製造方
法を説明する半導体チップの断面図、第5図は第1図に
示した半導体集積回路装置の製造方法を説明するパッケ
ージ基板の断面図、第6図(a)〜(6)は第1図に示
した半導体集積回路装置゛の製造方法を説明する断面図
である。
第1図に示す本実施例の半導体集積回路装置1は、パッ
ケージ基板2に実装された半導体チップ3をキャップ4
によって気密封止したチップキャリヤである。
ケージ基板2に実装された半導体チップ3をキャップ4
によって気密封止したチップキャリヤである。
パッケージ基板2は、ムライト等のセラミック材料によ
って構成されている。パッケージ基板2の内部には、W
等の高融点金属からなる内部配線5が形成されている。
って構成されている。パッケージ基板2の内部には、W
等の高融点金属からなる内部配線5が形成されている。
パッケージ基板2の主面、裏面には、各々電極6a、6
bが形成されている。
bが形成されている。
電極6a、6bは、例えばパッケージ基板2側かうNu
l: タングステン(W) 、ニッケル(N])、金
(Au)が積層され構成されている。電極6a。
l: タングステン(W) 、ニッケル(N])、金
(Au)が積層され構成されている。電極6a。
6bは、内部配線5によって電気的に接続されている。
パッケージ基板2の裏面に形成された電極6bには、C
CBバンブ7が接合されている。CCBバンプ7は、例
えば58〜62重量%のスズ(Sn)を含有するPb/
Sn合金からなり、融点は180〜200℃程度である
。半導体集積回路装置1は、このCCBバンプ7を介し
テモジュール基板(図示せず)に実装されるようになっ
ている。パッケージ基板2の主面に形成された電極6a
には、CCBバンプ8が接合されている。CCBバンプ
8は、例えば1.5〜5.0重量%のSnを含有するP
b / S n合金からなり、融点は320〜330
℃程度である。CCBバンプ8は、半導体チップ3の主
面に形成された電極9に接合されている。電極9は、半
導体チップ3の主面側から順にクロム(Cr) 、Cr
/銅(Cu) 、CuおよびAuが積層され構成されて
いる。
CBバンブ7が接合されている。CCBバンプ7は、例
えば58〜62重量%のスズ(Sn)を含有するPb/
Sn合金からなり、融点は180〜200℃程度である
。半導体集積回路装置1は、このCCBバンプ7を介し
テモジュール基板(図示せず)に実装されるようになっ
ている。パッケージ基板2の主面に形成された電極6a
には、CCBバンプ8が接合されている。CCBバンプ
8は、例えば1.5〜5.0重量%のSnを含有するP
b / S n合金からなり、融点は320〜330
℃程度である。CCBバンプ8は、半導体チップ3の主
面に形成された電極9に接合されている。電極9は、半
導体チップ3の主面側から順にクロム(Cr) 、Cr
/銅(Cu) 、CuおよびAuが積層され構成されて
いる。
半導体チップ3は、シリコン(Si)単[&から構成さ
れている。半導体チップ3には、バイポーラトランジス
タ等により集積回路が形成されている。
れている。半導体チップ3には、バイポーラトランジス
タ等により集積回路が形成されている。
キャップ4は、ムライト等のセラミック材料によって構
成されている。これは、キャップ4の熱膨張係数とパッ
ケージ基板2の熱膨張係数とを近似させ、両部材の熱膨
張差に起因する熱歪を緩和するためである。キャップ4
は、封止用半田10を介してパッケージ基板2の主面に
固着されている。封止用半田10は、例えば10重量%
程度のSnを含有するP b / S n合金からなり
、その融点は、例えば290〜315℃程度である。封
止用半田10とパッケージ基板2、封止用半田10とキ
ャップ4との間には、半田の濡れ性を良好にする観点か
ら下地金属部11が形成されている。
成されている。これは、キャップ4の熱膨張係数とパッ
ケージ基板2の熱膨張係数とを近似させ、両部材の熱膨
張差に起因する熱歪を緩和するためである。キャップ4
は、封止用半田10を介してパッケージ基板2の主面に
固着されている。封止用半田10は、例えば10重量%
程度のSnを含有するP b / S n合金からなり
、その融点は、例えば290〜315℃程度である。封
止用半田10とパッケージ基板2、封止用半田10とキ
ャップ4との間には、半田の濡れ性を良好にする観点か
ら下地金属部11が形成されている。
なお、下地金属部11は、例えば封止用半田10側から
順にAu5N1およびWが積層され構成されている。
順にAu5N1およびWが積層され構成されている。
半導体チップ3とキャップ4との間において、キャップ
4の内壁面のコーナには、シリコーンゴム等からなる枠
取り部12が設けられている。枠取り部12は、半導体
チップ3の裏面とそれに対向するキャップ4の内壁面と
の間隔を設定するとともに、半導体チップ3を半固定状
態に設定する部材である。
4の内壁面のコーナには、シリコーンゴム等からなる枠
取り部12が設けられている。枠取り部12は、半導体
チップ3の裏面とそれに対向するキャップ4の内壁面と
の間隔を設定するとともに、半導体チップ3を半固定状
態に設定する部材である。
本実施例においては、半導体チップ3の裏面、キャップ
4の内壁面および枠取り部12に囲まれた空間に、半導
体チップ3の裏面とキャップ4とを接続する接続部13
が設けられている。接続部13は、例えば融点39℃、
沸点700℃、熱伝導率=インジウム(In>の熱伝導
率の特性を有するルビジウム(Rb)から構成されてい
る。すなわち、接続部13は、例えば気密封止処理時、
回路動作時、温度サイクル試験時および熱シヨツク試験
時に液化する材料によって構成されている。
4の内壁面および枠取り部12に囲まれた空間に、半導
体チップ3の裏面とキャップ4とを接続する接続部13
が設けられている。接続部13は、例えば融点39℃、
沸点700℃、熱伝導率=インジウム(In>の熱伝導
率の特性を有するルビジウム(Rb)から構成されてい
る。すなわち、接続部13は、例えば気密封止処理時、
回路動作時、温度サイクル試験時および熱シヨツク試験
時に液化する材料によって構成されている。
ただし、接続部13は、Rbに限定されるものではなく
、例えば融点が30℃程度のRb合金(Rb−In−P
b−3n)によって構成しても良い。
、例えば融点が30℃程度のRb合金(Rb−In−P
b−3n)によって構成しても良い。
半導体チップ3の裏面、キャップ4の内壁面および枠取
り部12に囲まれた空間には、接続部13が液化した際
に空隙14が形成されるようになっている。これは、接
続部13が固体から液体に変化した際、接続部13の体
積が膨張しても半導体チップ3や封止部10等に応力を
与えないようにするためである。このように本実施例の
半導体集積回路袋!!!1においては、例えば気密封止
処理時、回路動作時、温度サイクル試験時あるいは熱シ
ヨツク試験時に、半導体チップ3の主面側のCCBバン
プ8で生じた熱膨張、収縮による応力を半導体チップ3
の裏面側に設けられた液状の接続部13によって吸収で
きる構造となっている。すなわち、CCBバンプ8や接
続部13で生じた熱歪が、封止部lOに影響を及ぼさな
い構造となっている。
り部12に囲まれた空間には、接続部13が液化した際
に空隙14が形成されるようになっている。これは、接
続部13が固体から液体に変化した際、接続部13の体
積が膨張しても半導体チップ3や封止部10等に応力を
与えないようにするためである。このように本実施例の
半導体集積回路袋!!!1においては、例えば気密封止
処理時、回路動作時、温度サイクル試験時あるいは熱シ
ヨツク試験時に、半導体チップ3の主面側のCCBバン
プ8で生じた熱膨張、収縮による応力を半導体チップ3
の裏面側に設けられた液状の接続部13によって吸収で
きる構造となっている。すなわち、CCBバンプ8や接
続部13で生じた熱歪が、封止部lOに影響を及ぼさな
い構造となっている。
半導体チップ3の裏面およびキャップ4の内壁面には、
凸部15が設けられている。これは、半導体集積回路装
置1が、第1図に示すような状態で設定されても、また
、第2図に示すような状態で設定されても、凸部15が
接続部13に接触することにより、半導体チップ3とキ
ャップ4との接続状態を維持するためである。したがっ
て、最初から半導体集積回路装置1の設定状態が決まっ
ている場合には、凸部15はキャップ4の内壁面あるい
は半導体チップ3の裏面のどちらか一方に形成すれば良
い。また、第3図に示すような状態で半導体集積回路装
置1を設定する場合には、凸部15を必要としない。こ
のように本実施例の半導体集積回路装置1は、例えば回
路動作時に半導体チップ3から発生する熱が接続部13
を経てキャップ4の表面から外部に放散される構造とな
っている。
凸部15が設けられている。これは、半導体集積回路装
置1が、第1図に示すような状態で設定されても、また
、第2図に示すような状態で設定されても、凸部15が
接続部13に接触することにより、半導体チップ3とキ
ャップ4との接続状態を維持するためである。したがっ
て、最初から半導体集積回路装置1の設定状態が決まっ
ている場合には、凸部15はキャップ4の内壁面あるい
は半導体チップ3の裏面のどちらか一方に形成すれば良
い。また、第3図に示すような状態で半導体集積回路装
置1を設定する場合には、凸部15を必要としない。こ
のように本実施例の半導体集積回路装置1は、例えば回
路動作時に半導体チップ3から発生する熱が接続部13
を経てキャップ4の表面から外部に放散される構造とな
っている。
半導体チップ3の端面とキャップ4の内壁面との間には
、シリコーンゴム等からなる接着部16が注入されてお
り、液化した接続部13の流出が防止される構造になっ
ている。
、シリコーンゴム等からなる接着部16が注入されてお
り、液化した接続部13の流出が防止される構造になっ
ている。
次に、本実施例の半導体集積回路装置1の製造方法を第
4図、第5図および第6図(a)〜(社)により説明す
る。
4図、第5図および第6図(a)〜(社)により説明す
る。
まず、第4図に示すように、エツチング処理等により、
半導体チップ3の裏面に凸部15を形成した後、リフト
オフ技術等により、各電極9上に1.5〜5重量%程度
のSnを含有したP b / S n合金からなるCC
Bバンプ8aを形成する。
半導体チップ3の裏面に凸部15を形成した後、リフト
オフ技術等により、各電極9上に1.5〜5重量%程度
のSnを含有したP b / S n合金からなるCC
Bバンプ8aを形成する。
次いで、第5図に示すように、パッケージ基板2の電極
6a上に、例えば微細な孔の形成されたマスクをガイド
として5〜10重量%程度のSnを含有したP b /
S n合金を付着し、これを水素(H2)雰囲気中で
溶解してCCBバンプ8bを形成する。
6a上に、例えば微細な孔の形成されたマスクをガイド
として5〜10重量%程度のSnを含有したP b /
S n合金を付着し、これを水素(H2)雰囲気中で
溶解してCCBバンプ8bを形成する。
続いて、第6図(a)に示すように、キャップ4の封止
部分に下地金属部11を形成した後、キャップ4内にシ
リコーンゴム等からなる枠取り部12を設置し、さらに
その枠内において、キャップ4の内壁面に形成された凸
部15上に、例えば融点39℃、沸点700℃、熱伝導
率=Inの熱伝導率の特性を有する固体状のRbのプリ
ホーム13aを設置する。
部分に下地金属部11を形成した後、キャップ4内にシ
リコーンゴム等からなる枠取り部12を設置し、さらに
その枠内において、キャップ4の内壁面に形成された凸
部15上に、例えば融点39℃、沸点700℃、熱伝導
率=Inの熱伝導率の特性を有する固体状のRbのプリ
ホーム13aを設置する。
その後、第6図(b)に示すように、キャップ4内のプ
リホーム13a上に半導体チップ3をその裏面を下方に
した状態で設置する。そして、半導体チップ3の端面と
キャップ4の内壁面との間に、シリコーンゴム等を注入
し、低圧の雰囲気中で熱処理を行い接着部16を形成し
、単導体チップ3とキャップ4とを接着する。この際、
プリホーム13aは液化するが、シリコーンゴム等の接
着部16により、その流出は防止される。
リホーム13a上に半導体チップ3をその裏面を下方に
した状態で設置する。そして、半導体チップ3の端面と
キャップ4の内壁面との間に、シリコーンゴム等を注入
し、低圧の雰囲気中で熱処理を行い接着部16を形成し
、単導体チップ3とキャップ4とを接着する。この際、
プリホーム13aは液化するが、シリコーンゴム等の接
着部16により、その流出は防止される。
次いで、キャップ4内に設置された半導体チップ3の気
密封止を行う。半導体チップ3を気密封止するには、ま
ず、第6図(C)に示すように、キャップ4とパッケー
ジ基板2との間に封止用の半田プリホーム10aを挟み
、かつ半導体チップ3のCCBバンブ8aとパッケージ
基板2のCCBバンブ8bとを位置合わせした状態で、
第61!l(社)に示すように、キャップ4にパッケー
ジ基板2を被せる。この段階においては、プリホーム1
3aは固体状である。
密封止を行う。半導体チップ3を気密封止するには、ま
ず、第6図(C)に示すように、キャップ4とパッケー
ジ基板2との間に封止用の半田プリホーム10aを挟み
、かつ半導体チップ3のCCBバンブ8aとパッケージ
基板2のCCBバンブ8bとを位置合わせした状態で、
第61!l(社)に示すように、キャップ4にパッケー
ジ基板2を被せる。この段階においては、プリホーム1
3aは固体状である。
続いて、パッケージ基板2上に所定の荷重を乗せ、例え
ば水素(Hl)雰囲気中でCCBバンブ8aSCCBバ
ンブ8bおよび半田プリホーム10aを加熱、溶融して
第1図に示すCCBバンプ8畜よび封止部10を形成す
る。この際においても、Rhが再度液化し、例えばCC
Bバンプ8で生じた熱膨張、収縮による応力を吸収する
。すなわち、CCBバンブ8で生じた熱膨張、収縮によ
る応力が封止部10や半導体チップ3に加わらない。ま
た、Rbの液化に際して、半導体チップ3の裏面、キャ
ップ4の内壁面および枠取り部12に囲まれた空間に空
隙14が形成される。この空隙14により、Rbが固・
体から液体に変化した際のRhの体積膨張による応力が
、半導体チップ3や封止部10等に加わらない。その後
、パッケージ基板2の電極6a上にCCBバンプ7を形
成し、半導体集積回路装置1を製造する。
ば水素(Hl)雰囲気中でCCBバンブ8aSCCBバ
ンブ8bおよび半田プリホーム10aを加熱、溶融して
第1図に示すCCBバンプ8畜よび封止部10を形成す
る。この際においても、Rhが再度液化し、例えばCC
Bバンプ8で生じた熱膨張、収縮による応力を吸収する
。すなわち、CCBバンブ8で生じた熱膨張、収縮によ
る応力が封止部10や半導体チップ3に加わらない。ま
た、Rbの液化に際して、半導体チップ3の裏面、キャ
ップ4の内壁面および枠取り部12に囲まれた空間に空
隙14が形成される。この空隙14により、Rbが固・
体から液体に変化した際のRhの体積膨張による応力が
、半導体チップ3や封止部10等に加わらない。その後
、パッケージ基板2の電極6a上にCCBバンプ7を形
成し、半導体集積回路装置1を製造する。
このように本実施例によれば、以下の効果を得ることが
可能となる。
可能となる。
(l〕0例えば気密封止処理時、回路動作時、温度サイ
クル試験時あるいは熱シヨツク試験時に、CCBバンプ
8等で発生した熱膨張、収縮による応力が、液化した接
続部13に吸収されるので、その応力が封止部10や半
導体チップ3に影響を及ぼさない。
クル試験時あるいは熱シヨツク試験時に、CCBバンプ
8等で発生した熱膨張、収縮による応力が、液化した接
続部13に吸収されるので、その応力が封止部10や半
導体チップ3に影響を及ぼさない。
C2)、上&! (1)により、キャップ4の内部のC
CBバンプ8や接続部13の熱膨張、収縮量に合わせて
封止部10の材料や厚さ等を設定する必要がないので、
封止部10の材料や厚さ等を気密性が良好となる条件で
設定することが可能となる。
CBバンプ8や接続部13の熱膨張、収縮量に合わせて
封止部10の材料や厚さ等を設定する必要がないので、
封止部10の材料や厚さ等を気密性が良好となる条件で
設定することが可能となる。
(3)、上記(2)により、例えば温度サイクル試験や
熱シヨツク試験の際に、封止部10の気密性が阻害され
ることがなく、封止部10の気密信頼性を向上させるこ
とが可能となる。
熱シヨツク試験の際に、封止部10の気密性が阻害され
ることがなく、封止部10の気密信頼性を向上させるこ
とが可能となる。
(4)、上記(1)〜(3)により、半導体集積回路装
置1の歩留りを向上させることが可能となる。
置1の歩留りを向上させることが可能となる。
(5)1例えば回路動作時に半導体チップ3から発生す
る熱が、接続部13を経てキャップ4の表面から外部に
放散されるため、熱の放散効率の大幅な低下もない。
る熱が、接続部13を経てキャップ4の表面から外部に
放散されるため、熱の放散効率の大幅な低下もない。
(6)、上記(1)、 (2)、 (3)、 (5)に
より、半導体集積回路装置1の信頼性を向上させること
が可能となる。
より、半導体集積回路装置1の信頼性を向上させること
が可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例においては、半導体チップとキャッ
プとを接続する接続部をRbあるいはRb合金によって
構成した場合について説明したが、これらに限定される
ものではなく種々変更可能であり、例えば水銀やビスマ
ス(Bi) −pb−3n−In−カドミウム(Cd)
合金(融点=46〜48℃)、シリコーンオイル等のオ
イルあるいは純水等でも良い。
プとを接続する接続部をRbあるいはRb合金によって
構成した場合について説明したが、これらに限定される
ものではなく種々変更可能であり、例えば水銀やビスマ
ス(Bi) −pb−3n−In−カドミウム(Cd)
合金(融点=46〜48℃)、シリコーンオイル等のオ
イルあるいは純水等でも良い。
また、前記実施例においては、枠取り部によってキャッ
プとパッケージ基板との間隔を設定した場合について説
明したが、例えば第7図に示すように、半導体チップ3
の裏面とキャップ4の内壁面との間に、Cu等からなる
スペーサ17を介在させてその間隔を設定するようにし
ても良い。この場合、スペーサ17が半導体チップ3の
裏面とキャップ4の内壁面とに接続されているため、こ
のスペーサ17により熱の放散が良好となる。
プとパッケージ基板との間隔を設定した場合について説
明したが、例えば第7図に示すように、半導体チップ3
の裏面とキャップ4の内壁面との間に、Cu等からなる
スペーサ17を介在させてその間隔を設定するようにし
ても良い。この場合、スペーサ17が半導体チップ3の
裏面とキャップ4の内壁面とに接続されているため、こ
のスペーサ17により熱の放散が良好となる。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとありで
ある。
って得られる効果を簡単に説明すれば、下記のとありで
ある。
すなわち、CCBバンブを介してパッケージ基板の主面
に実装された半導体チップをキャップによって気密封止
した半導体集積回路装置であって、前記半導体チップの
裏面とキャップとを接続する接続部を少なくとも気密封
止処理時または回路動作時の温度で液化する材料によっ
て構成した請求項1記載の発明によれば、例えば気密封
止処理時、回路動作時、温度サイクル試験時あるいは熱
シヨツク試験時に、CCBバンブ等で発生した熱膨張、
収縮による応力が、液化した接続部に吸収されるので、
その応力が封止部や半導体チップに影響しない。この結
果、封止部の材料や厚さ等を気密性が良好となるような
条件で設定できるので、封止部の気密信頼性を向上させ
ることができ、半導体集積回路装置の信頼性および歩留
りを向上させることが可能となる。
に実装された半導体チップをキャップによって気密封止
した半導体集積回路装置であって、前記半導体チップの
裏面とキャップとを接続する接続部を少なくとも気密封
止処理時または回路動作時の温度で液化する材料によっ
て構成した請求項1記載の発明によれば、例えば気密封
止処理時、回路動作時、温度サイクル試験時あるいは熱
シヨツク試験時に、CCBバンブ等で発生した熱膨張、
収縮による応力が、液化した接続部に吸収されるので、
その応力が封止部や半導体チップに影響しない。この結
果、封止部の材料や厚さ等を気密性が良好となるような
条件で設定できるので、封止部の気密信頼性を向上させ
ることができ、半導体集積回路装置の信頼性および歩留
りを向上させることが可能となる。
第1図は本発明の一実施例である半導体集積回路装置の
断面図、 第2図および第3図は半導体集積回路装置の設定状態に
応じて変化する接続部の状態を説明する半導体集積回路
装置の断面図、 第4図はこの半導体集積回路装置の製造方法を説明する
半導体チップの断面図、 第5図はこの半導体集積回路装置の製造方法を説明する
パッケージ基板の断面図、 第6図(a)〜(d)はこの半導体集積回路装置の製造
方法を説明する断面図、 第7図は本発明の他の実施例である半導体集積回路装置
の断面図、 第8図は従来のチップキャリヤの断面図である。 1・・・半導体集積回路装置、2・・・パッケージ基板
、3・・・半導体チップ、4・・・キャップ、5・・・
内部配線、5a、6b・7.8,8a、8b・=CCB
バンブ、・電極、10・・・封止部、10a・・リホー
ム、11・・・下地金属部、12取り部、13・・・接
続部、13a・・−ム、14・・・空隙、15・・・凸
部、・・接着部、17・・・スペーサ、20・ツブキャ
リヤ、21・・・パッケージ基板、・・・電極、23・
・・CCBバンブ、24・半導体チップ、25・・・キ
ャップ、26・封止用半田、27・・・伝熱用半田、2
8・CCBバンブ、29・・・内部配線。 ・・電極、 9・・ ・半田プ ・・・枠 ・プリホ エ6・ ・・チ
断面図、 第2図および第3図は半導体集積回路装置の設定状態に
応じて変化する接続部の状態を説明する半導体集積回路
装置の断面図、 第4図はこの半導体集積回路装置の製造方法を説明する
半導体チップの断面図、 第5図はこの半導体集積回路装置の製造方法を説明する
パッケージ基板の断面図、 第6図(a)〜(d)はこの半導体集積回路装置の製造
方法を説明する断面図、 第7図は本発明の他の実施例である半導体集積回路装置
の断面図、 第8図は従来のチップキャリヤの断面図である。 1・・・半導体集積回路装置、2・・・パッケージ基板
、3・・・半導体チップ、4・・・キャップ、5・・・
内部配線、5a、6b・7.8,8a、8b・=CCB
バンブ、・電極、10・・・封止部、10a・・リホー
ム、11・・・下地金属部、12取り部、13・・・接
続部、13a・・−ム、14・・・空隙、15・・・凸
部、・・接着部、17・・・スペーサ、20・ツブキャ
リヤ、21・・・パッケージ基板、・・・電極、23・
・・CCBバンブ、24・半導体チップ、25・・・キ
ャップ、26・封止用半田、27・・・伝熱用半田、2
8・CCBバンブ、29・・・内部配線。 ・・電極、 9・・ ・半田プ ・・・枠 ・プリホ エ6・ ・・チ
Claims (1)
- 【特許請求の範囲】 1、CCBバンプを介してパッケージ基板の主面に実装
された半導体チップをキャップによって気密封止した半
導体集積回路装置であって、前記半導体チップの裏面と
キャップとを接続する接続部を少なくとも気密封止処理
時または回路動作時の温度で液化する材料によって構成
したことを特徴とする半導体集積回路装置。 2、前記接続部がルビジウムまたはルビジウム合金から
なることを特徴とする請求項1記載の半導体集積回路装
置。 3、前記接続部が水銀からなることを特徴とする請求項
1記載の半導体集積回路装置。 4、CCBバンプを介してパッケージ基板の主面に実装
された半導体チップをキャップによって気密封止する際
、前記半導体チップとキャップとを接続する材料が液化
するようにしたことを特徴とする半導体集積回路装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2197031A JPH0483362A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2197031A JPH0483362A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0483362A true JPH0483362A (ja) | 1992-03-17 |
Family
ID=16367590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2197031A Pending JPH0483362A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0483362A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997008748A1 (en) * | 1995-08-22 | 1997-03-06 | Hitachi, Ltd. | Chip-size package, method of manufacturing same, and second level packaging |
KR100258854B1 (ko) * | 1996-12-31 | 2000-06-15 | 김영환 | 에리어 어레이형 반도체 패키지 및 그 제조 방법 |
JP2002313972A (ja) * | 2001-04-18 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 電子部品組立体および電子部品組立体の製造方法 |
JP2007281234A (ja) * | 2006-04-07 | 2007-10-25 | Hitachi Ltd | 電子回路基板 |
-
1990
- 1990-07-25 JP JP2197031A patent/JPH0483362A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997008748A1 (en) * | 1995-08-22 | 1997-03-06 | Hitachi, Ltd. | Chip-size package, method of manufacturing same, and second level packaging |
KR100258854B1 (ko) * | 1996-12-31 | 2000-06-15 | 김영환 | 에리어 어레이형 반도체 패키지 및 그 제조 방법 |
JP2002313972A (ja) * | 2001-04-18 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 電子部品組立体および電子部品組立体の製造方法 |
JP4659257B2 (ja) * | 2001-04-18 | 2011-03-30 | パナソニック株式会社 | 電子部品組立体の製造方法 |
JP2007281234A (ja) * | 2006-04-07 | 2007-10-25 | Hitachi Ltd | 電子回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2999992B2 (ja) | 半導体基板用の多層ハンダ・シール・バンドおよびその方法 | |
JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
US6342407B1 (en) | Low stress hermetic seal | |
JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
JPH05226487A (ja) | 半導体装置 | |
JPH0483362A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH01235261A (ja) | 半導体装置及びその製造方法 | |
JPH11354587A (ja) | 発振器のフリップチップ実装方法 | |
JP2936819B2 (ja) | Icチップの実装構造 | |
JP2646989B2 (ja) | チップキャリア | |
JPH0513603A (ja) | 半導体集積回路装置 | |
JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0677361A (ja) | マルチチップモジュール | |
JPH0349246A (ja) | 半導体集積回路装置 | |
JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
JPH06120296A (ja) | 半導体集積回路装置 | |
JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
JP3113400B2 (ja) | 電子回路装置 | |
JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
JPS63229842A (ja) | 表面実装用パツケ−ジ | |
JP2531125B2 (ja) | Icチップキャリアモジュ―ル | |
JPH03108361A (ja) | 半導体集積回路装置 | |
JPH05206313A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH03138966A (ja) | 半導体集積回路装置 |